特許 6391712 読み出しキャッシュメモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6391712

(24)【登録日】2018年8月31日

(45)【発行日】2018年9月19日

(54)【発明の名称】読み出しキャッシュメモリ

(51)【国際特許分類】

   G06F 11/10 20060101AFI20180910BHJP

   G06F 12/08 20160101ALI20180910BHJP

   G06F 12/0866 20160101ALI20180910BHJP

   G06F 12/16 20060101ALI20180910BHJP

   G06F 3/06 20060101ALI20180910BHJP

【ＦＩ】

   G06F11/10 664

   G06F12/08

   G06F12/0866 100

   G06F12/16 310A

   G06F3/06 302A

   G06F3/06 301U

【請求項の数】7

【全頁数】12

(21)【出願番号】特願2016-568027(P2016-568027)

(86)(22)【出願日】2015年5月18日

(65)【公表番号】特表2017-521753(P2017-521753A)

(43)【公表日】2017年8月3日

(86)【国際出願番号】US2015031370

(87)【国際公開番号】WO2015179290

(87)【国際公開日】20151126

【審査請求日】2016年11月16日

(31)【優先権主張番号】14/282,467

(32)【優先日】2014年5月20日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー， インク．

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(74)【代理人】

【識別番号】100106851

【弁理士】

【氏名又は名称】野村 泰久

(72)【発明者】

【氏名】フェン，ユージーン

(72)【発明者】

【氏名】アルコレオ，マシュー

【審査官】 原 忠

(56)【参考文献】

【文献】 特開２０１２−２０３４４３（ＪＰ，Ａ）

【文献】 特開２００９−２１７７５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １１／１０

Ｇ０６Ｆ １２／０８

Ｇ０６Ｆ １２／０８６６

Ｇ０６Ｆ １２／１６

Ｇ０６Ｆ ３／０６

(57)【特許請求の範囲】

【請求項1】

第１のクラス及び第２のクラスを備えるダイナミックランダムアクセスメモリ（ＤＲＡＭ）アレイと、第１のＮＡＮＤアレイ及び第２のＮＡＮＤアレイとを備える読み出しキャッシュメモリ装置と、制御装置を備える装置であって、
前記制御装置は、前記第１のＮＡＮＤアレイ内の不良ページを動的にマーキングし、前記動的マーキングと同時に、前記ＤＲＡＭアレイの前記第１のクラスと前記第２のクラスとの間のデータの移動、前記ＤＲＡＭアレイと前記第１のＮＡＮＤアレイとの間のデータの移動、及び前記第１のＮＡＮＤアレイと前記第２のＮＡＮＤアレイとの間のデータの移動を管理するように構成され、
前記制御装置は、前記ＤＲＡＭアレイから前記第１のＮＡＮＤアレイへ移動されたデータは最も頻繁に読まれたデータであるように前記データの特徴に基づいてデータを前記ＤＲＡＭアレイから前記第１のＮＡＮＤアレイへとキャッシュするように構成され、
前記データの特徴は、前記データが要求された回数、及び前記データの安定性のうちの少なくとも１つを含むものであり、
前記第１のＮＡＮＤアレイから前記第２のＮＡＮＤアレイへと移動されたデータは、前記マーキングされた不良ページを含まず、
前記第２のＮＡＮＤアレイ内にキャッシュされたデータが第１の閾値容量に達することに応じて、前記第１のＮＡＮＤアレイ内に残存するデータを前記ＤＲＡＭアレイへとデモートし又は前記第１のＮＡＮＤアレイ内に残存するデータを消去し、
前記ＤＲＡＭアレイ内にキャッシュされたデータが第２の閾値容量に達することに応じて、ＤＲＡＭアレイから訪問頻度が最も低いデータページのパーティションを排除し、
前記第１の閾値容量は、前記第２のＮＡＮＤアレイにキャッシュされたデータの総量に基づくものであり、
前記第２の閾値容量は、前記ＤＲＡＭアレイの第１及び第２のクラスにキャッシュされた総量に基づくものである、
装置。

【請求項2】

前記制御装置が前記データの特徴に基づいて、データを前記第１のＮＡＮＤアレイから前記第２のＮＡＮＤアレイへとキャッシュするようさらに構成される、請求項１項に記載の装置。

【請求項3】

前記制御装置を前記ＤＲＡＭアレイに結合させるダイレクトメモリアクセス（ＤＭＡ）と、前記制御装置を前記第１のＮＡＮＤアレイに結合させるＤＭＡと、前記制御装置を前記第２のＮＡＮＤアレイに結合させるＤＭＡと、をさらに含む、請求項１〜２のいずれか１項に記載の装置。

【請求項4】

前記制御装置が、ホスト装置を追跡し、インターフェースを介して前記読み出しキャッシュメモリ装置のアクションを前記ホスト装置に報告するようにさらに構成される、請求項１〜３のいずれか１項に記載の装置。

【請求項5】

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）アレイの第１のクラスから前記ＤＲＡＭの第２のクラスへキャッシュされたデータをプロモートすることと、
前記プロモートすることに応じて、前記ＤＲＡＭに最も頻繁に訪問されたページパーティションの数、前記データが要求された回数、及び前記データの安定性のうちの少なくとも１つに基づき、前記ＤＲＡＭアレイから第１のＮＡＮＤアレイへデータをキャッシュすることと、
前記ＤＲＡＭから前記データをプロモートすること及びキャッシュすることと同時に、前記第１のＮＡＮＤアレイ内の不良ページを動的にマーキングすることと、
前記第１のＮＡＮＤにキャッシュされたデータが第１の閾値容量に達することに応じて、前記第１のＮＡＮＤアレイから第２のＮＡＮＤアレイへ前記データをキャッシュすることであって、前記第１のＮＡＮＤアレイから第２のＮＡＮＤアレイへキャッシュされた前記データは前記マーキングされた不良ページを含まず、前記第１の閾値容量は第１のＮＡＮＤアレイにキャッシュされたデータの総量に基づくものであり、
前記第２のＮＡＮＤアレイにキャッシュされたデータが第２の閾値容量に達することに応じて、前記第１のＮＡＮＤアレイ内に残存するキャッシュされたデータを前記ＤＲＡＭアレイへデモートし又は前記第１のＮＡＮＤアレイ内に残存するデータを消去することとであって、前記第２の閾値容量は、前記第２のＮＡＮＤアレイ内のキャッシュされたデータの総量に基づくものであり、
前記ＤＲＡＭアレイにキャッシュされたデータが第３の閾値容量に達することに応じて、ＤＲＡＭアレイから訪問頻度が最も低いデータページのパーティションを排除することであって、前記第３の閾値容量は前記ＤＲＡＭの前記第１及び第２のクラス内にキャッシュされたデータの総量に基づくものである、
メモリ操作方法。

【請求項6】

前記第１のＮＡＮＤアレイから前記第２のＮＡＮＤアレイへ前記データをキャッシュすることに応じて、前記第１のＮＡＮＤアレイ内に残存するデータを消去することをさらに含む、請求項５に記載の方法。

【請求項7】

前記ＤＲＡＭアレイの第１のクラスからキャッシュされたデータを、前記第１及び前記第２のＮＡＮＤアレイ内のページサイズに一致するようなサイズのパケットにパッキングすることをさらに含む、請求項５〜６のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は全体として半導体メモリ装置及び方法に関し、より詳細には、読み出しキャッシュメモリに関する。

【背景技術】

【0002】

メモリ装置は通常、コンピュータまたは他の電子装置内の内部、半導体、集積回路として提供される。揮発性及び不揮発性メモリを含む多くの異なるタイプのメモリが存在する。揮発性メモリではそのデータ（例えば、情報）を維持するために電力を必要とする場合があり、とりわけ、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を含む。不揮発性メモリは、電力が供給されていない場合であっても、記憶データを保持することによって永続的データを提供することができ、とりわけ、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、相変化メモリ（ＰＣＲＡＭ）及び抵抗変化型メモリ（ＲＲＡＭ）などの可変抵抗メモリ、ならびにスピントルクトランスファランダムアクセスメモリ（ＳＴＴＲＡＭ）などの磁気ランダムアクセスメモリ（ＭＲＡＭ）を含み得る。

【0003】

メモリ装置を組み合わせて、ソリッドステートドライブ（ＳＳＤ）を形成することができる。ソリッドステートドライブは、様々な他のタイプの不揮発性及び揮発性メモリのうち、ＮＡＮＤ型フラッシュメモリ及び／またはＮＯＲ型フラッシュメモリなどの不揮発性メモリを含むことができ、かつ／またはＤＲＡＭなどの揮発性メモリを含み得る。場合によっては、ＳＳＤにキャッシュを利用することができる。

【図面の簡単な説明】

【0004】

【図1】本開示のいくつかの実施形態による、読み出しキャッシュメモリを含むシステムのブロック図である。

【図2】本開示のいくつかの実施形態による、読み出しキャッシュメモリ内のデータフローの例示的な図を示す。

【図3】本開示のいくつかの実施形態による、読み出しキャッシュメモリのための例示的な装置を示す。

【発明を実施するための形態】

【0005】

本開示は、読み出しキャッシュメモリのための方法及び装置を含む。１つの装置は、第１のＤＲＡＭアレイ、第１及び第２のＮＡＮＤアレイ、ならびにＤＲＡＭアレイと第１のＮＡＮＤアレイとの間のデータの移動及び第１のＮＡＮＤアレイと第２のＮＡＮＤアレイとの間のデータの移動を管理するよう構成された制御装置を備える、読み出しキャッシュメモリ装置を含む。

【0006】

本開示の実施形態は、ＤＲＡＭデータをＮＡＮＤ内にキャッシュし、ホストと読み出しキャッシュのための記憶メモリ装置（例えば、ＮＡＮＤ、ＳＳＤなど）との間にあるメモリ装置の階層または層を提供するスキームを含み得る。これにより、いくつかの実施形態においては、より多くのメモリが利用可能であるという印象を与えることができる。あるいは、または加えて、本開示の実施形態は、通常のＤＲＡＭ装置よりも小さな設置面積を維持しながら、通常のＤＲＡＭ装置よりも高い密度を含むために、メモリのこの階層を提供することができる。例えば本開示の実施形態ではまた、読み出しキャッシュが利用するエネルギーを他の手法と比較して低くすることができる。

【0007】

本開示の実施形態はまた、ダブルデータレート（ＤＤＲ）ＤＲＡＭまたはハイブリッドメモリキューブ（ＨＭＣ）よりも低い費用構造を同じ容量で提供することができる。さらに、本開示の実施形態は、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）またはシリアル接続スモールコンピュータシステムインターフェース（ＳＡＳ）上などで、入力／出力（Ｉ／Ｏ）空間を介してアクセスされる通常のＳＳＤまたはＮＡＮＤ装置よりも短いリードレイテンシを提供することができる。本開示の実施形態は同様に、直接メインメモリ空間またはＩ／Ｏ空間の両方において、通常のＮＡＮＤフラッシュ型よりも短いライトレイテンシを提供することができる。本開示の実施形態においては、管理されていない「生の」ＮＡＮＤ型フラッシュソリューションとの比較時にクラウドストレージのキャッシュの必要性を満たすための内部でのＮＡＮＤ型フラッシュの利用による耐久性（例えば、サイクル）の向上も同様に実現することができる。

【0008】

本明細書における図は、最初の（１つまたは複数の）桁が図面番号に対応し、残りの桁が図面内の要素または構成要素を特定する付番様式にしたがう。異なる図面間の同様の要素または構成要素が同様の桁の利用によって特定されてもよい。理解されるように、本明細書における様々な実施形態で示される要素は、本開示のいくつかの追加的な実施形態を提供するために、追加し、交換し、かつ／または削除することができる。さらに理解されるように、図において提示される要素の比率及び相対的な縮尺は、本開示の特定の実施形態を示すことを意図しており、限定の意味で理解されるべきではない。さらに本明細書にて利用されるように、「いくつかの（ａ ｎｕｍｂｅｒ ｏｆ）」ものは、１つまたは複数のそのようなものを指すことができる。

【0009】

図１は、本開示のいくつかの実施形態による、読み出しキャッシュメモリ（ＲＣＭ）を含むシステム１００のブロック図である。本開示の実施形態において、読み出しアプリケーション（例えば、クラウドストレージアプリケーション）のためにデータをキャッシュすることができる。これは、例えば、コードを実行することなく行うことができる。ある例は、配信される（例えば、ストリーミングされる）メディアコンテンツ（例えば、動画、ビデオゲーム等）の記憶を含み得る。この記憶のサーチ及び検索は通常のキャッシュ装置においては時間を浪費するものであるが、本開示の実施形態では、それをプロセッサのより近くに置き、メモリ（例えば、ＮＡＮＤ）からの検索に必要な時間を削減することで（例えばメモリ装置の階層を利用して）この時間を削減することができる。本開示のいくつかの例において、システム１００は、ＲＣＭ装置を用いたクラウドストレージアプリケーションを含み得る。

【0010】

システム１００は、メモリ装置１０２（例えば、ＲＣＭ装置）の形式の装置を含む。装置１０２は、制御装置１０８（例えば、ＡＳＩＣ）、アレイ１０４（例えば、ＤＲＡＭアレイ）、ならびにアレイ１０６−１及び１０６−２（例えば、ＮＡＮＤアレイ）を含み得る。本明細書にて利用されるように、ＲＣＭ装置１０２、アレイ１０４、１０６−１及び１０６−２、制御装置１０８、ならびに／またはアレイ１０６−１及び１０６−２内の回路はまた、別個に「装置」として見なされてもよい。

【0011】

いくつかの実施形態において、アレイ１０６−１及び１０６−２は、高速ＮＡＮＤアレイを含み得る。アレイ１０６−１及び１０６−２は、いくつかの例において、制御回路を含み得る。制御装置１０８は、いくつかの例において、ＲＣＭ装置１０２内のアレイ１０４、１０６−１及び１０６−２の間でコンテンツを高速で移動させるために、ダイレクトメモリアクセス（ＤＭＡ）を含み得る。本明細書にてさらに考察するように、いくつかの実施形態において、ダイ間の直接接合を使用して、制御装置１０８、アレイ１０４、ならびにアレイ１０６−１及び１０６−２を一緒に結合させることができる。

【0012】

装置１０２は、インターフェース１１０（例えば、とりわけ、ＨＭＣのようなインターフェース、プログラム入力／出力（ＰＩＯ）インターフェース、外部バスインターフェース（ＥＩＢ）、または専用ＦＰＧＡインターフェース）を介してホスト装置１１８と通信することができる。その結果、システム１００は、ＨＭＣまたはマルチダイＤＲＡＭパッケージ（例えば、デュアルダイパッケージング（ＤＤＰ）、クワッドイパッケージング（ＱＤＰ）等）と同様の容量／設置面積を含み得る。これにより、例えば、同じまたは同様の容量／設置面積を維持しながら費用及び電力を削減することができる。このような例はまた、他の手法（例えば、Ｉ／Ｏストレージアクセス）を介してストレージアクセスを向上させることができる。ホスト装置１１８は例えば、ＳＳＤ／ハードディスクドライブと通信することもできる集積回路（ＩＣ）（例えば、サウスブリッジ／ＳＳＤホストＩＣ）と通信することができるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含み得る。ＩＣは、例えばローカルエリアネットワーク（ＬＡＮ）を介して汎用入力／出力インターフェース（例えば、Ｉ／Ｏ／ローカルＩ／Ｏ）と通信することができ、かつＬＡＮまたは他の通信タイプを介して中央処理装置（ＣＰＵ）及び／またはＤＲＡＭ制御装置と通信することもできる。いくつかの例において、制御装置はインターフェース１１０を介してＲＣＭ１０２のアクションをホスト装置１１８に報告することができる。図１には示されていないが、いくつかの実施形態において、ホスト１１８は、メモリ装置１０２を用いなくとも、インターフェース１１０を介して制御装置１０８と直接通信することができる。

【0013】

システム１００は、データ（例えば、ＤＲＡＭデータ）をアレイ１０６（例えば、ＮＡＮＤ装置）にキャッシュするために利用される構成要素を含み得る。例えば、頻繁な消去サイクル（例えば、ＮＡＮＤ消去サイクル）を回避するために、特定の閾値（例えば、基準）を満たすデータのみがアレイ１０６−１及び１０６−２に転送される。アレイ１０６−１及び１０６−２における読み出しキャッシュは、このような例において、例えば所有する内部特徴（例えば、サスペンド、トリムなど）を利用することによって改善することができる。システム１００によって、例えばバックエンドパッケージング費用を削減するためのワイヤボンド技術を利用することで、アレイ１０４、１０６−１、及び１０６−２の間を内部で移動するメモリアクセス及びＤＭＡがアレイ１０４、１０６−１、及び１０６−２間で内部を移動する速度を向上させることができる。

【0014】

例えば、いくつかの実施形態において、また本明細書にてさらに考察されるように、ページプロモーション及び装置「ピンポン（ｐｉｎｇ−ｐｏｎｇ）」スキームを利用して、（例えば、ＲＣＭ装置１０２内）ＲＣＭ装置のアレイ１０４（例えば、ＤＲＡＭキャッシュ）からＲＣＭ装置のアレイ１０６−１（例えば、ＮＡＮＤキャッシュ）へと移動させて、かつアレイ１０６−１と１０６−２との間でデータを移動させることで、ＮＡＮＤ消去サイクルを減少させてＲＣＭ装置１０２の寿命を延長することができる。加えて、本明細書にてさらに考察されるように、内部ＮＡＮＤアレイ１０６−１及び１０６−２が摩耗し始めた時、動的不良ページマーキングスキームを使用して、不良ＮＡＮＤページ（例えば、ブロック全体ではない）をオンザフライでマーキングすることができる。それに応じて、ＲＣＭ装置１０２が突然故障するのを回避しながら、ＲＣＭ装置１０２を交換することができる。ＲＣＭ装置１０２はむしろ、ＮＡＮＤアレイが耐久限度に近づくにつれて、そのＮＡＮＤ容量を徐々に失う場合がある。例えば、（例えば、予め設定された閾値における）キャッシュサイズの減少のためにシステム１００のレイテンシが増大する場合に、ＲＣＭを交換してもよい。

【0015】

図２は、本開示のいくつかの実施形態による、読み出しキャッシュメモリ（例えば、図１に示されるようなＲＣＭ装置１０２）内のデータフローの例示的な略図２３０を示す。図２３０は、ＤＲＡＭ装置２３４、ＮＡＮＤ装置２３２−１、及びＮＡＮＤ装置２３２−２を含む。図２に示される例はＮＡＮＤ及びＤＲＡＭを含むが、メモリ装置の異なるタイプ及び番号が利用されてもよい。例示的なデータフローによって、（例えば、読み出しキャッシュとして利用される際に）とりわけ、例えば、消去サイクルが限定的であること（例えばバイトまたはページレベルで消去することができない）、ページのプログラム上の課題（例えば消去後、ページを１度しかプログラムすることができない）、メモリの利用が潜在的に低いこと、同じ論理ユニット番号（ＬＵＮ）／平面において読み出し／書き込みの並行処理ができないこと、データ置換のためのレイテンシが潜在的に長いこと、バイトレベルの読み出し、ページレベルの書き込み、及びブロックレベルの消去が連続的であること、ならびに読み出し／書き込みタイミング及び電力が非対称的であるといったＮＡＮＤの欠点を克服することができる。

【0016】

いくつかの実施形態では、付随するＮＡＮＤ空間において、ＤＲＡＭ装置２３４全体（例えば、合計２ＧＢに達する２つの８ＧｂのＤＲＡＭダイスの積層）のメモリ空間を分割して、ページサイズパーティション数と一致させることができる（例えば、合計１６ＧＢのＲＣＭ容量では１２８ＧｂのＮＡＮＤ、または合計３２ＧＢのＮＡＮＤのＲＣＭ容量では２５６ＧｂのＮＡＮＤを利用する時には１６ＫＢのページサイズ）。本明細書にてさらに考察されるように、（例えば、略図２３０内の）各ＲＣＭ装置において、ピンポンスキームを支援するためにＮＡＮＤ装置（例えば、装置２３２−１及び２３２−２）の２つの同一のダイを利用することができる。

【0017】

２３８において、キャッシュされたデータをＤＲＡＭ装置２３４に書き込むことができる。例えば、データを（例えば、ユーザが）要求することができ、このデータをＤＲＡＭ装置２３４に書き込むことができる。このような例において、制御装置はＤＲＡＭ装置２３４に入るデータを監視し、とりわけデータがアクセスされる頻度、データの安定性、データの大きさ、及びデータが要求される頻度等を含むいくつかの特徴（例えば要因）に基づいてデータをランク付けすることができる。

【0018】

２４０において特定の閾値が満たされる場合に、ＤＲＡＭ装置２３４内のデータを「適格なゾーン」２３６へと移動させる（例えば、プロモートする）ことができる。いくつかの実施例において、データ移動させることには、データを分類することが含まれてもよい。例えば、データは物理的にゾーン２３６に移動されるのではなく、クラス（例えば、クラス／ゾーン２３６）に分類されてもよい。例えば、ＤＲＡＭ装置２３４内のデータは、アクセスされ、かつ／または閾値の回数分要求される場合に、ゾーン２３６に移動させる（例えば分類する）ことができる。いくつかの実施例においては、データが安定性閾値を満たす（例えば、後にＮＡＮＤにプロモートするのに十分安定している）場合に、ＤＲＡＭ装置２３４内のデータをゾーン２３６へと移動させる（例えば、分類する）ことができる。例えば、データは（例えば制御装置によって）論理的に体系化される。

【0019】

いくつかの実施形態においては、データをゾーン２３６にパッキングすることができる。例えば、データを、ＮＡＮＤページサイズに一致するように、１６ＫＢパケットにパッキングすることができる。ＮＡＮＤの効率性向上のために、このようなパケットを提供することができる。２４４においては、装置２３４が閾値容量に達する（例えば、ＤＲＡＭ装置２３４またはゾーン２３６が満杯に近い）際に、ゾーン２３６内のデータをＮＡＮＤ装置２３２−１にプロモートすることができる。これにより、ＤＲＡＭ装置２３４には、より多くのデータを受信し、かつ／またはより多くのデータをＤＲＡＭ装置２３４内からゾーン２３６にプロモートするためのスペースが生じる。ＮＡＮＤ装置２３２−１に移動させることができるデータ量を最大化するようにＤＲＡＭ装置２３４からＮＡＮＤ装置２３２−１に移動させるデータを体系化（例えばＮＡＮＤによって支持されるページ全体に体系化する）ことができる。

【0020】

２４２においては、ＤＲＡＭ装置２３４上の空間を解放するために、閾値要件を満たさないデータを排除することができる。排除することには、は例えば、ゾーン２３６またはＮＡＮＤ装置２３２−１にプロモートされるための閾値を満たさないデータをドロップすることまたは上書きすることを含み得る。

【0021】

いくつかの実施形態において、ＤＲＡＭキャッシュ（例えば、ＤＲＡＭ装置２３４において）空間が満杯に近づく（例えば予め設定された数またはそれ以下のページのパーティションしか残されていない）場合、特定の時間の頻度割合または頻度の予め設定された閾値を超える適格なページのパーティションの中で最も頻繁に訪問された（例えば、ＤＲＡＭ装置２３４において最も頻繁に訪問されたデータの上位３０パーセント、または所定時間内に少なくとも５００回訪問された）ページのパーティションは、一次装置（例えば、一次ＮＡＮＤ装置２３２−１）にプロモートされて（例えば、移動され）、それらのデータページのパーティションの空間を空に（例えば、ダーティ）することで、新規の読み出しキャッシュデータをＲＣＭのＤＲＡＭ装置２３４上に記憶する必要が生じた場合に、利用可能となる。

【0022】

新規データをキャッシュする必要がある場合、（例えば２４２において）訪問頻度が最も低いデータページのパーティションをＤＲＡＭ装置２３４から排除することができる。より適格なデータがＤＲＡＭ装置２３４を満たす場合、そのデータをＮＡＮＤ装置２３２−１に移動させることができ、ＮＡＮＤ装置２３２−１を最終的に満たすことができる。その結果、いくつかの実施形態において、最も頻繁に読まれた／訪問されたデータ及び／または最も安定した（例えば、最も定常的な）データのみがＮＡＮＤ装置２３２−１に存在する。読まれた／訪問された頻度が低いキャッシされたデータはＤＲＡＭ装置２３４に残り、訪問の少ないデータは頻繁にキャッシュされる新規のデータと交換される。これにより、ＲＣＭ装置のＮＡＮＤ装置２３２−１上でのデータ置換（例えば、消去）する必要性が低くなる場合がある。

【0023】

不良ページをＮＡＮＤ装置２３２−１内で動的にマーキングすることができる。本明細書にて使用される「動的に（ｄｙｎａｍｉｃａｌｌｙ）」は、特定の影響に応じて可変及び／または絶えず変化することを含み得る（例えば、ページが不良であることを制御装置が判断する）。このような場合、制御装置（図２には示されない）はＮＡＮＤ装置２３２−１に残るものを管理する。この不良ページのマーキングにより、誤ったマーキングを減少させて、ＲＣＭ装置ならびにその中のＮＡＮＤ及びＤＲＡＭ装置内の中の不良ページを修復することができる。このような例においては、不良データのブロック全体をマーキングするのではなく、不良ページをマーキングし、それによりＮＡＮＤ装置２３２−１の効率性を向上させることができる。いくつかの例において、制御装置は不良ページのマーキング及び修復を行うことができる。

【0024】

例えば、閾値数の消去サイクル（例えば、耐久性スペック）後に、装置（例えば、ＮＡＮＤ装置２３２−１、２３２−２）が摩耗し始めた時、装置に書き込まれた後では、いくつかのページ上のデータは読み取り検証を行うことができず、そのため、不良データとなる。ブロック全体を永続的に不良としてマーキングする（例えば、不揮発性テーブルに保つ）代わりに、その特定の装置上に不良ページを書き込んだ後、巡回冗長検査（ＣＲＣ）エラーを有するかまたは読み取り検証が失敗した特定のページのみがマーキングされる。

【0025】

ＲＡＭ内のＲＣＭ（例えば、制御装置上のメモリ）において、制御装置は不良ページを追跡することができ、ＮＡＮＤ装置が空になる際に（例えば、本明細書にてさらに考察される一次及び二次位置の切り替え時に）、空のＮＡＮＤ装置の不良ページのテーブルを消去し、再度再構築することができる。これは隣接するページの妨害により、ＣＲＣエラーまたは読み取り検証エラーが生じる場合があるためである。ブロックが消去される際、それらのページを再度優良なものとすることができる。

【0026】

さらに、ＮＡＮＤセルが完全に失敗する前に、セルが１つの状態にとどまる時間があるが、別の消去サイクル後に自己修復する。したがって、ＮＡＮＤセルを不良としてのマーキングすることは正確な評価ではない場合がある。

【0027】

２４８において、閾値要件を満たすページをＮＡＮＤ装置２３２−１（例えば、一次装置の位置）からＮＡＮＤ装置２３２−２（例えば、二次装置の位置）へとプロモートすることができる。例えば、ＮＡＮＤ装置２３２−１が閾値容量（例えば、満杯に近い）に達する際に、ページをプロモートすることができる。いくつかの実施例において、制御装置はＮＡＮＤ装置２３２−１及び２３２−２内でのデータの利用を監視する（例えば、追跡する）ことができる。２４６においては、閾値要件を満たさないページをＮＡＮＤ装置２３２−１からデモートし（例えば、削除し）、「不適格な」ゾーン内のＤＲＡＭ装置２３４に送信することができる。これにより例えば、ＮＡＮＤ装置へデータをプロモートし過ぎるのを防ぐことができ、これによってＮＡＮＤの摩耗を防ぐ／減少させることができる。

【0028】

２５０においては、ＮＡＮＤ装置２３２−２が閾値容量（例えば、満杯に近い）に達する際に、ＮＡＮＤ装置２３２−１内の残りのページを不適格なゾーン内のＤＲＡＭ装置２３４にデモートすることができる。いくつかの例において、ＮＡＮＤ装置２３２−１の残りのページを２５２において破棄する（例えば、ドロップする、排除する、上書きする等）ことができる。それに応じて、ＮＡＮＤ装置２３２−１内にデータを含んでいたブロックを消去することができる。

【0029】

いくつかの実施形態において、ＮＡＮＤ装置２３２−１及び２３２−２（例えば、ＮＡＮＤダイ）を常に、１つの一次装置及び１つの二次装置として利用することができる。例えば、一次ＮＡＮＤ装置２３２−１が満杯になる（例えば、ＤＲＡＭ装置２３４がフルであることを示す同じ及び／または同様の条件）際に、一次ＮＡＮＤ装置２３２−１において上位の最も読まれた／訪問されたデータページを、（例えば、２４８において）二次ＮＡＮＤ装置２３２−２へとプロモートし、訪問が最も少ないデータページをＤＲＡＭ装置２３４にデモートする（例えば、移動させる、戻す等）。これらの訪問が最も少ないデータページをＤＲＡＭ装置２３４のための新規のキャッシュデータとして扱うことができる。いくつかの実施形態において、プロモート、デモートの両方が行われたデータページを、一次ＮＡＮＤ装置２３２−１上でダーティページとしてマーキングすることができる。一次ＮＡＮＤ装置２３２−１上の所与のブロックの全てのページがダーティである場合、ブロックを消去することができる。

【0030】

二次ＮＡＮＤ装置２３２−２が満杯になる場合、残りのキャッシュされた良好なデータをデモートしてＤＲＡＭ装置２３４に戻すことができ、一次ＮＡＮＤ装置２３２−１のブロックの残りを消去することができる。一次ＮＡＮＤ装置２３２−１上のブロックの全てが消去された後、ＮＡＮＤ装置２３２−１及び２３２−２の位置が入れ替わる。古いが現在は空の一次ＮＡＮＤ装置２３２−１は新規の二次ＮＡＮＤ装置になり、古いが現在は満杯の二次ＮＡＮＤ装置２３２−２は新規の一次ＮＡＮＤ装置になる。このプロセスを何度も繰り返すことができる。内部装置（例えば、ＮＡＮＤ装置）内のデータが最も定常的な／安定的にキャッシュされたデータとして維持され、その結果、内部装置におけるそれらのデータの消去の必要性が軽減されることで、内部装置の耐久性（例えば、寿命）が高まり、他の手法よりも劣化が軽減される。

【0031】

いくつかの例において、読み出しキャッシュメモリ内のプロモート及びデモートのアクション（例えば、ホスト報告及び応答）を（例えば、図１に示されるような制御装置１０８）制御装置によって管理して追跡することができる。例えば、ポインタ、テーブル、統計データ、カウンタ等の制御情報を記憶するために制御装置が使用されるように、（例えば制御装置内の）オンチップメモリに加えて、ＤＲＡＭ装置２３４の一部（例えば、図１に示されるようなＤＲＡＭアレイ１０４の一部）を確保してもよい。この情報により制御装置が、ＤＲＡＭ装置２３４からＮＡＮＤ装置２３２−１及び２３２−２を行き来するデータの移動、及びＮＡＮＤ装置２３２−１と２３２−２との間のデータの移動を管理して追跡すること、ならびにこの情報をホスト装置（例えば、図１に示されるようなホスト装置１１８）に報告し返すことを可能にすることができる。ＤＲＡＭ装置２３４の残りは、例えばデータのキャッシュのために利用されてもよい。

【0032】

図３は本開示のいくつかの実施形態による、読み出しキャッシュメモリのための例示的な装置３６０（例えば、システム）を示す。例示的な装置３６０は、ＮＡＮＤアレイ３６６−１及び３６６−２、ＤＲＡＭアレイ３６４−１及び３６４−２、ならびに制御装置３７０（例えば、ＡＳＩＣダイ）を含む５つの既知の良好なダイ（ＫＧＤ）積層を含み得る。しかし装置３６０は５−ＫＧＤ積層またはＮＡＮＤ及びＤＲＡＭメモリに限定されない。例えば、いくつかの例において、装置３６０は、３つ、４つ、またはそれ以上のＮＡＮＤ装置を含んでもよい。

【0033】

ＮＡＮＤ及びＤＲＡＭの接合パッド全てへのアクセスを得るために、再配分層を利用することができる。この再分配層は、ＲＣＭ装置のボンディングパッドを再配置することができる。ＤＲＡＭ及びＮＡＮＤアレイの両方のパッドを再分配してアレイのより短いまたはより長い側の一方のみに並べるため、アレイを互いの上に直接積層され、一番下のアレイ（例えば、ＤＲＡＭアレイ３６４−１）がその単列のパッドを片側（例えば、左側）に晒し、一方残りのアレイ領域がその上部でアレイ（例えば、ＤＲＡＭアレイ３６４−２）に覆われながら重なり合うように、ＤＲＡＭアレイ及びＮＡＮＤアレイをオフセット方式で積層させる。

【0034】

底部（例えば、第２の底部）アレイ（例えば、ＤＲＡＭアレイ３６４−２）の隣はその後、１８０度回転し、反対側（例えば、右側）のその単列のパッドが晒されながら、アレイ領域の残りはその上部でアレイ（例えば、ＮＡＮＤアレイ３６６−１）に覆われながら重なり合う。２つのアレイ（例えば、ＤＲＡＭアレイ３６４−１及び３６４−２）の底部は、第３のアレイ（例えば、ＮＡＮＤアレイ３６６−１）がその単列パッドを、第１の（例えば、最底部）アレイ（例えば、ＤＲＡＭアレイ３６４−１）（例えば、左側）と平行に並べるが、ボンディングワイヤ３７２−１、・・・、３７２−４のための第１のアレイ（例えば、ＤＲＡＭアレイ３６４−１）を阻まず、第４のアレイ（例えば、ＮＡＮＤアレイ３６６−２）がそのパッドを第２のアレイ（例えば、ＤＲＡＭアレイ３６４−２）と平行に並べるが、ボンディングワイヤ３７２−１、・・・、３７２−４のための第２のアレイ（例えば、ＤＲＡＭアレイ３６４−２）のパッドを阻まないように配置される。制御装置３７０は積層の直上部に、ファンアウト型（フレックス）ウエハレベルパッケージング（ＷＬＰ）パッド３６８によって拡張されたパッドピッチを有する第５のアレイ（例えば、ダイ）として置くことができる。制御装置３７０は、そのｘ方向側（例えば、左右の）パッドと、オフセット積層されたＤＲＡＭ及びその下のＮＡＮＤアレイ上の各パッドとを２つの地点間において直接ダイ間接合することができる。制御装置３７０のｙ方向側のパッドを、外部信号（例えば、ボールグリッドアレイ（ＢＧＡ）パッケージボール）アクセス（図３には示されない）のためパッケージのリードフレームに接合することができる。

【0035】

例示的な実施形態において、図３で示すように、基板３６２に千鳥状に（例えば、オフセットされて、歪曲されて）接合される第１のダイ上にＤＲＡＭアレイ３６４−１を形成することができる。第１のダイに千鳥状に接合される第２のダイ上にＤＲＡＭアレイ３６４−２を形成することができる。第２のダイに千鳥状に接合される第３のダイ上にＮＡＮＤアレイ３６６−１を形成することができ、第３のダイに千鳥状に接合される第４のダイ上にＮＡＮＤアレイ３６６−２を形成することができる。第１の、第２の、第３の、及び第４のダイを、例えば、直接ダイ間接合を介して制御装置に接合することができる。いくつかの実施例において、制御装置３７０は、第４のダイに接合することができ、ファンアウト型フレックスパッド３６８を含むことができ、かつダイ間ボンディングワイヤ３７２−１、・・・、３７２−４を介してダイ３６４−１、３６４−２、３６６−１、及び３６６−２と通信することができる。

【0036】

本開示は、読み出しキャッシュメモリのための方法及び装置を含む。１つの装置は、第１のＤＲＡＭアレイ、第１及び第２のＮＡＮＤアレイ、ならびにＤＲＡＭアレイと第１のＮＡＮＤアレイとの間のデータの移動及び第１のＮＡＮＤアレイと第２のＮＡＮＤアレイとの間のデータの移動を管理するよう構成された制御装置を備える、読み出しキャッシュメモリ装置を含む。

【0037】

ある要素が別の要素の「上に（ｏｎ）」「に接続する（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「と接続する（ｃｏｕｐｌｅｄ ｗｉｔｈ）」と示される場合、それは他の要素の直接上にあり、他の要素と接続され、結合されることができるか、または介在する要素が存在してもよいことが理解される。対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」「に直接接続する（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「と直接接続する（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｗｉｔｈ）」と示される場合、介在する要素または層は存在しない。本明細書にて利用されるように、用語「及び／または（ａｎｄ／ｏｒ）」は、関連するいくつかの記載事項の任意及び全ての組み合わせを含む。

【0038】

本明細書にて使用される用語「及び／または（ａｎｄ／ｏｒ）」は、関連するいくつかの記載事項の任意及び全ての組み合わせを含む。本明細書にて利用されるよ「または」は、別段に明記されない限り、論理的に包括的な「ｏｒ」を意味する。すなわち、「ＡまたはＢ（Ａ ｏｒ Ｂ）」は、（Ａのみ（ｏｎｌｙ Ａ））、（Ｂのみ（ｏｎｌｙ Ｂ））、または（ＡとＢの両方（ｂｏｔｈ Ａ ａｎｄ Ｂ））を含み得る。換言すると、「ＡまたはＢ（Ａ ｏｒ Ｂ）」は「Ａ及び／またはＢ（Ａ ａｎｄ／ｏｒ Ｂ）」または「いくつかのＡ及びＢ（ａ ｎｕｍｂｅｒ ｏｆ Ａ ａｎｄ Ｂ）」を意味することができる。

【0039】

本明細書においては、用語「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」、「第３の（ｔｈｉｒｄ）」等が様々な要素を説明するために利用されてもよいが、これらの要素は、これらの語によって制限されるべきではないことが理解されたい。これらの語はある要素を別の要素を区別するためだけに利用される。したがて、本開示の教示から逸脱することなく、第１の要素は第２の要素と称され得る。

【0040】

具体的な実施形態が本明細書にて示され、説明されているが、同じ結果を実現するために計算された配置を示された具体的な実施形態で置き換えることができることを、当業者は理解する。本開示は、本開示のいくつかの実施形態の適合または変形例を対象とすることを意図している。上述の説明が例示として行われたものであり、制限的なものではないことを理解されたい。上述の実施形態と本明細書において具体的に説明されない他の実施形態との組み合わせが、上述の説明の検証により当業者には明らかである。本開示のいくつかの実施形態の範囲は、上述の構造及び方法が利用される他の応用を含む。したがって、本開示のいくつかの実施形態の範囲は、添付された特許請求の範囲及びそのような請求項の権利範囲内の均等物の全範囲を参照することで決定されるべきである。

【0041】

上述の発明を実施するための形態では、本開示を簡素化する目的で、いくつかの特徴が単一の実施形態に分類される。開示のこの方法は、開示される本開示の実施形態は各請求項に明記されるよりも多くの特徴を利用しなければならないという意図を反映するものと解釈されない。むしろ、以下の請求項が反映するように、発明の主題は開示される単一の実施形態の全ての特徴よりも少ないものにある。したがって、以下の特許請求の範囲は、各請求項が本発明の分離された実施形態としてそれ自身存在する状態で発明を実施するための形態に組み込まれる。

【図1】

【図2】

【図3】