特許 6392347 スイッチング回路およびこれを備えた電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6392347

(24)【登録日】2018年8月31日

(45)【発行日】2018年9月19日

(54)【発明の名称】スイッチング回路およびこれを備えた電源回路

(51)【国際特許分類】

   H03K 17/16 20060101AFI20180910BHJP

   H02M 3/155 20060101ALI20180910BHJP

【ＦＩ】

   H03K17/16 H

   H02M3/155 P

【請求項の数】14

【全頁数】23

(21)【出願番号】特願2016-531130(P2016-531130)

(86)(22)【出願日】2015年2月24日

(86)【国際出願番号】JP2015055159

(87)【国際公開番号】WO2016002249

(87)【国際公開日】20160107

【審査請求日】2016年12月15日

(31)【優先権主張番号】特願2014-134134(P2014-134134)

(32)【優先日】2014年6月30日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000005049

【氏名又は名称】シャープ株式会社

(74)【代理人】

【識別番号】100104695

【弁理士】

【氏名又は名称】島田 明宏

(74)【代理人】

【識別番号】100121348

【弁理士】

【氏名又は名称】川原 健児

(74)【代理人】

【識別番号】100114247

【弁理士】

【氏名又は名称】奥田 邦廣

(74)【代理人】

【識別番号】100148459

【弁理士】

【氏名又は名称】河本 悟

(72)【発明者】

【氏名】片岡 耕太郎

(72)【発明者】

【氏名】塩見 竹史

(72)【発明者】

【氏名】若生 周治

(72)【発明者】

【氏名】五十嵐 弘樹

(72)【発明者】

【氏名】柴田 晃秀

(72)【発明者】

【氏名】岩田 浩

【審査官】 白井 亮

(56)【参考文献】

【文献】 特開２００９−１９５０５４（ＪＰ，Ａ）

【文献】 特開２００６−３２４８３９（ＪＰ，Ａ）

【文献】 米国特許第０５７４８０２５（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １７／１６

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

第１ノードに接続された第１導通端子と第２ノードに接続された第２導通端子とを有する第１トランジスタと、
前記第２ノードに接続された第１導通端子と第３ノードに接続された第２導通端子とを有する第２トランジスタと、
前記第２および第３ノードを結ぶ第１経路上に前記第２トランジスタと逆並列に設けられた第１ダイオードと、
前記第２および第３ノードを結ぶ第２経路上に前記第２トランジスタと逆並列に設けられた第２ダイオードと、
前記第２トランジスタの制御端子に対して制御信号を出力する駆動回路とを備え、
前記第１トランジスタの制御端子は、直接、または、受動素子もしくは電源回路を介して前記第３ノードに接続されており、
前記第１トランジスタの耐圧電圧は前記第２トランジスタの耐圧電圧よりも高く、
前記第２ダイオードの順方向電圧は前記第１ダイオードの順方向電圧よりも低く、
前記第２経路のインダクタンス成分は前記第１経路のインダクタンス成分よりも大きく、
前記第３ノードから前記第１ノードへ電流が流れてから、過渡電流が流れるときにおいて、前記駆動回路によって前記第２トランジスタをオフ状態にして前記第３ノードから前記第１ノードへ電流を流してから、前記第３ノードから前記第１ノードへ流れる電流が減少する過程で、前記第２経路のインダクタンス成分によって逆起電力が発生することにより、前記第２ノードの電位が上昇して、前記第１トランジスタがオフ状態に近づき、前記第１トランジスタがオフ状態に近づいた後に、前記過渡電流が流れることを特徴とする、スイッチング回路。

【請求項2】

前記第２経路のインダクタンス成分の少なくとも一部は、フェライトビーズにより構成されていることを特徴とする、請求項１に記載のスイッチング回路。

【請求項3】

前記第１トランジスタはノーマリーオン型であり、
前記第２トランジスタはノーマリーオフ型であり、
前記第１トランジスタの制御端子は、前記第３ノードに直接、または、前記受動素子を介して接続されていることを特徴とする、請求項１に記載のスイッチング回路。

【請求項4】

前記第１および第２トランジスタはノーマリーオフ型であり、
前記第１トランジスタの制御端子は、前記電源回路を介して前記第３ノードに接続されていることを特徴とする、請求項１に記載のスイッチング回路。

【請求項5】

前記第２および第３ノードを結ぶ第３経路上に前記第２トランジスタと逆並列に設けられた保護用ダイオードをさらに備え、
前記保護用ダイオードの順方向電圧は前記第２ダイオードの順方向電圧よりも高いことを特徴とする、請求項１に記載のスイッチング回路。

【請求項6】

前記第３経路のインダクタンス成分は前記第２経路のインダクタンス成分よりも小さいことを特徴とする、請求項５に記載のスイッチング回路。

【請求項7】

前記第１ダイオードは、前記第２トランジスタの内蔵ダイオードであることを特徴とする、請求項１に記載のスイッチング回路。

【請求項8】

前記第２経路の配線長は前記第１経路の配線長よりも長いことを特徴とする、請求項１に記載のスイッチング回路。

【請求項9】

上側アームに設けられた上側スイッチング回路と、
下側アームに設けられた下側スイッチング回路と、
一方の端子がアーム接続点に接続されたコイルとを備え、
前記上側および下側スイッチング回路の少なくとも一方が、
第１ノードに接続された第１導通端子と第２ノードに接続された第２導通端子とを有する第１トランジスタと、
前記第２ノードに接続された第１導通端子と第３ノードに接続された第２導通端子とを有する第２トランジスタと、
前記第２および第３ノードを結ぶ第１経路上に前記第２トランジスタと逆並列に設けられた第１ダイオードと、
前記第２および第３ノードを結ぶ第２経路上に前記第２トランジスタと逆並列に設けられた第２ダイオードと、
前記第２トランジスタの制御端子に対して制御信号を出力する駆動回路とを含むスイッチング回路であり、
前記第１トランジスタの制御端子は、直接、または、受動素子もしくは電源回路を介して前記第３ノードに接続されており、
前記第１トランジスタの耐圧電圧は前記第２トランジスタの耐圧電圧よりも高く、
前記第２ダイオードの順方向電圧は前記第１ダイオードの順方向電圧よりも低く、
前記第２経路のインダクタンス成分は前記第１経路のインダクタンス成分よりも大きく、
前記第３ノードから前記第１ノードへ電流が流れてから、過渡電流が流れるときにおいて、前記駆動回路によって前記第２トランジスタをオフ状態にして前記第３ノードから前記第１ノードへ電流を流してから、前記第３ノードから前記第１ノードへ流れる電流が減少する過程で、前記第２経路のインダクタンス成分によって逆起電力が発生することにより、前記第２ノードの電位が上昇して、前記第１トランジスタがオフ状態に近づき、前記第１トランジスタがオフ状態に近づいた後に、前記過渡電流が流れることを特徴とする、電源回路。

【請求項10】

前記第２経路のインダクタンス成分の少なくとも一部は、フェライトビーズにより構成されていることを特徴とする、請求項９に記載の電源回路。

【請求項11】

前記上側スイッチング回路は前記スイッチング回路であり、
前記下側スイッチング回路は、第３トランジスタと、前記第３トランジスタの制御端子に対してパルス幅変調信号を出力する第２駆動回路とを含むことを特徴とする、請求項９に記載の電源回路。

【請求項12】

前記下側スイッチング回路は前記スイッチング回路であり、
前記上側スイッチング回路は、第３トランジスタと、前記第３トランジスタの制御端子に対してパルス幅変調信号を出力する第２駆動回路とを含むことを特徴とする、請求項９に記載の電源回路。

【請求項13】

前記駆動回路は、前記第２トランジスタの制御端子に対して、デッドタイムを有しながら前記パルス幅変調信号に対して相補的に変化する信号を出力することを特徴とする、請求項１１または１２に記載の電源回路。

【請求項14】

前記上側および下側スイッチング回路は前記スイッチング回路であることを特徴とする、請求項９に記載の電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング回路および電源回路に関し、特に、直列接続されたトランジスタを含むスイッチング回路、および、これを備えた電源回路に関する。

【背景技術】

【0002】

電力用トランジスタは、一般に、ゲート−ソース間電圧が０Ｖのときにドレイン電流が流れるノーマリーオン型の特性を有する。このため、電力用トランジスタのゲート端子に十分な負極性電圧を印加せずにドレイン電圧を印加すると、大きな電流が流れて、電力用トランジスタが破壊されることがある。したがって、電力用トランジスタは、バイポーラトランジスタや金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor ：ＭＯＳＦＥＴ）などのノーマリーオフ型トランジスタよりも取り扱いが難しい。

【0003】

そこで従来から、高耐圧のノーマリーオン型トランジスタと低耐圧のノーマリーオフ型トランジスタとを直列接続したスイッチング回路が知られている。例えば、特許文献１の図４には、ノーマリーオン型の接合型ＦＥＴとＭＯＳＦＥＴとを直列接続した回路を備えた電力変換装置が記載されている。特許文献１の図１には、ノーマリーオン型トランジスタとノーマリーオフ型トランジスタとを直列接続した回路に逆並列にダイオードを設け、２個のトランジスタのゲート電圧をゲート駆動回路を用いて制御する電力変換装置が記載されている。また、特許文献２には、高耐圧のノーマリーオフ型トランジスタと低耐圧のノーマリーオフ型トランジスタとを直列接続した回路を備えたスイッチング電源装置が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】日本国特開２０１１−１０４８７号公報

【特許文献2】日本国特開２０１３−８５４４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、高耐圧のノーマリーオン型トランジスタと低耐圧のノーマリーオフ型トランジスタとを直列接続したスイッチング回路には、ターンオフ時に大きな過渡電流が流れるという問題がある。以下、図４に示すスイッチング回路について、この問題を説明する。

【0006】

図４において、トランジスタＴ１１は高耐圧のノーマリーオン型トランジスタであり、トランジスタＴ１２は低耐圧のノーマリーオフ型トランジスタであり、ダイオードＤ１１はトランジスタＴ１２の内蔵ダイオードである。トランジスタＴ１２がオフ状態でノードＮ１３からノードＮ１１へ電流が流れているときに、電流が停止し、ノードＮ１１の電位が上昇する場合を考える。ノードＮ１１の電位が上昇し始めた後もしばらくの間、トランジスタＴ１１はオン状態を保ち、ノードＮ１２の電位はノードＮ１１の電位と共に上昇する。トランジスタＴ１１は、ゲート−ソース間電圧が閾値電圧未満になるとオフする。

【0007】

ノードＮ１１の電位が上昇したときにトランジスタＴ１１が直ちにオフすれば、ターンオフ時の過渡電流の容量起因成分には、トランジスタＴ１１のソース−ドレイン間容量とトランジスタＴ１２のソース−ドレイン間容量との合成容量を充電する電流だけが含まれる。しかしながら実際には、ノードＮ１１の電位が上昇した後に、トランジスタＴ１１がオン状態である期間が存在する。このため、ターンオフ時の過渡電流の容量起因成分には、オン状態のトランジスタＴ１１を経由してトランジスタＴ１２のソース−ドレイン間容量だけを充電する電流が含まれる。したがって、図４に示すスイッチング回路では、ターンオフ時の過渡電流が多くなり、これに伴いスイッチング損失やノイズが大きくなる。

【0008】

それ故に、本発明は、直列接続されたトランジスタを含み、ターンオフ時の過渡電流を削減したスイッチング回路、および、これを備えた電源回路を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の第１の局面は、スイッチング回路であって、
第１ノードに接続された第１導通端子と第２ノードに接続された第２導通端子とを有する第１トランジスタと、
前記第２ノードに接続された第１導通端子と第３ノードに接続された第２導通端子とを有する第２トランジスタと、
前記第２および第３ノードを結ぶ第１経路上に前記第２トランジスタと逆並列に設けられた第１ダイオードと、
前記第２および第３ノードを結ぶ第２経路上に前記第２トランジスタと逆並列に設けられた第２ダイオードと、
前記第２トランジスタの制御端子に対して制御信号を出力する駆動回路とを備え、
前記第１トランジスタの制御端子は、直接、または、受動素子もしくは電源回路を介して前記第３ノードに接続されており、
前記第１トランジスタの耐圧電圧は前記第２トランジスタの耐圧電圧よりも高く、
前記第２ダイオードの順方向電圧は前記第１ダイオードの順方向電圧よりも低く、
前記第２経路のインダクタンス成分は前記第１経路のインダクタンス成分よりも大きく、
前記第３ノードから前記第１ノードへ電流が流れてから、過渡電流が流れるときにおいて、前記駆動回路によって前記第２トランジスタをオフ状態にして前記第３ノードから前記第１ノードへ電流を流してから、前記第３ノードから前記第１ノードへ流れる電流が減少する過程で、前記第２経路のインダクタンス成分によって逆起電力が発生することにより、前記第２ノードの電位が上昇して、前記第１トランジスタがオフ状態に近づき、前記第１トランジスタがオフ状態に近づいた後に、前記過渡電流が流れることを特徴とする。
本発明の第２の局面は、本発明の第１の局面において、
前記第２経路のインダクタンス成分の少なくとも一部は、フェライトビーズにより構成されていることを特徴とする。

【0010】

本発明の第３の局面は、本発明の第１の局面において、
前記第１トランジスタはノーマリーオン型であり、
前記第２トランジスタはノーマリーオフ型であり、
前記第１トランジスタの制御端子は、前記第３ノードに直接、または、前記受動素子を介して接続されていることを特徴とする。

【0011】

本発明の第４の局面は、本発明の第１の局面において、
前記第１および第２トランジスタはノーマリーオフ型であり、
前記第１トランジスタの制御端子は、前記電源回路を介して前記第３ノードに接続されていることを特徴とする。

【0012】

本発明の第５の局面は、本発明の第１の局面において、
前記第２および第３ノードを結ぶ第３経路上に前記第２トランジスタと逆並列に設けられた保護用ダイオードをさらに備え、
前記保護用ダイオードの順方向電圧は前記第２ダイオードの順方向電圧よりも高いことを特徴とする。

【0013】

本発明の第６の局面は、本発明の第５の局面において、
前記第３経路のインダクタンス成分は前記第２経路のインダクタンス成分よりも小さいことを特徴とする。

【0014】

本発明の第７の局面は、本発明の第１の局面において、
前記第１ダイオードは、前記第２トランジスタの内蔵ダイオードであることを特徴とする。

【0015】

本発明の第８の局面は、本発明の第１の局面において、
前記第２経路の配線長は前記第１経路の配線長よりも長いことを特徴とする。

【0017】

本発明の第９の局面は、電源回路であって、
上側アームに設けられた上側スイッチング回路と、
下側アームに設けられた下側スイッチング回路と、
一方の端子がアーム接続点に接続されたコイルとを備え、
前記上側および下側スイッチング回路の少なくとも一方が、
第１ノードに接続された第１導通端子と第２ノードに接続された第２導通端子とを有する第１トランジスタと、
前記第２ノードに接続された第１導通端子と第３ノードに接続された第２導通端子とを有する第２トランジスタと、
前記第２および第３ノードを結ぶ第１経路上に前記第２トランジスタと逆並列に設けられた第１ダイオードと、
前記第２および第３ノードを結ぶ第２経路上に前記第２トランジスタと逆並列に設けられた第２ダイオードと、
前記第２トランジスタの制御端子に対して制御信号を出力する駆動回路とを含むスイッチング回路であり、
前記第１トランジスタの制御端子は、直接、または、受動素子もしくは電源回路を介して前記第３ノードに接続されており、
前記第１トランジスタの耐圧電圧は前記第２トランジスタの耐圧電圧よりも高く、
前記第２ダイオードの順方向電圧は前記第１ダイオードの順方向電圧よりも低く、
前記第２経路のインダクタンス成分は前記第１経路のインダクタンス成分よりも大きく、
前記第３ノードから前記第１ノードへ電流が流れてから、過渡電流が流れるときにおいて、前記駆動回路によって前記第２トランジスタをオフ状態にして前記第３ノードから前記第１ノードへ電流を流してから、前記第３ノードから前記第１ノードへ流れる電流が減少する過程で、前記第２経路のインダクタンス成分によって逆起電力が発生することにより、前記第２ノードの電位が上昇して、前記第１トランジスタがオフ状態に近づき、前記第１トランジスタがオフ状態に近づいた後に、前記過渡電流が流れることを特徴とする。
本発明の第１０の局面は、本発明の第９の局面において、
前記第２経路のインダクタンス成分の少なくとも一部は、フェライトビーズにより構成されていることを特徴とする。

【0018】

本発明の第１１の局面は、本発明の第９の局面において、
前記上側スイッチング回路は前記スイッチング回路であり、
前記下側スイッチング回路は、第３トランジスタと、前記第３トランジスタの制御端子に対してパルス幅変調信号を出力する第２駆動回路とを含むことを特徴とする。

【0019】

本発明の第１２の局面は、本発明の第９の局面において、
前記下側スイッチング回路は前記スイッチング回路であり、
前記上側スイッチング回路は、第３トランジスタと、前記第３トランジスタの制御端子に対してパルス幅変調信号を出力する第２駆動回路とを含むことを特徴とする。

【0020】

本発明の第１３の局面は、本発明の第１１または第１２の局面において、
前記駆動回路は、前記第２トランジスタの制御端子に対して、デッドタイムを有しながら前記パルス幅変調信号に対して相補的に変化する信号を出力することを特徴とする。

【0021】

本発明の第１４の局面は、本発明の第９の局面において、
前記上側および下側スイッチング回路は前記スイッチング回路であることを特徴とする。

【発明の効果】

【0023】

本発明の第１の局面によれば、第２トランジスタがオフ状態である間に第３ノードから第１ノードに電流が流れるときには、電流は第３ノードと第２ノードの間では主に第２経路を流れる。このため、この電流が減少すると、第２経路のインダクタンス成分によって逆起電力が発生し、第２ノードの電位は第１トランジスタがオフ状態に近づくように変化する。したがって、電流が停止した後に、第１トランジスタは速やかにオフする。よって、ターンオフ時の過渡電流を削減することができる。
本発明の第２の局面によれば、スイッチング回路を小型化することができる。

【0024】

本発明の第３の局面によれば、直列接続されたノーマリーオン型トランジスタとノーマリーオフ型トランジスタとを備えたスイッチング回路について、ターンオフ時の過渡電流を削減することができる。

【0025】

本発明の第４の局面によれば、直列接続された２個のノーマリーオフ型トランジスタを備えたスイッチング回路について、ターンオフ時の過渡電流を削減することができる。

【0026】

本発明の第５の局面によれば、第２トランジスタと逆並列に保護用ダイオードを設けることにより、過剰な電圧の印加による第２トランジスタの破壊を防止することができる。

【0027】

本発明の第６の局面によれば、第２トランジスタの第１および第２導通端子間に発生したサージなどを速やかに防止することができる。

【0028】

本発明の第７の局面によれば、第２トランジスタが有する内蔵ダイオードを用いて、第３ノードから第１ノードへの通流開始時におけるサージ発生を抑制したスイッチング回路を構成することができる。

【0029】

本発明の第８の局面によれば、第２経路の配線長を長くすることにより、第２経路を流れる電流が減少したときに逆起電力を発生させるインダクタンス成分を第２経路に持たせることができる。

【0031】

本発明の第９の局面によれば、ターンオフ時の過渡電流を削減したスイッチング回路を用いて、スイッチング損失を低減した電源回路を構成することができる。
本発明の第１０の局面によれば、電源回路を小型化することができる。

【0032】

本発明の第１１の局面によれば、上側アームにターンオフ時の過渡電流を削減したスイッチング回路を設け、下側アームに設けた第３トランジスタをパルス幅変調することにより、スイッチング損失を低減した昇圧チョッパ回路を構成することができる。

【0033】

本発明の第１２の局面によれば、下側アームにターンオフ時の過渡電流を削減したスイッチング回路を設け、上側アームに設けた第３トランジスタをパルス幅変調することにより、スイッチング損失を低減した降圧チョッパ回路を構成することができる。

【0034】

本発明の第１３の局面によれば、第３トランジスタがオフ状態である間に第２トランジスタを一時的にオンさせることにより、第２トランジスタのチャネルに電流を流し、第１および第２ダイオードを電流が通過する際の電圧降下を防止して、導通損失を低減することができる。

【0035】

本発明の第１４の局面によれば、ターンオフ時の過渡電流を削減したスイッチング回路を上側アームと下側アームに設けることにより、スイッチング損失を低減した双方向チョッパ回路やインバータを構成することができる。

【図面の簡単な説明】

【0037】

【図1】本発明の第１の実施形態に係るスイッチング回路の回路図である。

【図2】図１に示すスイッチング回路においてノードＮ１からノードＮ３へ電流が流れる様子を示す図である。

【図3】図１に示すスイッチング回路においてノードＮ３からノードＮ１へ電流が流れる様子を示す図である。

【図4】第１比較例に係るスイッチング回路の回路図である。

【図5】本発明の第２の実施形態に係るスイッチング回路の回路図である。

【図6】第２比較例に係るスイッチング回路の回路図である。

【図7】本発明の第３の実施形態に係る電源回路の回路図である。

【図8】本発明の第４の実施形態に係る電源回路の回路図である。

【図9】本発明の第５の実施形態に係る電源回路の回路図である。

【図10】本発明の第６の実施形態に係る電源回路の回路図である。

【発明を実施するための形態】

【0038】

以下、図面を参照して、本発明の実施形態に係るスイッチング回路および電源回路について説明する。以下の説明では、接合ダイオードにおける逆回復電流を含め、スイッチング回路がオフするときにスイッチング回路内のダイオードに逆方向に流れる電流を「ターンオフ時の過渡電流」という。

【0039】

（第１の実施形態）
図１は、本発明の第１の実施形態に係るスイッチング回路の回路図である。図１に示すスイッチング回路１０は、トランジスタＴ１、Ｔ２、ダイオードＤ１、Ｄ２、および、ゲート駆動回路１１を備えている。スイッチング回路１０は、直列接続された高耐圧のノーマリーオン型トランジスタと低耐圧のノーマリーオフ型トランジスタとを有する。

【0040】

図１において、トランジスタＴ１は、Ｎチャネル型で、高耐圧のノーマリーオン型トランジスタである。トランジスタＴ２は、Ｎチャネル型で、低耐圧のノーマリーオフ型トランジスタである。ダイオードＤ１は、ＰＮ接合型ダイオードである。ダイオードＤ１には、例えば、トランジスタＴ２の内蔵ダイオード（寄生ダイオードとも呼ばれる）が使用される。ダイオードＤ２は、ダイオードＤ１よりも順方向電圧が低いダイオードである。ダイオードＤ２には、例えば、ショットキーバリアダイオードが使用される。このようにスイッチング回路１０では、トランジスタＴ１の耐圧電圧はトランジスタＴ２の耐圧電圧よりも高く、ダイオードＤ２の順方向電圧はダイオードＤ１の順方向電圧よりも低い。

【0041】

トランジスタＴ１のソース端子は、トランジスタＴ２のドレイン端子に接続される。ダイオードＤ１、Ｄ２は、トランジスタＴ２と逆並列に設けられる。ダイオードＤ１、Ｄ２のカソード端子は、トランジスタＴ１のソース端子とトランジスタＴ２のドレイン端子に接続される。ダイオードＤ１、Ｄ２のアノード端子とトランジスタＴ１のゲート端子は、トランジスタＴ２のソース端子に接続される。トランジスタＴ２のゲート端子は、ゲート駆動回路１１の出力端子に接続される。以下、トランジスタＴ１のドレイン端子が接続されたノードをＮ１、トランジスタＴ２のドレイン端子が接続されたノードをＮ２、トランジスタＴ２のソース端子が接続されたノードをＮ３という。また、トランジスタＴ１の閾値電圧を（−Ｖｔｈ）、ダイオードＤ２の順方向電圧をＶｆとする（ただし、Ｖｔｈ＞０、Ｖｆ＞０）。

【0042】

ノードＮ２とノードＮ３の間には３つの電流経路、すなわち、トランジスタＴ２のチャネルを経由する経路、ダイオードＤ１を経由する経路（以下、第１経路という）、および、ダイオードＤ２を経由する経路（以下、第２経路という）が存在する。スイッチング回路１０は、第２経路のインダクタンス成分が第１経路のインダクタンス成分よりも大きくなるように構成される。この特徴を示すために、図面の第２経路にはインダクタンス成分Ｌ１が記載されている。

【0043】

第２経路のインダクタンス成分を第１経路のインダクタンス成分よりも大きくするために、例えば、第２経路の配線長を第１経路の配線長よりも長くする。具体的には、目標となるインダクタンス成分の範囲を決定し、範囲内のインダクタンス成分が得られるように第２経路の配線をレイアウトすればよい。目標となるインダクタンス成分の範囲は、例えば１０ｎＨ〜２００ｎＨに決定される。これにより、後述する効果（ターンオフ時の過渡電流を削減する）を得ながら、サージによる素子破壊を防止することができる。

【0044】

第２経路にインダクタンス成分を持たせる方法としては、プリント基板上の配線レイアウトを工夫してインダクタンス成分を形成する方法以外にも、ダイオードＤ２としてリード線タイプのダイオードを使用し、ダイオードＤ２のリード線をインダクタンス成分として用いる方法がある。この場合、基板面から部品までのリード線の長さを変えることにより、インダクタンス成分の大きさを調整することができる。この方法によれば、基板面積を縮小し、電源回路を小型化することができる。また、フェライト材料をドーナツ状に加工したフェライトビーズをダイオードＤ２のリード線に挿入するなどして、第２経路にフェライトビーズを設置する方法がある。この方法によれば、リード線を短くしても所望のインダクタンス成分が得られるので、電源回路をさらに小型化することができる。

【0045】

インダクタンス成分Ｌ１は、第２経路上にダイオードＤ２と直列に設けられる。図１では、インダクタンス成分Ｌ１はダイオードＤ２のカソード端子側に設けられている。これに代えて、インダクタンス成分Ｌ１をダイオードＤ２のアノード端子側に設けてもよく、ダイオードＤ２のアノード端子側とカソード端子側の両方に設けてもよい。また、トランジスタＴ１、Ｔ２のゲート配線にはそれぞれ、必要に応じてゲート抵抗を設けてもよい。このようにトランジスタＴ１のゲート端子は、抵抗素子などの受動素子を介してノードＮ３に接続されていてもよい。

【0046】

図２および図３を参照して、スイッチング回路１０の動作を説明する。まず、ノードＮ１からノードＮ３へ電流を流す場合について説明する（図２を参照）。この場合、ゲート駆動回路１１はオン信号（トランジスタＴ２がオンする信号）を出力する。このためトランジスタＴ２はオンし、ノードＮ２の電位とノードＮ３の電位はほぼ等しくなるので、トランジスタＴ１のゲート−ソース間電圧はほぼ０Ｖになる。したがって、ノーマリーオン型のトランジスタＴ１はオンし、ノードＮ１からノードＮ３へ電流が流れる。

【0047】

ノードＮ１からノードＮ３へ流れる電流を停止するときには、ゲート駆動回路１１はオフ信号（トランジスタＴ２がオフする信号）を出力する。このため、トランジスタＴ２はオフする。誘導性負荷が存在する場合には、ノードＮ１の電位はノードＮ３の電位に対して上昇する（以下、ノードＮ３の電位を基準電位とする）。トランジスタＴ２がオフした後も、しばらくの間、トランジスタＴ１はオン状態を保ち、ノードＮ２の電位はノードＮ１の電位と共に上昇する。トランジスタＴ１のゲート−ソース間電圧が（−Ｖｔｈ）に到達すると、トランジスタＴ１はオフし、ノードＮ１からノードＮ３へ流れる電流は停止する。トランジスタＴ２のチャネルを経由する経路のインダクタンス成分は小さいので、ターンオフ時のサージが小さい良好なスイッチングを行うことができる。

【0048】

次に、トランジスタＴ２がオフ状態である間に、ノードＮ３からノードＮ１へ電流を流す場合について説明する（図３を参照）。トランジスタＴ２がオフ状態である間、電流はトランジスタＴ２のチャネルにはほとんど流れない。一方、ダイオードＤ１、Ｄ２は、ノードＮ３からノードＮ２へ電流を流しうる。特にダイオードＤ１を経由する第１経路は、インダクタンス成分が小さいので、電流が急激に流れ始める場合でも大きなサージを発生させることなく速やかに電流を流すことができる。このとき、ダイオードＤ１のカソード電位はアノード電位よりも順方向電圧だけ低くなるので、トランジスタＴ１のゲート−ソース間電圧は若干の正電圧となり、ノーマリーオン型のトランジスタＴ１はオンし、電流はノードＮ２とノードＮ１の間ではトランジスタＴ１のチャネルを流れ始める。ここで、ダイオードＤ２の順方向電圧はダイオードＤ１の順方向電圧よりも低いので、定常的な電流はダイオードＤ１よりもダイオードＤ２に流れやすい。したがって、ノードＮ３からノードＮ２へ流れる電流は、通流開始時には主にダイオードＤ１を経由する第１経路を流れる場合であっても、ダイオードＤ１よりも順方向電圧が低いダイオードＤ２を経由する第２経路へ移行し、通流開始後は主に第２経路（ダイオードＤ２を経由する経路）を流れるようになる。このときも、ダイオードＤ２のカソード電位はアノード電位よりも順方向電圧Ｖｆだけ低いので、トランジスタＴ１のゲート−ソース間電圧はＶｆになる。この電圧は正であるので、ノーマリーオン型のトランジスタＴ１はオンしており、電流はノードＮ２とノードＮ１の間ではトランジスタＴ１のチャネルを流れる（図３）。

【0049】

次に、トランジスタＴ２がオフ状態である間に、ノードＮ３からノードＮ１へ流れる電流が停止し、ノードＮ１の電位がノードＮ３の電位に対して上昇する場合を考える。上述したように、電流はノードＮ３とノードＮ２の間では主に第２経路を流れている。この電流が減少する過程で、インダクタンス成分Ｌ１によって逆起電力が発生し、ノードＮ２の電位はノードＮ３の電位よりも高くなる。トランジスタＴ１のゲート端子はノードＮ３に接続されているので、ノードＮ２の電位が高くなるとトランジスタＴ１はオフ状態に近づく。

【0050】

このようにスイッチング回路１０では、ノードＮ３からノードＮ１へ流れる電流が完全に停止した後ではなく、この電流が減少する過程でトランジスタＴ１はオフ状態に近づく。このため、電流が停止した後に、トランジスタＴ１は速やかにオフする。したがって、スイッチング回路１０によれば、ターンオフ時の過渡電流を削減することができる。

【0051】

以下、図４に示すスイッチング回路（以下、比較例に係るスイッチング回路という）と対比して、本実施形態に係るスイッチング回路１０の効果を説明する。比較例に係るスイッチング回路は、スイッチング回路１０と比べて、ダイオードＤ２、インダクタンス成分Ｌ１、および、第２経路に対応する構成要素を有していない。

【0052】

比較例に係るスイッチング回路において、トランジスタＴ１２がオフ状態である間に、ノードＮ１３からノードＮ１１へ流れる電流が停止する場合を考える。比較例に係るスイッチング回路では、ダイオードＤ１１に順方向バイアスが掛からない限り、電流はノードＮ１３からノードＮ１１へ流れない。このため、ノードＮ１２の電位が上昇し始めるのは、ノードＮ１３からノードＮ１１へ流れる電流が停止した後である。したがって、トランジスタＴ１１は、スイッチング回路１０内のトランジスタＴ１よりも遅れてオフする。

【0053】

ノードＮ１１〜Ｎ１３間に電位差が印加されるとき、トランジスタＴ１１、Ｔ１２のソース−ドレイン間容量を充電する電流が過渡電流として流れる。比較例に係るスイッチング回路では、トランジスタＴ１１がオン状態である期間において、トランジスタＴ１２のソース−ドレイン間容量を充電する電流（第１の要因による過渡電流）が流れる。その後、ノードＮ１２の電位がさらに上昇し、トランジスタＴ１１はオフする。トランジスタＴ１１がオフした後は、トランジスタＴ１１のソース−ドレイン間容量とトランジスタＴ１２のソース−ドレイン間容量との合成容量を充電する電流（第２要因による過渡電流）が流れる。比較例に係るスイッチング回路では、ターンオフ時に第１の要因による過渡電流と第２の要因による過渡電流とが流れる。

【0054】

また、比較例に係るスイッチング回路では、トランジスタＴ１１のゲート端子とノードＮ１３を接続する配線のインピーダンスによって、ノードＮ１２の電位が上昇してからトランジスタＴ１１がオフするまでに遅延が発生することがある。この遅延が大きい場合には、トランジスタＴ１１がオフする前にノードＮ１２の電位が過度に上昇し、トランジスタＴ１２が破壊されることがある。

【0055】

これに対して、本実施形態に係るスイッチング回路１０では、ターンオフ時にトランジスタＴ１は速やかにオフする。したがって、ターンオフ時の第１の要因による過渡電流を削減することができる。また、トランジスタＴ１がオフする前にノードＮ２の電位が過度に上昇することを防止し、トランジスタＴ２の破壊を防止することができる。

【0056】

以上に示すように、本実施形態に係るスイッチング回路１０は、第１ノードＮ１に接続された第１導通端子（ドレイン端子）と第２ノードＮ２に接続された第２導通端子（ソース端子）とを有する第１トランジスタＴ１と、第２ノードに接続された第１導通端子と第３ノードＮ３に接続された第２導通端子とを有する第２トランジスタＴ２と、第２および第３ノードを結ぶ第１経路上に第２トランジスタと逆並列に設けられた第１ダイオードＤ１と、第２および第３ノードを結ぶ第２経路上に第２トランジスタと逆並列に設けられた第２ダイオードＤ２と、第２トランジスタの制御端子（ゲート端子）に対して制御信号を出力する駆動回路（ゲート駆動回路１１）とを備えている。第１トランジスタの制御端子は第３ノードに直接接続されており、第１トランジスタの耐圧電圧は第２トランジスタの耐圧電圧よりも高く、第２ダイオードの順方向電圧は第１ダイオードの順方向電圧よりも低く、第２経路のインダクタンス成分は第１経路のインダクタンス成分よりも大きい。

【0057】

したがって、第２トランジスタがオフ状態である間に第３ノードから第１ノードに電流が流れるときには、電流は通流開始時には小さいインダクタンス成分を有する第１経路を流れるので、電流が急激に増加するときでもサージの発生を抑制することができる。また通流開始後には、電流は第３ノードと第２ノードの間では主に第２経路を流れる。このため、この電流が減少すると、第２経路のインダクタンス成分によって逆起電力が発生し、第２ノードの電位は第１トランジスタがオフ状態に近づくように変化する。したがって、電流が停止した後に、第１トランジスタは速やかにオフする。よって、直列接続されたノーマリーオン型トランジスタとノーマリーオフ型トランジスタとを備えたスイッチング回路について、ターンオフ時の過渡電流を削減することができる。

【0058】

また、第１ダイオードＤ１として第２トランジスタＴ２の内蔵ダイオードを用いることにより、第２トランジスタが有する内蔵ダイオードを用いて、上述したように、第３ノードから第１ノードへの通流開始時におけるサージ発生を抑制したスイッチング回路を構成することができる。また、第２経路（ダイオードＤ２を経由する経路）の配線長を第１経路（ダイオードＤ１を経由する経路）の配線長よりも長くすることにより、第２経路を流れる電流が減少したときに逆起電力を発生させるインダクタンス成分Ｌ１を第２経路に持たせることができる。

【0059】

なお、本実施形態に係るスイッチング回路１０については、以下の変形例を構成することができる。スイッチング回路１０は、トランジスタＴ２を保護するために、ノードＮ２とノードＮ３を結ぶ第３経路上に、トランジスタＴ２と逆並列に保護用ダイオードをさらに備えていてもよい。保護用ダイオードには、例えば、ダイオードＤ２よりも高い順方向電圧を有するツェナーダイオードが使用される。ツェナーダイオードのアノード端子はノードＮ３に接続され、ツェナーダイオードのカソード端子はノードＮ２に接続される。これにより、過剰な電圧の印加によるトランジスタＴ２の破壊を防止することができる。また、トランジスタＴ２がオフ状態である間にノードＮ３からノードＮ２へ流れる電流は、順方向電圧の低いダイオードＤ２を経由する第２経路に流れやすい。したがって、上述したように、電流停止時にトランジスタＴ１を速やかにオフすることができる。

【0060】

この場合、第３経路（保護用ダイオードを経由してノードＮ２とノードＮ３を結ぶ経路）のインダクタンス成分は、第２経路のインダクタンス成分よりも小さくなるように設計することが好ましい。これにより、トランジスタＴ２のドレイン−ソース間にサージなどが発生した場合でも、小さいインダクタンス成分を有する第３経路上に設けられた保護用ダイオードの作用により、サージなどを速やかに除去することができる。

【0061】

また、スイッチング回路１０は、ダイオードＤ２と並列にコンデンサをさらに備えていてもよい。コンデンサの一方の電極はダイオードＤ２のカソード端子に接続され、コンデンサの他方の電極はダイオードＤ２のアノード端子に接続される。コンデンサを設けることにより、スイッチング回路１０のスイッチング時に、ダイオードＤ２の容量成分とスイッチング回路１０内の第２経路のインダクタンス成分Ｌ１とによる高周波発振を防止し、スイッチング回路１０を安定的に動作させることができる。

【0062】

（第２の実施形態）
図５は、本発明の第２の実施形態に係るスイッチング回路の回路図である。図５に示すスイッチング回路２０は、トランジスタＴ２、Ｔ４、ダイオードＤ１、Ｄ２、Ｄ４、Ｄ５、ゲート駆動回路１１、および、ゲート電源回路２１を備えている。スイッチング回路２０は、直列接続された２個のノーマリーオフ型トランジスタを有する。以下の説明では、各実施形態の構成要素のうち先に述べた実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

【0063】

図５において、トランジスタＴ４は、Ｎチャネル型で、高耐圧のノーマリーオフ型ＭＯＳＦＥＴである。ダイオードＤ４は、トランジスタＴ４の内蔵ダイオードである。ダイオードＤ５は、トランジスタＴ２を保護するために設けられたツェナーダイオードである。ダイオードＤ２には、ダイオードＤ１、Ｄ５よりも低い順方向電圧を有するダイオードが使用される。なお、スイッチング回路２０は、ダイオードＤ５を備えていなくてもよい。このようにスイッチング回路２０では、トランジスタＴ４の耐圧電圧はトランジスタＴ２の耐圧電圧よりも高く、ダイオードＤ２の順方向電圧はダイオードＤ１、Ｄ５の順方向電圧よりも低い。

【0064】

本実施形態では、トランジスタＴ４のドレイン端子が接続されたノードをＮ１という。トランジスタＴ４のソース端子は、トランジスタＴ２のドレイン端子に接続される。ダイオードＤ１、Ｄ２、Ｄ５はトランジスタＴ２と逆並列に設けられ、ダイオードＤ４はトランジスタＴ４と逆並列に設けられる。トランジスタＴ４のドレイン端子とダイオードＤ４のカソード端子は、ノードＮ１に接続される。トランジスタＴ４のソース端子、トランジスタＴ２のドレイン端子、ダイオードＤ１、Ｄ２、Ｄ５のカソード端子、および、ダイオードＤ４のアノード端子は、ノードＮ２に接続される。トランジスタＴ２のソース端子、および、ダイオードＤ１、Ｄ２、Ｄ５のアノード端子は、ノードＮ３に接続される。

【0065】

トランジスタＴ２のゲート端子は、ゲート駆動回路１１の出力端子に接続される。トランジスタＴ４のゲート端子は、ゲート電源回路２１を介してノードＮ３に接続される。ゲート電源回路２１は、トランジスタＴ４のゲート端子に対して、ノードＮ３の電位よりもトランジスタＴ４の閾値電圧以上高い電圧を印加する。したがって、ノードＮ２の電位がノードＮ３の電位に等しいときには、トランジスタＴ４はオンする。なお、ゲート電源回路２１としては、例えば、電源が並列に接続されたコンデンサなどを用いることができる。このようなゲート電源回路２１によれば、簡単な構成で、ノードＮ３とトランジスタＴ４のゲート端子の間に常に所定の電圧を印加することができる。なお、トランジスタＴ２、Ｔ４のゲート配線にはそれぞれ、必要に応じてゲート抵抗を設けてもよい。

【0066】

ノードＮ２とノードＮ３の間には４つの電流経路、すなわち、トランジスタＴ２のチャネルを経由する経路、ダイオードＤ１を経由する第１経路、ダイオードＤ２を経由する第２経路、および、ダイオードＤ５を経由する経路（以下、第３経路という）が存在する。スイッチング回路２０は、第２経路のインダクタンス成分が第１経路のインダクタンス成分および第３経路のインダクタンス成分よりも大きくなるように構成される。この特徴を示すために、図面の第２経路にはインダクタンス成分Ｌ１が記載されている。第１の実施形態と同様に、第２経路にインダクタンス成分を持たせる方法としては、プリント基板上の配線レイアウトを工夫する方法、ダイオードＤ２のリード線を用いる方法、第２経路に適宜フェライトビーズを設置する方法などがある。

【0067】

以下、スイッチング回路２０の動作を説明する。まず、ノードＮ１からノードＮ３へ電流を流す場合について説明する。この場合、ゲート駆動回路１１はオン信号を出力する。このためトランジスタＴ２はオンし、ノードＮ２の電位とノードＮ３の電位はほぼ等しくなる。ゲート電源回路２１の作用により、トランジスタＴ４のゲート−ソース間には閾値電圧以上の電圧が印加される。したがって、ノーマリーオフ型のトランジスタＴ４はオンし、ノードＮ１からノードＮ３へ電流が流れる。

【0068】

ノードＮ１からノードＮ３へ流れる電流を停止するときには、ゲート駆動回路１１はオフ信号（トランジスタＴ２がオフする信号）を出力する。このため、トランジスタＴ２はオフする。誘導性負荷が存在する場合には、ノードＮ１の電位はノードＮ３の電位に対して上昇する。トランジスタＴ２がオフした後も、しばらくの間、トランジスタＴ４はオン状態を保ち、ノードＮ２の電位はノードＮ１の電位と共に上昇する。トランジスタＴ４のゲート−ソース間電圧がトランジスタＴ４の閾値電圧付近に到達すると、トランジスタＴ４はオフし、ノードＮ１からノードＮ３へ流れる電流は停止する。トランジスタＴ２のチャネルを経由する経路のインダクタンス成分は小さいので、ターンオフ時のサージが小さい良好なスイッチングを行うことができる。

【0069】

次に、トランジスタＴ２がオフ状態である間に、ノードＮ３からノードＮ１へ電流を流す場合について説明する。トランジスタＴ２がオフ状態である間、電流はトランジスタＴ２のチャネルにはほとんど流れない。一方、ダイオードＤ１、Ｄ２、Ｄ５は、ノードＮ３からノードＮ２へ電流を流しうる。特にダイオードＤ１を経由する第１経路は、インダクタンス成分が小さいので、電流が急激に流れ始める場合でも大きなサージを発生させることなく速やかに電流を流すことができる。このとき、ダイオードＤ１の導通によってノードＮ２の電位はノードＮ３の電位とほぼ同じになり（厳密には、ダイオードＤ１の順方向電圧分だけ低い）、トランジスタＴ４のゲート−ソース間には、ゲート電源回路２１の作用によってトランジスタＴ４の閾値電圧以上の正電圧が印加される。これにより、トランジスタＴ４がオンし、電流はノードＮ２とノードＮ１の間ではトランジスタＴ４のチャネルを流れ始める。ここで、ダイオードＤ２の順方向電圧はダイオードＤ１、Ｄ５の順方向電圧よりも低いので、定常的な電流はダイオードＤ１、Ｄ５よりもダイオードＤ２に流れやすい。したがって、ノードＮ３からノードＮ２へ流れる電流は、通流開始直後には主にダイオードＤ１を経由する第１経路に流れる場合であっても、ダイオードＤ１、Ｄ５よりも順方向電圧が低いダイオードＤ２を経由する第２経路へ移行し、通流開始後は主に第２経路（ダイオードＤ２を経由する経路）を流れるようになる。このとき、ダイオードＤ２のカソード電位はアノード電位よりも順方向電圧Ｖｆだけ低い。この電圧は正の電圧であるので、ゲート電源回路２１の作用により、トランジスタＴ４のゲート−ソース間には閾値電圧以上の電圧が印加される。したがって、トランジスタＴ４はオンし、ノードＮ３からノードＮ１へ電流が流れる。このときノードＮ１とノードＮ２の間では、電流は主にトランジスタＴ４のチャネルを流れる。

【0070】

次に、トランジスタＴ２がオフ状態である間に、ノードＮ３からノードＮ１へ流れる電流が停止し、ノードＮ１の電位がノードＮ３の電位に対して上昇する場合を考える。この場合、ノードＮ２の電位は、ノードＮ１の電位と共に上昇する。ノードＮ２の電圧が上昇すると、トランジスタＴ４のゲート−ソース間電圧は低下する。トランジスタＴ４のゲート−ソース間電圧が閾値電圧より低くなると、トランジスタＴ４はオフする。したがって、スイッチング回路２０は、トランジスタＴ２がオフ状態である間、ノードＮ３からノードＮ１へ電流を流し、ノードＮ１からノードＮ３へ電流を流さない高耐圧な整流回路として機能する。

【0071】

トランジスタＴ４としてスーパージャンクションＭＯＳＦＥＴなどを用いた場合、内蔵ダイオードＤ４のリカバリー特性は悪くなる。このため、整流時に内蔵ダイオードＤ４に電流を流すと、整流停止時に多くの逆回復電流が流れて、スイッチング損失が増大し、場合によっては他の素子が破壊されることがある。スイッチング回路２０では、ノードＮ３からノードＮ１へ電流を流すときに、電流は内蔵ダイオードＤ４ではなくトランジスタＴ４のチャネルに流れる。したがって、整流停止時の逆回復電流を削減することができる。

【0072】

また、スイッチング回路２０は、ノードＮ２、Ｎ３間にトランジスタＴ２と逆並列にダイオードＤ２を備えている。上述したように、トランジスタＴ２がオフ状態である間に、ノードＮ３からノードＮ１へ電流が流れる場合、電流はノードＮ３とノードＮ２の間では主に第２経路を流れる。この電流が減少する過程で、インダクタンス成分Ｌ１によって逆起電力が発生し、ノードＮ２の電位はノードＮ３の電位よりも高くなる。ノードＮ２の電位が高くなると、トランジスタＴ４はオフ状態に近づく。このため、電流が停止した後に、トランジスタＴ４は速やかにオフする。したがって、スイッチング回路２０によれば、第１の実施形態に係るスイッチング回路１０と同様に、ターンオフ時の過渡電流を削減することができる。

【0073】

また、スイッチング回路２０では、トランジスタＴ４のソース−ドレイン間容量が大きくなる場合が多い。トランジスタＴ４のソース−ドレイン間容量が大きい場合、逆バイアスを印加したときに、容量結合によってノードＮ２の電位がトランジスタＴ２の耐圧電圧を超え、トランジスタＴ２が破壊されることがある。そこで、スイッチング回路２０は、トランジスタＴ２と逆並列にダイオードＤ５を備えている。トランジスタＴ２のドレイン−ソース間電圧がダイオードＤ５のツェナー電圧を超えると、ダイオードＤ５に電流が流れる。これにより、過剰な電圧の印加によるトランジスタＴ２の破壊を防止することができる。

【0074】

以下、図６に示すスイッチング回路（以下、比較例に係るスイッチング回路という）と対比して、本実施形態に係るスイッチング回路２０の効果を説明する。比較例に係るスイッチング回路は、スイッチング回路２０と比べて、ダイオードＤ２、インダクタンス成分Ｌ１、および、第２経路に対応する構成要素を有していない。

【0075】

比較例に係るスイッチング回路において、トランジスタＴ１２がオフ状態である間に、ノードＮ１３からノードＮ１１へ流れる電流が停止する場合を考える。この場合、この電流が停止した後に、ノードＮ１１の電位が上昇する。しかし、このときトランジスタＴ１４はオン状態であるので、ノードＮ１２の電位はノードＮ１１の電位と共に上昇する。ノードＮ１２の電位が上昇すると、トランジスタＴ１４のゲート−ソース間電圧は低下する。トランジスタＴ１４のゲート−ソース間電圧が閾値電圧より低くなると、トランジスタＴ１４はオフする。その後さらにノードＮ１１の電位が上昇すると、ノードＮ１２の電位は、トランジスタＴ１４のソース−ドレイン間容量結合によって引き上げられ、トランジスタＴ１２のソース−ドレイン間の電圧が上昇を続け、ツェナーダイオードＤ１５の降伏電圧に達したところで、ノードＮ１２の電位がツェナーダイオードＤ１５によってクランプされる。この後、ノードＮ１１の電位上昇に伴うトランジスタＴ１４のソース−ドレイン間容量充電電流は、ツェナーダイオードＤ１５を経由してノードＮ１３へ流れる。ここで特に、トランジスタＴ１４として低抵抗なスーパージャンクションＭＯＳＦＥＴを用いた場合には、ソース−ドレイン間電圧が小さいときにソース−ドレイン間容量が特に大きいので、ノードＮ１１の電位上昇に伴うトランジスタＴ１４のソース−ドレイン間容量充電電流も大きくなる。

【0076】

比較例に係るスイッチング回路では、ノードＮ１１の電位が上昇してからしばらくの間、トランジスタＴ１４はオン状態である。トランジスタＴ１４がオン状態である期間が長いほど、スイッチング時の過渡電流は多くなる。また、トランジスタＴ１４のゲート端子とノードＮ１３を接続する配線のインピーダンスによって、ノードＮ１２の電位が上昇してからトランジスタＴ１４がオフするまでに遅延が発生することがある。この遅延が大きい場合には、トランジスタＴ１４がオフする前に、トランジスタＴ１２のドレイン−ソース間電圧がダイオードＤ１５のツェナー電圧に到達することがある。この場合、ノードＮ１１からトランジスタＴ１４のチャネルを介して、ダイオードＤ１５に電流が流れる。このため、ダイオードＤ１５における発熱量が増大し、スイッチング損失が増大する。

【0077】

これに対して、本実施形態に係るスイッチング回路２０では、ターンオフ時にトランジスタＴ４は速やかにオフする。したがって、ターンオフ時の過渡電流を削減することができる。また、ダイオードＤ５における発熱量を削減し、スイッチング損失を抑制することができる。

【0078】

以上に示すように、本実施形態に係るスイッチング回路２０では、第１トランジスタＴ４と第２トランジスタＴ２はノーマリーオフ型であり、第１トランジスタの制御端子（ゲート端子）は電源回路（ゲート電源回路２１）を介して第３ノードＮ３に接続されている。したがって、直列接続された２個のノーマリーオフ型トランジスタを備えたスイッチング回路について、ターンオフ時の過渡電流を削減することができる。

【0079】

また、スイッチング回路２０は、第２ノードＮ２と第３ノードを結ぶ第３の経路上に第２トランジスタと逆並列に設けられた保護用ダイオードＤ５を備えている。これにより、過剰な電圧の印加による第２トランジスタの破壊を防止することができる。

【0080】

なお、スイッチング回路２０は、ダイオードＤ２と並列にコンデンサをさらに備えていてもよい。コンデンサの一方の電極はダイオードＤ２のカソード端子に接続され、コンデンサの他方の電極はダイオードＤ２のアノード端子に接続される。コンデンサを設けることにより、スイッチング回路２０のスイッチング時に、ダイオードＤ２の容量成分とスイッチング回路２０内の第２経路のインダクタンス成分Ｌ１とによる高周波発振を防止し、スイッチング回路２０を安定的に動作させることができる。

【0081】

（第３の実施形態）
図７は、本発明の第３の実施形態に係る電源回路の回路図である。図７に示す電源回路３０は、スイッチング回路１０、トランジスタＴ３、ダイオードＤ３、ゲート駆動回路３１、コイルＬ０、および、コンデンサＣ１、Ｃ２を備えた昇圧チョッパ回路である。図７では、電源回路３０は、電源１と負荷Ｒ１とに接続されている。コンデンサＣ１は電源１と並列に設けられ、コンデンサＣ２は負荷Ｒ１と並列に設けられる。なお、電源回路３０は、コンデンサＣ１、Ｃ２を備えていなくてもよい。

【0082】

スイッチング回路１０は、第１の実施形態で説明した回路である。トランジスタＴ３は、Ｎチャネル型で、ノーマリーオフ型のトランジスタである。ダイオードＤ３は、トランジスタＴ３と逆並列に設けられる。ダイオードＤ３のカソード端子はトランジスタＴ３のドレイン端子に接続され、ダイオードＤ３のアノード端子はトランジスタＴ３のソース端子に接続される。ダイオードＤ３には、例えば、トランジスタＴ３の内蔵ダイオードが使用される。トランジスタＴ３のゲート端子は、ゲート駆動回路３１の出力端子に接続される。なお、電源回路３０は、ダイオードＤ３を備えていなくてもよい。

【0083】

コイルＬ０の一方の端子（図７では右側の端子）は、トランジスタＴ２のソース端子とトランジスタＴ３のドレイン端子に接続される。コイルＬ０の他方の端子は、電源１の正極に接続される。トランジスタＴ１のドレイン端子は、負荷Ｒ１のハイ側端子に接続される。トランジスタＴ３のソース端子は、電源１の負極と負荷Ｒ１のロー側端子に接続される。スイッチング回路１０は、上側アームに設けられた上側スイッチング回路として機能する。トランジスタＴ３、ダイオードＤ３、および、ゲート駆動回路３１は、下側アームに設けられた下側スイッチング回路として機能する。コイルＬ０の一方の端子はアーム接続点に接続される。

【0084】

ゲート駆動回路３１は、トランジスタＴ３のゲート端子に対して、所定のデューティー比を有するＰＷＭ（Pulse Width Modulation：パルス幅変調）信号を出力する。ゲート駆動回路１１は、トランジスタＴ２のゲート端子に対して、デッドタイムを有しながら上記ＰＷＭ信号に対して相補的に変化する信号を出力する。なお、デッドタイムとは、トランジスタＴ２、Ｔ３が共にオフする期間、すなわち、ゲート駆動回路１１、３１が共にオフ信号を出力する期間をいう。ゲート駆動回路１１は、ゲート駆動回路３１がオフ信号を出力している期間の一部でオン信号を出力する。ゲート駆動回路３１は、ゲート駆動回路１１がオフ信号を出力している期間の一部でオン信号を出力する。

【0085】

上側アームに設けられたスイッチング回路１０は、アーム接続点から負荷Ｒ１のハイ側端子に向かう方向（図７では上向き）に電流を流す整流回路として機能する。このため、下側アームに設けられたトランジスタＴ３のゲート端子にＰＷＭ信号を与えることにより、電源１から供給される電源電圧を昇圧し、電源電圧よりも高い電圧を負荷Ｒ１に印加することができる。また、上側アームにスイッチング回路１０を設けることにより、整流停止時にトランジスタＴ１を速やかにオフさせ、ターンオフ時の過渡電流を削減することができる。

【0086】

また、トランジスタＴ２のゲート端子には、トランジスタＴ３のゲート端子に印加されるＰＷＭ信号に対して、デッドタイムを有しながら相補的に変化する信号が印加される。このようにトランジスタＴ３がオフ状態である間にトランジスタＴ２を一時的にオンさせることにより、トランジスタＴ２の低抵抗なチャネルに電流を流し、ダイオードＤ１、Ｄ２を電流が通過する際の電圧降下を防止して、導通損失を低減することができる。

【0087】

また、トランジスタＴ３がオンする前の好適なタイミングでトランジスタＴ２をオフさせることにより、トランジスタＴ２のチャネルを流れていた電流は、低い順方向電圧を有するダイオードＤ２を経由して流れる。また、トランジスタＴ３がオンするときに、トランジスタＴ１は速やかにオフする。したがって、トランジスタＴ３がオンし、スイッチング回路１０がオフするときのスイッチング損失を低減することができる。

【0088】

より詳細には、トランジスタＴ２がオフした後、トランジスタＴ３がオンするまでのデッドタイム期間において、電流は、まずインダクタンス成分の小さいダイオードＤ１を経由する経路を流れ、その後、低い順方向電圧を有するダイオードＤ２を経由する第２経路に移行する。このため、電流の少なくとも一部がダイオードＤ２を経由する経路に移行した後にトランジスタＴ３がオンするように、デッドタイムを設けることが好ましい。一方、デッドタイムを過度に長くすると、電流がトランジスタＴ２の低抵抗なチャネルに流れる期間が短くなり、電流がダイオードＤ１、Ｄ２に流れる期間が長くなるため、ダイオード通過損失が大きくなる。したがって、デッドタイムは２００ｎ秒〜５μ秒の範囲内に設定することが好ましい。

【0089】

以上に示すように、本実施形態に係る電源回路３０は、上側スイッチング回路としてスイッチング回路１０を備え、下側スイッチング回路として第３トランジスタＴ３と、第３トランジスタの制御端子（ゲート端子）に対してパルス幅変調信号を出力する第２駆動回路（ゲート駆動回路３１）とを備え、一方の端子がアーム接続点に接続されたコイルＬ０を備えている。このように上側アームにターンオフ時の過渡電流を削減したスイッチング回路１０を設け、下側アームに設けた第３トランジスタＴ３をパルス幅変調することにより、スイッチング損失を低減した昇圧チョッパ回路を構成することができる。

【0090】

また、スイッチング回路１０に含まれる駆動回路（ゲート駆動回路１１）は、第２トランジスタＴ２の制御端子に対して、パルス幅変調信号に対してデッドタイムを設けて相補的に変化する信号を出力する。したがって、上述したように、ダイオードＤ１、Ｄ２による電圧降下を防止して、導電損失を低減することができる。

【0091】

（第４の実施形態）
図８は、本発明の第４の実施形態に係る電源回路の回路図である。図８に示す電源回路４０は、スイッチング回路１０、トランジスタＴ３、ダイオードＤ３、ゲート駆動回路３１、コイルＬ０、および、コンデンサＣ１、Ｃ２を備えた降圧チョッパ回路である。図８では、電源回路４０は、電源１と負荷Ｒ１とに接続されている。コンデンサＣ１、Ｃ２の接続形態は、第３の実施形態と同じである。

【0092】

スイッチング回路１０は、第１の実施形態で説明した回路である。トランジスタＴ３、ダイオードＤ３、および、ゲート駆動回路３１の接続形態は、第３の実施形態と同じである。コイルＬ０の一方の端子（図８では左側の端子）は、トランジスタＴ３のソース端子とトランジスタＴ１のドレイン端子に接続される。コイルＬ０の他方の端子は、負荷Ｒ１のハイ側端子に接続される。トランジスタＴ３のドレイン端子は、電源１の正極に接続される。トランジスタＴ２のソース端子は、電源１の負極と負荷Ｒ１のロー側端子に接続される。スイッチング回路１０は、下側アームに設けられた下側スイッチング回路として機能する。トランジスタＴ３、ダイオードＤ３、および、ゲート駆動回路３１は、上側アームに設けられた上側スイッチング回路として機能する。コイルＬ０の一方の端子はアーム接続点に接続される。

【0093】

ゲート駆動回路３１は、トランジスタＴ３のゲート端子に対して、所定のデューティー比を有するＰＷＭ信号を出力する。ゲート駆動回路１１は、トランジスタＴ２のゲート端子に対して、デッドタイムを有しながら上記ＰＷＭ信号に対して相補的に変化する信号を出力する。

【0094】

下側アームに設けられたスイッチング回路１０は、電源１の負極からアーム接続点に向かう方向（図８では上向き）に電流を流す整流回路として機能する。このため、上側アームに設けられたトランジスタＴ３のゲート端子にＰＷＭ信号を与えることにより、電源１から供給される電源電圧を降圧し、電源電圧よりも低い電圧を負荷Ｒ１に印加することができる。また、下側アームにスイッチング回路１０を用いることにより、整流停止時にトランジスタＴ１を速やかにオフさせ、ターンオフ時の過渡電流を削減することができる。

【0095】

また、トランジスタＴ２のゲート端子には、トランジスタＴ３のゲート端子に印加されるＰＷＭ信号に対して、デッドタイムを有しながら相補的に変化する信号が印加される。このようにトランジスタＴ３がオフ状態である間にトランジスタＴ２を一時的にオンさせることにより、トランジスタＴ２の低抵抗なチャネルに電流を流し、ダイオードＤ１、Ｄ２による電圧降下を防止して、通電損失を低減することができる。

【0096】

また、トランジスタＴ３がオンする前の好適なタイミングでトランジスタＴ２をオフさせることにより、トランジスタＴ２のチャネルを流れていた電流は、低い順方向電圧を有するダイオードＤ２を経由して流れる。また、トランジスタＴ３がオンするときに、トランジスタＴ１は速やかにオフする。したがって、スイッチング回路１０がオフするときのスイッチング損失を低減することができる。

【0097】

以上に示すように、本実施形態に係る電源回路４０は、下側スイッチング回路としてスイッチング回路１０を備え、上側スイッチング回路として第３トランジスタＴ３と、第３トランジスタの制御端子（ゲート端子）に対してパルス幅変調信号を出力する第２駆動回路（ゲート駆動回路３１）とを備え、一方の端子がアーム接続点に接続されたコイルＬ０を備えている。このように下側アームにターンオフ時の過渡電流を削減したスイッチング回路１０を設け、上側アームに設けた第３トランジスタＴ３をパルス幅変調することにより、スイッチング損失を低減した降圧チョッパ回路を構成することができる。

【0098】

また、スイッチング回路１０に含まれる駆動回路（ゲート駆動回路１１）は、第２トランジスタＴ２の制御端子に対して、パルス幅変調信号に対してデッドタイムを設けて相補的に変化する信号を出力する。したがって、上述したように、ダイオードＤ１、Ｄ２による電圧降下を防止して、導通損失を低減することができる。

【0099】

（第５の実施形態）
図９は、本発明の第５の実施形態に係る電源回路の回路図である。図９に示す電源回路５０は、スイッチング回路１０ａ、１０ｂ、コイルＬ０、および、コンデンサＣ１、Ｃ２を備えている。電源回路５０は、双方向チョッパ回路あるいはインバータとして機能する。図９では、電源回路５０は、電源１、２に接続されている。以下、電源１から供給される電源電圧は、電源２から供給される電源電圧よりも低いとする。コンデンサＣ１は電源１と並列に設けられ、コンデンサＣ２は電源２と並列に設けられる。

【0100】

スイッチング回路１０ａ、１０ｂは、第１の実施形態で説明した回路である。スイッチング回路１０ａは、トランジスタＴ１ａ、Ｔ２ａ、ダイオードＤ１ａ、Ｄ２ａ、および、ゲート駆動回路１１ａを含んでいる。スイッチング回路１０ｂは、トランジスタＴ１ｂ、Ｔ２ｂ、ダイオードＤ１ｂ、Ｄ２ｂ、および、ゲート駆動回路１１ｂを含んでいる。なお、第２経路のインダクタンス成分が第１経路のインダクタンス成分よりも大きいことを示すために、図面にはスイッチング回路１０ａ、１０ｂ内の第２経路にそれぞれインダクタンス成分Ｌ１ａ、Ｌ１ｂが記載されている。

【0101】

コイルＬ０の一方の端子（図９では右側の端子）は、トランジスタＴ２ａのソース端子とトランジスタＴ１ｂのドレイン端子に接続される。コイルＬ０の他方の端子は、電源１の正極に接続される。トランジスタＴ１ａのドレイン端子は、電源２の正極に接続される。トランジスタＴ２ｂのソース端子は、電源１、２の負極に接続される。スイッチング回路１０ａは、上側アームに設けられた上側スイッチング回路として機能する。スイッチング回路１０ｂは、下側アームに設けられた下側スイッチング回路として機能する。コイルＬ０の一方の端子はアーム接続点に接続される。

【0102】

以下、電源回路５０を双方向チョッパ回路として用いる場合について説明する。低電圧側の電源１から高電圧側の電源２へ電力を転送する場合には、ゲート駆動回路１１ａはトランジスタＴ２ａのゲート端子に対してオフ信号を出力する。これにより、スイッチング回路１０ａは、アーム接続点から電源２の正極に向かう方向（図９では上向き）にダイオードＤ２ａとトランジスタＴ１ａを経由して電流を流す整流回路として機能する。ゲート駆動回路１１ｂは、トランジスタＴ２ｂのゲート端子に対してＰＷＭ信号を出力する。このように上側アームに設けたスイッチング回路１０ａを整流回路として動作させ、下側アームに設けたトランジスタＴ２ｂをパルス幅変調することにより、電源回路５０を低電圧側の電源１から高電圧側の電源２へ電力を転送する昇圧チョッパ回路として動作させることができる。

【0103】

なお、ゲート駆動回路１１ａは、第３の実施形態と同様に、トランジスタＴ２ａのゲート端子に対して、ゲート駆動回路１１ｂから出力されるＰＷＭ信号に対してデッドタイムを有しながら相補的に変化する信号を出力してもよい。このように上側アームの通電期間中にトランジスタＴ２ａを一時的にオンさせることにより、トランジスタＴ２ａの低抵抗なチャネルに電流を流し、ダイオードＤ２ａを通過する際の電圧降下による損失を抑えることができる。

【0104】

高電圧側の電源２から低電圧側の電源１へ電力を転送する場合には、ゲート駆動回路１１ｂはトランジスタＴ２ｂのゲート端子に対してオフ信号を出力する。これにより、スイッチング回路１０ｂは、電源２の負極からアーム接続点に向かう方向（図９では上向き）にダイオードＤ２ｂとトランジスタＴ１ｂを経由して電流を流す整流回路として機能する。ゲート駆動回路１１ａは、トランジスタＴ２ａのゲート端子に対してＰＷＭ信号を出力する。このように下側アームに設けたスイッチング回路１０ｂを整流回路として動作させ、上側アームに設けたトランジスタＴ２ａをパルス幅変調することにより、電源回路５０を高電圧側の電源２から低電圧側の電源１へ電力を転送する降圧チョッパ回路として動作させることができる。

【0105】

なお、ゲート駆動回路１１ｂは、第４の実施形態と同様に、トランジスタＴ２ｂのゲート端子に対して、ゲート駆動回路１１ａから出力されるＰＷＭ信号に対してデッドタイムを有しながら相補的に変化する信号を出力してもよい。このように下側アームの通電期間中にトランジスタＴ２ｂを一時的にオンさせることにより、トランジスタＴ２ｂの低抵抗なチャネルに電流を流し、ダイオードＤ２ｂを通過する際の電圧降下による損失を抑えることができる。

【0106】

電源回路５０は、上側アームにスイッチング回路１０ａを備え、下側アームにスイッチング回路１０ｂを備えている。スイッチング回路１０ａ、１０ｂでは、整流停止時に高耐圧のトランジスタＴ１ａ、Ｔ１ｂが速やかにオフすることにより、ターンオフ時の過渡電流を削減することができる。このため、昇圧動作を行うときには、整流停止時にトランジスタＴ１ａが速やかにオフし、このときの過渡電流を削減することにより、スイッチング損失を低減することができる。降圧動作を行うときには、整流停止時にトランジスタＴ１ｂが速やかにオフし、このときの過渡電流を削減することにより、スイッチング損失を低減することができる。また、スイッチング側アームでは、電流はインダクタンス成分を有する経路にはほとんど流れず、インダクタンス成分の小さい経路を流れるので、サージの発生を防止することができる。

【0107】

以上に示すように、本実施形態に係る電源回路５０によれば、ターンオフ時の過渡電流を削減したスイッチング回路を上側アームと下側アームに設けることにより、スイッチング損失を低減した双方向チョッパ回路やインバータを構成することができる。

【0108】

（第６の実施形態）
図１０は、本発明の第６の実施形態に係る電源回路の回路図である。図１０に示す電源回路６０は、第５の実施形態に係る電源回路５０においてスイッチング回路１０ａ、１０ｂを、それぞれ、スイッチング回路６１ａ、６１ｂに置換したものである。スイッチング回路６１ａは、第５の実施形態で説明したスイッチング回路１０ａに対してコンデンサＣ３ａを追加したものである。コンデンサＣ３ａは、ダイオードＤ２ａと並列に設けられる。コンデンサＣ３ａの一方の電極（図１０では上側の電極）はダイオードＤ２ａのカソード端子に接続され、コンデンサＣ３ａの他方の電極はダイオードＤ２ａのアノード端子に接続される。スイッチング回路６１ｂは、第５の実施形態で説明したスイッチング回路１０ｂに対してコンデンサＣ３ｂを同様の方法で追加したものである。コンデンサＣ３ａ、Ｃ３ｂには、例えば、１０ｐＦ〜１ｎＦ程度の容量を有するものが用いられる。

【0109】

コンデンサＣ３ａを設けることにより、スイッチング回路１０ａのスイッチング時に、ダイオードＤ２ａの容量成分とスイッチング回路１０ａ内の第２経路のインダクタンス成分Ｌ１ａとによる高周波発振を防止することができる。また、コンデンサＣ３ｂを設けることにより、スイッチング回路１０ｂのスイッチング時に、ダイオードＤ２ｂの容量成分とスイッチング回路１０ｂ内の第２経路のインダクタンス成分Ｌ１ｂとによる高周波発振を防止することができる。

【0110】

なお、ダイオードの中には、部品として１０ｐＦ〜１ｎＦ程度の寄生容量を有するものがある。ダイオードＤ２ａ、Ｄ２ｂとして、必要な量の寄生容量を有するダイオードを用いることにより、コンデンサＣ３ａ、Ｃ３ｂを部品として追加した場合と同じ効果を得ることができる。この方法によれば、コンデンサＣ３ａ、Ｃ３ｂを部品として追加する必要がなくなる。

【0111】

また、フェライトビーズの中には、周波数帯域に応じてインダクタンス成分とレジスタンス成分の混合率が異なる性質を有するものがある。そこで、第２経路のインダクタンス成分Ｌ１ａ、Ｌ１ｂの一部としてフェライトビーズを用いる場合に、ある周波数帯域以下（例えば、１ＭＨｚ以下）では主にインダクタンスとして機能し、当該周波数帯域以上（例えば、１ＭＨｚ以上）では主にレジスタンスとして機能するビーズ部品を用いる方法がある。このビーズ部品は、周波数の低い整流電流に対しては主にインダクタンスとして機能し、スイッチングノイズに起因する高周波発振成分に対しては主に抵抗として機能する。この方法によれば、ダイオードＤ２ａ、Ｄ２ｂに並列に接続されるコンデンサＣ３ａ、Ｃ３ｂの容量を削減することができる。

【0112】

以上に示すように、本実施形態に係る電源回路６０では、スイッチング回路６１ａ、６１ｂは、それぞれ、第２ダイオードＤ２ａ、Ｄ２ｂと並列に設けられたコンデンサＣ３ａ、Ｃ３ｂを含んでいる。したがって、スイッチング時にダイオードＤ２ａ、Ｄ２ｂの容量成分と第２経路のインダクタンス成分Ｌ１ａ、Ｌ１ｂとによる高周波発振を防止し、電源回路６０を安定的に動作させることができる。

【0113】

なお、以上に示す各実施形態については、各種の変形例を構成することができる。例えば、第３〜第６の実施形態に係る電源回路３０、４０、５０、６０は、第１の実施形態に係るスイッチング回路１０に代えて、第２の実施形態に係るスイッチング回路２０を備えていてもよい。この場合、スイッチング回路２０は、ダイオードＤ５を含んでいなくてもよい。また、第３の実施形態に係る電源回路３０と同様に、第４〜第６の実施形態に係る電源回路４０、５０、６０は、コンデンサＣ１、Ｃ２を備えていなくてもよい。また、第６の実施形態に係る電源回路６０に含まれるスイッチング回路６１ａ、６１ｂと同様に、第３および第４の実施形態に係る電源回路３０、４０に含まれるスイッチング回路１０は、第２ダイオードＤ２と並列にコンデンサを含んでいてもよい。また、以上に示す各実施形態の特徴を、その性質に反しない限り任意に組み合わせて、複数の実施形態の特徴を合わせ持つスイッチング回路および電源回路を構成することができる。

【産業上の利用可能性】

【0114】

本発明のスイッチング回路は、ターンオフ時の過渡電流が少ないという特徴を有するので、各種の電気機器や電子機器のスイッチング回路などに利用することができる。本発明の電源回路は、スイッチング損失が小さいという特徴を有するので、各種の電気機器や電子機器の電源回路などに利用することができる。

【符号の説明】

【0115】

１０、２０、６１…スイッチング回路
１１、３１…ゲート駆動回路
２１…ゲート電源回路
３０、４０、５０、６０…電源回路
Ｔ１〜Ｔ４…トランジスタ
Ｄ１〜Ｄ５…ダイオード
Ｃ１〜Ｃ３…コンデンサ
Ｌ０…コイル
Ｌ１…インダクタンス成分
Ｎ１〜Ｎ３…ノード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】