特許 6392712 遊技機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6392712

(24)【登録日】2018年8月31日

(45)【発行日】2018年9月19日

(54)【発明の名称】遊技機

(51)【国際特許分類】

   A63F 7/02 20060101AFI20180910BHJP

【ＦＩ】

   A63F7/02 326Z

【請求項の数】1

【全頁数】33

(21)【出願番号】特願2015-146715(P2015-146715)

(22)【出願日】2015年7月24日

(62)【分割の表示】特願2013-204529(P2013-204529)の分割

【原出願日】2013年9月30日

(65)【公開番号】特開2015-226822(P2015-226822A)

(43)【公開日】2015年12月17日

【審査請求日】2016年6月15日

【前置審査】

(73)【特許権者】

【識別番号】391010943

【氏名又は名称】株式会社藤商事

(74)【代理人】

【識別番号】100116942

【弁理士】

【氏名又は名称】岩田 雅信

(74)【代理人】

【識別番号】100167704

【弁理士】

【氏名又は名称】中川 裕人

(72)【発明者】

【氏名】大野 秀樹

【審査官】 尾崎 俊彦

(56)【参考文献】

【文献】 特許第５７８５５９６（ＪＰ，Ｂ２）

【文献】 特開２０１３−０８１５３０（ＪＰ，Ａ）

【文献】 特開２０１１−１３０８３８（ＪＰ，Ａ）

【文献】 特開２０１２−２３５９７３（ＪＰ，Ａ）

【文献】 特開２０１３−０５９３６３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ａ６３Ｆ ７／０２

Ａ６３Ｆ ５／０４

(57)【特許請求の範囲】

【請求項1】

遊技動作を統括的に制御すると共に、遊技動作に関連する制御コマンドを出力する主制御手段と、
前記主制御手段から出力される制御コマンドに基づいて制御動作を行うサブ制御手段と、
を備え、
前記主制御手段は、主制御ＣＰＵを備え、所定間隔で実行する定時処理として、複数の制御コマンドの生成機会をもつ一連の処理を行うとともに、
前記主制御手段が１回の前記定時処理において送信する制御コマンド数の最大値をｘ、制御コマンドのビット数をｙとしたときに、前記主制御手段には、少なくとも（ｘ×ｙ）ビット以上の容量を有する送信データ記憶部と、前記送信データ記憶部から転送された１の送信単位毎の送信データをシリアル送信出力するシリアル送信手段が備えられており、
１つの制御コマンドは複数の送信単位の送信によりコマンド送信が完了するデータ量により構成され、
前記主制御手段は、前記定時処理の過程においてコマンド送信発生条件となる度に、制御コマンドを生成し、生成した制御コマンドを、１の送信単位ごとに前記シリアル送信手段からの送信が可能か否か確認を行って送信可能であれば前記送信データ記憶部に書き込み、前記送信データ記憶部に書き込んだ制御コマンドを順次前記シリアル送信手段に転送して、前記サブ制御手段に対してシリアル送信する処理を行う
遊技機。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はパチンコ遊技機、スロット遊技機などの遊技機に係り、特には主制御手段のコマンド送信処理に関する。

【先行技術文献】

【特許文献】

【0002】

【特許文献1】特開２００７−３３０５３９号公報

【背景技術】

【0003】

パチンコ遊技機、スロット遊技機等には、遊技動作を統括的に制御すると共に遊技動作に関連する制御コマンドを出力する主制御手段と、主制御手段からのコマンドに応じて必要な処理動作を行う周辺制御手段が設けられている。
例えば上記特許文献１には、主制御基板から遊技球の払出制御を行う払出制御基板や演出制御を行うサブ制御基板にコマンド送信を行う構成が開示されている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような遊技機においては主制御手段の処理負担の軽減は重要である。そこで本発明では、特に制御コマンドの送信を効率化し、処理負担を軽減することを目的とする。

【課題を解決するための手段】

【0005】

本発明に係る遊技機は、遊技動作を統括的に制御すると共に、遊技動作に関連する制御コマンドを出力する主制御手段と、前記主制御手段から出力される制御コマンドに基づいて制御動作を行うサブ制御手段とを備える。

【0006】

そして前記主制御手段は、主制御ＣＰＵを備え、所定間隔で実行する定時処理として、複数の制御コマンドの生成機会をもつ一連の処理を行うとともに、前記主制御手段が１回の前記定時処理において送信する制御コマンド数の最大値をｘ、制御コマンドのビット数をｙとしたときに、前記主制御手段には、少なくとも（ｘ×ｙ）ビット以上の容量を有する送信データ記憶部と、前記送信データ記憶部から転送された１の送信単位毎の送信データをシリアル送信出力するシリアル送信手段が備えられており、１つの制御コマンドは複数の送信単位の送信によりコマンド送信が完了するデータ量により構成され、前記主制御手段は、前記定時処理の過程においてコマンド送信発生条件となる度に、制御コマンドを生成し、生成した制御コマンドを、１の送信単位ごとに前記シリアル送信手段からの送信が可能か否か確認を行って送信可能であれば前記送信データ記憶部に書き込み、前記送信データ記憶部に書き込んだ制御コマンドを順次前記シリアル送信手段に転送して、前記サブ制御手段に対してシリアル送信する処理を行う。

【0007】

主制御手段に（ｘ×ｙ）ビット以上の容量を有する送信データ記憶部が設けられていることで、１回の定時処理において送信する全ての制御コマンドを待機時間なくシリアル送信回路にバッファリングできる。

【発明の効果】

【0008】

本発明によれば、効率的なコマンド送信処理を実現し、主制御手段の処理負担を軽減することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施の形態のパチンコ遊技機の斜視図である。

【図2】実施の形態のパチンコ遊技機の盤面の正面図である。

【図3】実施の形態のパチンコ遊技機の制御構成のブロック図である。

【図4】実施の形態の主制御部の内部構成のブロック図である。

【図5】実施の形態のシリアル通信回路のブロック図である。

【図6】実施の形態のシリアル通信における送受信データの説明図である。

【図7】実施の形態の主制御メイン処理のフローチャートである。

【図8】実施の形態の主制御タイマ割込処理のフローチャートである。

【図9】実施の形態の入力管理処理のフローチャートである。

【図10】実施の形態の賞球管理処理のフローチャートである。

【図11】実施の形態のコマンド送信処理のフローチャートである。

【図12】実施の形態のコマンド送信機会発生の際の処理のフローチャートである。

【図13】実施の形態のコマンド送信処理のフローチャートである。

【図14】実施の形態の他のコマンド送信処理のフローチャートである。

【発明を実施するための形態】

【0010】

以下、本発明に係る遊技機の実施の形態としてパチンコ遊技機を例に挙げ、次の順序で説明する。
＜１．パチンコ遊技機の構造＞
＜２．パチンコ遊技機の制御構成＞
＜３．主制御部の構成＞
＜４．シリアル通信回路の構成＞
＜５．実施の形態の制御処理＞
［５−１：メイン処理］
［５−２：タイマ割込処理］
［５−３：コマンド送信に関する処理］
＜６．まとめ及び変形例＞

【0011】

＜１．パチンコ遊技機の構造＞

まず図１、図２を参照して、本発明の実施の形態としてのパチンコ遊技機１の構成を概略的に説明する。
図１は実施の形態のパチンコ遊技機１の外観を示す正面側の斜視図であり、図２は遊技盤の正面図である。
図１，図２に示すパチンコ遊技機１は、主に「枠部」と「遊技盤部」から成る。
「枠部」は以下説明する前枠２，外枠４、ガラス扉５、操作パネル７を有して構成される。「遊技盤部」は図２の遊技盤３から成る。以下の説明上で、「枠部」「枠側」とは前枠２，外枠４、ガラス扉５、操作パネル７の総称とする。また「盤部」「盤側」とは遊技盤３を示す。

【0012】

図１に示すようにパチンコ遊技機１は、木製の外枠４の前面に額縁状の前枠２が開閉可能に取り付けられている。図示していないが、この前枠２の裏面には遊技盤収納フレームが形成されており、その遊技盤収納フレーム内に図２に示す遊技盤３が装着される。これにより遊技盤３の表面に形成した遊技領域３ａが前枠２の開口部２ａから図１のパチンコ遊技機１前面側に臨む状態となる。
なお遊技領域３ａの前側には、透明ガラスを支持したガラス扉５が設けられており、遊技領域３ａは透明ガラスを介して前面の遊技者側に表出される。

【0013】

ガラス扉５は軸支機構６により前枠２に対して開閉可能に取り付けられている。そしてガラス扉５の所定位置に設けられた図示しない扉ロック解除用キーシリンダを操作することで、前枠２に対するガラス扉５のロック状態を解除し、ガラス扉５を前側に開放できる構造とされている。また扉ロック解除用キーシリンダの操作によっては、外枠４に対する前枠２のロック状態も解除可能な構成とされている。
またガラス扉５の前面側には、枠側の発光手段として装飾ランプ２０ｗが各所に設けられている。装飾ランプ２０ｗは、例えばＬＥＤによる発光動作として、演出用の発光動作、エラー告知用の発光動作、動作状態に応じた発光動作などを行う。

【0014】

ガラス扉５の下側には操作パネル７が設けられている。この操作パネル７も、図示しない軸支機構により、前枠２に対して開閉可能とされている。
操作パネル７には、上受け皿ユニット８、下受け皿ユニット９、発射操作ハンドル１０が設けられている。

【0015】

上受け皿ユニット８には、弾球に供される遊技球を貯留する上受け皿８ａが形成されている。下受け皿ユニット９には、上受け皿８ａに貯留しきれない遊技球を貯留する下受け皿９ａが形成されている。
また上受け皿ユニット８には、上受け皿８ａに貯留された遊技球を下受け皿９ａ側に抜くための球抜きボタン１６が設けられている。下受け皿ユニット９には、下受け皿９ａに貯留された遊技球をパチンコ遊技機１下方に抜くための球抜きレバー１７が設けられている。
また上受け皿ユニット８には、図示しない遊技球貸出装置に対して遊技球の払い出しを要求するための球貸しボタン１４と、遊技球貸出装置に挿入した有価価値媒体の返却を要求するためのカード返却ボタン１５とが設けられている。
さらに上受け皿ユニット８には、パトライトスイッチ１１、演出ボタン１２、十字キー１３が設けられている。パトライトスイッチ１１や演出ボタン１２は、所定の入力受付期間中に内蔵ランプが点灯されて操作可能となり、その内蔵ランプ点灯時に押下することにより演出に変化をもたらすことができる押しボタンとされる。また十字キー１３は遊技者が演出状況に応じた操作や演出設定等のための操作を行う操作子である。

【0016】

発射操作ハンドル１０は操作パネル７の右端部側に設けられ、遊技者が弾球のために図３に示す発射装置５６を作動させる操作子である。
また前枠２の上部の両側と、発射操作ハンドル１０の近傍には、演出音を音響出力するスピーカ２５が設けられている。

【0017】

次に図２を参照して、遊技盤３の構成について説明する。遊技盤３は、略正方形状の木製合板または樹脂板を主体として構成されている。この遊技盤３には、発射された遊技球を案内する球誘導レール３１が盤面区画部材として環状に装着されており、この球誘導レール３１に取り囲まれた略円形状の領域が遊技領域３ａとなっている。

【0018】

この遊技領域３ａの略中央部には、主液晶表示装置３２Ｍ（ＬＣＤ：Liquid Crystal Display）が設けられ、また主液晶表示装置３２Ｍの右側には副液晶表示装置３２Ｓが設けられている。
主液晶表示装置３２Ｍでは、後述する演出制御部５１の制御の下、背景画像上で、例えば左、中、右の３つの装飾図柄の変動表示が行われる。また通常演出、リーチ演出、スーパーリーチ演出などの各種の演出画像の表示も行われる。副液晶表示装置３２Ｓも、同様に各種演出に応じた表示が行われる。

【0019】

また遊技領域３ａ内には、主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓの表示面の周囲を囲むように、センター飾り３５Ｃが設けられている。
センター飾り３５Ｃは、そのデザインにより装飾効果を発揮するだけでなく、周囲の遊技球から主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓの表示面を保護する作用を持つ。さらにセンター飾り３５Ｃは、遊技球の打ち出しの強さまたはストローク長による遊技球の流路の左右打ち分けを可能とする部材としても機能する。すなわち球誘導レール３１を介して遊技領域３ａ上部に打ち出された遊技球の流下経路は、センター飾り３５Ｃによって分割された左遊技領域３ｂと右遊技領域３ｃのいずれかを流下することとなる。いわゆる左打ちの場合、遊技球は左遊技領域３ｂを流下していき、右打ちの場合、遊技球は右遊技領域３ｃを流下していく。

【0020】

また左遊技領域３ｂの下方には、左下飾り３５Ｌが設けられ、装飾効果を発揮するとともに左遊技領域３ｂとしての範囲を規定する。
同様に右遊技領域３ｃの下方には右下飾り３５Ｒが設けられ、装飾効果を発揮するとともに左遊技領域３ｂとしての範囲を規定する。
なお、遊技領域３ａ（左遊技領域３ｂ及び右遊技領域３ｃ）内には、所要各所に釘４９や風車４７が設けられて遊技球の多様な流下経路を形成する。
また主液晶表示装置３２Ｍの下方にはセンターステージ３５Ｓが設けられており、装飾効果を発揮するとともに、遊技球の遊動領域として機能する。
なお図示していないが、センター飾り３５Ｃには、適所に視覚的演出効果を奏する可動体役物が設けられている。

【0021】

遊技領域３ａの右上縁付近には、複数個のＬＥＤを配置して形成されたドット表示器による図柄表示部３３が設けられている。
この図柄表示部３３では、所定のドット領域により、第１特別図柄表示部、第２特別図柄表示部、及び普通図柄表示部が形成され、第１特別図柄、第２特別図柄、及び普通図柄のそれぞれの変動表示動作（変動開始および変動停止を一セットする変動表示動作）が行われる。
なお、上述した主液晶表示装置３２Ｍは、図柄表示部３３による第１、第２特別図柄の変動表示と時間的に同調して、画像による装飾図柄を変動表示する。

【0022】

センター飾り３５Ｃの下方には、上始動口４１（第１の特別図柄始動口）を有する入賞装置が設けられ、さらにその下方には下始動口４２ａ（第２の特別図柄始動口）を備える普通変動入賞装置４２が設けられている。
上始動口４１及び下始動口４２ａの内部には、遊技球の通過を検出する検出センサ（図３に示す上始動口センサ７１，下始動口センサ７２）が形成されている。

【0023】

上始動口４１は、図柄表示部３３における第１特別図柄の変動表示動作の始動条件に係る入賞口で、始動口開閉手段（始動口を開放または拡大可能にする手段）を有しない入賞率固定型の入賞装置となっている。

【0024】

下始動口４２ａを有する普通変動入賞装置４２は、始動口開閉手段により始動口の遊技球の入賞率を変動可能な入賞率変動型の入賞装置として構成されている。すなわち下始動口４２ａを開放または拡大可能にする左右一対の可動翼片（可動部材）４２ｂを備えた、いわゆる電動チューリップ型の入賞装置である。
この普通変動入賞装置４２の下始動口４２ａは、図柄表示部３３における第２特別図柄の変動表示動作の始動条件に係る入賞口である。そして、この下始動口４２ａの入賞率は可動翼片４２ｂの作動状態に応じて変動する。すなわち可動翼片４２ｂが開いた状態では、入賞が容易となり、可動翼片４２ｂが閉じた状態では、入賞が困難又は不可能となるように構成されている。

【0025】

また普通変動入賞装置４２の左右には、一般入賞口４３が複数個設けられている。各一般入賞口４２の内部には、遊技球の通過を検出する検出センサ（図３に示す一般入賞口センサ７４）が形成されている。
また右遊技領域３ｃの下部側には、遊技球が通過可能なゲート（特定通過領域）からなる普通図柄始動口４４が設けられている。この普通図柄始動口４４は、図柄表示部３３における普通図柄の変動表示動作に係る入賞口であり、その内部には、通過する遊技球を検出するセンサ（図３に示すゲートセンサ７３）が形成されている。

【0026】

右遊技領域３ｃ内の普通図柄始動口４４から普通変動入賞装置４２へかけての流下経路途中には第１特別変動入賞装置４５（特別電動役物）が設けられている。
第１特別変動入賞装置４５は、突没式の開放扉４５ｂにより第１大入賞口４５ａを閉鎖／開放する構造とされている。また、その内部には第１大入賞口４５ａへの遊技球の通過を検出するセンサ（図３の第１大入賞口センサ７５）が形成されている。
第１大入賞口４５ａの周囲は、右下飾り３５Ｒが遊技盤３の表面から膨出した状態となっており、その膨出部分の上辺及び開放扉４５ｂの上面が右流下経路３ｃの下流案内部を形成している。従って、開放扉４５ｂが盤内部側に引き込まれることで、下流案内部に達した遊技球は容易に第１大入賞口４５ａに入る状態となる。

【0027】

また普通変動入賞装置４２の下方には、第２特別変動入賞装置４６（特別電動役物）が設けられている。第２特別変動入賞装置４６は、下部が軸支されて開閉可能な開放扉４６ｂにより、その内側の第２大入賞口４６ａを閉鎖／開放する構造とされている。また、その内部には第２大入賞口４６ａへの遊技球の通過を検出するセンサ（図３の第２大入賞口センサ７６）が形成されている。
開放扉４６ｂが開かれることで第２大入賞口４６ａが開放される。この状態では、左遊技領域３ｂ或いは右遊技領域３ｃを流下してきた遊技球は、高い確率で第２大入賞口５０に入ることとなる。

【0028】

以上のように盤面の遊技領域には、入賞口として上始動口４１、下始動口４２ａ、普通図柄始動口４４、第１大入賞口４５ａ、第２大入賞口４６ａ、一般入賞口４３が形成されている。
本実施の形態のパチンコ遊技機１においては、これら入賞口のうち、普通図柄始動口４４以外の入賞口への入賞があった場合には、各入賞口別に設定された入賞球１個当りの賞球数が遊技球払出装置５５（図３参照）から払い出される。
例えば、上始動口４１および下始動口４２ａは３個、第１大入賞口４５ａ、第２大入賞口４６ａは１３個、一般入賞口４３は１０個などと賞球数が設定されている。
なお、これらの各入賞口に入賞しなかった遊技球は、アウト口４８を介して遊技領域３ａから排出される。
ここで「入賞」とは、入賞口がその内部に遊技球を取り込んだり、ゲートを遊技球が通過したりすることをいう。実際には入賞口ごとに形成されたセンサ（各入賞検出スイッチ）により遊技球が検出された場合、その入賞口に「入賞」が発生したものとして扱われる。この入賞に係る遊技球を「入賞球」とも称する。

【0029】

以上のような盤面において、センター飾り３５Ｃ、左下飾り３５Ｌ、右下飾り３５Ｒ、センターステージ３５Ｓ、第１特別変動入賞装置４５、第２特別変動入賞装置４６、さらには図示していない可動体役物には、詳細には図示していないが各所に、盤側の発光手段として装飾ランプ２０ｂが設けられている。
装飾ランプ２０ｂは、例えばＬＥＤによる発光動作として、演出用の発光動作、エラー告知用の発光動作、動作状態に応じた発光動作などを行う。

【0030】

＜２．パチンコ遊技機の制御構成＞

次に本実施の形態のパチンコ遊技機１の制御系の構成について説明する。図３はパチンコ遊技機１の内部構成の概略的なブロック図である。
本実施の形態のパチンコ遊技機１は、その制御構成を形成する基板として主に、主制御基板５０、演出制御基板５１、液晶制御基板５２、払出制御基板５３、発射制御基板５４、電源基板５８が設けられている。

【0031】

主制御基板５０は、マイクロコンピュータ等が搭載され、パチンコ遊技機１の遊技動作全般に係る統括的な制御を行う。なお以下では、主制御基板５０に搭載されたマイクロコンピュータ等を含めて主制御基板５０の構成体を「主制御部５０」と表記する。
演出制御基板５１は、マイクロコンピュータ等が搭載され、主制御部５０から演出制御コマンドを受けて、画像表示、発光、音響出力を用いた各種の演出動作を実行させるための制御を行う。なお以下では、演出制御基板５１に搭載されたマイクロコンピュータ等を含めて演出制御基板５１の構成体を「演出制御部５１」と表記する。

【0032】

液晶制御基板５２はマイクロコンピュータやビデオプロセッサ等が搭載され、演出制御部５１からの表示制御コマンドを受けて、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓによる表示動作の制御を行う。
なお主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓによる表示動作の制御を行う液晶制御基板として、主液晶制御基板、副液晶制御基板を独立して設けてもよい。

【0033】

払出制御基板５３は、マイクロコンピュータ等が搭載され、主制御部５０から払出制御コマンドを受けて、遊技球払出装置５５による賞球の払い出し制御を行う。なお以下では、払出制御基板５１に搭載されたマイクロコンピュータ等を含めて払出制御基板５３の構成体を「払出制御部５３」と表記する。
本実施の形態では、払出制御部５３は、遊技球払出装置５５により実際に賞球を払い出す動作の制御を行うものとするが、払出制御部５３は、実際の賞球の払出し制御を行わずに遊技者の持ち球数をカウントする処理を行うようにしてもよい。例えば遊技球の払出を行わないいわゆる封入式遊技機の場合、遊技終了時に持ち球データをカード等に記録して精算を行うことになる。このために必要な持ち球のカウント処理を行うようにする。

【0034】

発射制御基板５４は、パチンコ遊技機１に設けられている発射装置５６による遊技球の発射動作の制御を行う。
電源基板５８は、外部電源（例えばＡＣ２４Ｖ）からＡＣ／ＤＣ変換、さらにはＤＣ／ＤＣ変換を行い、各部に動作電源電圧Ｖｃｃを供給する。なお電源経路の図示は省略している。

【0035】

まず主制御部５０及びその周辺回路について述べる。
主制御部５０は、ＣＰＵ１００（以下「主制御ＣＰＵ１００」と表記）を内蔵したマイクロプロセッサ、ＲＯＭ１０１（以下「主制御ＲＯＭ１０１」と表記）、ＲＡＭ１０２（以下「主制御ＲＡＭ１０２」と表記）を搭載し、マイクロコンピュータを構成している。
主制御ＣＰＵ１００は制御プログラムに基づいて、遊技の進行に応じた各種演算及び制御処理を実行する。
主制御ＲＯＭ１０１は、主制御ＣＰＵ１００による遊技動作の制御プログラムや、遊技動作制御に必要な種々のデータを記憶する。
主制御ＲＡＭ１０２は、主制御ＣＰＵ１００が各種演算処理に使用するワークエリアや、各種入出力データや処理データのバッファ領域として用いられる。
なお図４で後述するが、主制御部５０は、各部とのインターフェース回路（外部バスＩ／Ｆ１０９等）、乱数を生成する乱数回路１０４、各種の時間計数のためのＣＴＣ（Counter Timer Circuit：タイマ回路１０６）、主制御ＣＰＵ１００に割込み信号を与える割込コントローラ１０５なども備えている。
また、主制御ＲＡＭ１０２は、主制御部５０に形成された不図示のバックアップ用電源端子に別途電源が供給されていることで、主制御部５０の電源切断後もデータを保持するようにされている。

【0036】

主制御部５０は、上述のように盤面の遊技領域の各入賞手段（上始動口４１、下始動口４２ａ、普通図柄始動口４４、第１大入賞口４５ａ、第２大入賞口４６ａ、一般入賞口４３）に設けられるセンサの検出信号を受信する構成となっている。
すなわち、上始動口センサ７１、下始動口センサ７２、ゲートセンサ７３、一般入賞口センサ７４、第１大入賞口センサ７５、第２大入賞口センサ７６のそれぞれの検出信号が主制御部５０に供給される。
なお、これらのセンサ（７１〜７６）は、入球した遊技球を検出する検出スイッチにより構成されるが、具体的にはフォトスイッチや近接スイッチなどの無接点スイッチや、マイクロスイッチなどの有接点スイッチで構成することができる。

【0037】

主制御部５０は、上始動口センサ７１、下始動口センサ７２、ゲートセンサ７３、一般入賞口センサ７４、第１大入賞口センサ７５、第２大入賞口センサ７６のそれぞれの検出信号の受信に応じて、処理を行う。例えば抽選処理、図柄変動制御、賞球払出制御、演出制御コマンド送信制御、外部データ送信処理などを行う。

【0038】

また主制御部５０には、下始動口４２の可動翼片４２ｂを開閉駆動する普通電動役物ソレノイド７７が接続され、主制御部５０は遊技進行状況に応じて制御信号を送信して普通電動役物ソレノイド７７の駆動動作を実行させ、可動翼片４２ｂの開閉動作を実行させる。
さらに、主制御部５０には、第１大入賞口４５の開放扉４５ｂを開閉駆動する第１大入賞口ソレノイド７８と、第２大入賞口４６の開放扉４６ｂを開閉駆動する第２大入賞口ソレノイド７９が接続されている。主制御部５０は、いわゆる大当たり状況に応じて、第１大入賞口ソレノイド７８又は第２大入賞口ソレノイド７９を駆動制御して、第１大入賞口４５又は第２大入賞口４６の開放動作を実行させる。

【0039】

また主制御部５０には、図柄表示部３３が接続されており、図柄表示部３３に制御信号を送信して、各種図柄表示（ＬＥＤの消灯／点灯／点滅）を実行させる。これにより図柄表示部３３における第１特別図柄表示部８０、第２特別図柄表示部８１、普通図柄表示部８２での表示動作が実行される。

【0040】

また主制御部５０には、枠用外部端子基板５７が接続される。主制御部５０は、遊技進行に関する情報を、枠用外部端子基板５７を介して図示しないホールコンピュータに送信可能となっている。遊技進行に関する情報とは、例えば大当り当選情報、賞球数情報、図柄変動表示実行回数情報などの情報である。ホールコンピュータとは、パチンコホールのパチンコ遊技機１を統括的に管理する管理コンピュータであり、パチンコ遊技機１外部に設置されている。

【0041】

また主制御部５０には、払出制御部（払出制御基板）５３が接続されている。払出制御部５３は、図示しないＣＰＵを内蔵したマイクロプロセッサ、ＲＯＭ、ＲＡＭを搭載し、マイクロコンピュータを構成している。
この払出制御部５３には、発射装置５６を制御する発射制御基板５４と、遊技球の払い出しを行う遊技球払出装置５５が接続されている。
主制御部５０は、払出制御部５３に対し、払い出しに関する制御コマンド（賞球数を指定する払出制御コマンド）を送信する。払出制御部５３は当該制御コマンドに応じて遊技球払出装置５５を制御し、遊技球の払い出しを実行させる。
また払出制御部５３は、主制御部５０に対して、払い出し動作状態に関する情報（払出状態信号）を送信可能となっている。主制御部５０側では、この払出状態信号によって、遊技球払出装置５５が正常に機能しているか否かを監視する。具体的には、賞球の払い出し動作の際に、玉詰まりや賞球の払い出し不足といった不具合が発生したか否かを監視している。

【0042】

また主制御部５０は、特別図柄変動表示に関する情報を含む演出制御コマンドを、演出制御部５１に送信する。なお、主制御部５０から演出制御部５１への演出制御コマンドの送信は一方向通信により実行されるようにしている。これは、外部からの不正行為による不正な信号が演出制御部５１を介して主制御部５０に入力されることを防止するためである。

【0043】

続いて演出制御部５１及びその周辺回路について説明する。
演出制御部５１は、ＣＰＵ２００（以下「演出制御ＣＰＵ２００」と表記）を内蔵したマイクロプロセッサ、ＲＯＭ２０１（以下「演出制御ＲＯＭ２０１」と表記）、ＲＡＭ２０２（以下「演出制御ＲＡＭ２０２」と表記）を搭載し、マイクロコンピュータを構成している。
演出制御ＣＰＵ２００は演出制御プログラム及び主制御部５０から受信した演出制御コマンドに基づいて、各種演出動作のための演算処理や各演出手段の制御を行う。演出手段とは、本実施の形態のパチンコ遊技機１の場合、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓ、装飾ランプ２０ｗ、２０ｂ、スピーカ５９及び図示を省略した可動体役物となる。
演出制御ＲＯＭ２０１は、演出制御ＣＰＵ２００による演出動作の制御プログラムや、演出動作制御に必要な種々のデータを記憶する。
演出制御ＲＡＭ２０２は、演出制御ＣＰＵ２００が各種演算処理に使用するワークエリアや、テーブルデータ領域、各種入出力データや処理データのバッファ領域などとして用いられる。
なお図示は省略したが、演出制御部５１は、各部とのインターフェース回路、演出のための抽選用乱数を生成する乱数生成回路、各種の時間計数のためのＣＴＣ、演出制御ＣＰＵ２００に割込み信号を与える割込コントローラ回路なども備えている。
この演出制御部５１の主な役割は、主制御部５０からの演出制御コマンドの受信、演出制御コマンドに基づく演出の選択決定、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓ側への演出制御コマンドの送信、スピーカ２５による出力音制御、装飾ランプ２０ｗ，２０ｂ（ＬＥＤ）の発光制御、可動体役物の動作制御などとなる。

【0044】

演出制御部５１は、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓ側への演出制御コマンドの送信を行うが、その演出制御コマンドは、液晶インターフェース基板６６を介して液晶制御基板５２に送られる。

【0045】

液晶制御基板５２は、主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓの表示制御を行う。図示していないが、液晶制御基板５２には、ＶＤＰ（Video Display Processor）、画像ＲＯＭ、ＶＲＡＭ（Video RAM）、液晶制御ＣＰＵ、液晶制御ＲＯＭ、液晶制御ＲＡＭを備えている。
ＶＤＰは、画像展開処理や画像の描画などの映像出力処理全般の制御を行う。
画像ＲＯＭには、ＶＤＰが画像展開処理を行う画像データ（演出画像データ）が格納されている。
ＶＲＡＭは、ＶＤＰが展開した画像データを一時的に記憶する画像メモリ領域とされる。
液晶制御ＣＰＵは、ＶＤＰが表示制御を行うために必要な制御データを出力する。
液晶制御ＲＯＭには、液晶制御ＣＰＵの表示制御動作手順を記述したプログラムやその表示制御に必要な種々のデータが格納される。
液晶制御ＲＡＭは、ワークエリアやバッファメモリとして機能する。

【0046】

液晶制御基板５２は、これらの構成により、演出制御基板５１からの演出制御コマンドに基づいて各種の画像データを生成し、主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓに出力する。これによって主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓにおいて各種の演出画像が表示される。

【0047】

また演出制御部５１は、光演出や音演出の制御を行う。このため演出制御部５１には枠ドライバ部６１、盤ドライバ部６２及び音源ＩＣ（Integrated Circuit）５９が接続されている。
枠ドライバ部６１は、枠側の装飾ランプ部６３のＬＥＤについて発光駆動を行う。なお、装飾ランプ部６３とは、図１に示したように枠側に設けられている装飾ランプ２０ｗを総括的に示したものである。
盤ドライバ部６２は、盤側の装飾ランプ部６４のＬＥＤについて発光駆動を行う。なお、装飾ランプ部６４とは、図２に示したように盤側に設けられている装飾ランプ２０ｂを総括的に示したものである。
また盤ドライバ部６２は、可動体役物モータ部６５のモータの駆動も行う。可動体役物モータ６５は、盤側に形成されている１又は複数の可動体役物を駆動する１又は複数の各モータを総括的に示している。可動体役物モータ部６５のモータには例えばステッピングモータが用いられる。

【0048】

なおこの例では盤ドライバ部６２は、盤側に形成されている可動体役物を駆動する可動体役物モータ部６５のモータの駆動も行うものとしているが、装飾ランプ部６４の各ＬＥＤを発光駆動するドライバ部と、可動体役物モータ部６５のモータを駆動するドライバ部が別体として設けられても良い。

【0049】

可動体役物モータ部６５としては、例えば複数の役物に対応して複数のモータ（例えばステッピングモータ）が設けられる。
各モータには原点位置が規定されている。原点位置は、例えば役物が図２の盤面に通常は表出しない位置などとされる。
モータが原点位置にあるか否かを演出制御基板５１側で確認できるようにするため、各モータには原点スイッチ６８が設けられている。例えばフォトインターラプタが用いられる。この原点スイッチ６８の情報が演出制御ＣＰＵ２００によって検知される構成とされている。

【0050】

また演出制御部５１は、スピーカ２５により所望の音を出力させるべく、音源ＩＣ５９に対する制御を行う。音源ＩＣ５９には音データＲＯＭ６９が接続されており、音源ＩＣ５９は音データＲＯＭ６９から必要な音データ（再生するフレーズの音データ）を取得して音声信号出力を行う。
音源ＩＣ５９は、複数チャネル（後述する音チャネルａＣＨ）のフレーズをミキシングして所定本数（チャネル数）の音声信号を得る。図１に示したように、本例の場合、スピーカ２５は複数設けられるため、音源ＩＣ５９の出力チャネル数は例えばＬｃｈ，Ｒｃｈの２チャネルなど（ステレオ出力）が可能となる。上記のミキシングにより、演出制御部５１より再生指示された複数チャネルのフレーズを同時再生可能とされる。
また音源ＩＣ５９は、演出制御部５１からの指示に従い、制御対象として指示されたフレーズについての音コントロールを行う。具体的に、演出制御部５１は、ボリュームの変化指示やフェードイン再生／フェードアウト再生等の音響効果の付与指示に係る情報を音源ＩＣ５９に対して与え、音源ＩＣ５９はそれらの情報に従って制御対象として指定されたフレーズの再生制御を行う。

【0051】

音源ＩＣ５９による出力音声信号はアンプ部６７で増幅された後、スピーカ２５に対して与えられる。
なお、図３では図示の都合上、音源ＩＣ５９の出力チャネル数を１つとしているが、実際にはアンプ部６７及びスピーカ２５は例えばＬｃｈ、Ｒｃｈに対応した出力チャネルがそれぞれ設けられ、ステレオによる音再生が可能とされる。

【0052】

なお、上記では音源ＩＣ５９を演出制御基板５１とは別体に設けるものとしたが、音源ＩＣ５９は演出制御基板５１と同一基板上に一体的に設けることもできる。

【0053】

また演出制御部５１には、遊技者が操作可能な操作部６０が接続され、操作部６０からの操作検出信号を受信可能となっている。この操作部６０は、図１で説明したパトライトスイッチ１１、演出ボタン１２、十字キー１３と、それらの操作検出機構のことである。
演出制御部５１は、操作部６０からの操作検出信号に応じて、各種演出制御を行うことができる。

【0054】

演出制御部５１は、主制御部５０から送られてくる演出制御コマンドに基づき、あらかじめ用意された複数種類の演出パターンの中から抽選によりあるいは一意に演出パターンを決定し、必要なタイミングで各種演出手段を制御する。これにより、演出パターンに対応する主・副液晶表示装置３２Ｍ、３２Ｓによる演出画像の表示、スピーカ２５からの音再生、装飾ランプ部６３、６４（装飾ランプ２０ｗ、２０ｂ）におけるＬＥＤの点灯点滅駆動、可動体役物モータ部６５のモータによる可動体役物の動作が実現され、時系列的に種々の演出パターンが展開されていく。これにより「演出シナリオ」が実現される。

【0055】

なお演出制御コマンドは、１バイト長のモード（ＭＯＤＥ）と、同じく１バイト長のイベント（ＥＶＥＮＴ）からなる２バイト構成により機能を定義する。
ＭＯＤＥとＥＶＥＮＴの区別を行うために、ＭＯＤＥのＢｉｔ７はＯＮ、ＥＶＥＮＴのＢｉｔ７をＯＦＦとしている。

【0056】

＜３．主制御部の構成＞

図４は、主制御部５０の内部構成を示したブロック図である。
主制御部５０は、前述した主制御ＣＰＵ１００、主制御ＲＯＭ１０１及び主制御ＲＡＭ１０２が接続された内部バス１０３と、内部バス１０３に対して接続された乱数回路１０４、割込コントローラ１０５、タイマ回路１０６、カウンタ回路１０７、リセットコントローラ１０８、外部バスＩ／Ｆ（インターフェース）１０９、クロック回路１１０、パラレル入力回路１１１、シリアル通信回路１１２、アドレスデコード回路１１３及び演算回路１１４の各部を備えている。
本例の場合、これら主制御部５０を構成する各部は同一基板上に実装されている。すなわち、主制御部５０としてのマイクロコンピュータは所謂ワンチップマイコンとされている。

【0057】

乱数回路１０４は、所定の規則に従って乱数値を発生させる回路である。本例の場合、乱数回路１０４は１６ビット疑似乱数を２系統（２チャンネル）生成可能とされている。乱数回路１０４には、乱数値のスタート値や更新方法を選択的に設定可能とされている。
本例の場合、乱数回路１０４の乱数（ハードウェア乱数）は、大当り／小当り／はずれの判定に用いられる。なお、後述する特別図柄用乱数や普通図柄用乱数などの他の乱数は、プログラムにより更新されるソフトウェア乱数とされる。

【0058】

割込コントローラ１０５は、パラレル入力回路１１１の所定の信号入力端子ＤＴｉを介して行われる外部からの割込要求や、主制御部５０内の回路、特にシリアル通信回路１１２、乱数回路１０４、タイマ回路１０６からの割込要求を制御する回路である。
割込コントローラ１０５は、ノンマスカブル割込とマスカブル割込の２種の割込みについて制御を行うことが可能とされている。ノンマスカブル割込は、主制御ＣＰＵ１００の割込み禁止状態でも無条件に受け付けられるべき割込みであり、パラレル入力回路１１１の信号入力端子ＤＴｉのうちの所定の信号入力端子ＤＴｉに所定の信号が入力されることで発生する。
マスカブル割込は、主制御ＣＰＵ１００の設定命令により割込みの要求の受付を許可／禁止できる割込みである。マスカブル割込は、その種類ごとに予め優先順位を設定しておくことが可能とされ、優先度の低い割込みをマスクすることが可能とされている。
マスカブル割込には大別して外部マスカブル割込と内部マスカブル割込の２種がある。外部マスカブル割込は、パラレル入力回路１１１の信号入力端子ＤＴｉのうちの所定の信号入力端子ＤＴｉに所定の信号が入力されることで発生する割込みである。
内部マスカブル割込は、次に示す割込発生要因に起因して発生する割込みである。すなわち、タイマ回路１０６のタイムアウト、シリアル通信回路１１２のデータ受信、シリアル通信回路１１２のデータ送信、及び乱数回路１０４の乱数取り込みである。

【0059】

タイマ回路１０６は、プログラマブルタイマとされ、ユーザプログラムの設定によりリアルタイム割込要求や時間計測が可能とされている。本例の場合、タイマ回路１０６は８ビットのタイマを３チャンネル有している。

【0060】

カウンタ回路１０７は、プログラマブルカウンタとされ、ユーザプログラムの設定により時間計測等が可能とされている。本例の場合、カウンタ回路１０７は８ビットのカウンタを４チャンネル有している。

【0061】

リセットコントローラ１０８は、各種リセットと内部リセットを制御する回路である。
ここで、パチンコ遊技機１のリセットにはシステムリセットとユーザリセットの２種が存在する。システムリセットは、主制御ＣＰＵ１００を含む主制御部５０の内部回路全てが初期化されるリセットであり、リセット端子ＴＲＳにシステムリセット信号ＳＲＳＴが入力されたことに応じて実行される。
ここで、システムリセットについては、初期化が実行された後、セキュリティモードに移行するかＰＲＯＭモードに移行するかを選択可能とされている。セキュリティモードは、初期化が実行された後にセキュリティチェックを行い、その結果がＯＫであればユーザモード（ユーザプログラムをリセットアドレスから実行するモード）に移行し、ＮＧであれば主制御ＣＰＵ１００を停止させる動作モードである。ＰＲＯＭモードは、主制御ＲＯＭ１０１の読み書きを行うための動作モードである。初期化後にセキュリティモード／ＰＲＯＭモードの何れに移行するかは、設定端子ＴＰＲに入力するプログラム信号ＰＲＧのレベル（例えばＬＯＷレベル／Ｈｉｇｈレベル）に応じて選択可能とされている。
ユーザリセットは、主制御部５０内の所定の回路のみが選択的に初期化され、初期化後に上記のユーザモードに移行するリセットである。ユーザリセットにより初期化される回路は、例えば主制御ＣＰＵ１００、割込コントローラ１０５、タイマ回路１０６、カウンタ回路１０７、パラレル入力回路１１１、シリアル通信回路１１２及び演算回路１１４である。ユーザリセットは、リセットコントローラ１０８に備えられたＷＤＴ（ウォッチドッグタイマ）回路１２０による後述するタイムアウト信号Ｓｔｏに応じて発生する。

【0062】

外部バスＩ／Ｆ１０９は、アドレスバス、データバス、及び各制御信号の方向制御や、駆動能力を強化するバスインターフェースである。図１に示した演出制御部５１、液晶Ｉ／Ｆ基板６６、音源ＩＣ５９などの所定の外部デバイスとのデータ通信は外部バスＩ／Ｆ１０９を介して行われる。
外部バスＩ／Ｆ１０９は、データ入出力用端子ＤＴを介して複数ビット（本例では８ビット）のデータを送受信可能とされていると共に、アドレスデータ出力端子を介して複数ビット（本例では１６ビット）のアドレスデータを出力可能とされている。また外部バスＩ／Ｆ１０９は、各種のリクエスト信号やサイクルを示す信号などデータのやりとりに付随する信号を複数の信号出力端子ＳＴｏを介して出力可能とされている。

【0063】

クロック回路１１０は、外部より第１の外部クロックと第２の外部クロックが入力され、第１の外部クロックに基づき主制御ＣＰＵ１００を始めとした主制御部５０の内部回路に対してシステムクロックを供給する共に、第２の外部クロックを乱数回路１０４に対して供給する。またクロック回路１１０は、システムクロックを不図示のクロック端子を介して外部デバイスに供給可能とされている。
なお、本例の場合、クロック回路１１０は外部から入力されたクロックを２分周してシステムクロックを生成する。

【0064】

パラレル入力回路１１１は、入力専用のパラレル入力ポートであり、複数の信号入力端子ＤＴｉを介して外部デバイスより複数系統の信号をパラレル入力可能とされている。パラレル入力回路１１１は、パラレル入力された信号を内部バス１０３に送出可能とされている。またパラレル入力回路１１１は、信号入力端子ＤＴｉのうち所定の信号入力端子ＤＴｉに入力された信号を乱数回路１０４に供給可能とされている。
パラレル入力回路１１１は、信号入力端子ＤＴｉのうちの所定の信号入力端子ＤＴｉに所定の信号が入力されたことに応じて、前述したノンマスカブル割込又は外部マスカブル割込についての割込要求信号を割込コントローラ１０５に出力する。

【0065】

シリアル通信回路１１２は、外部デバイスとの間でシリアルデータ通信によるデータの送受信を行う。本例の場合、主制御ＣＰＵ１００と、払出制御基板５３や演出制御基板５１との間のコマンド信号等のデータ送受信は、シリアル通信回路１１２を介して行われる。
シリアル通信回路１１２は、送信データをデータ送信端子ＴＸを介して外部デバイスに送信する。一方、データの受信については、パラレル入力回路１１１の信号入力端子ＤＴｉのうち所定の一つの信号入力端子ＤＴｉを用いて行うことが可能とされている。
また、シリアル通信回路１１２は、データ送信に応じた割込要求信号を割込コントローラ１０５に出力する。
シリアル通信回路１１２内の詳細な構成例は後述する。
なお、ここではシリアル通信回路１１２のデータ送信端子ＴＸが１つのみとされた場合すなわち送信系統が１系統のみとされた場合を例示したが、シリアル通信回路１１２による送信系統は２系統以上とすることもできる。
また、シリアル通信回路１１２がパラレル入力回路１１１の所定の信号入力端子ＤＴｉを共用してデータ受信を行う例を挙げたが、シリアル通信回路１１２がデータ受信を行うための端子を別途に設けることもできる。

【0066】

アドレスデコード回路１１３は、ユーザプログラムの外部デバイス用のアドレスデコード回路である。本例のアドレスデコード回路１１３はメモリマップドＩ／Ｏ方式及びＩ／ＯマップドＩ／Ｏ方式の双方に対応しており、主制御ＲＡＭ１０２へのリード／ライト命令に含まれるアドレスデータをデコードして外部デバイスのチップセレクト信号ＣＳを生成し、外部デバイスに出力することが可能とされている。なお、生成したチップセレクト信号ＣＳは、図示を省略したチップセレクト信号出力端子を介して外部デバイスに送出可能とされている。本例の場合、チップセレクト信号ＣＳは設定によりシリアル通信回路１１２のデータ通信端子ＴＸを介して出力することも可能とされている。
なお、本例のパチンコ遊技機１においては、設定によりチップセレクト信号ＣＳを使用しない選択を行うことも可能とされている。

【0067】

演算回路１１４は、乗算回路と除算回路を備え、乗算及び除算を行うことが可能とされている。本例の場合、乗算回路は８ビット×８ビットの乗算回路とされ、除算回路は１６ビット÷１６ビットの除算回路とされている。

【0068】

＜４．シリアル通信回路の構成＞

図５は、シリアル通信回路１１２の内部構成を示したブロック図である。
シリアル通信回路１１２は、送受信部１５０、データレジスタ１５１、ボーレートレジスタ１５２、ボーレート生成回路１５３、コマンドレジスタ１５４、送信トリガレベル設定レジスタ１５５、ステータスレジスタ１５６、ＦＩＦＯステータスレジスタ１５７、割込制御レジスタ１５８、通信設定レジスタ１５９を備えている。

【0069】

データレジスタ１５１は、送受信データを一時記憶する。即ち内部バス１０３を介して主制御ＣＰＵ１００により制御コマンドその他の送信データがセットされるレジスタであると共に、シリアル通信回路１１２で受信した受信データが内部バス１０３を介した転送の際に一時記憶されるレジスタである。

【0070】

送受信部１５０は、データ送信端子ＴＸからのシリアルデータ送信、及びデータ受信端子ＲＸ（図４の例ではパラレル入力回路１１１の所定の信号入力端子ＤＴｉ）からのシリアルデータ受信を行う。このため送受信部１５０は、送信用シフトレジスタ１６０、送信データレジスタ１６１、パリティ生成部１６２、割り込み制御回路１６３、受信データレジスタ１６４、パリティチェック部１６５、受信用シフトレジスタ１６６を有する。
まず送信系に関して、送信データレジスタ１６１は、例えば６４バイトのＦＩＦＯメモリとして構成される。説明上、送信データレジスタ１６１を「送信ＦＩＦＯ１６１」とも表記する。
主制御ＣＰＵ１００によって上述のデータレジスタ１５１にセットされた制御コマンド等の送信データは、送信ＦＩＦＯ１６１に書き込まれる。例えば制御コマンドが２バイトのデータフォーマットで送信されるとすると、６４バイトの送信ＦＩＦＯ１６１には、最大３２個の制御コマンドが一時的に記憶可能となる。
送信ＦＩＦＯ１６１に書き込まれた１又は複数の各送信データは、順次送信用シフトレジスタ１６０に転送され、送信用シフトレジスタ１６０からシリアル送信出力される。
なお、パリティ生成部１６２が設けられていることで、送信データにパリティビットを付加することも可能とされている。

【0071】

受信系として、受信データレジスタ１６４は、例えば８バイトのＦＩＦＯメモリとして構成される。説明上、受信データレジスタ１６４を「受信ＦＩＦＯ１６４」とも表記する。
シリアル通信による受信データは、受信用シフトレジスタ１６６によって取り込まれ、受信ＦＩＦＯ１６４に転送される。
なお受信データにパリティビットが含まれている場合、受信ＦＩＦＯ１６４に書き込まれた受信データについては、パリティチェック部１６５によるデータエラーチェックが行われる。
受信ＦＩＦＯ１６４が８バイトであることで、連続的に８バイト分の受信データの取り込みを行うことができる。
受信ＦＩＦＯ１６４に一時記憶された受信データは、データレジスタ１５１に転送された後、主制御ＣＰＵ１００によって読み出されていく。

【0072】

割込制御回路１６３は送受信データに関する割込処理の制御を行う。このためステータスレジスタ１５６やＦＩＦＯステータスレジスタ１５７へのフラグ書込や、割込コントローラ１０５へのデータ送信割込信号ＴＸ０Ｉ、データ受信割込信号ＲＸ０Ｉの送信を行う。

【0073】

以上のような送受信部１５０で送受信される通信データフォーマットは、例えば図６Ａ、図６Ｂのようになる。
図６Ａは、スタートビットＳＴＡ、ビットｂ０〜ｂ７の８ビットの送受信データ、ストップビットＳＴＰにより１フレームが構成される例である。
送受信前のアイドルラインは、ハイレベル（論理「１」）とされる。またスタートビットＳＴＡはローレベル（論理「０」）とされて１フレームの始まりを示す。８ビットの送受信データでは、最下位ビットｂ０（ＬＳＢ）から順に送受信する。ハイレベル（論理「１」）のストップビットＳＴＰにより１フレームの完了を示す。
図６ＢはパリティビットＰＲを付加した例である。シリアル通信回路１１２ではパリティの使用／未使用を選択できる。使用する場合は送信時には８ビット（１バイト）の送信データに対してパリティ生成部１６２でパリティビットＰＲの付加が行われる。また受信時には、取り込まれた１バイトの受信データに対してパリティチェック部１６５でのチェックサム処理が行われる。

【0074】

図５に戻って、ボーレートレジスタ１５２はボーレート制御に用いられる。このボーレートレジスタ１５２には、主制御ＣＰＵ１００によってボーレート設定データが書き込まれる。
ボーレート生成回路１５３は、ボーレートレジスタ１５２に書き込まれたボーレート設定データに応じて、内部クロックＳＣＬＫを元に送信クロックＴＣＫ、受信クロックＲＣＫを生成する。送信用シフトレジスタ１６０は送信クロックＴＣＫに基づいて送信動作を行い、受信用シフトレジスタ１６６は受信クロックＲＣＫに基づいて受信データのサンプリング動作を行う。
本実施の形態の場合、４ｍｓ間隔で実行するタイマ割込処理で送信する可能性のあるコマンド数の最大数（より具体的には、送信する全てのコマンドを合わせた総フレーム数×フレームのビット数としての最大値）を、割込み処理の間隔以内でボーレートを設定する。例えば後述するが、１回の割込み処理において最大７個の払出制御コマンド（１バイトのコマンドデータを含めた７フレーム）を払出制御部５３に送信することが想定され、また最大１５個の演出制御コマンド（２バイトの演出制御コマンドのため２フレーム×１５＝３０フレーム）を演出制御部５１に送信すると仮定した場合、３７フレーム（仮に１フレーム＝１０ビットとすると３７０ビット）の送信が４ｍｓ以内に可能となるようなボーレートとする。

【0075】

通信設定レジスタ１５９は、シリアル通信回路１１２の通信フォーマットや動作モードを設定するレジスタである。
例えば送信機能を一時的に使用禁止にするビット、受信機能を一時的に使用禁止にするビット、動作モードとしてノーマルモードとＦＩＦＯモードを選択するビット、送受信データのデータ長を設定するビット、パリティ機能の使用／未使用を設定するビット、パリティ種類（偶数パリティ／奇数パリティ）を設定するビット等が用意されている。
本実施の形態の場合、動作モードとしてはＦＩＦＯモードが選択される。

【0076】

コマンドレジスタ１５４は、シリアル通信回路１１２のソフトウエアによるクリアやブレークコード（１フレーム以上の“０”）の送信を行うためのレジスタである。
主制御ＣＰＵ１００がコマンドレジスタ１５４の所定のビットに書込を行うことで、シリアル通信回路１１２においては送信ＦＩＦＯ１６１のクリア、受信ＦＩＦＯ１６４のクリア、ブレークコード送信等が行われる。

【0077】

送信トリガレベル設定レジスタ１５５は、送信ＦＩＦＯ１６１のトリガレベルを設定するレジスタである。主制御ＣＰＵ１００は、送信トリガレベル設定レジスタ１５５における６ビットを用いて“００ｈ”〜“３Ｆｈ”で１バイト〜６４バイトのトリガレベルを設定可能とされる。
送信ＦＩＦＯ１６１に書き込まれている１又は複数の送信データのバイト数が、設定されたトリガレベルとしてのバイト数未満のときに、後述のステータスレジスタ１５６において送信データ書込状況を示す書込状況フラグがセットされ、送信ＦＩＦＯ１６１のエンプティ状態が示される。

【0078】

ステータスレジスタ１５６は、シリアル通信回路１１２の送信・受信状態を確認するためのレジスタである。このステータスレジスタ１５６には、送信完了フラグを示すビット、ノーマルモードでの各種状態を示すビット、ＦＩＦＯモードでの各種状態を示すビットが用意される。
送信完了フラグはノーマルモード、ＦＩＦＯモードのいずれの場合にも対応して、送信用シフトレジスタ１６０からのデータ転送が完了するとセットされるフラグである。
ノーマルモードでの各種状態を示すビットとしては、送信データエンプティを示すビット、受信用シフトレジスタ１６６の値が受信ＦＩＦＯ１６４に転送されたか否かに応じてセットされる受信データフルフラグを示すビット、受信系でのノイズ検出に応じたノイズフラグを示すビット、受信系のオーバーラン検出に応じたオーバーランフラグを示すビット、受信系でのブレークコード検出に応じたブレークコード検出フラグを示すビット、ストップコードの検出有無に応じたフレーミングエラーフラグを示すビット、パリティエラーフラグを示すビットがある。
ＦＩＦＯモードの各種状態を示すビットとしては、送信ＦＩＦＯトリガレベルを示すビット、受信ＦＩＦＯトリガレベルを示すビット、受信ＦＩＦＯタイムアウトエラーフラグを示すビット、受信ＦＩＦＯ１６４の先頭にある受信データがブレークコード、フレーミングエラー、パリティエラーのいずれかの場合にセットされる受信ＦＩＦＯ先頭エラーフラグを示すビット、受信ＦＩＦＯ１６４内にブレークコード、フレーミングエラー、パリティエラーを含む受信データが存在する場合にセットされる受信ＦＩＦＯデータエラーフラグを示すビット、受信ＦＩＦＯ１６４内にノイズを含む受信データが存在する場合にセットされる受信ＦＩＦＯノイズフラグを示すビット、受信ＦＩＦＯ内に受信データが１つでもあるとセットされる受信ＦＩＦＯレディを示すビットがある。

【0079】

このようなステータスレジスタ１５６にセットされる送信完了フラグは、送信用シフトレジスタ１６０からのデータ転送が完了すると“１”にセットされるフラグである。データレジスタ１５１に送信データがライトされると“０”とされる。なお、コマンドレジスタ１５４の所定ビットに“１”を書き込むことで送信完了フラグを“１”とすることもできる。但しこの場合、送信中のデータがある場合は、送信完了後に“１”とされる。
また送信ＦＩＦＯトリガレベルを示すビットは、送信ＦＩＦＯ１６１に書き込まれているデータが送信トリガレベル設定レジスタ１５５に設定された送信ＦＩＦＯトリガレベル未満となったときに“１”にセットされる。送信ＦＩＦＯトリガレベルを示すビットが“１”であることは送信ＦＩＦＯ１６１に送信ＦＩＦＯトリガレベルに至っていない空きがあることを示す。送信ＦＩＦＯ１６１に送信データが転送され、記憶しているデータ量が送信ＦＩＦＯトリガレベル以上となると“０”とされる。

【0080】

ＦＩＦＯステータスレジスタ１５７はＦＩＦＯモード時の受信状態を確認するためのレジスタである。このＦＩＦＯステータスレジスタ１５７には、受信ＦＩＦＯ１６４の先頭にある受信データについて、ノイズを含むことを示すビット、ブレークコードであることを示すビット、フレーミングエラーで有ることを示すビット、パリティエラーであることを示すビット等がある。

【0081】

割込制御レジスタ１５８は、シリアル通信回路１１２の割込要求の許可／禁止等を設定するレジスタである。
なお、割込制御レジスタ１５８の一部は、受信ＦＩＦＯ１６４のトリガレベルのバイト数を設定するビットに用いられている。

【0082】

＜５．実施の形態の制御処理＞
［５−１：メイン処理］

以下、本実施の形態の制御処理について説明する。
図７は、主制御部５０のメイン処理を示すフローチャートである。
メイン処理が開始されるのは、システムリセットが発生した場合及びユーザリセットが発生した場合である。

【0083】

図７に示す主制御側メイン処理において、主制御ＣＰＵ１００は、先ずステップＳ１１で、自らを割込み禁止状態に設定（割込みモード２）する。そして、続くステップＳ１２で、主制御部５０内の各部を含めて内部レジスタの値を初期設定する（各種初期設定）。

【0084】

次いで主制御ＣＰＵ１００は、ステップＳ１３でハード乱数回路を起動させる。すなわち、乱数回路１０４を起動させる。
そして、主制御ＣＰＵ１００は、ステップＳ１４でＲＡＭクリア信号を読み込む。ＲＡＭクリア信号は、不図示の入力ポートを介して入力されるＲＡＭクリアスイッチの出力信号を意味する。

【0085】

さらに、主制御ＣＰＵ１００は、ステップＳ１５で周辺基板の起動待ち処理を行う。ここで言う周辺基板とは、主制御部５０に対して通信可能に接続された基板、例えば演出制御基板５１、液晶制御基板５２などを意味する。
なお、起動待ちのための待機時間は、周辺基板のプログラム構成や回路構成に基づいて適宜に決定されるが、本例では、例えば２ｓ（second）〜３ｓ程度の時間に設定されている。

【0086】

主制御ＣＰＵ１００は、ステップＳ１５の起動待ち処理を行った後、ステップＳ１６で電源異常信号がＯＦＦ状態となるまで待機する。電源異常信号は、電源基板５８より不図示の入力ポートを介して入力される信号であり、「１」がＯＮ状態（つまり異常状態）を表し「０」がＯＦＦ状態（つまり正常状態）を表す。
なお、先のステップＳ１５の待機処理において十分な待ち時間が確保されているため、実際にはステップＳ１６での待機が生じることは無い。
電源異常信号がＯＦＦ状態であることが確認されたら、主制御ＣＰＵ１００はステップＳ１７で待機画面表示コマンドを周辺基板に送信する。

【0087】

次いで主制御ＣＰＵ１００は、ステップＳ１８で電源投入信号がＯＮ状態となるまで待機する。電源投入信号は、払出制御基板５３から入力され、「１」がＯＮ状態（つまり電源投入状態）を表し「０」がＯＦＦ状態（つまり電源非投入状態）を表す。

【0088】

電源投入信号がＯＮ状態であることが確認されたことに応じ、主制御ＣＰＵ１００はステップＳ１９で、ＲＡＭクリア信号の状態（ＯＮ／ＯＦＦ）を判定する。ＲＡＭクリア信号とは、主制御ＲＡＭ１０２の全領域を初期化（ゼロクリア）するか否かを決定する信号である。ＲＡＭクリア信号としては通常、ＲＡＭクリアスイッチ（パチンコ店の店員が操作する）のＯＮ／ＯＦＦ状態に対応した値を有している。停電状態からの復旧時には、ＲＡＭクリアスイッチはＯＦＦ状態であるため、ＲＡＭクリア信号はＯＦＦ状態である。ＲＡＭクリアスイッチがＯＮ状態であればＲＡＭクリア信号もＯＮ状態である。

【0089】

ＲＡＭクリア信号がＯＮ状態であった場合、主制御ＣＰＵ１００は処理をステップＳ１９からＳ２２に進め、主制御ＲＡＭ１０２の全領域のゼロクリアを行う（ＲＡＭ初期化）。なお、ＲＡＭ初期化は、主制御ＲＡＭ１０２における所定の使用領域のみをゼロクリアするようにしてもよい。
続いてステップＳ２３で主制御ＣＰＵ１００は、主制御ＲＡＭ１０２がゼロクリアされたことを報知するための「ＲＡＭクリア表示コマンド」を初期化コマンドとして周辺基板に送信する。そしてステップＳ２４で、ＲＡＭクリア報知タイマに、ＲＡＭクリアされた旨を報知するための時間として、例えば、３０ｓを格納する（ＲＡＭクリア情報設定処理）。
上記のステップＳ２２〜Ｓ２４の処理により、パチンコ遊技機１の動作状態が初期状態に戻される。
主制御ＣＰＵ１００は、ステップＳ２４の処理を実行したことに応じて、処理をステップＳ２５に進める。

【0090】

また、主制御ＣＰＵ１００は、ステップＳ１９でＲＡＭクリア信号がＯＮ状態でなかったと判定された場合は、ステップＳ２０で主制御ＲＡＭ１０２内のバックアップデータが有効であるか否かを判定する。バックアップデータが有効か否かの判定は、所謂バックアップフラグやチェックサム値に基づき行う。なお、バックアップデータは、後述する図８の電源異常チェック処理（Ｓ５１）において実行されるバックアップ処理によって主制御ＲＡＭ１０２に格納される。
ステップＳ２０において、バックアップデータが有効でないとの判定結果が得られた場合は、主制御ＣＰＵ１００は上述したステップＳ２２に処理を進めてＲＡＭ初期化処理を行った後、ＲＡＭクリア表示のコマンド送信処理（Ｓ２３）及びＲＡＭクリア情報設定処理（Ｓ２４）を実行して、パチンコ遊技機１の動作状態を初期状態に戻す。

【0091】

一方、主制御ＣＰＵ１００は、ステップＳ２０でバックアップデータが有効であるとの判定結果が得られた場合は、ステップＳ２１で周辺基板に停電復帰を行うためのコマンド送信を行う。
主制御ＣＰＵ１００は、ステップＳ２１のコマンド送信処理を行ったことに応じてステップＳ２５に処理を進める。
ここで、ステップＳ２１の処理は、バックアップデータに基づいた復帰制御を行うバックアップ復帰処理に相当する。

【0092】

ステップＳ２５では、主制御ＣＰＵ１００はタイマ割込み動作を起動するためにＣＴＣ（タイマ回路１０６）を初期設定して、主制御ＣＰＵ１００を割込み許可状態に設定する。
次いで、主制御ＣＰＵ１００はステップＳ２６で、ＷＤＴ回路１２０を起動させる処理を行う。すなわちＷＤＴ回路１２０に動作許可及びタイムアウト時間を指示するための値をセットして、ＷＤＴ回路１２０を起動させる。これによりＷＤＴ回路１２０内で、タイムアウト時間に応じたクロックの選択が行われると共にカウント動作が開始される。
なお本例の場合、タイムアウト時間としては例えば４ｍｓを設定している。

【0093】

主制御ＣＰＵ１００は、ステップＳ２６でＷＤＴ回路１２０を起動させた後は、ステップＳ２７、Ｓ２８、Ｓ２９の処理として、割込みが発生するまで割込禁止状態と割込許可状態とを繰り返すとともに、その間に、各種乱数更新処理を実行する。
具体的に、ステップＳ２８の各種乱数更新処理では、特別図柄変動表示や普通図柄変動表示に使用される各種乱数の初期値（スタート値）変更のために使用する乱数と、変動パターンの選択に利用される変動パターン用乱数を更新する。すなわち、特別図柄用乱数の初期値を変更するための特別図柄用初期値乱数、普通図柄用乱数の初期値を変更するための普通図柄用初期値乱数、変動パターン用乱数１、及び変動パターン用乱数２である。
ここで、特別図柄用乱数は、確変／非確変の判定に用いられる乱数であり、普通図柄用乱数は普通電動役物（いわゆる電チュー）を開放するか否かの判定に用いられる乱数である。特別図柄用乱数、特別図柄用初期値乱数、普通図柄用乱数、普通図柄用初期値乱数、及び変動パターン用乱数１、変動パターン用乱数２は、プログラムによりカウントされるソフトウェア乱数とされている。

【0094】

主制御ＲＡＭ１０２にはこれらのソフトウェア乱数のカウント値を格納するための記憶領域がそれぞれ定められている。これらの記憶領域は、それぞれ対応する乱数をソフトウェア的に生成するためのカウンタと換言できる。
ステップＳ２８の各種乱数更新処理では、上述の特別図柄用初期値乱数、普通図柄用初期値乱数、及び変動パターン用乱数１、変動パターン用乱数２を生成するカウンタを更新する処理を行う。例えば、変動パターン用乱数１のカウンタとして取り得る数値範囲が０〜２３８とすると、主制御ＲＡＭ１０２の変動パターン用乱数１の値を生成するための記憶領域から値を取得し、取得した値に１を加算してから元の記憶領域に格納する。このとき、取得した値に１を加算した結果が２３９であれば０を元の記憶領域に格納する。他の変動パターン用乱数２、特別図柄用初期値乱数及び普通図柄用初期値乱数についても同様に更新処理を行う。
主制御ＣＰＵ１００は、間欠的に実行されるタイマ割込処理を行っている間を除いて、ステップＳ２７〜Ｓ２９のループ処理によって上記の各種乱数更新処理を繰り返し実行するようになっている。
ステップＳ２７〜Ｓ２９のループ処理は、タイマ割込処理を実行する期間を除いて所定の処理を繰り返し実行する無限ループ処理である。

【0095】

［５−２：タイマ割込処理］

次に、図８を参照して主制御ＣＰＵ１００のタイマ割込処理（以下「主制御タイマ割込処理」と表記）について説明する。主制御タイマ割込処理は、ＣＴＣからの一定時間（４ｍｓ程度）ごとの割込みで起動され、上述したメイン処理実行中に割り込んで実行される。具体的に、主制御タイマ割込処理は、ステップＳ２９で割込許可状態とされた後に実行されるものである。

【0096】

タイマ割込みが生じると、主制御ＣＰＵ１００はレジスタの内容をスタック領域に退避させた後、まず図８のステップＳ５１として電源基板５８からの電源の供給状態を監視する電源異常チェック処理を行う。この電源異常チェック処理では、主に、電源基板５８からの電源異常信号を監視する。ここでは、例えば、電断が生じるなどの異常が発生した場合、電源復帰時に支障なく遊技を復帰できるように、電断時における所定の遊技情報を主制御ＲＡＭ１０２に格納するバックアップ処理などが行われる。

【0097】

次にステップＳ５２で、主制御ＣＰＵ１００は遊技動作制御に用いられるタイマを管理するタイマ管理処理を行う。パチンコ遊技機１の遊技動作制御に用いる各種タイマ（例えば特別図柄役物動作タイマなど）のタイマ値は、この処理で管理（更新）される。

【0098】

ステップＳ５３では、主制御ＣＰＵ１００は入力管理処理を行う。この入力管理処理では、パチンコ遊技機１に設けられた各種センサによる検出情報を入賞カウンタに格納する。ここでの各種センサによる検出情報とは、例えば、上始動口センサ７１、下始動口センサ７２、ゲートセンサ（普通図柄始動口センサ）７３、第１大入賞口センサ７５、第２大入賞口センサ７６、一般入賞口センサ７４などの入賞検出スイッチから出力されるスイッチ信号のＯＮ／ＯＦＦ情報（入賞検出情報）である。
このステップＳ５３の処理により、各入賞口において入賞を検出（入賞が発生）したか否かが割込みごとに監視される。また上記「入賞カウンタ」とは、各々の入賞口に入賞した遊技球数（入賞球数）を計数するカウンタである。本実施の形態では、主制御ＲＡＭ１０２の所定領域に、賞球数の種類に応じた複数の入賞カウンタが設けられている。
またこの入力管理処理では、入賞検出スイッチからの検出情報が入賞を許容すべき期間中に入賞したか否かに基づいて、不正入賞があったか否かも監視される。例えば大当り遊技中でないにもかかわらず第１、第２大入賞口センサ７５，７６が遊技球を検出したような場合は、これを不正入賞とみなして入賞検出情報を無効化し、その無効化した旨を外部に報知するべく後述のステップＳ５５のエラー管理処理において所定のエラー処理が行われるようになっている。
このステップＳ５３の処理について詳しくは後述する。

【0099】

ステップＳ５４では、主制御ＣＰＵ１００はソフトウェア乱数を定期的に更新するタイマ割込内乱数管理処理を行う。この定期乱数更新処理では、変動パターン用乱数１、変動パターン用乱数２についての更新は実行せず、特別図柄用乱数、特別図柄用初期値乱数、普通図柄用乱数、普通図柄用初期値乱数の更新を実行する。
ここで、特別図柄用乱数、普通図柄用乱数についての更新処理としては、割込み毎に主制御ＲＡＭ１０２の対応するカウンタの値を＋１する処理と、カウント値がそのカウンタの取り得る数値の上限値に達するごと（つまりカウンタが１周するごと）にカウンタのスタート値（初期値）を変更する処理を行う。例えば、特別図柄用乱数のカウンタの値を所定範囲で更新（＋１加算）し、特別図柄用乱数のカウンタが１周するごとに、特別図柄用初期値乱数のカウンタの値を読み出してその値を特別図柄用乱数カウンタに格納する。普通図柄用乱数についても、普通図柄用初期値乱数を用いて同様に処理する。
これにより、特別図柄用乱数及び普通図柄用乱数のカウント値は、更新周期は一定でありながらもランダムになる。

【0100】

ステップＳ５５では、主制御ＣＰＵ１００は、遊技動作状態の異常の有無を監視するエラー管理処理を行う。このエラー管理処理では、遊技動作状態の異常として、例えば、基板間に断線が生じたか否かの監視や、不正入賞があったか否かの監視などをして、これらの動作異常（エラー）が発生した場合には、そのエラーに対応した所定のエラー処理を行う。
エラー処理としては、例えば、所定の遊技動作（例えば、遊技球の払い出し動作や遊技球の発射動作など）の進行を停止させたり、エラー報知用コマンドを演出制御部５１に送信して、演出手段によりエラーが発生した旨を報知させたりする。

【0101】

ステップＳ５６では、主制御ＣＰＵ１００は賞球管理処理を行う。この賞球管理処理では、ステップＳ５３の入力管理処理で格納したデータを把握して、上述の入賞カウンタの確認を行い、入賞があった場合は、賞球数を指定する払出制御コマンドを払出制御基板５３に送信する。
この払出制御コマンドを受信した払出制御基板５３は、遊技球払出装置５５を制御し、指定された賞球数の払い出し動作を行わせる。これにより、それぞれの入賞口に対応した賞球数が払い出されるようになっている。入賞口に対応した賞球数とは、入賞口別に設定された入賞球１個当りの所定の賞球数×入賞カウンタの値分の賞球数である。
このステップＳ５６の処理について詳しくは後述する。

【0102】

ステップＳ５７では主制御ＣＰＵ１００は、普通図柄管理処理を行う。この普通図柄管理処理では、普通図柄変動表示における補助当り抽選を行い、その抽選結果に基づいて、普通図柄の変動パターンや普通図柄の停止表示態様を決定したり、所定時間毎に点滅を繰り返す普通図柄のデータ（普通図柄変動中のＬＥＤ点滅表示用データ）を作成したり、普通図柄が変動中でなければ、停止表示用のデータ（普通図柄停止表示中のＬＥＤ点滅表示用データ）を作成したりする。

【0103】

ステップＳ５８では、主制御ＣＰＵ１００は、普通電動役物管理処理を行う。この普通電動役物管理処理では、ステップＳ５７の普通図柄管理処理の補助当り抽選の抽選結果に基づき、普通電動役物ソレノイド７７に対するソレノイド制御用の励磁信号の生成およびそのデータ（ソレノイド制御データ）の設定を行う。ここで設定されたデータに基づき、後述のステップＳ６４のソレノイド管理処理にて、励磁信号が普通電動役物ソレノイド７７に対して出力され、これにより可動翼片４２ｂの動作が制御される。

【0104】

ステップＳ５９では、主制御ＣＰＵ１００は、特別図柄管理処理を行う。この特別図柄管理処理では、主に、特別図柄変動表示における大当り抽選を行い、その抽選結果に基づいて、特別図柄の変動パターン（先読み変動パターン、変動開始時の変動パターン）や特別停止図柄などを決定する。
ステップＳ６０では、主制御ＣＰＵ１００は特別電動役物管理処理を行う。この特別電動役物管理処理では、主に、大当り抽選結果が「大当り」または「小当り」であった場合、その当りに対応した当り遊技を実行制御するために必要な設定処理を行う。

【0105】

ステップＳ６１では、主制御ＣＰＵ１００は右打ち報知情報管理処理を行う。この右打ち報知情報管理処理では、例えば第１、第２大入賞口４５ａ，４６ａが開放される機会や可動翼片４２ｂが駆動される電サポ状態など、右打ちが有利な状況において右打ち指示報知を行う「発射位置誘導演出（右打ち報知演出）」を現出させるための処理を行う。右打ち指示とは、具体的には、右遊技領域３ｃを狙う旨を有技者に指示する演出動作であり、例えば主液晶表示装置３２Ｍに「右打ち」を遊技者に促す画像を表示させたり、スピーカ２５から右打ちメッセージ音声を発生させる。
右打ち報知演出が行われる場合、この右打ち報知情報管理処理において、演出制御コマンドとして、右打ち報知演出の実行指示する「右打ち指示コマンド」が演出制御部５１に送信され、このコマンドを受けて、演出制御部５１が、画像や音声による右打ち報知の実行制御を行う。

【0106】

ステップＳ６２では、主制御ＣＰＵ１００は、ＬＥＤ管理処理を行う。このＬＥＤ管理処理は、図柄表示部３３に対して普通図柄表示や第１，第２特別図柄表示のための表示データを出力する処理である。この処理により、普通図柄や特別図柄の変動表示および停止表示が行われる。なお、ステップＳ５７の普通図柄管理処理で作成された普通図柄の表示データや、ステップＳ５９の特別図柄管理処理中の特別図柄表示データ更新処理で作成される特別図柄の表示データは、このＬＥＤ管理処理で出力される。

【0107】

ステップＳ６３では、主制御ＣＰＵ１００は、外部端子管理処理を行う。この外部端子管理処理では、枠用外部端子基板５７を通して、パチンコ遊技機１の動作状態情報をホールコンピュータや島ランプなどの外部装置に対して出力する。動作状態情報としては、大当り遊技が発生した旨（条件装置が作動した旨）、小当り遊技が発生した旨、図柄変動表示が実行された旨（特別図柄変動表示ゲームの開始または終了した旨）、入賞情報（始動口や大入賞口に入賞した旨や賞球数情報）などの情報が含まれる。

【0108】

ステップＳ６４では、主制御ＣＰＵ１００は、ソレノイド管理処理を行う。このソレノイド管理処理では、ステップＳ５８の普通電動役物管理処理で作成されたソレノイド制御データに基づく普通電動役物ソレノイド７７に対する励磁信号の出力処理や、ステップＳ６０の特別電動役物管理処理で作成されたソレノイド制御データに基づく第１，第２大入賞口ソレノイド７８，７９に対する励磁信号の出力処理を行う。これにより、可動翼片４２ｂや開放扉４５ｂ、４６ｂが所定のパターンで動作し、下始動口４２ａや大入賞口４５ａ、４６ｂが開閉される。

【0109】

主制御ＣＰＵ１００は、以上のステップＳ５１〜ステップＳ６４の処理を終えた後、退避していたレジスタの内容を復帰させて、ステップＳ６５で割込み許可状態に設定する。これにより、タイマ割込処理を終了して、割込み前の図６の主制御側メイン処理に戻り、次のタイマ割込みが発生するまでステップＳ２７〜Ｓ２９のループ処理を行う。

【0110】

［５−３：コマンド送信に関する処理］

以上の所定時間毎の主制御タイマ割込処理において行われる払出制御コマンド送信や、演出制御コマンド送信などのコマンド送信に関する処理について説明する。
まず払出制御コマンド送信について説明する。
賞球の払出制御に関する処理は主に、図８のステップＳ５３の入力管理処理と、ステップＳ５６の賞球管理処理として行われる。

【0111】

ステップＳ５３の入力管理処理を図９で詳細に説明する。
図９のステップＳ５３０１で主制御ＣＰＵ１００は、各入力ポートのレベルデータを取得し、それを基にエッジデータを作成してワーク領域に保存する。即ちこの処理は、上始動口センサ７１、下始動口センサ７２、ゲートセンサ（普通図柄始動口センサ）７３、第１大入賞口センサ７５、第２大入賞口センサ７６、一般入賞口センサ７４などの入賞検出スイッチから出力されるスイッチ信号のＯＮ／ＯＦＦ情報（入賞検出情報）を確認する処理となる。エッジデータとは、これらの各センサについて検出信号のＬ、Ｈのレベル差分データであり、つまりエッジデータとは検出有りを示すデータとなる。

【0112】

ステップＳ５３０２で主制御ＣＰＵ１００は入賞無効処理を行う。ここでは、例えば上始動口４１、下始動口４２ａ、第１大入賞口４５ａ、第２大入賞口４６ａ等に関しての不正入賞を検知する処理が行われる。

【0113】

ステップＳ５３０３で主制御ＣＰＵ１００はエッジデータの有無を確認する。上述のステップＳ５３０１でエッジデータが保存されなかった場合は、入賞無しのため、処理を終える。

【0114】

エッジデータが存在する場合はステップＳ５３０４に進み、賞球数毎に対応した入賞カウンタを＋１する。
入賞カウンタとしては、賞球数の種類に応じた複数の入賞カウンタが設けられている。例えば仮に、以下のように賞球数が決められているとする。
・上始動口４１と下始動口４２ａ：３個賞球
・一般入賞口４３：左上入賞口、左下入賞口、右入賞口のいずれも１０個賞球
・第１大入賞口４５ａ：１１個賞球
・第２大入賞口４６ａ：１５個賞球
このような場合、３個、１０個、１１個、１５個の賞球数の種類に対応して４つの入賞カウンタ（ＮＣＴ１，ＮＣＴ２，ＮＣＴ３，ＮＣＴ４）が設けられる。
ステップＳ５３０４では、４つの入賞カウンタのそれぞれに、エッジデータ数に応じてカウント値が加算される。
あくまで説明のための極端な例であるが、上始動口４１、下始動口４２ａ、３つの一般入賞口４３，４３，４３、第１大入賞口４５ａ、第２大入賞口４６ａの全てに遊技球が同時に入球したとする。この場合、３個賞球の入賞口に対応する入賞カウンタＮＣＴ１は＋２され、１０個賞球の入賞口に対応する入賞カウンタＣＴ２は＋３され、１１個賞球の入賞口に対応する入賞カウンタＣＴ３は＋１され、１５個賞球の入賞口に対応する入賞カウンタＣＴ４は＋１される、ということになる。

【0115】

払出制御のための入賞カウンタの処理は以上であるが、入賞口毎の賞球個数は、ホールコンピュータにも通知する。例えば玉詰まりなどで払出しが遅れるような場合でも、ホールコンピュータがリアルタイムに賞球数を把握できるようにするためである。
このためにステップＳ５３０５では、入賞した入賞口に対応する賞球個数を賞球個数カウンタに加算する。ステップＳ５３０６では、加算した値がマックス値を越えた場合は加算結果をマックス値に変更する。そしてステップＳ５３０７では、加算結果をワーク領域にセットする。
この賞球個数カウンタの値は、図８のステップＳ６３でホールコンピュータに送信されるものとなる。

【0116】

以上のように入力管理処理では、賞球に関しては、入賞口への入球が検出されることに応じて賞球カウンタのカウントアップが行われる。

【0117】

図８のステップＳ５６の賞球管理処理は図１０のように行われる。
ステップＳ５６０１で主制御ＣＰＵ１００は、変数Ｎに入賞カウンタの種類の総数をセットする。上記例のように４つの入賞カウンタ（ＮＣＴ１，ＮＣＴ２，ＮＣＴ３，ＮＣＴ４）が設けられる場合、Ｎ＝４とする。
ステップＳ５６０２で主制御ＣＰＵ１００は、ループ制御変数Ｘ＝１に設定する。

【0118】

ステップＳ５６０３で主制御ＣＰＵ１００は、入賞カウンタＮＣＴ（Ｘ）の値を確認する。従ってまず３個賞球の入賞口に対応する入賞カウンタＮＣＴ１の値を確認する。
入賞カウンタＮＣＴ１＝０であれば、３個賞球の払出制御コマンドは発生しないためステップＳ５６０８に進む。
入賞カウンタＮＣＴ１≠０であれば、１つ以上の３個賞球の払出制御コマンドが発生する。この場合主制御ＣＰＵ１００はステップＳ５６０４に進み、賞球数Ｒ（Ｘ）の払出制御コマンドデータを生成する。賞球数Ｒ１＝３個である。つまり３個賞球の払出制御コマンドを生成する。そしてステップＳ５６０５でコマンド送信処理（図１１で後述）を行う。

【0119】

主制御ＣＰＵ１００はステップＳ５６０６で入賞カウンタＮＣＴ（Ｘ）の値をデクリメントし、ステップＳ５６０７で入賞カウンタＮＣＴ（Ｘ）＝０であるか否かを確認する。“０”であれば既に入賞カウンタＮＣＴ（Ｘ）についての払出制御コマンドの処理を終えたことになるためステップＳ５６０８に進む。一方、“０”でなければステップＳ５６０４に戻る。つまり入賞カウンタＮＣＴ（Ｘ）の値の数だけ、払出制御コマンドが生成されることになる。
例えばこの賞球管理処理を開始した時点で、入賞カウンタＮＣＴ１＝２であったとすると、まずステップＳ５６０４で３個賞球の払出制御コマンドを生成される。その後ステップＳ５６０６でのデクリメントで入賞カウンタＮＣＴ１＝１となり、この場合、ステップＳ５６０４に戻って、再度３個賞球の払出制御コマンドを生成され、ステップＳ５６０５でコマンド送信処理が行われる。
その後はステップＳ５６０６でのデクリメントで入賞カウンタＮＣＴ１＝０となることでステップＳ５６０７からＳ５６０８に進む。

【0120】

ステップＳ５６０８では、ループ制御変数Ｘ＝Ｎであるか否かを確認する。Ｘ＝Ｎでなければ、ステップＳ５６０９でループ制御変数ＸをインクリメントしてステップＳ５６０３に戻る。つまり、続いて入賞カウンタＮＴＣ２について、上記同様にステップＳ５６０３〜Ｓ５６０７の処理を行う。この場合、入賞カウンタＮＣＴ２の値が“１”以上であれば、５個賞球の払出制御コマンドが１以上生成され、コマンド送信処理が行われる。
その後、入賞カウンタＮＣＴ３，ＮＣＴ４についても同様に処理が行われる。
以上により、４つの入賞カウンタ（ＮＣＴ１，ＮＣＴ２，ＮＣＴ３，ＮＣＴ４）によって示された各賞球に応じた賞球数を指定する払出制御コマンドが生成されコマンド送信処理されることになる。

【0121】

上述のステップＳ５６０５の時点で、主制御ＣＰＵ１００は図１１Ａ又は図１１Ｂのようなコマンド送信処理を呼び出して実行する。
図１１Ａの場合、主制御ＣＰＵ１００はステップＳ２０１で、シリアル通信回路１１２における送信可能確認を行う。この場合、ＦＩＦＯモードで動作しているシリアル通信回路１１２のステータスレジスタ１５６の必要なフラグを確認する。例えば送信ＦＩＦＯトリガレベルを示すビットを確認して、送信ＦＩＦＯ１６１に空きがあるかを確認する。また、コマンド送信に支障があるエラーが発生しているか否かなどを確認してもよい。
あくまで仮にではあるが、例えば送信ＦＩＦＯトリガレベルを最大の６４バイトに設定しているような場合、送信ＦＩＦＯトリガレベルを示すビットが“０”であると、データレジスタ１５１に払出制御コマンドを転送しても、送信ＦＩＦＯ１６１へ転送できない。このような場合にはステップＳ２０２からＳ２０１に戻って待機する。但し実際上は、送信ＦＩＦＯトリガレベルは１バイトや２バイトなどに設定されればよく、以上のようなことは、まず想定されない。
送信可能（例えば送信ＦＩＦＯトリガレベルを示すビットが“１”）であるときは、ステップＳ２０３に進んで、データレジスタ１５１に払出制御コマンドを書き込む。

【0122】

なお、払出制御コマンドは、払出制御部５３に賞球数を指示するコマンドであり８ビット（１バイト）で構成される。
パチンコ遊技機の賞球の最大は１５個であるため、４ビットが０〜１５の賞球情報となり、残りの４ビットは未使用や或いはエラー情報などに用いられる。
ステップＳ２０３ではこの１バイトの払出制御コマンドをデータレジスタ１５１に書き込むことになる。
シリアル通信回路１１２では、データレジスタ１５１に書き込まれた払出制御コマンドを送信ＦＩＦＯ１６１に転送し、送信ＦＩＦＯ１６１から送信用シフトレジスタ１６０に転送して、払出制御部５３に対するシリアル送信を実行する。

【0123】

ここで、上述のように、送信ＦＩＦＯ１６１が６４バイトの容量を備えていることを考える。すると、払出制御コマンドの送信の際に、送信ＦＩＦＯ１６１に空きが無いということは実際には発生しないものといえる。
例えば賞球を発生させる入賞口が上記例のように上始動口４１、下始動口４２ａ、３つの一般入賞口４３，４３，４３、第１大入賞口４５ａ、第２大入賞口４６ａの７個であるとする。払出制御コマンドを８ビット（１バイト）構造である。すると、最大でも１回の割込処理の際に送信される払出制御コマンドの数は７個、つまり７バイトである。
また、仮に１つの払出制御コマンドを２回送信するものとしても、１４バイトに過ぎない。

【0124】

この場合、実際には１回のタイマ割込処理の過程で、その際に検出された全ての賞球についての払出制御コマンドを送信するものとしても、送信ＦＩＦＯ１６１がフルになってしまうことは生じない。
従って、ステップＳ２０１の送信可能確認の処理として、送信ＦＩＦＯ１６１の空きを確認する処理を行うものとしても、ステップＳ２０２で待機（送信ＦＩＦＯ１６１の空き待ち）することは実際には生じないといえる。そのため、コマンド送信処理は効率よく実行できるものとなる。

【0125】

さらには、ステップＳ２０１の送信可能確認の処理が、送信ＦＩＦＯ１６１の空きを確認するのみの処理とした場合（送信に関して他のエラー確認等は行わない場合）は、そもそもステップＳ２０１，Ｓ２０２の処理は不要とすることもできる。
図１１Ｂの処理は、送信可能確認を行わない例である。主制御ＣＰＵ１００は、例えばステータスレジスタ１５６の送信ＦＩＦＯトリガレベルを示すビットを確認する処理を行わない。コマンド送信処理として主制御ＣＰＵ１００が実行するのは、ステップＳ２５１としてデータレジスタ１５１に払出制御コマンドを書き込むのみとする。
これに応じてシリアル通信回路１１２では、データレジスタ１５１に書き込まれた払出制御コマンドを送信ＦＩＦＯ１６１に転送し、送信ＦＩＦＯ１６１から送信用シフトレジスタ１６０に転送して、払出制御部５３に対するシリアル送信を実行する。
この図１１Ｂの処理によれば、払出制御コマンドの送信処理はさらに効率化される。

【0126】

続いて、上述の図８のように定時処理として行われる主制御タイマ割込処理において行われる制御コマンドに関する処理として、払出制御コマンドに限らず、演出制御コマンドも含めて説明する。
上記図８の主制御タイマ割込処理の過程で主制御部５０は、例えば電源異常チェック処理（Ｓ５１）で電源断コマンドを送信する場合がある。またタイマ割込内乱数管理処理（Ｓ５４）で乱数異常に関する制御コマンドを送信することがある。またエラー管理処理（Ｓ５５）で演出制御部５１（及び演出制御部５１を介して液晶制御基板５２）や、払出制御部５３にエラーに関する制御コマンドを送信する場合がある。また賞球管理処理（Ｓ５６）で払出制御部５３に対して払出制御コマンドを送信する場合がある。また、特別図柄管理処理（Ｓ５９）、特別電動役物管理処理（Ｓ６０）、右打ち報知情報管理処理（Ｓ６１）で演出や表示に関する制御コマンドを演出制御部５１に送信する場合がある。
但し、１回の主制御タイマ割込処理において送信が実行される制御コマンド数は、パチンコ遊技機としての機種によっても異なるが、最大１０〜１５コマンドである。

【0127】

これらの場合として、コマンド送信が発生する条件となった場合、主制御ＣＰＵ１００は図１２に示すステップＳ１０１として、その発生条件に応じたコマンドデータの生成を行う。そしてステップＳ１０２でコマンド送信処理をコールする。

【0128】

例えば主制御ＣＰＵ１００は図１３又は図１４のようなコマンド送信処理を呼び出して実行する。
図１３の例の場合、主制御ＣＰＵ１００はステップＳ３０１で、シリアル通信回路１１２における送信可能確認を行う。上述の図１１のステップＳ２０１と同様、ＦＩＦＯモードで動作しているシリアル通信回路１１２のステータスレジスタ１５６の各フラグを確認する。例えば送信ＦＩＦＯトリガレベルを示すビットを確認して、送信ＦＩＦＯ１６１に空きがあるかを確認する。また、コマンド送信に支障があるエラーが発生しているか否かなどを確認してもよい。
送信ＦＩＦＯトリガレベルを示すビットが“０”であると、データレジスタ１５１に制御コマンドを転送しても、送信ＦＩＦＯ１６１へ転送できない。このような場合にはステップＳ３０２からＳ３０１に戻って待機する。
送信可能（例えば送信ＦＩＦＯトリガレベルを示すビットが“１”）であるときは、ステップＳ３０３に進んで、データレジスタ１５１にコマンドデータの上位バイトを書き込む。
また主制御ＣＰＵ１００はステップＳ３０４で再び送信可能確認を行う。そして待機が必要であればステップＳ３０５→Ｓ３０４として待機する。送信可能が確認されたら、ステップＳ３０６に進んで、データレジスタ１５１にコマンドデータの下位バイトを書き込む。

【0129】

シリアル通信回路１１２では、以上のようにデータレジスタ１５１に書き込まれる制御コマンドを、逐次送信ＦＩＦＯ１６１に転送し、送信ＦＩＦＯ１６１から送信用シフトレジスタ１６０に転送して、例えば演出制御部５１に対するシリアル送信を実行する。

【0130】

なお、先に説明したように演出制御部５１に対する演出制御コマンドは、１バイト長のモード（ＭＯＤＥ）と、同じく１バイト長のイベント（ＥＶＥＮＴ）からなる２バイト構成である。ステップＳ３０３、Ｓ３０６の処理は、このような２バイト構成の場合に、その上位バイトと下位バイトをそれぞれデータレジスタ１５１に書き込むという意味である。
上述のように払出制御部５３に対する払出制御コマンドが１バイト構成であるとした場合、それらのコマンド送信の際は、先述したように当該１バイトのコマンドデータ全体を図１１のステップＳ３０３でデータレジスタ１５１に書き込んでコマンド送信処理を終了すればよい。

【0131】

ここで、上述のように送信ＦＩＦＯ１６１が６４バイトの容量を備えていることを考える。すると、制御コマンドの送信の際に、送信ＦＩＦＯ１６１に空きが無いということは実際には発生しないものといえる。
１回の主制御タイマ割込処理において送信が実行される制御コマンド数は、上述のように最大１０〜１５コマンドである。仮に全てのコマンドを２バイト構成としても、送信するコマンドデータの最大は２×１５の３０バイトであり、６４バイトの送信ＦＩＦＯ１６１の容量の半分程度である。

【0132】

このため実際には、１回のタイマ割込処理の過程で、送信ＦＩＦＯ１６１の容量がフルとなるほどコマンドデータが書き込まれることは生じない。
従って、ステップＳ３０１やＳ３０４の送信可能確認の処理として、送信ＦＩＦＯ１６１の空きを確認する処理を行うものとしても、ステップＳ３０２又はＳ３０５で待機（送信ＦＩＦＯ１６１の空き待ち）が生ずることは実際にはないといえる。そのため、コマンド送信処理は効率よく実行できるものとなる。

【0133】

さらには、ステップＳ３０１、Ｓ３０４の送信可能確認の処理が、送信ＦＩＦＯ１６１の空きを確認するのみの処理とした場合（送信に関して他のエラー確認等は行わない場合）は、そもそもステップＳ３０１，Ｓ３０２、及びＳ３０４，Ｓ３０５の処理は不要とすることもできる。
図１４の処理は、送信可能確認を行わない例である。主制御ＣＰＵ１００は、例えばステータスレジスタ１５６の送信ＦＩＦＯトリガレベルを示すビットを確認する処理を行わない。コマンド送信処理として主制御ＣＰＵ１００が実行するのは、ステップＳ３５１としてデータレジスタ１５１に制御コマンドの上位バイトを書き込み、またステップＳ３５２としてデータレジスタ１５１に制御コマンドの下位バイトを書き込むのみとする。
これらの処理に応じてシリアル通信回路１１２では、データレジスタ１５１に書き込まれた制御コマンドの上位バイト、下位バイトを順次送信ＦＩＦＯ１６１に転送し、送信ＦＩＦＯ１６１から送信用シフトレジスタ１６０に転送して、払出制御部５３に対するシリアル送信を実行する。
この図１４の処理によれば、コマンド送信処理はさらに効率化される。

【0134】

＜６．まとめ及び変形例＞

以上、実施の形態として図１〜図１４を用いて説明してきた構成や各処理により、本実施の形態のパチンコ遊技機１では、主制御部５０の制御処理の効率化やそれによる処理負担の軽減が実現される。

【0135】

本実施の形態のパチンコ遊技機１は、ｎ個（例えば７個）の入賞口を備え、遊戯球が入賞口に入球することに応じて遊技価値を付与する。そして遊技動作を統括的に制御すると共に、遊技動作に関連する制御コマンドを出力する主制御部５０（主制御手段）と、主制御部５０からの、賞球数を指定するｍビット（例えば８ビット）の払出制御コマンドに基づいて遊技価値の付与を行う払出制御部５３（払出制御手段）と、各入賞口のそれぞれに対応して設けられ、遊戯球の入球の検出信号を前記主制御手段に出力する複数のセンサ手段（例えば上始動口センサ７１、下始動口センサ７２、第１大入賞口センサ７５、第２大入賞口センサ７６、一般入賞口センサ７４）とを備える。
主制御部５０には、少なくとも（ｎ×ｍ：例えば７×８）ビット以上の容量（例えば容量６４バイト）を有する送信ＦＩＦＯ１６１（送信データ記憶部）と、この送信ＦＩＦＯ１６１から転送された送信データをシリアル送信出力する送信用シフトレジスタ１６０とを有するシリアル通信回路１１２が備えられている。
そしてシリアル通信回路１１２を含む主制御部５０は、例えばタイマ割込などによる所定時間毎に実行する賞球管理処理毎に、複数のセンサ手段のそれぞれからの検出信号に応じた１又は複数の払出制御コマンドを送信ＦＩＦＯ１６１に書き込み、送信ＦＩＦＯ１６１に書き込んだ払出制御コマンドを順次前記送信用シフトレジスタ１６０に転送して、払出制御部５３に対してシリアル送信する処理を行う。
このようにシリアル通信回路１１２に（ｎ×ｍ）ビット以上の十分な容量を有する送信ＦＩＦＯ１６１が設けられていることで、仮に各入賞口の全てに同時に遊技球が入球したと仮定しても、それぞれの入球に応じた払出制御コマンドをシリアル通信回路にセットし、送信することができる。従って、払出制御コマンド送信で、送信ＦＩＦＯ１６１の空き待ちのような待機処理は実質的に生じないものとなり、より効率的な処理が実現される。

【0136】

また本実施の形態のパチンコ遊技機１は、遊技動作を統括的に制御すると共に、遊技動作に関連する制御コマンドを出力する主制御部５０（主制御手段）と、主制御部５０から出力される制御コマンドに基づいて制御動作を行うサブ制御手段（例えば演出制御部５１等）を備える。また主制御部５０が所定間隔で実行する１回の定時処理（主制御タイマ割込処理）におけるサブ制御手段へ送信する制御コマンド数の最大値をｘ（例えばｘ＝１５）、制御コマンドのビット数をｙ（例えばｙ＝１６ビット：２バイト）としたときに、前記主制御手段には、少なくとも（ｘ×ｙ）ビット以上の容量（例えば容量６４バイト）を有する送信ＦＩＦＯ１６１（送信データ記憶部）と、送信ＦＩＦＯ１６１から転送された送信データをシリアル送信出力する送信用シフトレジスタ１６０とを有するシリアル通信回路１１２が備えられている。
そしてシリアル通信回路１１２を含む主制御部５０は、１回の定時処理（例えば主制御タイマ割込処理）においてサブ制御手段に送信すべき１又は複数の制御コマンドを送信ＦＩＦＯ１６１に書き込み、送信ＦＩＦＯ１６１に書き込んだ制御コマンドを順次送信用シフトレジスタ１６０に転送して、サブ制御手段に対してシリアル送信する処理を行う。
このようにシリアル通信回路１１２に（ｘ×ｙ）ビット以上の十分な容量を有する送信ＦＩＦＯ１６１が設けられていることで、仮に１回の定時処理で最大数の制御コマンド送信が生ずると仮定しても、それぞれの制御コマンドを問題無くシリアル通信回路にセットし、送信することができる。従って、コマンド送信で、送信ＦＩＦＯ１６１の空き待ちのような待機処理は実質的に生じないものとなり、効率的な処理が実現される。

【0137】

また送信データのバッファ（送信データ記憶部）として例えばＦＩＦＯ型のメモリとしてキュー構造を採用することで、送信データの書き込みの通りに順次送信用シフトレジスタ１６０への転送も行われ、送信バッファ上の転送に複雑な制御も不要である。

【0138】

またサブ制御手段として、最も制御コマンドの送信機会が多い演出制御部５１を想定すること、つまり最大数ｘを演出制御コマンドの数を想定することで本実施の形態の有用性は高まる。

【0139】

また、シリアル通信回路１１２では、送信データ記憶部（送信ＦＩＦＯ１６１）に対する送信データ書込状況を示す書込状況フラグが設定される。即ちステータスレジスタ１５６における送信ＦＩＦＯトリガレベルを示すビットである。
この場合に、主制御ＣＰＵ１００は、制御コマンドのデータレジスタ１５１への書込（つまりは送信ＦＩＦＯ１６１への転送）は、図１１Ｂや図１４のように、書込状況フラグの認識処理を行わずに実行することもできる。これによりコマンド書込の際の確認処理が不要で、処理負担が軽減され、より効率的な処理が実現される。

【0140】

なお、本発明は実施の形態で挙げた例に限らず多様な変形例や適用例が考えられる。
送信データのバッファとして機能する送信データ記憶部として送信ＦＩＦＯ１６１を例に挙げたが、必ずしもＦＩＦＯ型のメモリでなくてもよい。ｎ×ｍビット以上の容量を用意することで、少なくとも払出制御コマンドのシリアル通信回路１１２への書込に待機時間が必要になることが生じないことになり、処理は効率的に実行される。
また払出制御コマンドの送信は、４ｍｓ毎の主制御タイマ割込処理で行われる例を挙げたが、これに限られない。例えば入力管理処理（Ｓ５３）で賞球フラグや賞球カウンタをセットし、それをメインループで確認して払出制御コマンドを送信するような処理例も考えられる。例えば賞球管理処理（Ｓ５６）の全部又は一部を、図７のステップＳ２７，Ｓ２９の間に行うような例である。

【0141】

また、上記では、本発明がパチンコ遊技機１のような弾球遊技機に適用される例を示したが、本発明は回胴式遊技機（いわゆるスロット機）にも適用できる。即ち遊戯価値の付与としての遊戯用メダルの払い出しやカウントなどのためのコマンド送信や、演出制御コマンドの送信処理として、本発明のシリアル送信方式を適用できる。

【符号の説明】

【0142】

１ パチンコ遊技機
２ 前枠
３ 遊技盤
５０ 主制御基板（主制御部）
５１ 演出制御基板（演出制御部）
５２ 液晶制御基板
５３ 払出制御基板（払出制御部）
５４ 発射制御基板
５８ 電源基板
１００ ＣＰＵ（主制御ＣＰＵ）
１１２ シリアル通信回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】