特許 6397019 小電流測定精度を高くするためのＦＥＴセグメント制御を使用したバッテリ残量ゲージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6397019

(24)【登録日】2018年9月7日

(45)【発行日】2018年9月26日

(54)【発明の名称】小電流測定精度を高くするためのＦＥＴセグメント制御を使用したバッテリ残量ゲージ

(51)【国際特許分類】

   G01R 19/00 20060101AFI20180913BHJP

   H01M 10/48 20060101ALI20180913BHJP

   G01R 31/36 20060101ALI20180913BHJP

   G01R 35/00 20060101ALI20180913BHJP

【ＦＩ】

   G01R19/00 B

   H01M10/48 P

   G01R31/36 A

   G01R35/00 E

【請求項の数】8

【全頁数】17

(21)【出願番号】特願2016-531681(P2016-531681)

(86)(22)【出願日】2014年11月18日

(65)【公表番号】特表2017-505898(P2017-505898A)

(43)【公表日】2017年2月23日

(86)【国際出願番号】US2014066163

(87)【国際公開番号】WO2015077234

(87)【国際公開日】20150528

【審査請求日】2017年11月1日

(31)【優先権主張番号】14/084,398

(32)【優先日】2013年11月19日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】507364838

【氏名又は名称】クアルコム，インコーポレイテッド

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100163522

【弁理士】

【氏名又は名称】黒田 晋平

(72)【発明者】

【氏名】エリック・イアン・ミクテイト

【審査官】 永井 皓喜

(56)【参考文献】

【文献】 特開平１１−１７４０９１（ＪＰ，Ａ）

【文献】 特開２００１−９５１５８（ＪＰ，Ａ）

【文献】 特開２００８−１５７８３７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００４／０１５５６６２（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ １９／００

Ｇ０１Ｒ ３１／３６

Ｇ０１Ｒ ３５／００

Ｈ０１Ｍ １０／４８

(57)【特許請求の範囲】

【請求項1】

バッテリと電子システムとの間に結合されるバッテリ電界効果トランジスタ(FET)であって、前記FETが、前記バッテリに結合されるように構成された第1の端子と、前記電子システムに結合されるように構成された第2の端子とを有し、電流が、前記バッテリと前記電子システムとの間で前記バッテリから前記FETを通って流れ、前記FETが、複数のFETセグメントを備え、前記複数のFETセグメントは、前記複数のFETセグメントの各々のソースを結合すること、および前記複数のFETセグメントの各々のドレインを結合することにより並列に結合され、前記複数のFETセグメントの各々は、個別の制御端子を有する、電界効果トランジスタ(FET)と、
システム状態入力を受け取る入力を有し、かつ、前記システム状態入力に基づいて複数のスイッチ制御信号を提供する出力を有する論理ブロックと、
前記複数のスイッチ制御信号に結合された第1の端子を有し、かつ、前記複数のFETセグメントの前記個別の制御端子に独立して結合された第2の端子を有する切換え回路であって、
前記複数のFETセグメントの前記個別の制御端子を第1の基準電圧端子または第2の基準電圧端子のうちの1つに選択的に結合し、それにより前記第1の基準電圧または前記第2の基準電圧を独立して各FETの前記制御端子に印加し、各FETセグメントをターンオンまたはターンオフするように構成され、
前記バッテリおよび前記電子システムの間の電流経路における抵抗を制御するように構成される、切換え回路と、
前記FETの前記第1の端子に結合された第1の入力端子を有し、前記FETの前記第2の端子に結合された第2の入力端子を有し、前記FETの前記第1および第2の端子にわたる電圧差に対応するデジタル値を提供するための出力を有するアナログ-デジタル変換器であって、前記FETの前記第1および第2の端子にわたる前記電圧差は、前記バッテリおよび前記電子システムとの間の電流経路で流れる電流の直接的尺度を示すように構成される、アナログ-デジタル変換器と
を備える回路。

【請求項2】

前記切換え回路が複数のスイッチを備え、前記複数のスイッチの各スイッチが、前記複数のスイッチ制御信号のうちの1つに結合された制御端子、および前記FETセグメントのうちの対応する1つの個別の制御端子に結合された前記複数のスイッチの各々の第1の端子を有し、各スイッチが、前記複数のFETセグメントのうちの1つの前記個別の制御端子のうちの1つを前記第1の基準電圧端子または前記第2の基準電圧端子のうちの1つに選択的に結合し、それにより前記FETセグメントを独立してターンオンまたはターンオフする、請求項1に記載の回路。

【請求項3】

第1のシステムモードが第2のシステムモードにおけるバッテリ電流よりも対応するより小さいバッテリ電流を有している場合、前記第1のシステムモードにおいてターンオンされるように構成されるFETセグメントの第1の数は、第2のシステムモードにおいてターンオンされるFETセグメントの第2の数よりも少ない、請求項1に記載の回路。

【請求項4】

前記システム状態入力が、クロック動作の状態、電圧調整器の状態、ソフトウェアアプリケーションの状態、電流引出しの状態およびシステムモードのうちの少なくとも1つを含む、請求項1に記載の回路。

【請求項5】

前記アナログ-デジタル変換器が、前記スイッチ制御信号を受け取り、前記スイッチ制御信号に基づいて前記デジタル値をスケーリングするための第3の端子を有する、請求項1に記載の回路。

【請求項6】

バッテリと電子システムとの間のバッテリ電界効果トランジスタ(FET)を介してバッテリ電流を前記電子システムと前記バッテリとの間で結合するステップであって、前記FETが複数のFETセグメントを備え、前記複数のFETセグメントは、前記複数のFETセグメントの各々のソースを共に結合すること、および前記複数のFETセグメントの各々のドレインを共に結合することにより並列に結合され、前記複数のFETセグメントの各々は、個別の制御端子を有する、ステップと、
システム状態入力を論理ブロック内で受け取り、かつ、前記システム状態入力に基づいて複数のスイッチ制御信号を生成するステップと、
前記スイッチ制御信号を使用して複数のスイッチを選択的にアクティブ化するステップであって、
前記複数のスイッチが、前記複数のFETセグメントの各々の前記個別の制御端子を第1の基準電圧または第2の基準電圧のうちの1つに選択的に結合し、それにより前記第1の基準電圧または前記第2の基準電圧を独立して各FETの前記制御端子に印加し、各FETセグメントをターンオンまたはターンオフし、
前記複数のスイッチが、前記バッテリおよび前記電子システムの間の電流経路における抵抗を制御するように構成される、ステップと、
前記複数のFETセグメントの前記共に結合されたソースおよび前記共に結合されたドレインにわたる電圧差をデジタル値に変換するステップであって、前記電圧差は、前記バッテリおよび前記電子システムとの間の電流経路で流れる電流の直接的尺度を示すように構成される、ステップと
を含む方法。

【請求項7】

第1のシステムモードにおいて第1の数のFETセグメントをターンオンするステップと、
第2のシステムモードにおいて第2の数のFETセグメントをターンオンするステップとをさらに含み、
前記第1のシステムモードが前記第2のシステムモードにおけるバッテリ電流よりも、対応するより小さいバッテリ電流を有している場合、前記第1の数のFETセグメントが前記第2の数のFETセグメントよりも少ない、請求項6に記載の方法。

【請求項8】

前記システム状態入力が、クロック動作の状態、電圧調整器の状態、ソフトウェアアプリケーションの状態、電流引出しの状態およびシステムモードのうちの少なくとも1つを含む、請求項6に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、あらゆる目的のためにそのすべての内容が参照により本明細書に組み込まれている、2013年11月19日に出願した米国非仮出願第14/084398号の優先権を主張するものである。

【0002】

本開示はバッテリ残量ゲージに関し、詳細には、小電流測定精度を高くするための電界効果トランジスタ(FET)または抵抗器セグメント制御を使用したバッテリ残量ゲージに関する。

【背景技術】

【0003】

本明細書において特に示されていない限り、この節で説明されている手法は、この節への包含により従来技術とは認められない。

【0004】

バッテリで動作する電子デバイスは、しばしば、バッテリから流出し、またはバッテリに流入する電流を測定するための回路機構を含む。そのような回路は、時によっては「バッテリ残量ゲージ」と呼ばれている。図1は、典型的なバッテリ残量ゲージ回路100を示したものである。回路100は、バッテリ102への電流およびバッテリ102からの電流、ならびにバッテリ102の電圧を測定し、それによりバッテリ102の充電状態(SOC)を決定することができる。回路100は、バッテリ電圧アナログ-デジタル変換器(ADC)104およびバッテリ電流ADC106を含むことができる。電圧ADC104は、バッテリ電圧Vbattをデジタル値に変換することができ、また、電流ADC106は、感知抵抗器103にわたる電圧として感知されたバッテリ電流をデジタル値に変換することができる。デジタルバッテリ電圧およびバッテリ電流の測定値は、バッテリ102の充電状態を決定するためにバッテリ充電状態計算ブロック108で使用される。

【0005】

バッテリ電流を検出するための従来の手法の1つは、図2に示されているバッテリ残量ゲージ回路200内で、バッテリ102と直列の高電位側感知抵抗器203にわたる電圧を測定する。別の手法では、図3に示されているバッテリ残量ゲージ300は、ゲート制御ブロック326によって制御される電界効果トランジスタ(FET)312のドレイン-ソースオン抵抗(Rds(on))を使用している。さらに別の手法では、図4に示されているバッテリ残量ゲージ400は、バッテリFET312からの一次電流に対してスケーリングされる複製FET414からの複製ミラー電流を使用した複製感知を使用している。感知回路416は、複製ミラー電流および一次電流に基づいて電流ADCのための電圧を生成する。しかしながらバッテリ電流は、広範囲の値にわたって変動することがあるので、これらの技法には問題がある。たとえばシステムが大きい電流を引き出している場合(たとえば正規システム動作モードまたはハイデマンドシステム動作モードの間)、電流ADC入力の範囲に合致させるために特定の抵抗値を使用することができる。しかしながらシステムがスリープモードまたはスタンバイモードに入ることによって電流が小さくなると、より大きい電流モードのために使用することができる直列抵抗値が、電流ADC入力における非常に小さい電圧降下を生成することになる。ADCによる低電圧の読取りには非常に誤差が生じやすく、また、そのような誤差の解決法は、場合によっては高価で、かつ、複雑である。

【発明の概要】

【課題を解決するための手段】

【0006】

本開示は、電界効果トランジスタ(FET)セグメント制御を使用して小電流測定精度を高くするための回路について説明する。一実施形態では、回路は、バッテリに結合されるように構成された第1の端子、および電子システムに結合されるように構成された第2の端子を有する電界効果トランジスタ(FET)を備えている。バッテリからの電流は、FETを通って電子システムへ流れる。FETは、個別の制御端子を有する複数の並列FETセグメントを備えている。論理ブロックは、システム状態入力を受け取る入力を有しており、また、システム状態入力に基づいて複数のスイッチ制御信号を提供する出力を有している。切換え回路は、複数のスイッチ制御信号に結合された第1の端子を有しており、また、複数のFETセグメントの個別の制御端子を第1の基準電圧端子または第2の基準電圧端子のうちの1つに選択的に結合し、それにより各FETセグメントを独立してターンオンまたはターンオフするために、複数のFETセグメントの個別の制御端子に独立して結合された第2の端子を有している。アナログ-デジタル変換器は、FETの第1の端子に結合された第1の入力端子、FETの第2の端子に結合された第2の入力端子、および第1の入力端子および第2の入力端子に印加される信号に応答してデジタル値を提供する出力を有している。

【0007】

一実施形態では、切換え回路は複数のスイッチを備えている。各スイッチは、複数のスイッチ制御信号のうちの1つに結合された制御端子、およびFETセグメントのうちの対応する1つの個別の制御端子に結合された第1の端子を有している。各スイッチは、複数のFETセグメントのうちの1つの個別の制御端子のうちの1つを第1の基準電圧端子または第2の基準電圧端子のうちの1つに選択的に結合し、それにより前記FETセグメントを独立してターンオンまたはターンオフする。

【0008】

一実施形態では、第1のシステムモードにおいてターンオンされるFETセグメントの第1の数は、第1のシステムモードが第2のシステムモードにおけるバッテリ電流よりも対応するより小さいバッテリ電流を有している場合、第2のシステムモードにおいてターンオンされるFETセグメントの第2の数よりも少ない。

【0009】

一実施形態では、システム状態入力は、クロック動作の状態、電圧調整器の状態、ソフトウェアアプリケーションの状態、電流引出しの状態およびシステムモードのうちの少なくとも1つを含む。

【0010】

一実施形態では、アナログ-デジタル変換器は、スイッチ制御信号を受け取り、そのスイッチ制御信号に基づいてデジタル値をスケーリングするための第3の端子を有している。

【0011】

別の実施形態では、回路は、バッテリに結合されるように構成された第1の端子、および電子システムに結合されるように構成された第2の端子を有するバッテリ電界効果トランジスタ(FET)を備えている。バッテリからの電流は、バッテリFETを通って電子システムへ流れる。複製FETは、バッテリに結合されるように構成された第1の端子および第2の端子を有している。バッテリからの電流は、複製FETを通って第1の端子から第2の端子へ流れる。バッテリFETおよび複製FETのうちの1つは、個別の制御端子を有する複数の並列FETセグメントを備えている。論理ブロックは、システム状態入力を受け取る入力、およびシステム状態入力に基づいて複数のスイッチ制御信号を提供する出力を有している。切換え回路は、複数のスイッチ制御信号に結合された第1の端子を有しており、また、複数のFETセグメントの個別の制御端子を第1の基準電圧端子または第2の基準電圧端子のうちの1つに選択的に結合し、それにより各FETセグメントを独立してターンオンまたはターンオフするために、複数のFETセグメントの個別の制御端子に独立して結合された第2の端子を有している。電流感知回路は、バッテリFETの第2の端子に結合された第1の端子、複製FETの第2の端子に結合された第2の端子、および複製FETを通って流れる電流を表す電圧を提供する出力端子を有している。アナログ-デジタル変換器は、電流感知回路の出力端子に結合された入力端子を有しており、その入力端子に印加される信号に応答してデジタル値を提供する。

【0012】

一実施形態では、バッテリFETは複数の並列FETセグメントを備えている。

【0013】

一実施形態では、複製FETは複数の並列FETセグメントを備えている。

【0014】

一実施形態では、切換え回路は複数のスイッチを備えている。各スイッチは、複数のスイッチ制御信号のうちの1つに結合された制御端子、およびFETセグメントの対応する1つの個別の制御端子に結合された第1の端子を有している。各スイッチは、複数のFETセグメントのうちの1つの個別の制御端子のうちの1つを第1の基準電圧端子または第2の基準電圧端子のうちの1つに選択的に結合し、それにより前記FETセグメントを独立してターンオンまたはターンオフする。

【0015】

一実施形態では、第1のシステムモードにおいてターンオンされるFETセグメントの第1の数は、第1のシステムモードが第2のシステムモードにおけるバッテリ電流よりも対応するより小さいバッテリ電流を有している場合、第2のシステムモードにおいてターンオンされるFETセグメントの第2の数よりも少ない。

【0016】

一実施形態では、システム状態入力は、クロック動作の状態、電圧調整器の状態、ソフトウェアアプリケーションの状態、電流引出しの状態およびシステムモードのうちの少なくとも1つを含む。

【0017】

一実施形態では、アナログ-デジタル変換器は、スイッチ制御信号を受け取り、そのスイッチ制御信号に基づいてデジタル値をスケーリングするための第2の端子を有している。

【0018】

別の実施形態では、回路は、バッテリに結合されるように構成された第1の端子、および電子システムに結合されるように構成された第2の端子を有するバッテリ電界効果トランジスタ(FET)を備えている。バッテリからの電流は、バッテリFETを通って電子システムへ流れる。複製FETは、バッテリに結合されるように構成された第1の端子および第2の端子を有している。バッテリからの電流は、複製FETを通って第1の端子から第2の端子へ流れる。電流感知回路は、バッテリFETの第2の端子に結合された第1の端子、複製FETの第2の端子に結合された第2の端子、および複製FETを通って流れる電流を表す電圧を提供する出力端子を有している。電流感知回路は、個別の制御端子を有する複数の抵抗器セグメントを備えている。論理ブロックは、システム状態入力を受け取る入力、およびそのシステム状態入力に基づいて複数のスイッチ制御信号を提供し、それにより各抵抗器セグメントを独立して無効化または有効化するための出力を有している。アナログ-デジタル変換器は、電流感知回路の出力端子に結合された入力端子を有しており、その入力端子に印加される信号に応答してデジタル値を提供する。

【0019】

一実施形態では、電流感知回路は、複数の抵抗器セグメントに並列に結合された第1の抵抗器を備えている。各抵抗器セグメントは、第2の抵抗器およびその第2の抵抗器に並列に結合されたスイッチを備えている。スイッチは抵抗器セグメントの制御端子に結合されている。

【0020】

一実施形態では、電流感知回路は、複数の抵抗器セグメントと直列に結合された第1の抵抗器を備えている。各抵抗器セグメントは、第2の抵抗器およびその第2の抵抗器に並列に結合されたスイッチを備えている。スイッチは抵抗器セグメントの制御端子に結合されている。

【0021】

一実施形態では、システム状態入力は、クロック動作の状態、電圧調整器の状態、ソフトウェアアプリケーションの状態、電流引出しの状態およびシステムモードのうちの少なくとも1つを含む。

【0022】

一実施形態では、アナログ-デジタル変換器は、スイッチ制御信号を受け取り、そのスイッチ制御信号に基づいてデジタル値をスケーリングするための第2の端子を有している。

【0023】

別の実施形態では、方法は、電界効果トランジスタ(FET)を介してバッテリ電流を電子システムとバッテリとの間で結合するステップを含み、FETは、個別の制御端子を有する複数の並列セグメントを備えている。方法は、システム状態入力を論理ブロック内で受け取り、かつ、そのシステム状態入力に基づいて複数のスイッチ制御信号を生成するステップと、そのスイッチ制御信号を使用して複数のスイッチを選択的にアクティブ化するステップであって、複数のスイッチが複数のFETセグメントの個別の制御端子を第1の基準電圧または第2の基準電圧のうちの1つに選択的に結合し、それにより各FETセグメントを独立してターンオンまたはターンオフするステップと、FETセグメントのうちの1つまたは複数にわたる電圧をデジタル値に変換するステップとをさらに含む。

【0024】

一実施形態では、方法は、第1のシステムモードにおいて第1の数のFETセグメントをターンオンするステップと、第2のシステムモードにおいて第2の数のFETセグメントをターンオンするステップとをさらに含む。第1の数のFETセグメントは、第1のシステムモードが第2のシステムモードにおけるバッテリ電流よりも対応するより小さいバッテリ電流を有している場合、第2の数のFETセグメントよりも少ない。

【0025】

一実施形態では、システム状態入力は、クロック動作の状態、電圧調整器の状態、ソフトウェアアプリケーションの状態、電流引出しの状態およびシステムモードのうちの少なくとも1つを含む。

【0026】

以下の詳細な説明および添付の図面は、本開示の性質および利点についてのより良好な理解を提供している。

【0027】

以下の考察、とりわけ図面に関して、示されている詳細事項は、実例による考察を目的とした例を示したものであり、本開示の原理および概念面の説明を提供するために示されたものであることを強調しておく。この点に関し、本開示の基本的な理解のために必要な限度を超える実施態様の詳細を示すための試みはなされていない。図面と相俟って以下の考察をすることにより、当業者には、添付の図面において、本開示による実施形態を実践することができる方法が明らかになるであろう。

【図面の簡単な説明】

【0028】

【図1】低電位側感知を使用した従来のバッテリ残量ゲージのブロック図である。

【図2】高電位側感知を使用した従来のバッテリ残量ゲージのブロック図である。

【図3】FET感知素子を使用した従来のバッテリ残量ゲージのブロック図である。

【図4】複製電流感知を使用したバッテリ残量ゲージのブロック図である。

【図5】一実施形態による、多重セグメントバッテリFET構成を含んだバッテリ残量ゲージのブロック図である。

【図6】一実施形態による、複製FETを備えた多重セグメントバッテリFET構成を含んだバッテリ残量ゲージのブロック図である。

【図7】一実施形態による、複製FETセグメント制御を備えた多重セグメントバッテリFET構成を含んだバッテリ残量ゲージのブロック図である。

【図8】一実施形態による、制御をスケーリングするための可変抵抗を含んだバッテリ残量ゲージのブロック図である。

【図9】一実施形態による電流感知回路のブロック図である。

【図10】一実施形態による、バッテリ電流を測定するためのプロセスフローを示す簡易線図である。

【図11】一実施形態によるFET制御回路のブロック図である。

【発明を実施するための形態】

【0029】

以下の説明では、説明のために、本開示の完全な理解を提供するための多くの例および特定の詳細が示されている。しかしながら、特許請求の範囲に示されている本開示は、単独で、または以下で説明される他の特徴と組み合せて、これらの例における特徴のうちのいくつかまたはすべてを含むことができること、また、本明細書において説明される特徴および概念の変更態様および等価物をさらに含むことができることは当業者には明らかであろう。

【0030】

図5は、一実施形態による、多重セグメントバッテリFET構成を含んだバッテリ残量ゲージ500のブロック図を示したものである。本明細書において説明されるバッテリ残量ゲージは、電力管理集積回路(「PMIC」:power management integrated circuits)内で実施することができる。バッテリ残量ゲージ500は、バッテリ502、電圧アナログ-デジタル変換器(ADC)504、電流ADC506、バッテリ充電状態計算ブロック508、セグメントコントローラ510およびバッテリFET回路512を備えている。バッテリ502は、電圧ADC504にバッテリ電圧Vbattを印加し、電圧ADC504は、そのバッテリ電圧Vbattをデジタル値に変換する。

【0031】

バッテリFET回路512は、システム状態またはモードに応答して、ゲートコントローラ510からの1つまたは複数の制御信号に応答して、ノード518を介してバッテリ電圧Vbattを外部電子システムに結合する。ゲートコントローラ510は、バッテリFET回路512を制御して、ノード518を介したバッテリ502と外部電子システムとの間の電流経路内の抵抗を制御する。制御可能な抵抗は、ゲートコントローラ510からの1つまたは複数の制御信号に基づいて設定することができる。一実施形態では、システムモードは、スリープモード(またはスタンバイモード)およびアクティブモードである。システム状態およびモードの様々な実施形態については、図11に関連して説明する。

【0032】

セグメントコントローラ510は、ゲート制御電圧ブロック526、FET制御ブロック528、および切換え回路を形成している複数のスイッチ542-1〜542-nを備えている。FET制御ブロック528は、システム入力548(たとえばシステム状態またはモード)に応答して、スイッチ542-1〜542-nにそれぞれスイッチ制御信号544-1〜544-nを提供し、それによりゲート制御電圧ブロック526からの第1の基準電圧または接地などの第2の基準電圧をバッテリFET回路512に選択的に、かつ、独立して結合して、バッテリFET回路512の総合オン抵抗Rds(on)を制御する。スイッチ542は、1つまたは複数のトランジスタとして実施することができる。

【0033】

バッテリFET回路512は、それぞれ独立してターンオンすることができる複数のセグメント522-1〜522-nを備えている。いくつかの実施形態では、セグメント522-1〜522-nは、それぞれ1つまたは複数のFETで形成されるセグメントであり、以下、FET522またはバッテリFETセグメント522とも呼ばれる。セグメントコントローラ510は、システムの状態に基づいて異なるFET522をターンオンすることができ、これは、バッテリ502から引き出される電力の量に対応させることができる。ゲート制御電圧ブロック526は、「n」個のスイッチ542を介して選択的に結合され、それにより各バッテリFETセグメント522を選択的にターンオンまたはターンオフする。したがって異なるシステム入力548(たとえばシステム状態)により異なるバッテリFETセグメント522をオンおよびオフさせることができる。一例では、小バッテリ電流スリープモードでは、少数のバッテリFETセグメント522をターンオンすることができる。これにより、FET522のより大きい値のオン抵抗Rds(on)、および電流ADC506へのより高い電圧が生成される。別法としては、大バッテリ電流動作モードでは、より多数のバッテリFETセグメント522をターンオンすることができる。これにより、FET522のより小さい値のオン抵抗Rds(on)および最少電力損失が生成される。スイッチ制御信号544は電流ADC506に結合することも可能であり、それによりデジタル電流値の適切なスケーリングを実施することができる。

【0034】

電流ADC506は、FETセグメント522にわたる電圧をデジタル値に変換する。バッテリ充電状態計算ブロック508は、電圧ADC504からのデジタルバッテリ電圧および電流ADC506からのバッテリ電流測定値からバッテリ502の充電状態520を決定する。

【0035】

図6は、一実施形態によるバッテリ残量ゲージ600のブロック図を示したものである。バッテリ残量ゲージ600は、一実施形態によれば、多重セグメントバッテリFET回路512、複製FET回路614、電流感知回路616および電流ADC506を備えている。バッテリ残量ゲージ600は、バッテリ残量ゲージ500と同様の方法で配置される電圧ADC504およびバッテリ充電状態計算ブロック508をさらに備えており、これらは、簡潔にするために、また、分かりやすくするために図6には示されていない。

【0036】

図5に関連して説明したように、セグメントコントローラ510およびバッテリFET回路512は、バッテリFETセグメント522を選択的に、かつ、独立してターンオンし、それによりバッテリFET回路512を通ってノード518を介して外部電子システムへ流れる電流を制御し、また、バッテリFET回路512を通って電流感知回路616へ流れる電流を制御する。

【0037】

複製FET回路614は、バッテリ502を電流感知回路616に結合して、バッテリFET回路512からの一次電流をミラーし、かつ、その一次電流に対してスケーリングされる電流を提供する。複製FET回路614はFET624を備えている。一実施形態では、複製FET回路614のオン抵抗Rds(on)は、1つのFETセグメント522のオン抵抗Rds(on)の10,000倍である。

【0038】

電流感知回路616は、複製FET回路614およびバッテリFET回路512を通って流れる電流を検出し、かつ、バッテリ電流信号を電流ADC506に提供する。いくつかの実施形態では、電流感知回路616は、演算増幅器632、FET634および抵抗器636を備えている。

【0039】

図7は、一実施形態によるバッテリ残量ゲージ700のブロック図を示したものである。バッテリ残量ゲージ700は、バッテリFET回路712、セグメントコントローラ510、複製FET回路714、電流感知回路516および電流ADC506を備えている。バッテリ残量ゲージ700は、バッテリ残量ゲージ500と同様の方法で配置される電圧ADC504およびバッテリ充電状態計算ブロック508をさらに備えており、これらは、簡潔にするために、また、分かりやすくするために図7には示されていない。バッテリFET回路712はFET722を備えている。

【0040】

FET制御ブロック528は、システム入力548(たとえばシステム状態またはモード)に応答して、スイッチ542-1〜542-nにそれぞれスイッチ制御信号544-1〜544-nを提供し、それによりゲート制御電圧ブロック526からの第1の基準電圧または接地などの第2の基準電圧を複製FET回路714に選択的に、かつ、独立して結合して、複製FET回路714の総合オン抵抗Rds(on)を制御する。

【0041】

複製FET回路714は、それぞれ独立してターンオンすることができる複数のセグメント722-1から722-nを備えている。いくつかの実施形態では、セグメント722-1〜722-nは、それぞれ1つまたは複数のFETで形成されるセグメントであり、以下、FET722または複製FETセグメント722とも呼ばれる。セグメントコントローラ510は、外部電子システムの状態に基づいて異なるFET722をターンオンすることができ、これは、バッテリ502から引き出される電力の量に対応させることができる。ゲート制御電圧ブロック526は、「n」個のスイッチ542を介して選択的に結合され、それにより各複製FETセグメント722を選択的にターンオンまたはターンオフする。したがって異なるシステム入力548(たとえばシステム状態)により異なるFETセグメント722をオンおよびオフさせることができる。一例では、小バッテリ電流スリープモードでは、多くの複製FETセグメント722をターンオンすることができ、それにより複製電流利得を大きくすることができる。これにより、FET722のより小さい値のオン抵抗Rds(on)、感知回路616に供給されるより大きい電流、および電流ADC506へのより高い電圧が生成される。別法としては、大バッテリ電流動作モードでは、少数の複製FETセグメント722をターンオンすることができ、それにより複製電流利得を小さくすることができる。これにより、FET722のより大きい値のドレイン-ソース抵抗Rds(on)および最少電力損失が生成される。スイッチ制御信号544は電流ADC506に結合することも可能であり、それによりデジタル電流値の適切なスケーリングを実施することができる。電流感知回路616は、複製FET回路614およびバッテリFET回路512を通って流れる電流を検出し、かつ、バッテリ電流信号を電流ADC506に提供する。

【0042】

いくつかの実施形態では、バッテリ残量ゲージ700は、バッテリFET回路712の代わりにバッテリFET回路512、およびバッテリFET回路512を制御するための別のセグメントコントローラ510を含むことができる。そのようなバッテリ残量ゲージ700は、オン抵抗Rds(on)を制御するために、バッテリFET回路512と複製FET回路714の両方のためのFETセグメントを含む。

【0043】

図8は、一実施形態による、制御をスケーリングするための可変抵抗を使用したバッテリ残量ゲージ800のブロック図を示したものである。バッテリ残量ゲージ800は、バッテリFET回路712、複製FET回路614、電流ADC506、セグメントコントローラ810および電流感知回路816を備えている。バッテリ残量ゲージ800は、バッテリ残量ゲージ500と同様の方法で配置される電圧ADC504およびバッテリ充電状態計算ブロック508をさらに備えており、これらは、簡潔にするために、また、分かりやすくするために図8には示されていない。複製電流を使用する第3の技法では、電流ADC506に電圧を提供する電圧発生抵抗が修正される。より詳細には、バッテリFET回路512および複製FET回路614が固定され、また、電流感知回路816の抵抗が修正される。

【0044】

セグメントコントローラ810は、ゲート制御電圧ブロック526、およびシステム入力548に応答して制御信号844を生成するスイッチ制御ブロック828を備えている。

【0045】

電流感知回路816は、演算増幅器832、FET834および抵抗器回路835を備えている。抵抗器回路835は、抵抗器836、複数の抵抗器838-1〜838-n、および複数のスイッチ840-1〜840-nを備えている。抵抗器838およびスイッチ840は、FET834と接地との間に直列に結合されており、互いに並列に結合され、かつ、抵抗器836に並列に結合される選択可能な抵抗器セグメントを形成している。スイッチ840は、セグメントコントローラ810からのスイッチ制御信号844に応答して、抵抗器セグメントを含むかまたは抵抗器セグメントを除去するよう、それぞれ有効化され(たとえば開かれ)、または無効化される(たとえば閉じられる)。スイッチ840は、1つまたは複数のトランジスタとして実施することができる。

【0046】

外部システム電流が大きい(たとえばバッテリFET回路512を通る電流が大きい)場合、スイッチ制御ブロック828は、スイッチ840を閉じて並列抵抗器セグメントを含むことによって抵抗器回路835の抵抗を小さくする。外部システム電流が小さい(たとえばバッテリFET回路512を通る電流が小さい)場合、スイッチ制御ブロック828は、スイッチ840を開いて並列抵抗器セグメントを除去することによって抵抗器回路835の抵抗を大きくする。

【0047】

いくつかの実施形態では、バッテリ残量ゲージ800は、バッテリFET回路712の代わりにバッテリFET回路512、およびバッテリFET回路512を制御するためのセグメントコントローラ510を含むことができ、またはバッテリ残量ゲージ800は、複製FET回路614の代わりに複製FET回路714、および複製FET回路714を制御するためのセグメントコントローラ510を含むことができ、またはバッテリ残量ゲージ800は、関連するセグメントコントローラ510を備えたバッテリFET回路512と複製FET回路714の両方を含むことも可能である。そのようなバッテリ残量ゲージ800は、抵抗器セグメントの制御に加えてオン抵抗Rds(on)を制御するために、バッテリFET回路512および複製FET回路714のいずれか、またはその両方のFETセグメントを含む。

【0048】

図9は、一実施形態による電流感知回路916のブロック図を示したものである。電流感知回路916は、バッテリ残量ゲージ800の電流感知回路816の代替として使用することができる。電流感知回路916は、バッテリ残量ゲージ800の電流感知回路816と同様の方法で配置された演算増幅器832、FET834および抵抗器回路935を備えている。

【0049】

抵抗器回路935は、抵抗器936、複数の抵抗器938-1〜938-n、および複数のスイッチ940-1〜940-nを備えている。抵抗器938およびスイッチ940は並列に結合され、抵抗器936と接地との間に直列に結合される選択可能な抵抗器セグメントを形成している。スイッチ940は、セグメントコントローラ810からのスイッチ制御信号844に応答して、抵抗器セグメントを含むかまたは抵抗器セグメントを除去する(抵抗器938を短絡することによって)よう、それぞれ有効化され(たとえば開かれ)、または無効化される(たとえば閉じられる)。スイッチ940は、1つまたは複数のトランジスタとして実施することができる。

【0050】

外部システム電流が大きい(たとえばバッテリFET回路512を通る電流が大きい)場合、スイッチ制御ブロック828は、スイッチ940を閉じて直列抵抗器セグメントを除去することによって抵抗器回路935の抵抗を小さくする。外部システム電流が小さい(たとえばバッテリFET回路512を通る電流が小さい)場合、スイッチ制御ブロック828は、スイッチ940を開いて直列抵抗器セグメントを含むことによって抵抗器回路935の抵抗を大きくする。

【0051】

図10は、一実施形態による、バッテリ電流を測定するためのプロセスフロー1000を示す簡易線図を示したものである。プロセスフロー1000は、バッテリ残量ゲージ500に対して説明されているが、プロセスフロー1000は、複製FETセグメントまたは抵抗器セグメントに対する適切な修正を加えてバッテリ残量ゲージ600、700および800にも適用することができることは理解されよう。1002でバッテリFET回路512は、ノード518を介して外部電子システムとバッテリ502との間でバッテリ電流を結合する。1004でFET制御ブロック528はシステム入力548を受け取る。1006でFET制御ブロック528は、システム入力548に基づいてスイッチ制御信号544を生成し、また、1008でスイッチ制御信号544を使用してスイッチ542を選択的にアクティブ化する。スイッチ542は、スイッチ制御信号544に応答して、複数のバッテリFETセグメント522の個別の制御端子をゲート制御電圧ブロック526の第1の基準電圧または第2の基準電圧(たとえば接地)のうちの1つに結合し、それにより各バッテリFETセグメント522を独立してターンオンまたはターンオフする。1010で電流感知回路516は、ターンオンしたバッテリFETセグメント522を通る電流に基づいて電圧を生成する。電流ADC506は、バッテリFETセグメント522のうちの1つまたは複数にわたる電圧をデジタル値に変換する。

【0052】

図11は、一実施形態によるFET制御回路1100のブロック図を示したものである。FET制御回路1100は、システム入力信号1120に応答してセグメント制御信号1122を提供する。様々な実施形態では、FET制御回路1100は、FET制御ブロック528またはスイッチ制御ブロック828であってもよく、システム入力信号1120はシステム入力548であってもよく、また、制御信号1122は、スイッチ制御信号544またはスイッチ制御信号844であってもよい。FET制御回路1100は、ハードウェア状態マシンまたはプロセッサ内で実行されるソフトウェア、またはそれらの両方の組合せであってもよい。

【0053】

FET制御回路1100は、システムモードブロック1102、電圧調整器ブロック1104、クロック動作ブロック1106、ソフトウェアアプリケーションブロック1108、電流引出しブロック1110、電流引出しおよびソフトウェアアプリケーション変更ブロック1112および切換え信号生成ブロック1114を備えている。

【0054】

システムモードブロック1102は、システムがアクティブモードにあるか、またはスリープ/スタンバイモードにあるかどうかを表すシステム信号を受け取る。アクティブモードでは、電流は大きくてもよく、また、切換え信号生成ブロック1114は、ほとんどまたはすべてのセグメントをオンに設定することができる。スリープ/スタンバイモードでは、電流は小さく、また、切換え信号生成ブロック1114は、最少数またはごく少数のセグメントをオンに設定することができる。

【0055】

外部電子システムには各電圧調整器の状態が分かる。電圧調整器ブロック1104は、外部電子システム内の各電圧調整器の状態を使用して、システム電流および関連するセグメントまたは抵抗構成を決定する。外部電子システムは電圧調整器の状態情報を提供し、状態情報は、オン/オフ状態および正規電力状態または低電力状態を含む。電圧調整器ブロック1104は、各電流容量および各電圧調整器の状態に基づいて適切な数のセグメントを選択する。

【0056】

クロック動作ブロック1106は、システムクロック分配および設定を使用してシステム内における電流引出しを決定し、かつ、セグメントまたは抵抗の数を決定する。クロック分配制御信号(たとえばPMICの内部)は、クロック動作ブロック1106に提供することができ、それによりFETセグメントまたは抵抗器セグメントを制御することができる。いくつかの実施形態では、クロック動作ブロック1106は、プロセッサクロック位相固定ループ(PLL)設定を受け取り、セグメントの数を微調整する。一実施形態では、クロックPLL設定は、システム電力管理インターフェース(SPMI)コマンドを介してPMICによって受け取られる。

【0057】

ソフトウェアアプリケーションブロック1108は、動作中の外部電子システムのソフトウェアの特徴または機能の数およびタイプに基づいて、アクティブ化されるFETセグメントまたは抵抗器セグメントの数を制御する。ソフトウェアアプリケーションブロック1108は、使用中、ソフトウェア特徴を追跡し、各特徴を電流のレベルにマップし、電流を合計し、かつ、アクティブ化されるセグメントの適切な数を決定する。いくつかの実施形態では、外部電子システム内のアプリケーションプロセッサ上で走るソフトウェアアプリケーションブロック1108は、システム電力管理インターフェース(SPMI)を介してFETセグメントまたは抵抗器セグメントを制御する。

【0058】

電流引出しブロック1110は、システム電流測度を使用して、使用するセグメントまたは抵抗の数を決定する。様々な実施形態では、電流引出しブロック1110は、セグメントの数に対する電流帯域の割当てを使用して、使用するセグメントの数をある数から次の数へ切り換える時期を決定する。いくつかの実施形態では、電流帯域は、移行を明確に、かつ、適切なレートでカバーするために、何らかのオーバラップおよび何らかのヒステリシスを使用して構成される。いくつかの実施形態では、外部電子システム内のアプリケーションプロセッサ上で走る電流引出しブロック1110は、システム電力管理インターフェース(SPMI)を介してFETセグメントまたは抵抗器セグメントを制御する。

【0059】

電流引出しおよびソフトウェアアプリケーション変更ブロック1112は、システム電流のレベルを使用して、また、ソフトウェア特徴がターンオンされ、またはターンオフされる時期についてのソフトウェア知識を使用して、使用するFETセグメントまたは抵抗器セグメントの数を決定する。電流引出しおよびソフトウェアアプリケーション変更ブロック1112は、様々なソフトウェア特徴に対する期待電流の表を維持する。電流引出しおよびソフトウェアアプリケーション変更ブロック1112は、測定されたシステム電流に基づいて、また、ターンオンまたはターンオフされる新しい特徴に対する期待電流変化に基づいて予想電流を計算し、かつ、その予想電流に基づいてセグメントの数を設定する。外部電子システム内のアプリケーションプロセッサ上で走るソフトウェアは、周期的に電流を読み取り、ユーザインターフェース内の変化に気がつくか、または気づかされてソフトウェアアプリケーションを開始または停止する。電流引出しおよびソフトウェアアプリケーション変更ブロック1112は、電流および差し迫った特徴変化を使用して、使用するセグメントの数を決定する。いくつかの実施形態では、外部電子システム内のアプリケーションプロセッサ上で走る電流引出しおよびソフトウェアアプリケーション変更ブロック1112は、システム電力管理インターフェース(SPMI)を介してFETセグメントまたは抵抗器セグメントを制御する。

【0060】

切換え信号生成ブロック1114は、システムモードブロック1102、電圧調整器ブロック1104、クロック動作ブロック1106、ソフトウェアアプリケーションブロック1108、電流引出しブロック1110、および電流引出しおよびソフトウェアアプリケーション変更ブロック1112のうちの1つまたは複数によって決定されるシステム電流の状態およびシステム状態に基づいてセグメント制御信号1122を生成する。

【0061】

いくつかの実施形態では、FET制御回路1100は、動作モードに基づいてFETセグメントのオン抵抗Rds(on)を設定する。たとえば2つの動作モードでは、システムがアクティブモードにある場合、FET制御回路1100は、すべてのセグメントをターンオンして、たとえば10mΩの抵抗値を維持する。システムがスリープ/スタンバイにある場合、たとえばセグメントの90%をターンオフしてオン抵抗Rds(on)をたとえば100mΩに大きくする。これにより、スリープ電流信号対雑音比(SNR)が10倍になる。典型的なシステムでは、アクティブ動作モードまたはスタンバイ動作モードのいずれかにあるシステムは、単一の信号状態によって決定される。

【0062】

いくつかの実施形態では、FET制御回路1100は、先行する測定で読み取られた電流に基づいて、全動作範囲にわたってFETセグメントのオン抵抗Rds(on)を動的にスケーリングする。FET制御回路1100は、様々な電流範囲のためのビンを含むことができ、それにより切換え点を提供することができる。アクティブFETセグメントによって得られるオン抵抗Rds(on)を使用して電流ADC506の出力をスケーリングすることができ、それにより適切な電流値を生成することができる。

【0063】

以上の説明は、本開示の様々な実施形態を、特定の実施形態の態様を実施することができる方法の例に沿って示したものである。以上の例は、唯一の実施形態であると見なすべきではなく、これらは、以下の特許請求の範囲によって定義されている特定の実施形態の柔軟性および利点を実例で示すために提供されたものである。以上の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって定義されている本開示の範囲を逸脱することなく、他の構造、実施形態、実施態様および等価物を使用することができる。

【符号の説明】

【0064】

100、200、300、400、500、600、700、800 バッテリ残量ゲージ回路(バッテリ残量ゲージ)
102、502 バッテリ
103 感知抵抗器
104、504 バッテリ電圧アナログ-デジタル変換器(ADC)
106、506 バッテリ電流ADC
108、508 バッテリ充電状態計算ブロック
203 高電位側感知抵抗器
312 電界効果トランジスタ(FET)(バッテリFET)
326 ゲート制御ブロック
414、614、714 複製FET(複製FET回路)
416、516、616、816、916 感知回路(電流感知回路)
510、810 セグメントコントローラ(ゲートコントローラ)
512、712 バッテリFET回路(多重セグメントバッテリFET回路)
518 ノード
520 充電状態
522 FET(バッテリFETセグメント)
522-1〜522-n セグメント
526 ゲート制御電圧ブロック(ゲート制御ブロック)
528 FET制御ブロック
542、542-1〜542-n、840、840-1〜840-n、940、940-1〜940-n スイッチ
544、544-1〜544-n、844 スイッチ制御信号
548 システム入力
624、634、834 FET
632、832 演算増幅器
636、836、838-1〜838-n、936、938、938-1〜938-n 抵抗器
722 FET(複製FETセグメント)
722-1〜722-n セグメント
828 スイッチ制御ブロック
835、935 抵抗器回路
844 制御信号
1100 FET制御回路
1102 システムモードブロック
1104 電圧調整器ブロック
1106 クロック動作ブロック
1108 ソフトウェアアプリケーションブロック
1110 電流引出しブロック
1112 電流引出しおよびソフトウェアアプリケーション変更ブロック
1114 切換え信号生成ブロック
1120 システム入力信号
1122 セグメント制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】