特許 6402143 可変容量コンデンサおよび電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6402143

(24)【登録日】2018年9月14日

(45)【発行日】2018年10月10日

(54)【発明の名称】可変容量コンデンサおよび電子装置

(51)【国際特許分類】

   H01G 7/06 20060101AFI20181001BHJP

【ＦＩ】

   H01G7/06

【請求項の数】11

【全頁数】18

(21)【出願番号】特願2016-130925(P2016-130925)

(22)【出願日】2016年6月30日

(65)【公開番号】特開2018-6556(P2018-6556A)

(43)【公開日】2018年1月11日

【審査請求日】2017年3月22日

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】夏目 真志

(72)【発明者】

【氏名】池永 倫和

【審査官】 田中 崇大

(56)【参考文献】

【文献】 特開２０１４−１０３１８１（ＪＰ，Ａ）

【文献】 国際公開第２０１５／０１９５２７（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ５／００−７／０６

Ｈ０１Ｑ５／００−１１／２０

Ｈ０３Ｈ１／００−３／００

５／００−７／１３

Ｈ０４Ｂ１／００

１／１８−１／２４

１／３０

１／５９

１／７２

５／００−５／０６

１１／００−１３／０２

(57)【特許請求の範囲】

【請求項1】

交流信号が入出力する第１信号端子および第２信号端子の間に直列に接続され、可変端子に印加される可変電圧により容量値が変化する複数のキャパシタと、
前記複数のキャパシタのうち隣接するキャパシタの間のノードのうち複数の第１ノードと前記可変端子との間にそれぞれ接続された複数の第１抵抗と、
前記隣接するキャパシタの間のノードのうち１または複数の第２ノードと固定電圧が印加される固定端子との間にそれぞれ接続された１または複数の第２抵抗と、
前記複数のキャパシタのうち最も前記第１信号端子側および前記第２信号端子側のキャパシタと対応する前記第１信号端子および前記第２信号端子との間の第３ノードと前記固定端子との間に接続された第３抵抗と、
を具備し、
前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は０．９以下かつ０．６以上であり、
前記第３抵抗の抵抗値を基準として前記複数の第１抵抗の全ての抵抗値は１以下である可変容量コンデンサ。

【請求項2】

交流信号が入出力する第１信号端子および第２信号端子の間に直列に接続され、可変端子に印加される可変電圧により容量値が変化する複数のキャパシタと、
前記複数のキャパシタのうち隣接するキャパシタの間のノードのうち複数の第１ノードと前記可変端子との間にそれぞれ接続された複数の第１抵抗と、
前記隣接するキャパシタの間のノードのうち１または複数の第２ノードと固定電圧が印加される固定端子との間にそれぞれ接続された１または複数の第２抵抗と、
前記複数のキャパシタのうち最も前記第１信号端子側および前記第２信号端子側のキャパシタと対応する前記第１信号端子および前記第２信号端子との間の第３ノードと前記固定端子との間に接続された第３抵抗と、
を具備し、
前記第３抵抗の抵抗値を基準として、前記複数の第１抵抗の全ての抵抗値は１以下であり、前記複数の第１抵抗の少なくとも１つの抵抗値は０．９以下かつ０．６以上であり、
前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は１以下である可変容量コンデンサ。

【請求項3】

交流信号が入出力する第１信号端子および第２信号端子の間に直列に接続され、可変端子に印加される可変電圧により容量値が変化する複数のキャパシタと、
前記複数のキャパシタのうち隣接するキャパシタの間のノードのうち複数の第１ノードと前記可変端子との間にそれぞれ接続された複数の第１抵抗と、
前記隣接するキャパシタの間のノードのうち１または複数の第２ノードと固定電圧が印加される固定端子との間にそれぞれ接続された１または複数の第２抵抗と、
前記複数のキャパシタのうち最も前記第１信号端子側および前記第２信号端子側のキャパシタと対応する前記第１信号端子および前記第２信号端子との間の第３ノードと前記固定端子との間に接続された第３抵抗と、
を具備し、
前記第３抵抗の抵抗値を基準として、前記複数の第１抵抗の全ての抵抗値は１以下であり、前記複数の第１抵抗の少なくとも１つの抵抗値は０．４以下かつ０．１以上であり、
前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は１以下である可変容量コンデンサ。

【請求項4】

前記複数の第１抵抗の少なくとも１つの抵抗値は前記１または複数の第２抵抗の全ての抵抗値より小さい請求項１記載の可変容量コンデンサ。

【請求項5】

前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は０．９以下かつ０．６以上である請求項２または３記載の可変容量コンデンサ。

【請求項6】

前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は０．４以上かつ０．６以下である請求項２または３記載の可変容量コンデンサ。

【請求項7】

前記第３抵抗の抵抗値を基準として前記複数の第１抵抗の全ての抵抗値は０．９以下かつ０．６以上である請求項２記載の可変容量コンデンサ。

【請求項8】

前記第３抵抗の抵抗値を基準として前記複数の第１抵抗の全ての抵抗値は０．４以下かつ０．１以上である請求項３記載の可変容量コンデンサ。

【請求項9】

前記複数の第１抵抗の抵抗値は、前記複数のキャパシタのインピーダンス値の１００００倍以上である請求項１から８のいずれか一項記載の可変容量コンデンサ。

【請求項10】

前記第３抵抗の抵抗値は、前記複数のキャパシタのリーク抵抗成分の１／５０以下である請求項１から９のいずれか一項記載の可変容量コンデンサ。

【請求項11】

請求項１から１０のいずれか一項記載の可変容量コンデンサを含む電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、可変容量コンデンサおよび電子装置に関する。

【背景技術】

【0002】

例えば近距離無線通信（ＮＦＣ：Near Field Communication）モジュールや無線給電モジュールでは、アンテナに用いられるコイルの電気特性のばらつきや使用環境などにより予め定められた共振周波数が変化することが生じている。近年の携帯端末などの小型化に伴いアンテナも小さくなっているため、共振周波数の変化が回路設計では許容できなくなってきている。そこで、共振周波数を調整するために、直流バイアス電圧によって容量が変化する可変容量コンデンサを用いることが知られている（例えば特許文献１）。

【0003】

直流バイアス電圧により誘電率が変化する誘電体層を有する複数のキャパシタを入出力端子間に直列に接続し、複数のキャパシタに可変電圧を印加する可変容量コンデンサが知られている（例えば特許文献１から５）。１つのキャパシタに接続されているバイアス抵抗の抵抗値に対し、２つのキャパシタに接続されるバイアス抵抗の抵抗値を約１／２とすることが知られている（例えば特許文献５）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１０−５５５７０号公報

【特許文献2】特開２０１１−１１９４８２号公報

【特許文献3】特開２００８−６６６８２号公報

【特許文献4】特開２００５−６４４３７号公報

【特許文献5】特開２０１４−１０３１８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

可変電圧を変化させたときの容量変化の応答を速くすることが求められている。しかしながら、応答を速くすると、Ｑ値等の特性が劣化してしまう。

【0006】

本発明は、上記課題に鑑みなされたものであり、可変電圧に対する応答を早くしかつ特性劣化を抑制することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、交流信号が入出力する第１信号端子および第２信号端子の間に直列に接続され、可変端子に印加される可変電圧により容量値が変化する複数のキャパシタと、前記複数のキャパシタのうち隣接するキャパシタの間のノードのうち複数の第１ノードと前記可変端子との間にそれぞれ接続された複数の第１抵抗と、前記隣接するキャパシタの間のノードのうち１または複数の第２ノードと固定電圧が印加される固定端子との間にそれぞれ接続された１または複数の第２抵抗と、前記複数のキャパシタのうち最も前記第１信号端子側および前記第２信号端子側のキャパシタと対応する前記第１信号端子および前記第２信号端子との間の第３ノードと前記固定端子との間に接続された第３抵抗と、を具備し、前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は０．９以下かつ０．６以上であり、前記第３抵抗の抵抗値を基準として前記複数の第１抵抗の全ての抵抗値は１以下である可変容量コンデンサである。

【0008】

本発明は、交流信号が入出力する第１信号端子および第２信号端子の間に直列に接続され、可変端子に印加される可変電圧により容量値が変化する複数のキャパシタと、前記複数のキャパシタのうち隣接するキャパシタの間のノードのうち複数の第１ノードと前記可変端子との間にそれぞれ接続された複数の第１抵抗と、前記隣接するキャパシタの間のノードのうち１または複数の第２ノードと固定電圧が印加される固定端子との間にそれぞれ接続された１または複数の第２抵抗と、前記複数のキャパシタのうち最も前記第１信号端子側および前記第２信号端子側のキャパシタと対応する前記第１信号端子および前記第２信号端子との間の第３ノードと前記固定端子との間に接続された第３抵抗と、を具備し、前記第３抵抗の抵抗値を基準として、前記複数の第１抵抗の全ての抵抗値は１以下であり、前記複数の第１抵抗の少なくとも１つの抵抗値は０．９以下かつ０．６以上であり、前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は１以下である可変容量コンデンサである。

【0009】

本発明は、交流信号が入出力する第１信号端子および第２信号端子の間に直列に接続され、可変端子に印加される可変電圧により容量値が変化する複数のキャパシタと、前記複数のキャパシタのうち隣接するキャパシタの間のノードのうち複数の第１ノードと前記可変端子との間にそれぞれ接続された複数の第１抵抗と、前記隣接するキャパシタの間のノードのうち１または複数の第２ノードと固定電圧が印加される固定端子との間にそれぞれ接続された１または複数の第２抵抗と、前記複数のキャパシタのうち最も前記第１信号端子側および前記第２信号端子側のキャパシタと対応する前記第１信号端子および前記第２信号端子との間の第３ノードと前記固定端子との間に接続された第３抵抗と、を具備し、前記第３抵抗の抵抗値を基準として、前記複数の第１抵抗の全ての抵抗値は１以下であり、前記複数の第１抵抗の少なくとも１つの抵抗値は０．４以下かつ０．１以上であり、前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は１以下である可変容量コンデンサである。

【0010】

上記構成において、前記複数の第１抵抗の少なくとも１つの抵抗値は前記１または複数の第２抵抗の全ての抵抗値より小さい構成とすることができる。

【0011】

上記構成において、前記第３抵抗の抵抗値を基準として前記１または複数の第２抵抗の全ての抵抗値は０．４以上かつ０．６以下である構成とすることができる。

【0013】

上記構成において、前記第３抵抗の抵抗値を基準として前記複数の第１抵抗の全ての抵抗値は０．９以下かつ０．６以上である構成とすることができる。

【0014】

上記構成において、前記複数の第１抵抗の抵抗値は、前記複数のキャパシタのインピーダンス値の１００００倍以上である構成とすることができる。

【0015】

上記構成において、前記第３抵抗の抵抗値は、前記複数のキャパシタのリーク抵抗成分の１／５０以下である構成とすることができる。

【0016】

本発明は、上記可変容量コンデンサを含む電子装置である。

【発明の効果】

【0017】

本発明によれば、可変電圧に対する応答を早くしかつ特性劣化を抑制することができる。

【図面の簡単な説明】

【0018】

【図1】図１は、実施例１においてシミュレーション１を行なった可変容量コンデンサの回路図である。

【図2】図２は、実施例１においてＤＣカットコンデンサを有する可変容量コンデンサの回路図である。

【図3】図３は、実施例１と比較する可変容量コンデンサの回路図である。

【図4】図４（ａ）は、Ｒ１／Ｒ０に対する応答時間を示す図、図４（ｂ）は、Ｒ２／Ｒ０に対する応答時間を示す図、図４（ｃ）は、Ｒ３／Ｒ０に対する応答時間を示す図である。

【図5】図５（ａ）は、Ｒ１／Ｒ０およびＲ２／Ｒ０に対する応答時間を示す図、図５（ｂ）は、Ｒ２／Ｒ０およびＲ４／Ｒ０に対する応答時間を示す図である。

【図6】図６（ａ）は、Ｒ２／Ｒ０およびＲ３／Ｒ０に対する応答時間を示す図、図６（ｂ）は、Ｒ２／Ｒ０、Ｒ３／Ｒ０およびＲ４／Ｒ０に対する応答時間を示す図である。

【図7】図７（ａ）は、Ｒ３／Ｒ０を１／２に固定しＲ２／Ｒ０に対する応答時間を示す図、図７（ｂ）は、Ｒ３／Ｒ０を１／２に固定しＲ２／Ｒ０およびＲ４／Ｒ０に対する応答時間を示す図である。

【図8】図８は、実施例１においてシミュレーション２を行なった可変容量コンデンサの回路図である。

【図9】図９（ａ）は、Ｒ１０´／Ｒ０に対する応答時間を示す図、図９（ｂ）は、Ｒ２０´／Ｒ０に対する応答時間を示す図である。

【図10】図１０（ａ）は、片方の経路のＲ１０´´／Ｒ０およびＲ２０´´／Ｒ０に対する応答時間を示す図、図１０（ｂ）は、両方の経路のＲ１０´´／Ｒ０およびＲ２０´´／Ｒ０に対する応答時間を示す図である。

【図11】図１１（ａ）は、片方の経路のＲ１０´´／Ｒ０に対する応答時間を示す図、図１１（ｂ）は、両方の経路のＲ１０´´／Ｒ０に対する応答時間を示す図である。

【図12】図１２は実施例１の可変容量コンデンサの一例を示す平面図である。

【図13】図１３は、図１２のＡ−Ａ断面図である。

【図14】図１４（ａ）は、図１２のＢ−Ｂ間の断面図、図１４（ｂ）は、図１２のＣ−Ｃ間の断面図である。

【図15】図１５は、実施例２に係る電子装置を示す図である。

【発明を実施するための形態】

【0019】

以下、図面を参照して、本発明の実施例について説明する。

【実施例1】

【0020】

図１は、実施例１においてシミュレーション１を行なった可変容量コンデンサ１００の回路図である。図１に示すように、信号端子Ｔｓ１とＴｓ２との間にキャパシタＣ１からＣ４が直列に接続されている。キャパシタＣ１の信号端子Ｔｓ１側のノードＮ１と固定端子Ｔｇとの間に抵抗Ｒ１が接続されている。キャパシタＣ１とＣ２との間のノードＮ２と可変端子Ｔｐとの間に抵抗Ｒ２が接続されている。キャパシタＣ２とＣ３との間のノードＮ３と固定端子Ｔｇとの間に抵抗Ｒ３が接続されている。キャパシタＣ３とＣ４との間のノードＮ４と可変端子Ｔｐとの間に抵抗Ｒ４が接続されている。キャパシタＣ４の信号端子Ｔｓ２側のノードＮ５と固定端子Ｔｇとの間に抵抗Ｒ５が接続されている。

【0021】

信号端子Ｔｓ１およびＴｓ２には、例えば１３．５６ＭＨｚ等の交流信号が入出力する。可変端子Ｔｐには、直流バイアス電圧として可変電圧が印加される。固定端子Ｔｇにはグランド電圧等の固定電圧が印加される。キャパシタＣ１からＣ５は周波数の高い信号では誘電率が変化しないが周波数の低い電圧が印加されると誘電率が変化する誘電体層を有している。これにより、可変端子Ｔｐに印加する可変電圧を変化させると、交流信号に対するキャパシタＣ１からＣ４の容量値が変化する。

【0022】

抵抗Ｒ１からＲ５の抵抗値が小さいと、信号端子Ｔｓ１およびＴｓ２に入出力する信号が抵抗Ｒ１からＲ５を介し可変端子Ｔｐおよび固定端子Ｔｇに漏洩してしまう。そこで、抵抗Ｒ１からＲ５の抵抗値は、キャパシタＣ１からＣ４のインピーダンス値の５０００倍以上が好ましく１００００倍以上がより好ましい。例えば、信号端子Ｔｓ１およびＴｓ２に入出力する信号の周波数が１３．５６ＭＨｚであり、キャパシタＣ１からＣ４の容量値が４００ｐＦのとき、キャパシタＣ１からＣ４のインピーダンスは、約３０Ωである。よって、抵抗Ｒ１からＲ５の抵抗値は１５０ｋΩ以上が好ましく、３００ｋΩ以上がより好ましい。

【0023】

抵抗Ｒ１からＲ５の抵抗値が大きいと、キャパシタＣ１からＣ４に十分な電圧が印加されない。そこで、抵抗Ｒ１からＲ５の抵抗値は、キャパシタＣ１からＣ４のリーク電流に起因する抵抗成分（リーク抵抗成分）の約１／５０以下が好ましく約１／１００以下がより好ましい。例えば、キャパシタＣ１からＣ４のリーク抵抗成分が５０ＧΩのとき、抵抗Ｒ１からＲ５の抵抗値は１ＧΩ以下が好ましく、５００ＭΩ以下がより好ましい。

【0024】

図２は、実施例１においてＤＣカットコンデンサを有する可変容量コンデンサの回路図である。図２に示すように、ノードＮ１と信号端子Ｔｓ１との間にＤＣ（Direct Current）カットコンデンサＣ１１が接続されている。ノードＮ５と信号端子Ｔｓ２との間にＤＣカットコンデンサＣ１２が接続されている。ＤＣカットコンデンサＣ１１およびＣ１２は、信号端子Ｔｓ１とＴｓ２間の直流成分を除去するコンデンサである。ＤＣカットコンデンサＣ１１およびＣ１２の容量値はキャパシタＣ１からＣ４より大きい。また、ＤＣカットコンデンサＣ１１およびＣ１２の容量値は意図的に可変とすることがない。その他の構成は図１と同じであり説明を省略する。

【0025】

可変容量コンデンサに入出力する信号に直流バイアス電流が漏洩しないように、キャパシタＣ１およびＣ４の信号が入力または出力する経路側には、通常ＤＣカットコンデンサＣ１１およびＣ１２が接続される。一般に可変容量コンデンサと呼ぶとき、ＤＣカットコンデンサＣ１１およびＣ１２を含む場合と、含まない場合がある。可変容量コンデンサの部品として製造される場合、ＤＣカットコンデンサＣ１１およびＣ１２は、キャパシタＣ１からＣ４等と一体に作られる場合と、キャパシタＣ１からＣ４等と一体に作られず信号端子Ｔｓ１およびＴｓ２の外部に設置される場合がある。例えば、図１の回路の可変容量コンデンサにおいても、信号端子Ｔｓ１およびＴｓ２の外側にＤＣカットコンデンサが接続される。実施例１においては、主にＤＣカットコンデンサＣ１１およびＣ１２が外部に設置される場合の可変容量コンデンサで例示するが、実施例１は、ＤＣカットコンデンサＣ１１およびＣ１２が一体になった可変容量コンデンサについても適用できる。

【0026】

一般に、可変容量コンデンサを構成するキャパシタ（ＤＣカットコンデンサＣ１１およびＣ１２を除く。以下、単にキャパシタという場合は、ＤＣカットコンデンサＣ１１およびＣ１２を含まない。）と可変端子Ｔｐおよび固定端子Ｔｇとの接続には、２通りの接続が考えられ、その１つは前出の図２であり、もう１つは以下の図３である。

【0027】

図３においては、ノードＮ１、Ｎ３およびＮ５は抵抗Ｒ１、Ｒ３およびＲ５を介し、図２の場合の固定端子Ｔｇでなく、可変端子Ｔｐに接続されている。反対に、ノードＮ２およびＮ４は抵抗Ｒ２およびＲ４を介し、図２の場合の可変端子Ｔｐではなく、固定端子Ｔｇに接続されている。その他の構成は図２と図３とは同じであり説明を省略する。図３のように、ノードＮ１およびＮ５が可変端子Ｔｐに接続されていると、可変端子Ｔｐから印加される可変電圧が変化する瞬間において、ノードＮ３と信号端子Ｔｓ１およびＴｓ２との間に電位差が生じる。これは、ＤＣカットコンデンサＣ１１およびＣ１２の充放電のためである。キャパシタＣ１からＣ４の容量値は数１００ｐＦであり、ＤＣカットコンデンサＣ１１およびＣ１２の容量値を数１０ｎＦであるとする。時定数は抵抗値×容量値に比例するから、ＤＣカットコンデンサＣ１１およびＣ１２の非常に大きな時定数により可変容量コンデンサ全体としての時定数が大きくなる。このように、可変容量コンデンサを構成するキャパシタＣ１およびＣ４からそれぞれ信号端子Ｔｓ１およびＴｓ２側に接続されるノードＮ１およびＮ５が可変端子Ｔｐに接続される場合応答時間が長くなる。図２は、ノードＮ１およびＮ５が固定端子Ｔｇに接続されているため、このような現象は起こらない。

【0028】

以上より、以下では、可変容量コンデンサを構成する回路が、図２のように可変容量コンデンサを構成するキャパシタＣ１およびＣ４からそれぞれ信号端子Ｔｓ１およびＴｓ２側に接続されるノードＮ１およびＮ５が固定端子Ｔｇに接続する場合を想定する。図３のように可変容量コンデンサを構成するキャパシタＣ１およびＣ４からそれぞれ信号端子Ｔｓ１およびＴｓ２側に接続されるノードＮ１およびＮ５が可変端子Ｔｐに接続する場合を除外する。可変容量コンデンサを構成するキャパシタが奇数個である場合、そのキャパシタの信号端子Ｔｓ１およびＴｓ２側に接続される２つのノードのうち、一方が可変端子Ｔｐに接続される場合がある。このため、以下において可変コンデンサを構成するキャパシタの数は主に偶数個を想定する。

【0029】

実施例１では、可変電圧が変化したときの容量値変化の応答時間を早くするため、ノードＮ１およびＮ５は抵抗Ｒ１およびＲ５を介し固定端子Ｔｇに接続されている。以下、実施例１における応答時間をシミュレーションした。

【0030】

［シミュレーション１］
可変電圧が変化したときの容量値の応答時間は、キャパシタＣ１からＣ４の充放電時間によって決まる。抵抗Ｒ１からＲ５の抵抗値を小さくすると、充放電時間は短くなる。しかし、抵抗Ｒ１からＲ５の抵抗が小さくなると、交流信号が可変端子Ｔｐおよび固定端子Ｔｇに漏れ、Ｑ値等が低下してしまう。容量変化の応答を速くしかつ特性を劣化させないためには、抵抗Ｒ１からＲ５のうち充放電時間の短縮に寄与する抵抗の抵抗値を小さくし、寄与しない抵抗の抵抗値を小さくしないことが求められる。そこで、抵抗Ｒ１からＲ５の抵抗値を変化させ、応答時間をシミュレーションした。

【0031】

図１のように、可変端子ＴｐからキャパシタＣ１からＣ４を充放電して固定端子Ｔｇに至る経路は、３通りある。経路Ｐ１は可変端子Ｔｐ→抵抗Ｒ２→ノードＮ２→キャパシタＣ１→ノードＮ１→抵抗Ｒ１→固定端子Ｔｇの経路である。経路Ｐ１´は可変端子Ｔｐ→抵抗Ｒ４→ノードＮ４→キャパシタＣ４→ノードＮ５→抵抗Ｒ５→固定端子Ｔｇの経路である。

【0032】

経路Ｐ２は可変端子ＴｐからノードＮ３の間は経路Ｐ２ａおよびＰ２ｂに並列に分離する。経路Ｐ２ａは可変端子Ｔｐ→抵抗Ｒ２→ノードＮ２→キャパシタＣ２→ノードＮ３の経路である。経路Ｐ２ｂは可変端子Ｔｐ→抵抗Ｒ４→ノードＮ４→キャパシタＣ３→ノードＮ３の経路である。ノードＮ３において経路Ｐ２ａとＰ２ｂが合流した経路Ｐ２はノードＮ３→抵抗Ｒ３→固定端子Ｔｇに至る。

【0033】

各経路Ｐ１、Ｐ１´、およびＰ２の抵抗値および容量値等の回路上の定数を決定すれば、電圧降下の式を積分して各経路Ｐ１、Ｐ１´、およびＰ２の時定数が求まる。経路Ｐ１、Ｐ１´、およびＰ２のうち最も大きな時定数の３倍を、可変容量コンデンサ１００の応答時間とした。なお、以下の説明では、慣例に従い抵抗とその抵抗値（例えばＲ１からＲ５）とは同じ符号を用い、キャパシタとその容量値（例えばＣ１からＣ４）とは同じ符号を用いる。

【0034】

まず、各容量値Ｃ１からＣ４を同じ値とし、各抵抗値Ｒ１からＲ５を同じ値とした。容量値および抵抗値はそれぞれ以下の値である。
Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４＝４００ｐＦ
Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５＝Ｒ０＝５００ｋΩ
このときの応答時間は３７００μ秒である。抵抗値Ｒ１からＲ５の初期値Ｒ０を５００ｋΩとした。

【0035】

抵抗値Ｒ１からＲ５のうち１つの抵抗値のみを変化させ、他の抵抗値を初期値Ｒ０に固定して応答時間を算出した。抵抗Ｒ１とＲ５は対称であり、抵抗Ｒ２とＲ４は対称であるため、抵抗値Ｒ１からＲ３を計算した。

【0036】

図４（ａ）は、Ｒ１／Ｒ０に対する応答時間を示す図、図４（ｂ）は、Ｒ２／Ｒ０に対する応答時間を示す図、図４（ｃ）は、Ｒ３／Ｒ０に対する応答時間を示す図である。変化させた抵抗値以外の抵抗値は初期値Ｒ０＝５００ｋΩとした。図４（ａ）に示すように、Ｒ１／Ｒ０を小さくすると応答時間が長くなる。図４（ｂ）に示すように、Ｒ２／Ｒ０を小さくすると応答時間は短くなる。図４（ｃ）に示すように、Ｒ３／Ｒ０を小さくすると１未満かつ１／２以上ではＲ２／Ｒ０を変化させたときより応答時間は短くなる。しかし、Ｒ３／Ｒ０を１／２未満とすると応答時間は急激に長くなる。このように、１つの抵抗値を変化させる場合、Ｒ０の１未満１／２以上では抵抗値Ｒ３を小さくすると最も応答時間が短くなる。

【0037】

次に複数の抵抗値を変化させた。図５（ａ）は、Ｒ１／Ｒ０およびＲ２／Ｒ０に対する応答時間を示す図である。経路Ｐ１の抵抗値Ｒ１およびＲ２を同じ値で変化させ、他の抵抗値を初期値Ｒ０に固定した。図５（ａ）に示すように、経路Ｐ１（経路Ｐ１´は経路Ｐ１と対称であり同様）の抵抗値Ｒ１／Ｒ０およびＲ２／Ｒ０を小さくしても応答時間はほとんど変わらない。これは図４（ａ）のようにＲ１／Ｒ０を小さくすると応答時間が悪化することとに対応している。このように、経路Ｐ１およびＰ１´の抵抗値を小さくしても応答時間の短縮には寄与しない。

【0038】

図５（ｂ）は、Ｒ２／Ｒ０およびＲ４／Ｒ０に対する応答時間を示す図である。経路Ｐ２の可変端子Ｔｐ側の抵抗値Ｒ２およびＲ４を同じ値で変化させ、他の抵抗値を初期値Ｒ０に固定した。図５（ｂ）に示すように、Ｒ２／Ｒ０およびＲ４／Ｒ０を小さくしても応答時間は図４（ｂ）と余り変わらない。このように、抵抗値Ｒ２およびＲ４を小さくしても抵抗値Ｒ２（またはＲ４）１つを小さくするときと応答時間は余り変わらない。

【0039】

図６（ａ）は、Ｒ２／Ｒ０およびＲ３／Ｒ０に対する応答時間を示す図である。経路Ｐ２の可変端子Ｔｐ側の抵抗値Ｒ２およびＲ４のうち１つの抵抗値Ｒ２と固定端子Ｔｇ側の抵抗値Ｒ３を同じ値で変化させ、他の抵抗値を初期値Ｒ０に固定した。図６（ａ）に示すように、Ｒ２／Ｒ０およびＲ３／Ｒ０を小さくすると１未満１／２以上では、応答時間は抵抗値の低下にともない急激に短くなる。１／２未満では応答時間は抵抗値の低下にともない少し短くなる。このように、経路Ｐ２のうち経路Ｐ２ａ（経路Ｐ２ｂは経路Ｐ２ａと対称であり同様）の抵抗値Ｒ２およびＲ３を小さくすると応答時間が短くなる。Ｒ２／Ｒ０およびＲ３／Ｒ０が１／２未満では、抵抗値の低下にともなう応答時間の低下が小さいのは、図４（ｃ）のように、Ｒ３／Ｒ０が１／２未満になると応答時間が長くなるためと考えられる。

【0040】

図６（ｂ）は、Ｒ２／Ｒ０、Ｒ３／Ｒ０およびＲ４／Ｒ０に対する応答時間を示す図である。経路Ｐ２の全ての抵抗値Ｒ２からＲ４を同じ値で変化させ、他の抵抗値を初期値Ｒ０に固定した。図６（ｂ）に示すように、Ｒ２／Ｒ０、Ｒ３／Ｒ０およびＲ４／Ｒ０を小さくすると１未満１／２以上では、応答時間は抵抗値の低下にともない急激に短くなる。１／２未満では応答時間は抵抗値の低下にともない少し短くなる。同じ抵抗値では応答時間は図６（ａ）よりさらに短くなる。このように、経路Ｐ２の抵抗値Ｒ２からＲ４を小さくすると応答時間は、さらに短くなる。

【0041】

図６（ａ）および図６（ｂ）では、Ｒ２／Ｒ０およびＲ４／Ｒ０を１／２未満とするときに、Ｒ３／Ｒ０を１／２未満としている。図４（ｃ）のように、Ｒ３／Ｒ０を１／２未満とすると応答時間は悪化する。そこで、Ｒ３／Ｒ０を１／２に固定した。

【0042】

図７（ａ）は、Ｒ３／Ｒ０を１／２に固定しＲ２／Ｒ０に対する応答時間を示す図である。他の抵抗値を初期値Ｒ０に固定した。Ｒ３／Ｒ０＝１を白丸で示す。図７（ａ）に示すように、Ｒ２／Ｒ０を小さくすると、図６（ａ）よりさらに応答時間が短くなる。特に、Ｒ２／Ｒ０が１／２未満では応答塩間が短くなる。

【0043】

図７（ｂ）は、Ｒ３／Ｒ０を１／２に固定しＲ２／Ｒ０およびＲ４／Ｒ０に対する応答時間を示す図である。他の抵抗値を初期値Ｒ０に固定した。Ｒ３／Ｒ０＝１を白丸で示す。図７（ｂ）に示すように、Ｒ２／Ｒ０およびＲ４／Ｒ０を小さくすると、図６（ｂ）よりさらに応答時間が短くなる。特に、Ｒ２／Ｒ０およびＲ４／Ｒ０が１／２未満では応答時間が短くなる。

【0044】

図７（ａ）および図７（ｂ）のように、抵抗値Ｒ３を初期値Ｒ０の１／２に固定し、抵抗値Ｒ２（または抵抗値Ｒ２およびＲ４）を１未満とすることで、応答時間がより短くなる。抵抗値Ｒ２（または抵抗値Ｒ２およびＲ４）を抵抗値Ｒ３より小さくすると応答時間はさらに短くなる。

【0045】

このように、Ｒ３／Ｒ０を１未満かつ１／２以上とし、Ｒ２／Ｒ０（またはＲ２／Ｒ０およびＲ４／Ｒ０）をＲ３／Ｒ０と異ならせることで応答時間を短くできる。Ｒ２／Ｒ０（またはＲ２／Ｒ０およびＲ４／Ｒ０）は１未満が好ましく、１／２未満がより好ましい。

【0046】

［シミュレーション２］
次に１２個のキャパシタが直列に接続された可変容量コンデンサについて同様のシミュレーションを行なった。図８は、実施例１においてシミュレーション２を行なった可変容量コンデンサの回路図である。図８に示すように、可変容量コンデンサ１０２において、信号端子Ｔｓ１とＴｓ２との間に１２個のキャパシタＣ１０およびＣ２０が直列に接続されている。最も信号端子Ｔｓ１およびＴｓ２側のキャパシタをＣ１０、他のキャパシタをＣ２０とする。キャパシタＣ１０の信号端子Ｔｓ１およびＴｓ２側のノードＮ３０と固定端子Ｔｇとの間に抵抗Ｒ３０が接続されている。可変端子Ｔｐとキャパシタ間のノードＮ１０との間に抵抗Ｒ１０が接続されている。固定端子Ｔｇとキャパシタ間のノードＮ２０との間に抵抗Ｒ２０が接続されている。

【0047】

可変端子Ｔｐ→抵抗Ｒ１０→ノードＮ１０→キャパシタＣ１０→ノードＮ３０→抵抗Ｒ３０→固定端子Ｔｇの経路Ｐ１は２個ある。可変端子Ｔｐ→抵抗Ｒ１０→ノードＮ１０→キャパシタＣ２０→ノードＮ２０→抵抗Ｒ２０→固定端子Ｔｇの経路Ｐ２は５個ある。経路Ｐ２のうち可変端子Ｔｐ→抵抗Ｒ１０→ノードＮ１０→キャパシタＣ２０→ノードＮ２０の経路は、経路Ｐ２ａとＰ２ｂの２つの経路が並列に接続されている。

【0048】

シミュレーションの方法は、シミュレーション１と同じである。容量値Ｃ１０、Ｃ２０、抵抗値Ｒ１０からＲ３０および初期値Ｒ０を以下のようにした。
Ｃ１０＝Ｃ２０＝４００ｐＦ
Ｒ１０＝Ｒ２０＝Ｒ３０＝Ｒ０＝５００ｋΩ

【0049】

固定端子Ｔｇ側の抵抗値Ｒ２０およびＲ３０を固定し、可変端子Ｔｐ側の抵抗値Ｒ１０を変化させた。抵抗Ｒ１０は６個あるため、抵抗Ｒ１０のうち抵抗値を変化させる抵抗Ｒ１０の数を１から６個とした。６個は全ての抵抗値Ｒ１０を変化させている。変化させる抵抗Ｒ１０の抵抗値をＲ１０´とする。

【0050】

図９（ａ）は、Ｒ１０´／Ｒ０に対する応答時間を示す図である。変化させない抵抗値Ｒ１０を初期値Ｒ０に固定し、抵抗値Ｒ２０およびＲ３０を初期値Ｒ０に固定している。図９（ａ）に示すように、抵抗値Ｒ１０´を小さくする抵抗Ｒ１０が１個でも応答時間は短くなる。抵抗値Ｒ１０´を小さくする抵抗Ｒ１０の個数を増やすと応答時間はさらに短くなる。

【0051】

次に、抵抗値Ｒ１０およびＲ３０を固定し、経路Ｐ２の固定端子Ｔｇ側の抵抗値Ｒ２０を変化させた。抵抗Ｒ２０のうち抵抗値を変化させる抵抗Ｒ２０の数を１から５個とした。５個は全ての抵抗値Ｒ２０を変化させている。変化させる抵抗Ｒ２０の抵抗値をＲ２０´とする。

【0052】

図９（ｂ）は、Ｒ２０´／Ｒ０に対する応答時間を示す図である。変化させない抵抗値Ｒ２０を初期値Ｒ０に固定し、抵抗値Ｒ１０およびＲ３０を初期値Ｒ０に固定している。図９（ｂ）に示すように、抵抗値Ｒ２０´を小さくする抵抗Ｒ２０が１個ではＲ２０´／Ｒ０を１未満とすると応答時間は長くなる。抵抗値Ｒ２０´を小さくする抵抗Ｒ２０の個数が１個から４個でも同様である。全ての抵抗Ｒ２０においてＲ２０´／Ｒ０を１未満とすると応答時間が短くなる。

【0053】

このように、可変端子Ｔｐ側では１個の抵抗Ｒ１０の抵抗値を小さくすると応答時間が短くなるが、固定端子Ｔｇ側では抵抗Ｒ２０の全ての抵抗値を小さくしないと応答時間は短くならない。この理由は明確ではないが、例えば以下のように考えられる。固定端子Ｔｇ側では一部の抵抗値Ｒ２０が初期値Ｒ０に固定されていると、応答時間は最も充放電の時定数が長い経路で律速されるためと考えられる。固定端子Ｔｇ側では１個の抵抗値Ｒ２０を小さくしても隣接する経路Ｐ２には影響しない。一方、可変端子Ｔｐ側では１個の抵抗値Ｒ１０を小さくすると隣の経路Ｐ２に影響する。これにより、１個の抵抗値Ｒ１０が全体の応答時間に影響しているものと考えられる。

【0054】

５個の経路Ｐ２のうち抵抗値Ｒ１０およびＲ２０を変化させる経路の個数を変えて応答時間をシミュレーションした。経路Ｐ２は経路Ｐ２ａとＰ２ｂが含まれるため、経路Ｐ２ａのみ（経路Ｐ２ｂのみと対称）の抵抗値Ｒ１０およびＲ２０を変化させる場合と、経路Ｐ２ａおよび経路Ｐ２ｂの両方の抵抗値Ｒ１０およびＲ２０を変化させる場合と、でシミュレーションした。変化させる抵抗Ｒ１０およびＲ２０の抵抗値をＲ１０´´およびＲ２０´´とした。

【0055】

図１０（ａ）は、片方の経路Ｐ２ａのＲ１０´´／Ｒ０およびＲ２０´´／Ｒ０に対する応答時間を示す図である。変化させない抵抗値Ｒ１０およびＲ２０を初期値Ｒ０に固定し、Ｒ３０を初期値Ｒ０に固定している。抵抗値を変化させる経路Ｐ２ａの個数を１個から４個とした。図１０（ａ）に示すように、抵抗値を変化させる経路Ｐ２ａの個数が１個から４個では応答時間はほとんど変化しない。

【0056】

図１０（ｂ）は、両方の経路Ｐ２ａおよびＰ２ｂのＲ１０´´／Ｒ０およびＲ２０´´／Ｒ０に対する応答時間を示す図である。変化させない抵抗値Ｒ１０およびＲ２０を初期値Ｒ０に固定し、Ｒ３０を初期値Ｒ０に固定している。抵抗値を変化させる経路Ｐ２ａおよびＰ２ｂの個数を１個から５個とした。５個のときは全ての経路Ｐ２の抵抗Ｒ１０およびＲ２０の抵抗を変化させている。図１０（ｂ）に示すように、抵抗値を変化させる経路Ｐ２の個数が１個から４個では応答時間はほとんど変化しない。全ての経路Ｐ２の抵抗値Ｒ１０およびＲ２０の抵抗値を１未満とすると、応答時間が短くなる。

【0057】

図１０（ａ）および図１０（ｂ）では、抵抗値Ｒ２０が初期値Ｒ０の１／２未満となってしまう。そこで、全ての抵抗値Ｒ２０を初期値Ｒ０の１／２として、図１０（ａ）および図１０（ｂ）と同様に、経路Ｐ２ａのみの抵抗値Ｒ１０を変化させる場合と、経路Ｐ２ａおよび経路Ｐ２ｂの両方の抵抗値Ｒ１０を変化させる場合と、でシミュレーションした。変化させる抵抗Ｒ１０の抵抗値をＲ１０´´とした。

【0058】

図１１（ａ）は、片方の経路Ｐ２ａのＲ１０´´／Ｒ０に対する応答時間を示す図である。変化させない抵抗値Ｒ１０を初期値Ｒ０に固定し、全てのＲ２０を初期値Ｒ０の１／２に固定し、Ｒ３０を初期値Ｒ０に固定している。抵抗値を変化させる経路Ｐ２ａの個数を１個から３個とした。全ての抵抗Ｒ２０を初期値Ｒ０とした場合を白丸で示す。図１１（ａ）に示すように、抵抗値を変化させる経路Ｐ２ａの個数が１個から３個でも応答時間は短くなっており、経路Ｐ２ａの個数が増えると応答時間はより短くなる。

【0059】

図１１（ｂ）は、両方の経路Ｐ２ａおよびＰ２ｂのＲ１０´´／Ｒ０に対する応答時間を示す図である。変化させない抵抗値Ｒ１０を初期値Ｒ０に固定し、全てのＲ２０を初期値Ｒ０の１／２に固定し、Ｒ３０を初期値Ｒ０に固定している。抵抗値を変化させる経路Ｐ２ａおよびＰ２ｂの個数を１個から５個とした。５個のときは全ての経路Ｐ２の抵抗Ｒ１０の抵抗を変化させている。図１１（ｂ）に示すように、図１１（ａ）より応答時間が短くなっている。抵抗値を変化させる経路Ｐ２の個数が増えると応答時間はより短くなる。

【0060】

図１１（ａ）および図１１（ｂ）のように、全ての抵抗Ｒ２０の抵抗値Ｒ２０を初期値Ｒ０の１／２に固定し、抵抗値Ｒ１０の少なくとも１個を１未満とすることで、応答時間がより短くなる。抵抗値Ｒ１０を初期値Ｒ０の１／２より小さくすると応答時間はさらに短くなる。

【0061】

以上のように、実施例１におけるシミュレーション１および２によれば、信号端子Ｔｓ１（第１信号端子）と信号端子Ｔｓ２（第２信号端子）との間に直列に接続された容量値が変化する複数のキャパシタＣ１０およびＣ２０のうち隣接するキャパシタ間の複数のノードＮ１０（第１ノード）と可変端子Ｔｐとの間にそれぞれ複数の抵抗Ｒ１０（第１抵抗）が接続されている。隣接するキャパシタの間の１または複数のノードＮ２０（第２ノード）と固定端子Ｔｇとの間にそれぞれ１または複数の抵抗Ｒ２０（第２抵抗）が接続されている。最も信号端子Ｔ１およびＴ２側のノードＮ３０（第３ノード）と固定端子Ｔｇとの間に抵抗Ｒ３０（第３抵抗）が接続されている。

【0062】

このような可変容量コンデンサにおいて、抵抗Ｒ３０の抵抗値の初期値Ｒ０を基準として抵抗Ｒ２０の全ての抵抗値Ｒ２０を１未満かつ１／２以上とする。抵抗Ｒ２０の全ての抵抗値Ｒ２０は抵抗Ｒ１０の少なくとも１つの抵抗値Ｒ１０と等しくない。このように、Ｒ２０／Ｒ０を１未満かつ１／２とすることで応答時間を短くできる。

【0063】

また、抵抗Ｒ３０の抵抗値の初期値Ｒ０を基準として抵抗Ｒ１０の少なくとも１つの抵抗値を１未満とする。抵抗Ｒ１０の少なくとも１つの抵抗値は抵抗Ｒ２０の全ての抵抗値と等しくない。このように、抵抗Ｒ１０の少なくとも１つにおいてＲ１０／Ｒ０を１未満とすることで、応答時間を短くできる。

【0064】

少なくとも１つの抵抗値Ｒ１０は１または複数の抵抗Ｒ２０の全ての抵抗値より小さいことが好ましい。これにより、より応答時間を短くできる。

【0065】

抵抗Ｒ３０の抵抗値の初期値Ｒ０を基準として抵抗Ｒ２０の全ての抵抗値は略１／２である。これにより、より応答時間を短くできる。

【0066】

抵抗Ｒ２０の全ての抵抗値は複数の抵抗Ｒ１０の全ての抵抗値と等しくない。また、抵抗Ｒ３０の抵抗値を基準として抵抗Ｒ１０の全ての抵抗値は１未満であることが好ましい。これにより、より応答時間を短くできる。

【0067】

図１および図８のように、抵抗Ｒ１０は複数である。抵抗Ｒ２０は１または複数である。抵抗Ｒ３０は１または２個である。シミュレーション１および２では、抵抗Ｒ１０内で、変化させる抵抗Ｒ１０の抵抗値は全て同じとし、固定する抵抗Ｒ１０の抵抗値は全て同じ抵抗値とした。変化させる複数の抵抗Ｒ１０内で抵抗値は異なっていてもよい。固定する複数の抵抗Ｒ１０内で抵抗値は異なっていてもよい。抵抗Ｒ２０およびＲ３０についても同様である。

【0068】

図８のように、ノードＮ１０とＮ２０は交互に設けられている。この場合、信号端子Ｔｓ１とＴｓ２との間に偶数のキャパシタが直列に接続されていると、最も信号端子Ｔｓ１およびＴｓ２側の２つのノードの両方を固定端子Ｔｇに接続することができる。信号端子Ｔｓ１とＴｓ２との間に奇数のキャパシタが直列に接続されているとき、通常は最も信号端子Ｔｓ１およびＴｓ２側の２つのノードの片方のみ固定端子Ｔｇに接続することができる。この場合実施例１は適用できない。しかし信号端子Ｔｓ１とＴｓ２との間に偶数のキャパシタが直列に接続されている場合に、一つのキャパシタを容量値が２倍の２つの直列のキャパシタに置き換えることがありうる。この場合、信号端子Ｔｓ１とＴｓ２との間に全体として奇数のキャパシタが直列に接続されているが、信号端子Ｔｓ１およびＴｓ２側の２つのノードＮ３０の両方を固定端子Ｔｇに接続することができる場合もある。この場合は実施例１を適用することができる。

【0069】

次に実施例１に係る可変容量コンデンサの平面図および断面図をキャパシタが８個直列に接続されている可変容量コンデンサを例に説明する。図１２は実施例１の可変容量コンデンサの一例を示す平面図、図１３は、図１２のＡ−Ａ断面図である。図１２においては、配線層４４を破線で示しかつ絶縁膜の図示は省略している。

【0070】

図１２および図１３に示すように、実施例１の一例では可変容量コンデンサ１０４は、上面に絶縁膜３２が形成された支持基板３０上に、複数のキャパシタ２０ａ〜２０ｈが形成されている。支持基板３０は、例えば厚さ２００μｍのシリコン（Ｓｉ）基板である。絶縁膜３２は、例えば厚さ１μｍの酸化シリコン（ＳｉＯ_２）膜である。なお、支持基板３０として、例えば石英基板、アルミナ基板、サファイア基板、またはガラス基板等の絶縁性基板を用いてもよいし、Ｓｉなどの導電性基板（好ましくは高抵抗基板）を用いてもよい。絶縁性基板を用いる場合は、上面の絶縁膜を省略することができる。導電性基板を用いる場合は、上面に絶縁膜が形成されることが好ましい。

【0071】

複数のキャパシタ２０ａ〜２０ｈは、絶縁膜３２上に密着層３８を介して形成された下部電極２２と、下部電極２２上に形成された誘電体層２４と、誘電体層２４上に形成された上部電極２６と、で構成されている。なお、密着層３８は形成されていなくてもよい。キャパシタ２０ａとキャパシタ２０ｂとは、互いの下部電極２２が接続されて一体となっている。同様に、キャパシタ２０ｃとキャパシタ２０ｄ、キャパシタ２０ｅとキャパシタ２０ｆ、およびキャパシタ２０ｇとキャパシタ２０ｈも、互いの下部電極２２が接続されて一体となっている。なお、下部電極２２が接続されずに分離されていて、別の配線などによって電気的に接続されていてもよい。

【0072】

下部電極２２および上部電極２６は、例えば厚さ２５０ｎｍの白金（Ｐｔ）である。誘電体層２４は、例えば厚さ９０ｎｍで、マンガン（Ｍｎ）が添加されたＢＳＴ（Ｂａ_ＸＳｒ_１−ＸＴｉＯ_３）層であり、組成比はＸ＝０．５、すなわちＢａ_０．５Ｓｒ_０．５ＴｉＯ_３である。なお、リーク特性を改善する目的で、Ｍｎ以外の、例えばニオブ（Ｎｂ）などを添加してもよいし、耐圧特性など他の特性の改善のために、その他の微量添加物を添加してもよい。また、ＢａとＳｒの組成比はＸ＝０．５の場合に限られず、組成比を適宜変更することができる。また、誘電体層２４として、ＢＳＴ以外の強誘電体（例えばペロブスカイト構造を有する誘電体）を用いることができる。

【0073】

密着層３８は、例えばチタン（Ｔｉ）層や酸化チタン（ＴｉＯ_Ｘ）層である。なお、下部電極２２及び上部電極２６として、例えばイリジウム（Ｉｒ）又はルテニウム（Ｒｕ）などの貴金属や、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）、酸化ルテニウム（ＲｕＯ_２）、酸化イリジウム（ＩｒＯ_２）などの導電性酸化物を用いてもよい。

【0074】

キャパシタ２０ａ、２０ｈとキャパシタ２０ｂ〜２０ｇとは、誘電体層２４を挟んで下部電極２２と上部電極２６とが対向する面積がほぼ同じである。

【0075】

絶縁膜３２上に、上部電極２６の上面を露出させかつ他の領域を覆う絶縁膜３６が形成されている。絶縁膜３６は、例えば酸化チタン（ＴｉＯ_Ｘ）などの密着層３８を介して形成されているが、密着層３８が形成されていなくてもよい。絶縁膜３６は、例えば厚さ１００ｎｍの酸化アルミニウム（Ａｌ_２Ｏ_３）膜である。なお、絶縁膜３６として、Ａｌ_２Ｏ_３膜以外にも、例えば窒化シリコン（ＳｉＮ）膜、酸化タンタル（Ｔａ_２Ｏ_５）膜、又はチタン酸ストロンチウム（ＳｒＴｉＯ_３）膜などを用いてもよい。また、絶縁膜３６は、これらの単層膜であってもよいし、積層膜であってもよい。

【0076】

絶縁膜３６上に、上部電極２６の上面を露出させる開口を有する絶縁膜４０が形成されている。絶縁膜４０の開口には、シード層４２を介して、配線層４４が埋め込まれている。なお、シード層４２は形成されていなくてもよい。絶縁膜４０および配線層４４上に、絶縁膜４６が形成されている。絶縁膜３６、４０および４６は、保護膜としての機能を有する。複数のキャパシタ２０ａ〜２０ｈは、配線層４４によって、信号端子５０と５２との間に直列に接続されている。また、複数のキャパシタ２０ａ〜２０ｈは、配線層４４によって、可変端子５４と固定端子５６との間に並列に接続されている。各端子５０から５６は、例えば厚さ１０μｍで、Ｃｕ、Ｎｉ、錫（Ｓｎ）がこの順に積層された積層膜である。なお、各端子５０から５６は、金（Ａｕ）や半田を用いてもよい。信号端子５０および５２は信号端子Ｔｓ１およびＴｓ２対応し、可変端子５４および固定端子５６は可変端子Ｔｐおよび固定端子Ｔｇに対応する。

【0077】

絶縁膜４０、４６は、例えば厚さ３μｍのポリイミド膜である。配線層４４は、例えば厚さ４μｍの銅（Ｃｕ）メッキである。シード層４２は、例えば窒化タンタル（ＴａＮ）とタンタル（Ｔａ）とＣｕの積層膜である。なお、絶縁膜４０、４６として、例えばＳｉＯ_２膜やＳｉＮ膜などの無機絶縁膜や、ＢＣＢ（ベンゾシクロブテン）樹脂などの有機絶縁膜を用いてもよい。配線層４４として、アルミニウム（Ａｌ）又はアルミニウム合金（ＡｌＳｉやＡｌＣｕなど）などの導電性材料を用いてもよい。シード層４２として、ＴａＮ、Ｔａ、Ｃｕの積層膜以外にも、ＴａＮの代わりに、窒化チタン（ＴｉＮ）、珪化窒化チタン（ＴｉＳｉＮ）、珪化窒化タンタル（ＴａＳｉＮ）などの窒化物やＳｒＲｕＯ_３、ＩｒＯ_２などの酸化物を用いてもよい。

【0078】

図１４（ａ）は、図１２のＢ−Ｂ間の断面図、図１４（ｂ）は、図１２のＣ−Ｃ間の断面図である。図１２および図１４（ａ）に示すように、絶縁膜３６上に、抵抗膜４８が形成されている。抵抗膜４８は、配線層４４を介して、可変端子５４と下部電極２２との間に接続されている。抵抗膜４８は、図８の抵抗Ｒ２０およびＲ３０に対応する。図１２および図１４（ｂ）のように、絶縁膜３６上に、抵抗膜４９が形成されている。抵抗膜４９は、配線層４４を介して、固定端子５６と上部電極２６との間に接続されている。抵抗膜４９は、図８の抵抗Ｒ１０に対応する。抵抗膜４８、４９は、例えば厚さ８０ｎｍのＴａＳｉＮ膜である。なお、抵抗膜４８、４９として、Ｎｉ−Ｃｕ合金やＦｅ−Ｃｒ−Ａｌ合金などの高抵抗膜を用いてもよい。また、抵抗膜４８、４９は、絶縁膜３６上に形成される場合に限られず、その他の場所に形成されてもよい。

【実施例2】

【0079】

図１５は、実施例２に係る電子装置を示す図である。図１５のように、電子装置は不平衡動作のアンテナ回路１０６である。アンテナ回路１０６は、回路９０と、回路９０に並列に接続されたアンテナコイル９２、可変容量コンデンサ９４、および直流除去用のキャパシタ９６と、を備える。回路９０は、アンテナコイル９２を介して受信された受信信号の処理を行う。また、回路９０は、可変容量コンデンサ９４への直流バイアス電圧の供給を制御する。可変容量コンデンサ９４を、実施例１およびその変形例で説明した可変容量コンデンサとすることができる。

【0080】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0081】

Ｃ１−Ｃ４、Ｃ１０、Ｃ２０ キャパシタ
Ｒ１−Ｒ５、Ｒ１０−Ｒ３０ 抵抗
Ｎ１−Ｎ５、Ｎ１０−Ｎ３０ ノード
Ｔ１、Ｔ２ 信号端子
Ｔｐ 可変端子
Ｔｇ 固定端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】