特許 6404952 拡張された自由度を有する共振器回路、改善されたチューナビリティを有するフィルタ、および改善されたチューナビリティを有するデュプレクサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6404952

(24)【登録日】2018年9月21日

(45)【発行日】2018年10月17日

(54)【発明の名称】拡張された自由度を有する共振器回路、改善されたチューナビリティを有するフィルタ、および改善されたチューナビリティを有するデュプレクサ

(51)【国際特許分類】

   H03H 11/40 20060101AFI20181004BHJP

   H03H 9/17 20060101ALI20181004BHJP

   H03H 11/34 20060101ALI20181004BHJP

   H03H 9/24 20060101ALI20181004BHJP

   H03H 9/64 20060101ALI20181004BHJP

   H03H 9/72 20060101ALI20181004BHJP

【ＦＩ】

   H03H11/40

   H03H9/17 F

   H03H11/34

   H03H9/24 Z

   H03H9/64 Z

   H03H9/72

【請求項の数】13

【全頁数】16

(21)【出願番号】特願2016-570328(P2016-570328)

(86)(22)【出願日】2015年5月28日

(65)【公表番号】特表2017-520985(P2017-520985A)

(43)【公表日】2017年7月27日

(86)【国際出願番号】EP2015061874

(87)【国際公開番号】WO2016000872

(87)【国際公開日】20160107

【審査請求日】2017年1月25日

(31)【優先権主張番号】102014109264.3

(32)【優先日】2014年7月2日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】500480274

【氏名又は名称】スナップトラック・インコーポレーテッド

(74)【代理人】

【識別番号】100090022

【弁理士】

【氏名又は名称】長門 侃二

(72)【発明者】

【氏名】シュミットハマー， エドガー

【審査官】 竹内 亨

(56)【参考文献】

【文献】 独国特許出願公開第０４３０６５１２（ＤＥ，Ａ１）

【文献】 米国特許出願公開第２０１１／０１９３６５６（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００９／０１１５５５２（ＵＳ，Ａ１）

【文献】 特開２０１３−０７０１４３（ＪＰ，Ａ）

【文献】 特開平０９−０７４３２５（ＪＰ，Ａ）

【文献】 特開２００４−３５７３０６（ＪＰ，Ａ）

【文献】 国際公開第２０１０／００１５２２（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｈ ９／００−９／７６

Ｈ０３Ｈ １１／００−１１／５４

(57)【特許請求の範囲】

【請求項1】

１つの共振器，１つのインピーダンス変換器，および１つのインピーダンス回路、を備える共振器回路であって、
前記インピーダンス回路は、１つのインピーダンス値Ｚを備え、そして１つのインピーダンス素子を備え、
前記共振器は、当該共振器の共振周波数を変更することなしに、当該共振器の共振周波数と反共振周波数との間の距離であるポールゼロ距離を大きくすることができるように構成されており、
前記インピーダンス変換器は、前記共振器と前記インピーダンス回路との間に回路接続されており、前記インピーダンス回路のインピーダンス値Ｚを１つの新たなインピーダンス値Ｚ'≠Ｚに変換し、そしてＧＩＣ，ＮＩＣ，ＧＩＩ，およびＮＩＩから選択された１つの変換回路を備える、
ことを特徴とする共振器回路。

【請求項2】

前記共振器は、１つのＳＡＷ共振器，１つのＢＡＷ共振器，１つのＭＥＭＳ共振器，または１つのＬＣ共振回路であることを特徴とする、請求項１に記載の共振器回路。

【請求項3】

前記変換回路は、１つのＮＩＣであり、そして２つの交差して接続されたトランジスタを備えることを特徴とする、請求項１または２に記載の共振器回路。

【請求項4】

前記インピーダンス素子は、チューナブルであることを特徴とする、請求項１乃至３のいずれか１項に記載の共振器回路。

【請求項5】

前記インピーダンス素子は、１つのキャパシタンス素子であることを特徴とする、請求項１乃至４のいずれか１項に記載の共振器回路。

【請求項6】

前記インピーダンス素子は、１つのＤＴＣ，１つのバラクタ，１つのＢＳＴベースの素子から選択されていることを特徴とする、請求項５に記載の共振器回路。

【請求項7】

前記共振器、前記インピーダンス変換器、および前記インピーダンス回路は、１つの共通な担体上に配設されていることを特徴とする、請求項１乃至６のいずれか１項に記載の共振器回路。

【請求項8】

前記インピーダンス変換器および／または前記インピーダンス回路は、ＣＭＯＳ技術または、ＧａＡｓあるいはＳｉＧｅベースの技術で製造されていることを特徴とする、請求項１乃至７のいずれか１項に記載の共振器回路。

【請求項9】

請求項１乃至８のいずれか１項に記載の共振器回路において、
前記インピーダンス変換器および／または前記インピーダンス回路は、１つの半導体基板に形成されており、
前記共振器は、１つの共振器基板の内部または当該基板上に形成されており、
前記共振器基板および前記半導体基板は積層されている、
ことを特徴とする共振器回路。

【請求項10】

請求項１乃至９のいずれか１項に記載の１つの共振器回路を有する高周波フィルタ。

【請求項11】

複数の前記共振器回路は、１つの信号経路にのみ回路接続されているか、または当該１つの信号経路をグラウンドと回路接続する１つ以上の並列分岐にのみ回路接続されていることを特徴とする、請求項１０に記載の高周波フィルタ。

【請求項12】

請求項１０または１１に記載の１つの高周波フィルタを有するデュプレクサ。

【請求項13】

請求項１２に記載のデュプレクサの使用であって、前記デュプレクサは、インピーダンス素子として、１つのチューナブルなインピーダンス素子を備え、そしてこれにより当該デュプレクサの周波数特性がチューナブルであることを特徴とする、デュプレクサの使用。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、改善されたチューナビリティを特徴とする共振器回路、フィルタ、デュプレクサに関し、およびデュプレクサの使用に関する。

【背景技術】

【0002】

たとえばデュプレクサ（複数）に含まれ得るＨＦフィルタにおいては、一般的に共振器（複数）が使用されている。これらの共振器は、一般的に１つの特定の共振周波数ω_０および１つの特定の反共鳴周波数ω_ｐを有し、この周波数でこの共振器のインピーダンスは１つのポールを形成する。これら２つの周波数は、特有のフィルタ特性に大きな影響を与える。共振器（複数）がたとえば帯域通過フィルタ（複数）に回路接続されると、これらの周波数は、この通過帯域の位置および幅を決定する。このため従来の共振器は、その動作周波数に関して制限された使用領域を有している。

【0003】

上記の共振器を規定し、またこれによってフィルタ（複数）を規定するさらなるパラメータ（複数）は、電力容量（Leistungsvertraglichkeit）および、上記のフィルタが充分なリニア領域で動作する環境である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

このため特定の周波数特性を得るために、公知の共振器回路に対してさらなる自由度を備える共振器回路への必要性が生じている。具体的には、特性周波数の調整のより大きな余地および高い電力耐性（Leistungsfestigkeiten）を有することが望まれている。

【課題を解決するための手段】

【0005】

請求項１に示す共振器回路は、上記の条件に適したものであり、かつこれによって改善されたフィルタおよびデュプレクサとなるものである。

【0006】

本共振器回路は、１つの共振器，１つのインピーダンス変換器，および１つのインピーダンス回路を備える。このインピーダンス回路は、１つのインピーダンス値Ｚを備え、１つのインピーダンス素子を含んでいる。このインピーダンス変換器は、上記の共振器と上記のインピーダンス回路との間に回路接続されている。このインピーダンス変換器は、このインピーダンス回路のインピーダンス値Ｚを１つの新たなインピーダンス値Ｚ’≠Ｚに変換し、そしてＣＩＣ，ＮＩＣ，ＧＩＩ，およびＮＩＩから選択された１つの変換回路を備える。

【0007】

ここでＧＩＣ（Generalized Impedance Converter、一般化インピーダンス変換器）は、１つの出力インピーダンス値Ｚを新しい１つのインピーダンス値Ｚ’に変換する変換回路であって、この新しいインピーダンス値Ｚ’は、出力インピーダンス値Ｚに実質的に比例している。ＧＩＩ（Generalized Impedance Inverter、一般化インピーダンス反転器）は、実質的に、１つの出力インピーダンス値Ｚを１つの新しいインピーダンス値Ｚ’に変換し、この新しいインピーダンス値Ｚ’は、実質的に元のインピーダンス値Ｚを反転した値に比例している。ＮＩＣ（Negative Im-pedance Converter、負性インピーダンス変換器）は、１つのＧＩＣであり、ここでその比例係数が負のものである。ＮＩＩ（Negative Im-pedance Inverter、負性インピーダンス反転器）は、１つのＧＩＩであり、ここでその比例係数が負のものである。

【0008】

こうして原理的には上記のインピーダンス変換器は、元の１つのインピーダンス値Ｚを、あたかも１つの別のインピーダンス値Ｚ’のように見せる、１つの変換回路である。換言すれば、上記のインピーダンス変換器は、元の１つのインピーダンス値をマスキングし、そして、このインピーダンス変換器の背後には単に１つのインピーダンス値Ｚが存在しているにもかかわらず、１つの別の回路環境に１つの変換されたインピーダンス値Ｚ’を提供するものである。

【0009】

ここでこのインピーダンス変換器は、１つの２端子対回路（Zweitor）を備える。１つの２端子対回路は、１つの入力ポートと１つの出力ポートとを有する１つの電気回路である。これら２つのポートの各々は、２つの電気的接続端子を備える。１つの２端子対回路の電気的特性は、実質的に、これら２つのポートに印加される電圧および各々のポートで流入あるいは流出する電流がどのように互いに関係しているかによって決定されている。これら２つのポートの電流および電圧を行列の要素としてまとめると、２端子対回路もまた行列を用いてコンパクトな記述様式で以下のように記述することができる。

（１）

ここでＵ_ＩＮは入力ポートでの電圧、Ｉ_ＩＮは第１のポートに流入する電流、Ｕ_Ｌは出力ポートでの電圧、そしてＩ_Ｌはこの出力ポートでの電流強度である。通常この２端子対回路の出力ポートには、１つの電気的負荷が回路接続され、これよりこれに対応する電圧および電流は添え字Ｌで表される。

【0010】

インピーダンスは電圧を電流で割ったもので以下のように定義される。

（２）

以上より式（１）および（２）からＺ_ｉｎは以下のようになる。

（３）

ここでＺ_ＩＮは、上記のインピーダンス変換器の入力ポートでのインピーダンス値であり、Ｚ_Ｌは出力ポートでのインピーダンス値である。

【0011】

行列要素ＡＢＣＤを有するこの行列は、連鎖行列と呼ばれる。この連鎖行列の対角要素、すなわちＡとＤは、以下のように０に等しい。

（４）

こうしてこのインピーダンス変換器の入力でのインピーダンスは以下のようになる。

（５）

【0012】

こうして上記のインピーダンス値Ｚ_Ｌは、１つの新しいインピーダンス値Ｚ_ＩＮに変換され、ここで元のインピーダンス値Ｚ_Ｌとこの新しいインピーダンス値Ｚ_ＩＮとは反転している。この比例係数はＢ／Ｃである。このため対角要素が消滅した連鎖行列は、ＧＩＩを表している。

【0013】

この連鎖行列の対角要素、すなわち以下の式のようにＡおよびＤのみが０でない場合、

（６）

これよりインピーダンス値Ｚ_Ｌは、以下のような新しいインピーダンス値に変換される。

（７）

ここでこの新しいインピーダンス値Ｚ_ＩＮは、上記の出力インピーダンス値Ｚ_Ｌに比例しており、ここで商Ａ／Ｄが比例係数となる。こうして元のインピーダンス値と新しいインピーダンス値とは比例しており、このため式（６）はＧＩＣを表している。

【0014】

上記のＧＩＣの連鎖行列の対角要素が、以下のように異なる符号を有している場合、

（８）

あるいは

（９）

これより元のインピーダンス値Ｚ_Ｌおよび新しいインピーダンス値Ｚ_ｉｎは、以下のように異なる符号を有している。

（１０）

【0015】

以上のように上記のインピーダンス変換器の意義は、１つの元のインピーダンス値Ｚ_Ｌを１つのインピーダンス値Ｚ_ＩＮ＝Ｚ’に変換することであり、このインピーダンスは上記の共振器と共に１つの共振器回路となり、この共振器回路は従来公知の共振器回路に対して新しい特性を備え、そしてこれにより改善されたフィルタおよびこのようなフィルタ（複数）の回路、たとえばデュプレクサを可能とする。これは実質的にこうして上記のインピーダンス変換器が１つの新しいインピーダンス値Ｚ’を合成することを可能とし、ここで従来のやり方でのこのインピーダンス値Ｚ’の生成（もしこれが可能であれば）は、非常に大きな回路的コストとなるであろう。

【0016】

具体的には、もし上記のインピーダンス回路のインピーダンス素子として１つのチューナブルなインピーダンス素子が選択される場合、そしてこの際１つのチューナブルなインピーダンス領域Ｚが得られる場合は、これより上記の変換されたインピーダンス値Ｚ’のチューニング領域の設定の柔軟性は極めて大きくなる。 上記の連鎖行列の選択によって、上記の共振器回路の殆ど任意の特性を得ることができる。

【0017】

上記の共振器は、１つのＳＡＷ共振器（ＳＡＷ＝Surface Acoustic Wave＝音響表面波），１つのＢＡＷ共振器（ＢＡＷ＝Bulk Acoustic Wave＝音響体積波），１つのＭＥＭＳ共振器（ＭＥＭＳ＝Micro ElectroMechanical System），または１つのＬＣ共振回路であってよい。ＳＡＷ共振器およびＢＡＷ共振器の特性を有する、音響波で動作する共振器の１つの形態が、１つのＧＢＡＷ共振器（ＧＢＡＷ＝Guided Bulk Acoustic Wave＝ガイド音響体積波）であることもまた可能である。本発明による共振器回路は、１つの共振器の特別な実施形態に限定されているものでなく、このため原理的に、電気信号で動作するあらゆる共振器が対称となり得る。

【0018】

音響波で動作する共振器の場合、電極パターンを用いて圧電材料の表面にまたは体積中に、音響波が生成され、この共振器は２つのキャパシタンスおよび１つのインダクタンスを備えた等価回路図を有する。インダクタンス値Ｌ_１を有する１つのインダクタンス素子とキャパシタンス値Ｃ_１を有する１つのキャパシタンス素子との直列接続が、キャパシタンス値Ｃ_０を有する１つのキャパシタンス素子と並列に回路接続されている。音響波で動作するこのような共振器は、この際ほぼ以下の式に示す共振周波数を有する。

（１１）

ここでこの共振周波数は、上記のインダクタンス値および上記の第１のキャパシタンス値Ｃ_１に依存する。

【0019】

反共振周波数は、以下の式で与えられ、

（１２）

さらに上記の並列なキャパシタンス素子のキャパシタンス値Ｃ_０にも依存する。ここで上記の共振周波数のポールの周波数距離は、実質的に１つのこれに対応する帯域通過フィルタの帯域幅の尺度となっている。上記の共振周波数は、上記のキャパシタンス値Ｃ_０には依存していない。しかしながら上記のポールの周波数はＣ_０に依存している。これはこのキャパシタンス値Ｃ_０の変更によって、対応するフィルタの帯域幅を容易に調整することができるということを意味している。この共振器の上記のインピーダンス変換器を介した上記のインピーダンス回路との回路接続によって、個々のインピーダンス素子あるいはキャパシタンス素子を実質的にもっと柔軟に調整することができる共振器の等価回路図を得ることができる。こうして従来の共振器と比較して、本発明による共振器回路は、共振周波数の調整および上記の反共振周波数の調整の際にさらなる自由度を提供するものである。

【0020】

上記のインピーダンス変換器の変換回路は、１つのＮＩＣであってよい。これにより、元のインピーダンス値Ｚは反転され、そして１つの負の比例係数が乗算される。これに対応した１つの変換回路と１つのキャパシタンス素子とから成る回路接続は、負性キャパシタンスを有する回路となる。音響波で動作する共振器の上記の並列のキャパシタンス値Ｃ_０は、１つの問題があり、これはこの共振器のリニアリティが低下することである。これより上記の並列のキャパシタンス値Ｃ_０が低減された等価回路図を有する共振回路となり得る。ここで本来の共振器の上記の並列のキャパシタンス値Ｃ_０は、その幾何形状的な寸法に依存する。この寸法は、特にこの共振器の機械的特性を決定し、このためフィルタ回路の開発の際に任意に変更することはできない。しかしながら、このようなことにも拘わらず上記のインピーダンス変換器を介した上記のインピーダンス素子との回路接続によって、補償を行うことができる。

【0021】

上記のインピーダンス素子をチューナブルとすることが可能である。

【0022】

具体的には、上記の共振周波数が上記の並列キャパシタンスには依存しないことから、このキャパシタンスの調整で帯域幅を容易に変更することができるが、これはこの調整が反共振周波数にだけ作用するからである。以上により上記の比例係数を介して、元々小さなチューナブル領域を有するインピーダンス素子を用いて、これが適用されているフィルタの大きなチューナブル領域を得ることができる。

【0023】

このため、具体的には、上記のインピーダンス素子が１つのキャパシタンス素子であってよい。インピーダンス素子としてのキャパシタンス素子は、１つのＮＩＩまたは１つのＮＩＣと協働して、上記の共振器における並列のキャパシタンス値Ｃ_０の低減を可能とする。

【0024】

さらに、上記のインピーダンス素子は、１つのＤＴＣ（Digitally Tunable Capacitor＝デジタルチューナブルコンデンサ）であってよい。このようなインピーダンス素子では、複数の個々のコンデンサが１つの行列に集約されており、そして全体回路に個々に回路接続することができ、こうしてこのインピーダンス素子の全キャパシタンスを容易に調整することができる。これが適用されているフィルタが１つのモバイル通信機器に使用されると、これより通常のバスシステム、たとえばＭＩＰＩ（登録商標）がこのインピーダンス素子の制御用に設けられてよい。チューナブルなインピーダンスを有するインピーダンス素子の使用は、しかしながらＤＴＣに限定されていない。他のチューナブルなインピーダンス素子、たとえばバラクタまたはＢＳＴ（Barium-Strontium-Titanat）ベースの素子も同様に可能である。チューナブルなインピーダンスを有するインピーダンス素子を構成するために、このチューナブルなキャパシタンスの素子を回路接続することも可能である。

【0025】

上記の共振器、上記のインピーダンス変換器、および上記のインピーダンス回路を、１つの共通な担体、たとえば１つの共通な担体基板上に配設することが可能である。このような構成体は、コンパクトな集積を可能とし、これは今日の継続的な小型化のトレンドに適合するものである。

【0026】

さらに、上記のインピーダンス変換器および／または上記のインピーダンス回路は、ＣＭＯＳ技術（ＣＭＯＳ＝Complementary Metal Oxide Semiconductor）または、ＧａＡｓ（Galliumarsenid）あるいはＳｉＧｅ（Silicium Germanium）ベースの技術で製造することが可能である。

【0027】

さらに、上記のインピーダンス変換器および／または上記のインピーダンス回路を１つの半導体基板に形成することが可能である。上記の共振器は、１つの共振器基板の内部あるいはこの基板上に形成されている。この共振器基板およびこの半導体基板は積層されている。ここでこの共振器基板は、この半導体基板の上または下に配設されていてよい。

【0028】

さらに、このような共振器回路が、１つのＨＦフィルタの一部であることが可能である。ＨＦフィルタとしては、たとえばいわゆるラダー型構造が対象となる。このような構造は、帯域通過フィルタまたは帯域阻止フィルタを可能とする。

【0029】

同様に、並列分岐でグラウンドに向かって設けられている共振器回路のみを用いたフィルタ接続形態も可能である。これらは直列のインピーダンス素子（複数）、たとえばインダクタンスおよび／またはキャパシタンス素子を介してカップリングされている。さらに、共振器回路（複数）が信号経路にのみ設けられたフィルタ接続形態が可能である。この場合これらは並列のインピーダンス素子（複数）、たとえばグラウンドと接続されているインダクタンスおよび／またはキャパシタンス素子を介してカップリングされている。

【0030】

１つのデュプレクサ、たとえばモバイル通信機器での使用が想定されている１つのデュプレクサは、以上のようなＨＦフィルタを送信フィルタおよび／または受信フィルタとして備えている。

【0031】

さらに、このようなデュプレクサを通信機器に用いることが可能であり、ここでこのデュプレクサは、インピーダンス素子として、チューナブルなインピーダンス素子を備え、そしてこれによりその周波数特性がチューナブルとなっている。

【0032】

以下では、概略的な図を参照して、本共振器回路の重要な態様および原理を詳細に説明する。

【図面の簡単な説明】

【0033】

【図1】本共振器回路ＲＳの１つの概略図を示す。

【図2】本共振器回路の１つの実施形態を示す。

【図3】本共振器回路のもう１つの実施形態を示す。

【図4】本共振器回路のもう１つの実施形態を示す。

【図5】本共振器回路もう１つの実施形態を示す。

【図6】音響波で動作する１つの共振器Ｒの等価回路図を示す。

【図7】インピーダンス回路におけるインピーダンス素子の様々な可能性を示す。

【図8】さらなる自由度を得るための、本共振器回路の拡張を示す。

【図9】１つのＮＩＣの１つの実施形態を示す。

【図10】１つの担体基板ＴＳＵ上への回路部品（複数）の１つの可能な配置構造を示す。

【図11】高い集積度を有する配置構造のもう１つの可能性を示す。

【図12】高い集積度を有する配置構造のもう１つの可能性をを示す、１つのデバイスの断面を示す。

【図13】回路部品が１つの担体基板ＴＳＵ上に配設され、ボンディングワイヤを用いて回路接続されている、１つのデバイスの斜視図を示す。

【図14】バンプ接続部ＢＵを用いた回路接続部が設けられているもう１つの実施形態を示す。

【図15】１つの例示的な共振器回路のアドミッタンス曲線を示す。

【図16】１つの共振器回路の１つの代替の実施形態のアドミッタンス曲線を示す。

【0034】

図１は、本発明による共振器回路ＲＳの個々の回路部品の関係を概略的に示す。本共振器回路ＲＳは、１つの共振器Ｒ，１つのインピーダンス変換器ＺＴ，および１つのインピーダンス回路ＩＳを備える。このインピーダンス回路は、１つのインピーダンス値Ｚを有し、１つのインピーダンス素子ＩＥを備える。このインピーダンス素子ＩＥは、単独で、またはこのインピーダンス回路ＩＳのさらなる回路部品と協働して、このインピーダンス回路ＩＳのインピーダンス値Ｚを決定することができる。インピーダンス変換器ＺＴは、共振器Ｒとインピーダンス回路ＩＳとの間に回路接続されている。以上により、このインピーダンス変換器ＺＴは、このインピーダンス回路ＩＳのインピーダンス値Ｚをマスキングし、外側に対しては、すなわちこの共振器に対しては１つの代替のインピーダンス値Ｚ’に見えるようにすることが可能である。このインピーダンス変換器の連鎖行列の行列要素の選択によって、このインピーダンス回路の元のインピーダンス値Ｚを、実質的にあらゆる任意のインピーダンス値Ｚ’のように見せることができる。特に、負のキャパシタンスを有するキャパシタンス（複数）が可能である。上記の共振器Ｒの、原理的には任意に変換された１つのインピーダンス値Ｚ’とのカップリングによって、従来のインピーダンス回路ＩＳが全く到達できなかったか、あるいは大きな回路コストによってようやく到達できた自由度が可能となる。

【0035】

本共振器回路ＲＳの上記の３つの回路部品の組合せは、複数の電気的接続端子を有するので、多様な接続が可能であり、もちろんこの共振器回路を１つの外部の周辺回路、たとえば外部の１つの帯域通過回路と接続することが可能である。

【0036】

図２は、本共振回路の１つの実施形態を示し、ここでは、インピーダンス変換器ＺＴが２端子対回路として構成されており、この２端子対回路は、１つのポートで上記の共振器Ｒと、そしてもう１つのポートで上記のインピーダンス回路ＩＳの１つのインピーダンス素子ＩＥと回路接続されている。ここで本共振器回路ＲＳは、１つの第１の接続端子Ａ１と１つの第２の接続端子Ａ２とを有し、これらを介して、この共振器回路は外部の周辺回路と回路接続されていてよい。

【0037】

ここで図２は、共振器Ｒの新しいインピーダンス値Ｚ’との並列回路接続を表し、この新しいインピーダンス値Ｚ’は、共振器Ｒとインピーダンス素子ＩＥとの間のインピーダンス変換器ＺＴを用いることによって生じる。

【0038】

図３は、本共振器回路の１つの実施形態を示し、この実施形態では、この共振器回路の接続端子（複数）は、インピーダンス素子ＩＥに向いたポートＰに対応している。

【0039】

図４は、本共振器回路の１つの実施形態を示し、この実施形態では、外部の周辺回路用の接続端子（複数）の間に、共振器Ｒと上記の新しいインピーダンス値Ｚ’とが直列に回路接続されている。

【0040】

図５は、１つの共振器回路を示し、この共振器回路では、外部の周辺回路用の接続端子（複数）が、一方で直接インピーダンス素子と接続されており、他方でこのインピーダンス素子に向いた、このインピーダンス変換器のポートの１つの接続端子となっている。

【0041】

図６は、音響波で動作する共振器Ｒの等価回路図を表す。１つのインダクタンス値Ｌ_１と１つの第１のキャパシタンス値Ｃ_１との直列回路が、キャパシタンス値Ｃ_０の１つのキャパシタンス素子と並列に回路接続されている。ここでキャパシタンス値Ｃ_０は、ポールの位置に影響するが、しかしながらこの共振器の共振周波数の位置には影響しない。

【0042】

１つのインピーダンス変換器ＺＴを介した、１つのインピーダンス素子ＩＥとの共振器Ｒの接続によって、上記の連鎖行列の行列要素により、これらの値Ｌ_１，Ｃ_１，およびＣ_０に、実質的に任意に影響を与えることができる。

【0043】

図７はインピーダンス回路ＩＳにおけるインピーダンス素子ＩＥの様々な実施形態を示す。このインピーダンス素子は、１つのキャパシタンス素子ＫＥ（左上に示す），１つのチューナブルなキャパシタンス素子ＡＫＥ（右上に示す），１つのインダクタンス素子ＩＮＥ（左下に示す），１つのチューナブルなインダクタンス素子ＡＩＮＥ（右下に示す），または一般的に１つのインダクタンス素子ＩＥ（中央左），または１つのチューナブルなインダクタンス素子ＡＩＥ（中央右）であってよい。インピーダンス回路ＩＳにおける、様々なチューナブルなインピーダンス素子またはチューナブルでないインピーダンス素子の回路接続も同様に可能である。

【0044】

上記のインピーダンス素子は、それ自体、能動的または受動的な基本回路ユニット（複数）からなる１つの回路を有してよい。

【0045】

図８は、本共振器回路ＲＳ、あるいはその周波数依存のインピーダンス特性が、さらに自由度を得るために、さらなる回路部品との回路接続によって、さらに操作される可能性を示す。このように本共振器回路ＲＳは、１つの第３のインピーダンス素子ＩＥ３と直列に回路接続されていてよい。第２のインピーダンス素子ＩＥ２は、もう１つのインピーダンス変換器を介して、この第３のインピーダンス素子ＩＥ３にカップリンングされていてよく、こうしてこの第２のインピーダンス素子も外部に対して実質的に任意に調整可能である。こうして、本共振器回路ＲＳと回路接続されたこの回路は、１つの別のインピーダンス回路ＩＳ２となっている。外部の周辺回路用の接続端子（複数）を介して、こうしてこの別のインピーダンス回路ＩＳ２と本共振器回路ＲＳとの直列回路接続が提供される。

【0046】

一般的に、図１，２，３，４，または５のいずれの共振器回路ＲＳも、図１，２，３，４，または５のいずれの共振器回路ＲＳともこのように回路接続されていてよい。

【0047】

図９は、１つのＧＩＣ、特に１つのＮＩＣの可能な実施形態を示し、ただし見易くするため非常に簡単に示している。インピーダンス値Ｚ_Ｌの１つのインピーダンスは、２つの交差して接続されたトランジスタを介して、ＮＩＣの入力ポートと回路接続されており、インピーダンス値Ｚ_ＩＮとして作用する。上側のトランジスタＴ１のエミッタはこのポートの１つの接続端子と回路接続されている。下側のトランジスタＴ２のエミッタは、このポートの第２の接続端子と回路接続されている。第１のトランジスタＴ１のベースは、インピーダンス素子の「下側の」接続端子と回路接続されている。第２のトランジスタＴ２のベースは、インピーダンス素子の「上側の」接続端子と回路接続されている。第１のトランジスタＴ１のベースは、さらに第２のトランジスタのコレクタと回路接続されており、そしてこの第２のトランジスタのベースは、第１のトランジスタのコレクタと回路接続されているので、「交差」した回路接続が得られる。

【0048】

キルヒホフの法則を用いると、電圧用に適合した配線ループおよび電流用に適合した回路ノードを考慮して、上記のインピーダンス素子の一方側と上記のＮＩＣの入力ポートに印加される電圧は、２つのトランジスタが同様の構成となっている場合は、その大きさは同じであるが、ただし異なる極性となっている。これより図９の回路に正弦状のＨＦ信号が印加されると、この回路の入力と負荷との間に１８０度の位相差が生じる。この際電流はしかしながら同一である。これより第２法則からＺ_ＩＮ＝−Ｚ_Ｌとなる。実際に比例係数＝−１を有するＮＩＣとなり、このＮＩＣは任意の負荷インピーダンス値Ｚ_Ｌを負のインピーダンス値Ｚ’＝−Ｚ_Ｌに変換する。

【0049】

このインピーダンス変換器の特性は、上記の行列要素Ａ，Ｂ，Ｃ，Ｄによって決定される。一見したところ、行列を構成するＡ，Ｂ，Ｃ，およびＤに設定された値に対して、これに対応する回路を見出すことは難しいように見える。しかしながらここでこの行列記法の利点が明らかになる。２つの前後に続いて回路接続された２端子対回路は、１つの共通な行列で記述され、これはこれら２つの個々の２端子対回路の２つの個別の行列の積として与えられる。したがってこの連鎖行列に対する技術的な解は、その行列の積が所望の連鎖行列となる複数の２端子対回路に対する技術的な解が見つかると、そこで既に見つかったことになる。こうしてこの問題は、部分問題（複数）に分解し、そしてこれらの部分問題の解を互いに独立に見つけることにより、容易に解くことができる。

【0050】

安定性のために複数のトランジスタを使用することが有利となり得る。

【0051】

トランジスタで実現されているＮＩＣは、たとえば論文「トランジスタ式負性インピーダンス変換器」（“Transistor Negative-Impedance Converters”，by J. G. Linvill，; Proceedings I;R;E Juni 1953, S. 725 - 729）に開示されている。

【0052】

図１０は、１つの担体基板ＴＳＵ上への回路部品（複数）の１つの可能な配置を示す。共振器Ｒ，インピーダンス変換器ＺＴ，およびインピーダンス素子、たとえばチューナブルにインピーダンス素子ＡＩＥは、この担体基板ＴＳＵ上に隣り合って配設されていてよい。回路接続は、この担体基板ＴＳＵの表面上のメタライジング部、または多層に実装された担体基板の中間層のメタライジング部によって、可能である。

【0053】

図１１は、もう１つの集積の程度を示し、ここではチューナブルなインピーダンス素子ＡＩＥおよびインピーダンス変換器ＺＴの回路素子（複数）が、たとえば１つの半導体チップに一緒に集積されている。

【0054】

図１２は、１つのデバイスの断面を示し、このデバイスでは、上記のチューナブルなインピーダンス素子ＡＩＥおよび上記のインピーダンス変換器が、１つの担体基板上に配設されている。これらの間の回路接続は、バンプを用いて生成されていてよい。

【0055】

上記のチューナブルなインピーダンス素子および上記のインピーダンス変換器を有する部品の上に、上記の共振器を有する１つの部品が配設されている。これらの部品間の回路接続も、バンプを用いて行われてよい。ＴＳＶ（ＴＳＶ＝Tru-Silicon-Via）を介した回路接続も同様に可能である。

【0056】

図１３は、このような可能性を斜視図で示し、ここで信号配線（複数）は、パターニングされたメタライジング部（複数）として担体基板ＴＳＵの表面上に配設されている。共振器Ｒの接続端子は、ボンディングワイヤＢＤによって、これらの信号配線ＳＬのパターニングされたメタライジング部と接続されている。

【0057】

図１４は、１つの代替または追加的な実施形態を示し、この実施形態では、共振器Ｒは、バンプ接続部ＢＵを介して、上記の信号配線のメタライジング部と回路接続されている。

【0058】

図１５は、１つの共振器回路に対する周波数依存のアドミッタンスＹを示し、この共振器回路ではインピーダンス素子がチューナブルなインピーダンス素子として実装されている。ここでこのチューナブルなインピーダンス素子は１つのＮＩＣを介して、１つの従来のＳＡＷ共振器と回路接続されている（図２参照）。このインピーダンス素子のインピーダンス値Ｚのチューニング、すなわちこのインピーダンス素子のインピーダンス値Ｚの変化は、約８８０ＭＨｚにある共振周波数を変化させない。このチューナブルなインピーダンス素子のインピーダンスの値により、図１５に示す２つの曲線が生じている。１つの場合ではポールは約８８０ＭＨｚに在る。もう１つの場合はポールは約８９５ＭＨｚにある。これはポールゼロ距離が３０ＭＨｚから４５ＭＨｚに増大したことに対応しており、そして（相対的な）帯域幅を約５０％増大することを可能としている。

【0059】

図１６は、１つの共振器回路の周波数依存のアドミッタンスを示し、この共振回路では、インピーダンス素子は、図３に示すように、この共振器回路の接続端子（複数）と直接接続されており、上記のＮＩＣが上記の共振器Ｒのインピーダンス値をマスキングしている。ここでも容易に変更可能な反共振は調整可能である。この反共振のＱ値は、まだ比較的良好である。これに対し共振のＱ値は悪化している。しかしながら、良好なＱ値は、適切に入念に選択された、適合した回路部品によってより改善され得る。

【0060】

上記の図に示す実施形態例および上述の回路に加えて、追加的な共振器（複数），トランジスタ（複数），およびインピーダンス素子（複数）を有する他の共振器回路（複数）、そしてこれが適用されたフィルタ回路（複数）およびデュプレクサが可能である。

【符号の説明】

【0061】

Ａ１ ： 第１の接続端子
Ａ２ ： 第２の接続端子
ＡＩＥ ： チューナブルなインピーダンス素子
ＡＩＮＥ ： チューナブルなインダクタンス素子
ＡＫＥ ： チューナブルなキャパシタンス素子
ＢＤ ： ボンディングワイヤ
ＢＵ ： バンプ接続部
Ｃ ： 並列キャパシタンス
Ｃ_１ ： インダクタンス値Ｌ１を有する直列回路のキャパシタンス値
ｆ ： 周波数
ＩＥ ： インピーダンス素子
ＩＥ２ ： 第２のインピーダンス素子
ＩＥ３ ： 第３のインピーダンス素子
ＩＮＥ ： インダクタンス素子
ＩＳ ： インピーダンス回路
ＩＳ２ ： 第２のインピーダンス回路
ＫＥ ： キャパシタンス素子
Ｌ_１ ： インダクタンス値
Ｐ ： ポート（Ｔｏｒ）
Ｒ ： 共振器
ＲＳ ： 共振器回路
ＴＳＵ ： 担体基板
Ｙ ： アドミッタンス
Ｚ_ｉｎ ： 新しい、マスキングされたインピーダンス
Ｚ_Ｌ ：負荷インピーダンス、マスキングされるインピーダンス
ＺＴ ： インピーダンス変換器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】