特許 6405554 近接センサシステム及びその操作方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6405554

(24)【登録日】2018年9月28日

(45)【発行日】2018年10月17日

(54)【発明の名称】近接センサシステム及びその操作方法

(51)【国際特許分類】

   H01L 31/12 20060101AFI20181004BHJP

   G01S 7/481 20060101ALI20181004BHJP

   G01S 17/10 20060101ALI20181004BHJP

【ＦＩ】

   H01L31/12 E

   G01S7/481 Z

   G01S17/10

【請求項の数】16

【全頁数】42

(21)【出願番号】特願2016-547246(P2016-547246)

(86)(22)【出願日】2014年7月3日

(65)【公表番号】特表2016-533648(P2016-533648A)

(43)【公表日】2016年10月27日

(86)【国際出願番号】IB2014003290

(87)【国際公開番号】WO2016038416

(87)【国際公開日】20160317

【審査請求日】2017年6月16日

(31)【優先権主張番号】61/843,152

(32)【優先日】2013年7月5日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】516006459

【氏名又は名称】アクトライト エス．エー．

【氏名又は名称原語表記】ＡＣＴＬＩＧＨＴ Ｓ．Ａ．

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(74)【代理人】

【識別番号】100148596

【弁理士】

【氏名又は名称】山口 和弘

(72)【発明者】

【氏名】オクホニン， セルゲイ

(72)【発明者】

【氏名】グリーヴ， マキシム

【審査官】 河村 麻梨子

(56)【参考文献】

【文献】 特表２００７−５２６４４８（ＪＰ，Ａ）

【文献】 特開２００５−２３５８９３（ＪＰ，Ａ）

【文献】 特開２００５−３０３２６８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／０２９２３８０（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／００−３１／０２４、

３１／１０−３１／１１９、３１／１２

Ｇ０１Ｓ ７／４８１、１７／１０、１７／３２

(57)【特許請求の範囲】

【請求項1】

近接センサシステムであって、
第１のドープ領域と、ゲートと、第２のドープ領域と、光吸収領域とを備える光検出器であって、前記光吸収領域は、少なくとも１つの材料を含み、その上への光入射に反応して、反対電荷のキャリア対が生成され、前記第１のドープ領域が第１の電荷を有する前記キャリア対の第１のキャリアを引き寄せ、前記第２のドープ領域が第２の反対電荷を有する前記キャリア対の第２のキャリアを引き寄せ、前記光検出器は、前記近接センサシステムの近傍にある物体の存在の出力信号表示を生成する光検出器と、
前記光検出器に印加される複数の制御信号を生成するための制御回路であって、前記複数の制御信号は、前記光検出器の前記第１のドープ領域に印加された第１の制御信号と、前記光検出器の前記ゲートに印加された第２の制御信号と、前記光検出器の前記第２のドープ領域に印加された第３の制御信号と、を備え、前記印加された制御信号は、前記光検出器の操作状態を制御し、前記制御回路は、前記光検出器が順バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第２のセットを生成することにより、前記光検出器を検出している状態にする制御回路と、
前記光検出器からの前記出力信号を検出するための信号検出器と、を備える近接センサシステム。

【請求項2】

前記光検出器の前記第１のドープ領域は、ｐ型半導体により形成され、前記第２のドープ領域はｎ型半導体により形成されている、請求項１に記載の近接センサシステム。

【請求項3】

前記光検出器が前記光検出器中で実質的に電流の流れがない状態で逆バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第１のセットを生成することにより、前記制御回路が、前記光検出器を検出していない状態にする、請求項１に記載の近接センサシステム。

【請求項4】

前記第１のドープ領域に印加された前記第１の電圧振幅は、前記第２のドープ領域に印加された前記第３の電圧振幅よりも低い、請求項３に記載の近接センサシステム。

【請求項5】

前記光検出器上に入射光がない状態の前記光検出器中で実質的に電流の流れがない、請求項１に記載の近接センサシステム。

【請求項6】

前記第１のドープ領域に印加された前記第１の電圧振幅は、前記第２のドープ領域に印加された前記第３の電圧振幅と１ボルト異なる、請求項５に記載の近接センサシステム。

【請求項7】

前記光検出器上に入射光がある状態の前記光検出器中で電流の流れがある、請求項１に記載の近接センサシステム。

【請求項8】

前記第１及び第２のドープ領域との間の電界を増加することで、前記入射光に反応して、前記光検出器中の前記電流が流れる時間を減少する、請求項７に記載の近接センサシステム。

【請求項9】

前記第１及び第２のドープ領域との間の電界が減少することで、前記入射光に反応して、前記光検出器中に前記電流が流れる時間を増加する、請求項７に記載の近接センサシステム。

【請求項10】

前記制御回路は、検出していない状態と検出している状態との間の前記光検出器を交互に入れ替えるために、前記制御信号を印加する、請求項１に記載の近接センサシステム。

【請求項11】

前記光検出器が実質的に電流の流れがない状態で逆バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第１のセットを生成することにより、前記制御回路は、前記光検出器を前記検出していない状態にする、請求項１０に記載の近接センサシステム。

【請求項12】

前記光検出器が、入射光のないときに実質的に電流の流れがない状態で、かつ入射光の存在下では電流の流れのある状態で順バイアスモードにあるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第２のセットを生成することによって、前記制御回路は、前記光検出器を前記検出している状態にする、請求項１１に記載の近接センサシステム。

【請求項13】

パルス光源をさらに含む、請求項１に記載の近接センサシステム。

【請求項14】

前記光源の前記パルスは、前記光検出器が検出する状態にあるときに、前記光検出器と同期し光を発する、請求項１３に記載の近接センサシステム。

【請求項15】

請求項１４に記載の近接センサシステムを使用して対象の存在を検出する方法であって、前記光源からの前記発光と前記光検出器中の電流の流れの前記検出との間の時間は、前記対象から反射された光の入射によって、前記対象の存在を検出するために使用される、方法。

【請求項16】

請求項１４に記載の近接センサシステムを使用して対象の距離を検出する方法であって、前記光源からの前記発光と前記光検出器中の電流の流れの前記検出との間の時間は、前記対象から反射された光の入射によって、前記対象の前記距離を確認するために使用される、方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願に対する相互対照
本特許出願は、２０１３年７月５日出願の米国仮特許出願第６１／８４３，１５２号の優先権を主張するものであり、上記特許文献は、参照によってその全体が本明細書に組み込まれる。

【0002】

本特許出願は２０１２年５月２８日出願の米国特許出願第１３／４８１，８９１号に関し、２０１１年６月１０日出願の米国仮特許出願第６１／４９５，４５０号及び２０１２年２月２７日出願の米国仮特許出願第６１／６０３，４９６号の優先権を主張するものであり、それぞれの出願は、その全体を参照として本明細書に組み込まれる。

【0003】

本特許出願は、また、２０１４年３月３日出願の米国特許出願第１４／１９４，９２８号に関し、２０１３年３月１５日出願の米国仮特許出願第６１／７８６，７８１号の優先権を主張するものであり、それぞれの出願は、その全体を参照として本明細書に組み込まれる。

【0004】

本開示は、一般に、近接センサに関し、より詳細には、対象物体の検出用の可変近接センサのような光検出器を使用し、近接センサからの距離を確認する技術に関する。

【背景技術】

【0005】

発明の態様及び実施形態と同様に、本明細書では多くの発明が記載、説明されている。一態様では、本発明は、とりわけ、センサ上の反射された光入射を検出することによって対象物体を検出し、そこへ反応して電気信号を生成するモノリシック検出器またはセンサを備える可変近接センサシステムに関する。別の態様では、本発明は、電力消費の規格と同様に、応答時間の規格を満たし、または適合するため、このような近接センサを制御する方法に関する。

【発明の概要】

【0006】

対象物体の検出用の可変近接センサのような光検出器を使用し、近接センサからの距離を確認する技術が開示されている。一実施形態では、この技術は、第１のドープ領域と、ゲートと、第２のドープ領域と、光吸収領域とを有する光検出器を含む近接センサシステムとして、達成されてよく、光吸収領域は少なくとも１つの材料を含み、その上への光入射に反応して、反対電荷のキャリア対が生成され、第１のドープ領域が第１の電荷を有するキャリア対の第１のキャリアを引き寄せ、第２のドープ領域が第２の反対電荷を有するキャリア対の第２のキャリアを引き寄せ、光検出器は、近接センサシステムの近傍にある物体の存在の出力信号表示を生成する。本実施形態は、また、光検出器に印加される複数の制御信号を生成するための制御回路を含み、複数の制御信号は、光検出器の第１のドープ領域に印加された第１の制御信号と、光検出器のゲートに印加された第２の制御信号と、光検出器の第２のドープ領域に印加された第３の制御信号と、を備え、印加された制御信号は、光検出器の操作状態を制御する。本実施形態は、光検出器からの出力信号を検出するために、さらに信号検出器を含む。

【0007】

本実施形態のその他の態様によれば、光検出器の第１のドープ領域は、ｐ型半導体により形成され、第２のドープ領域はｎ型半導体により形成されている。

【0008】

さらに本実施形態の態様によると、光検出器が、光検出器中において、実質的に電流の流れがない状態で逆バイアスモードとなるように、第１と、第２と、第３の制御信号に関連する電圧振幅の第１のセットを生成することにより、この制御回路は、光検出器を検出しない状態にする。本実施形態の別の態様によると、第１のドープ領域に印加された第１の電圧振幅は、第２のドープ領域に印加された第３の電圧振幅よりも低い。

【0009】

本実施形態の別の態様によると、光検出器が、光検出器上に入射光がない状態の光検出器中において、実質的に電流の流れがない状態で順バイアスモードとなるように、第１と、第２と、第３の制御信号に関連する電圧振幅の第２のセットを生成することにより、この制御回路は、光検出器を検出している状態にする。さらに本実施形態の別の態様によると、第１のドープ領域に印加された第１の電圧振幅は、第２のドープ領域に印加された第３の電圧振幅と約１ボルト異なる。

【0010】

本実施形態の別の態様によると、光検出器が、光検出器上の入射光の存在下において、光検出器中の電流の流れが順バイアスモードとなるように、第１と、第２と、第３の制御信号の関連する電圧振幅の第２のセットを生成することにより、この制御回路は、光検出器を検出している状態にする。さらに本実施形態の別の態様によると、第１及び第２のドープ領域との間の電界が増加することで、入射光に反応して、光検出器中に電流が流れる時間を減少する。本実施形態のもう一つ別の態様によると、第１及び第２のドープ領域との間の電界を減少することで、入射光に反応して、光検出器中の電流が流れる時間を増加する。

【0011】

本実施形態の別の態様によると、この制御回路は、光検出器を検出していない状態と検出している状態とに交互に切り替えるために、制御信号を印加する。さらに本実施形態の別の態様によると、光検出器が実質的に電流の流れがほぼない状態で逆バイアスモードとなるように、第１と、第２と、第３の制御信号に関連する電圧振幅の第１のセットを生成することにより、この制御回路は、光検出器を検出しない状態にする。さらに本実施形態の別の態様によると、光検出器が入射光のないときにほぼ電流の流れがない状態で、かつ入射光の存在下においては電流の流れのある状態で順バイアスモードにあるように、第１と、第２と、第３の制御信号に関連する電圧振幅の第２のセットを生成することによって、この制御回路は、光検出器を検出する状態にする。

【0012】

実施形態の別の態様によると、近接センサシステムは、さらにパルス光源を含む。さらに本実施形態の別の態様によると、近接センサシステムの光源のパルスは、光検出器が検出する状態にあるときに光検出器と同期し、光を発する。

【0013】

別の実施形態では、この技術は、前述の実施形態のいずれかに記載の近接センサシステムを使用して対象の存在を検出するための方法として達成されてよく、光源からの発光と光検出器中の電流の流れの検出との間の時間は、この対象から反射された光の入射のため、この対象の存在を検出するために使用される。

【0014】

さらに別の特定の実施形態では、この技術は、前述の実施形態のいずれかに記載の近接センサシステムを使用して対象の距離を検出するための方法として達成されてよく、光源からの発光と光検出器中の電流の流れの検出との間の時間は、この対象から反射された光が入射することにより、この対象の距離を確認するために使用される。

【0015】

本開示を、添付図にて示すように、本開示の特定の実施形態を参照してより詳細に記載する。特定の実施形態を参照して、本開示を以下に記載するが、本開示はこれらに限定されるものではないと理解すべきである。本明細書の教示を得た当業者は、その他の利用分野と同様に、別の実施、変更及び実施形態を認識するであろう。それらは本明細書で記載された本開示の範囲内であり、それらに関して本開示は著しく実用性があり得る。

【0016】

本開示のより深い理解を促すために、次に、添付図面を参照すると、同じ要素は同じ数字で参照されている。これらの図面は、本開示を制限するものとして解釈すべきでなく、説明のためだけを目的としている。

【図面の簡単な説明】

【0017】

【図1】１つ以上のレーザを含む、本発明の例示的実施形態をブロック図の形態で示し、例えば、光検出器により検出された（本発明の特定の態様及び実施形態による）レーザパルスを生成し、本発明の特定の態様及び実施形態によると、制御回路は制御信号を生成し、制御信号は反射された光の感知を促進するための光検出器に印加され、特に、操作においては、光検出器は、制御信号及び反射された光に反応して、センサによって（例えば、光の検出に反応して接触領域及びドープ領域を介して出力）電流出力を測定する信号検出器（例えば、電流増幅器／センサ（及びその他の回路）によって、検出され得る出力電流を生成する。光検出器は、ディスクリートデバイスであってよく、または、集積回路のような、制御回路及び／または信号検出器（及び／またはその他の回路）に統合され得る。

【図2】本発明の特定の態様及び実施形態による、レーザ出力（ここではパルスとして図示）と近接センサシステムの光検出器（作動及び検出）との間のタイミングの関係を示す。

【図3】本発明の特定の態様及び実施形態による、ブロック図の形態の、制御信号を生成するための制御回路を含む本発明の例示的実施形態を示し、制御回路はフォトダイオードに印加され、このような制御信号に反応し、入射光を検出して、信号検出器によって検出される出力電流を生成する。

【図4】例示的な制御信号を示し、制御信号は光検出器及びそこから反応する出力に印加され（とりわけ、光検出器の出力電流は、出力波形を生成するために、光検出器の出力につく５０オームインピーダンスに印加される）。

【図5A】例示的なモノリシック光センサまたは光検出器の断面図であり、本例示的センサの接触領域は、バルク基板ウエハ／ダイの上面（主表面）に配置されている。

【図5B】図５Ｂ及び図５Ｃは図５Ａの光検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図５Ａの断面図の場所を表す。図５Ａ〜図５Ｃの本例示的実施形態の接触面は、ｐ＋領域としばしば記載されるが、別の実施形態では、接触領域はｎ＋領域であり得る。

【図5C】上記図５Ｂの説明を参照

【図6】図６〜図９は本発明の特定の態様による、エネルギー帯の透視図から光検出器の操作の段階を表し、第１の電圧（例えば、本例示的実施形態においては負電圧は−５Ｖであり得る）は、光検出器に印加され、逆バイアスにし、及び／または検出保持状態に光検出器を維持し（図６−光検出器に印加された逆バイアス電圧（即ち、光検出器に印加された検出制御信号はない）、印加された保持電圧を介して検出しない状態の光検出器−電荷キャリアは低ドープ領域から「除去」され）、第２の電圧（例えば、本例示的実施形態においては、正電圧はＩＶであり得る）は、光検出器に印加され、検出器を検出準備の状態にし、ｎ＋領域及びｐ＋領域に隣接したポテンシャル障壁は、（著しい）電流の流れを遮断したり妨げたりする（図７−エネルギー帯の図は順バイアスに即座に切り替えられた後、光検出器は検出準備の状態にあり、光検出器のｎ＋領域及びｐ＋領域に隣接したポテンシャル障壁は、（著しい）電流の流れを遮断したり妨げたりし、入射光の存在下で、光によって生成されたキャリアは、光検出器のｎ＋領域及びｐ＋領域に隣接した領域において蓄積し、光によって生成されたキャリアは、光検出器のｎ＋領域及びｐ＋領域に隣接したポテンシャル障壁を低減し（図８−-光によって生成されたキャリアは、光検出器のｎ＋領域及びｐ＋領域に隣接した領域において蓄積し、光によって生成されたキャリアは、ｎ＋領域及びｐ＋領域に隣接したポテンシャル障壁を低減する）そのため、検出された光の存在下で、制御回路によって印加された制御信号に反応して、光検出器のｎ＋領域とｐ＋領域との間に電流が流れる。これらの状況においては、検出器は検出状態にあり（図９−検出された光の存在下で、かつ制御回路によって印加された制御信号に反応して、光検出器のｎ＋領域とｐ＋領域との間で電流が流れる。これらの状況においては、この障壁は結局、消滅し順電流が流れる）。

【図7】上記図６の説明を参照

【図8】上記図６の説明を参照

【図9】上記図６の説明を参照

【図10】本発明の別の態様による光検出器のアレイを示し、光検出器は本明細書に記載及び／または説明された実施形態の何れかを介して実行され得る。アレイは、センサのアレイに加えて、アレイの光検出器の操作を取得、捕獲及び／または感知を管理するための制御回路を含んでよく、例えば、制御回路（センサ／検出器と同じ基板上に統合され得る）は、光検出器を制御または有効／無効にしてよい。またはデータ取得や感知が伝送のデータ率に関連する方法で光検出器を制御または有効／無効にし得る。光検出器または光検出器のアレイは、複数の光ファイバの出力装置に連結されてよく、各光ファイバ装置は、１つ以上の光検出器のアレイに関連し、制御回路は、光ファイバ装置の関連する出力による光検出器のサブセットを制御または有効／無効にし得る。

【図11】光子データ伝送（例えば、光ファイバを介する）を用いる高速データ伝送環境で実行される光検出器（ブロック図の形態）を示し、光センサまたは光検出器は、本明細書に記載及び／または説明された実施形態の何れかを介して実行されてよく、センサによって電流出力を測定／調整するために電流増幅器またはセンサ（及びその他の回路）に連結されてよく（例えば、光／データの検出に反応して接触領域及びドープ領域を介して出力）、特に、電流センサは、高速の感知増幅器等であってよく、すべての電流感知回路及び構造は、現時点で既知または後で開発され、本発明の範囲内であることを意図し、さらに、光センサまたは光検出器は、ディスクリートデバイスであってよく、または電流増幅器またはセンサ（及び／またはその他の回路）に集積回路として統合されてよい。

【図12A】例示的なモノリシック光センサまたは図１Ａの光検出器の断面図であり、このセンサは、この図示された実施形態においては、半導体オンインシュレータ基板（ＳＯＩ基板）内またはＳＯＩ基板上に配置される。例えばシリコンオンインシュレータである。

【図12B】図１Ａの例示的なモノリシック光検出器の上面図の例示である。

【図12C】図１Ａの例示的なモノリシック光検出器の上面図の例示であり、特に、図１２Ｃに関しては、ゲート１及び２は、「ゲート」として識別されまたは呼ばれている単一構造として相互に連結されている。

【図13A】図１３Ａ及び図１３Ｂは例示的なモノリシック光センサまたは光検出器の特定の態様による、エネルギー帯図に関連する、モノリシックセンサもしくは検出器の一般的な操作及び／または反応を示し、センサが検出しない場合、または露光しない場合には、ゲートに印加された電圧によって提供または生じた障壁のため、ｐ＋領域とｎ＋領域との間の電流はほとんどまたは全く流れないが、センサが検出する場合または１つ以上の光源から入射光にさらされる場合には、正キャリア（すなわち、正孔）の大部分が、ゲート１（ゲート１）下に配置された領域１に向かって移動し、負キャリア（すなわち、電子）の大部分が、ゲート２（ゲート２）下に配置された領域２に向かって移動し、領域１中の過剰な正孔は、ポテンシャル障壁の低下を電子移動に提供、誘導または生じ、電子がｎ＋領域から流れる。一方、領域２における過剰な電子は、正孔障壁の低下を提供、誘導または生じ、正孔電流はｐ＋領域から流れる。このような状況のもとで、このセンサは、大きな内部電流利得を提供する導電性を帯びた状態または導電性を帯びたモードにあり、さらに、ポジティブフィードバック機構は、それぞれのゲート下で過剰なキャリアの蓄積を促進し、順次、関連するこのような領域に対応するポテンシャル障壁を低減し、光検出器のｐ＋領域及びｎ＋領域との間に電流を流し、入射光を検出した場合または入射光に反応して電流を出力する。

【図13B】上記図１３Ａの説明を参照

【図14】ｎ＋及びｐ＋の領域に印加された電圧における変化に応じて、このセンサが光を検出するとき（すなわち、光が「オン」である）及びこのセンサが光を検出しないとき（すなわち、光が「オフ」である）の、光センサまたは光検出器の関連する出力電流のグラフ図である。

【図15A】別の実施形態による、別の例示的なモノリシック光センサまたは光検出器の断面図であり、本例示的実施形態においては、このセンサは、ＳＯＩ基板内またはＳＯＩ基板上に配置され、制御ノードまたはゲート（ゲート１及びゲート２として例示的実施形態に図示されている）の間に配置されたキャリア生成領域（ＣＧ領域）を含み、ＣＧ領域は入射光に反応してより大きな／より高いキャリアの生成を促進する材料を含んでよく、一実施形態では、図１０Ａのセンサの実施形態に対して、入射光に反応して、ＣＧ領域は、より多くの電子孔キャリアを生成する材料を含み、一実施形態では、ＣＧ領域は、ゲルマニウム、ヒ化ガリウムもしくはシリコンーゲルマニウム、またはこれらの組み合わせ（例えば、ゲルマニウムとヒ化ガリウムの双方）、及び／または同様のアンドープもしくは低濃度ドープされた半導体材料よりも光子に反応する、高濃度ドープされた半導体材料（例えば、高濃度ドープされたシリコン）を含む。

【図15B】図１５Ｂ及び図１５Ｃは特定の態様及び実施形態による、図１５Ａの例示的なモノリシック光検出器の例証的な上面図である。

【図15C】上記図１５Ｂの説明を参照

【図16A】図１６Ａ及び図１６Ｂは別の実施形態による、例示的なモノリシック光センサまたは光検出器の断面図であるが、これらの図示された実施形態（及び図１２Ａと図１５Ａの実施形態とは異なり）においては、このセンサはバルク基板中またはバルク基板上に配置されている（例えば、（バルクシリコン基板のような）シリコン、ゲルマニウム及び炭化ケイ素）を含むＩＶ族半導体からの１つ以上の材料）。

【図16B】上記図１６Ａの説明を参照

【図17A】図１７Ａ及び図１７Ｂは別の実施形態によるモノリシック光検出器または光検出器の断面図であり、図１７Ａの図示された実施形態のセンサは、例えばシリコンオンインシュレータのようなＳＯＩ基板中またはＳＯＩ基板上に配置され、図１７Ｂの図示された実施形態では、バルク基板中またはバルク基板上に配置されている。

【図17B】上記図１７Ａの説明を参照

【図17C】図１７Ｃ〜図１７Ｅは実施形態による、図１７Ａ及び図１７Ｂの光検出器の一般的な操作の断面図であり、選択された電圧または所定の電圧をゲートに印加し、ドープ領域（この図示された実施形態においては、ｐ＋領域）及び光検出器の接触領域（この実施形態においては、ｐ＋接触領域）は、センサの入射光の検出を促進する。

【図17D】上記図１７Ｃの説明を参照

【図17E】上記図１７Ｃの説明を参照

【図18】光検出器の応答時間に対する、ｎ＋領域とｐ＋領域に印加された電界の増加の影響の例示的な実施形態を示す。

【図19A】図１９Ａ〜図１９Ｃは図１７Ａ〜図１７Ｃのセンサの断面図の例示的な上面図を示し、点線Ａ−Ａは、図１７Ａ〜図１７Ｃの断面図の場所を指し、特に、図１９Ｃに関しては、ゲート１及び２は、「ゲート」として識別されまたは称されている単一構造として相互に連結されている。

【図19B】上記図１９Ａの説明を参照

【図19C】上記図１９Ａの説明を参照

【図20A】別のセンサまたは検出器による、モノリシック光センサまたは光検出器の断面図であり、本例示的な光検出器の接触領域は、バルク基板ウエハ／ダイの裏面に配置されている。

【図20B】図２０Ｂ及び図２０Ｃは図２０Ａのセンサ／検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図２０Ａの断面図の場所を指す。

【図20C】上記図２０Ｂの説明を参照

【図21A】さらに別の実施形態による、モノリシック光センサまたは光検出器の断面図である。

【図21B】図２１Ｂ〜図２１Ｄは図２１Ａの光検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図２１Ａの断面図の場所を指す。特に、図２１Ｄに対しては、ゲート１及びゲート２は、「ゲート」と識別されまたは称されている単一構造として相互に連結されている。

【図21C】上記図２１Ｂの説明を参照

【図21D】上記図２１Ｂの説明を参照

【図22A】図２２Ａ及び図２２Ｂは図１７Ａ及び図１７Ｂにそれぞれ図示された光検出器の別の実施形態による、モノリシック光センサまたは光検出器の断面図であり、本実施形態では、接触領域はｎ＋型の物質である。特に、図２２Ａまたは図２２Ｂの実施形態の接触領域は、ｎ＋型接触領域であり、このセンサは、ｎ＋ｐｎｐ＋型構造の特徴を有してよく、ｎ＋接触領域を除いて、センサの材料、プロセシング、構成及び配置は、図１７Ａ及び図１７Ｂの実施形態のものと同様であり得る。

【図22B】上記図２２Ａの説明を参照

【図22C】図２２Ｃ及び図２２Ｄは実施形態による、図２２Ａ及び図２２Ｂのセンサまたは検出器の一般的な操作の断面図であり、このセンサは、ゲート、ドープ領域（この図示された実施形態においては、ｐ＋領域）及び接触領域（本実施形態では、ｐ＋接触領域）に、選択された電圧または所定の電圧の印加を介して入射光を検出する。

【図22D】上記図２２Ｃの説明を参照

【図23A】実施形態による、光センサまたは光検出器の断面図である。

【図23B】図２３Ｂ〜図２３ＥはＣＭＯＳプロセスに関する特定の製造技術を示す上面図であり、センサはｎ＋領域及びｐ＋領域を含み（例えば、図１２Ａ，１５Ａ，１６Ａ及び１６Ｂの例示的実施形態を参照）、ｐ＋領域、ゲート及び接触領域は、ＰＭＯＳ及びＮＭＯＳトランジスタを製造するＣＭＯＳプロセスの間、またはＣＭＯＳプロセスに関連して製造されてよく、一実施形態では、ゲートを形成した後、ｎ＋注入は実施され得る。ＣＭＯＳプロセシング（図２３Ｂ中の「Ｘ」を参照）を介して製造された２つのゲートによって取り囲まれたｎ＋領域、及びその後ｎ＋領域の一部への接触が形成され得る（図２３Ｃを参照）、ｐ＋領域は類似の方法で形成されてよく、一実施形態では、ゲートを形成した後、ｐ＋注入が実行されてよく、ＣＭＯＳプロセシング（図２３Ｄ及び図２３Ｅを参照）を介して製造された２つのゲートによってｎ＋領域が取り囲まれ、特に、図２３Ｆは、得られた構造、または最終の構造の断面図を示し、もっとも、このセンサは、本明細書に記載された例示的な実施形態のいくつかにおけるようなｎ＋領域を含まず、このセンサに関連するｎ＋プロセシングは省略され得る。

【図23C】上記図２３Ｂの説明を参照

【図23D】上記図２３Ｂの説明を参照

【図23E】上記図２３Ｂの説明を参照

【図23F】実施形態による、光センサまたは光検出器の断面図である。

【図24A】本発明とともに用いられ得る、例示的なモノリシック光センサまたは光検出器の断面図であり、このセンサ／検出器は、バルク基板ウエハ／ダイ（図５Ａの実施形態の単一接触領域と比較して）の上面（主表面）に配置された複数の接触領域を含む。

【図24B】図２４Ｂ及び図２４Ｃは図２４Ａの光検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図２４Ａの断面図の場所を表すが、本例示的実施形態の接触領域は、図５Ａ〜図５Ｃの接触領域のように、ｐ＋領域及び／またはｎ＋領域が用いられ得る。

【図24C】上記図２４Ｂの説明を参照

【発明を実施するための形態】

【0018】

さらに、多くの発明が本明細書に記載、説明されている。本発明は、その単一の様態や実施形態のいかなるものにも限定されず、このような様態及び／または実施形態の任意の組合せ及び／または配列にも限定されない。本発明の態様及び／またはその実施形態のそれぞれは、単独で、あるいは１つ以上の本発明のその他の態様及び／またはその実施形態の組み合わせで用いられ得る。簡潔にするために、それらの組み合わせや配列の多くは本明細書で個々に記載されない。

【0019】

多くの発明が本明細書に記載、説明されている。一態様では、本発明は、近接センサシステム及びその操作方法を対象としている。図１を参照すると、一例示的実施形態では、近接センサシステムは、物体に向けられた光を生成するために１つ以上のレーザを含む（例えば、複数の光パルス）。このシステムは、さらに、物体から反射された光（例えば、１つ以上のレーザ光パルス）を検出するための１つ以上の光検出器を含む。制御回路は、制御信号を生成し、このような制御信号を光検出器に印加し、それを受けて光検出器を感知モードにする。感知モードの間は、光検出器はその上の光入射を検出することが可能である。信号検出器は、光検出器の出力を受信し、一実施形態では、反射された光が検出されたときに決定する。図２は、本発明の特定の態様及び実施形態による、レーザ出力（ここではパルスとして図示される）と近接センサシステムの光検出器（作動及び検出）との間のタイミングの関係を示す。

【0020】

別の態様では、本発明は光検出器及び／または光検出器のアレイを制御する方法を対象としている。本発明の態様によると、図３を参照すると、第１の実施例では、このシステムは、光検出器と、制御信号を生成し、ｇ光検出器にかかる制御信号を印加し、反応してその上の光入射を検出する制御回路と、信号検出器とを含む。図４は、光検出器（光がその上に入射するとき）による制御信号及び制御信号への応答を示す。

【0021】

図１及び図２を参照して、操作においては、近接センサシステムはレーザまたはＬＥＤを用いて複数の光パルスを生成し得る。一実施形態では、光検出器は、検出しない状態で維持されてよく、定期的に検出または感知状態／感知モードにされ得る。光検出器は、制御回路から感知制御パルスを介して感知状態または感知モードにされ得る。これらの制御パルスは、レーザパルスと同期され得る。感知状態または感知モードにあるときは、光検出器は物体から反射された検出器上への光を検出することが可能である。光検出器は、その上に入射される反射された光に反応して、出力信号（例えば、出力電流）を生成する。一実施形態では、出力信号は信号検出器によって検出される。米国特許出願第１４／１９４，９２８号にて記載されているように、これは、光検出器に印加された逆バイアス電圧の印加を介して実行され得る。（すなわち、光検出器に印加された検出制御信号はない）この点については、光検出器は、保持電圧の印加を介して検出しない状態にあり、電荷キャリアは低ドープ領域から「除去」されている。検出されていない状態においては、光検出器上の反射された入射光の存在にかかわらず、光検出器を通る、または光検出器からの電流の流れはほとんどまたは全くない。さらに、操作においては、入射光がない状態では、光検出器及び／または制御信号の状態にかかわらず、光検出器を通る電流の流れはほとんどまたは全くない。

【0022】

図１及び図２を続いて参照すると、距離Ｌよりも近く配置された物体から反射された光子は下記のように特徴付けられ得る。
Ｌ＝（ｔｘ光の速度）／２

【0023】

特に、実験に基づいて、光検出器の誘発時間は、２０ピコ秒未満であり得る。

【0024】

特に本発明は、任意のフォトダイオードまたは検出器を用いて、米国特許出願第１３／４８１，８９１号に記載された光検出器の構造を含む本発明を実行してよく、本明細書に参照によって組み込まれる。例えば、図５Ａ〜図５Ｃを参照すると、光検出器は少なくとも１つの制御ノードまたはゲート（ゲート１として例示的実施形態に図示されている）と、光吸収領域と、第１のドープ領域（ｐ＋領域として例示的実施形態に図示されている）と、第２のドープ領域（接触領域として図示されている）とを含む。接触領域は、ｐ＋領域（単数または複数）及びゲートを含有する基板領域及び主表面上に、配置及び／または形成され、操作においては、光検出器の出力であってよい。本明細書で記載されているように、接触領域（単数または複数）は、ｐ＋またはｎ＋領域（単数または複数）であり得る。

【0025】

光検出器は、シリコン（例えば、標準的なバルクシリコン）、シリコンーゲルマニウム、ヒ化ガリウムまたはインシュレータ（例えばガラスなど）内または上で製造されてよく、または半導体オンインシュレータ（ＳＯＩ）基板内または基板上（例えば、シリコンまたはゲルマニウム領域／層／材料で製造されてよく、インシュレータ領域／層／材料（例えば、酸化ケイ素、窒化ケイ素及び／またはそれらの組合せ）上または上方に配置される。要約すると、本実施形態では、制御ノードまたはゲート（以下「ゲート」）は、伝導型材料（導体またはドープされた半導体）、例えば、金属（例えば、アルミニウムまたは銅）、金属化合物及び／またはドープされた半導体（例えば、ドナーまたはアクセプタ不純物でドープされたシリコン）で構成されてよい。ゲートは、インシュレータまたは誘電体材料（例えば酸化ケイ素、窒化ケイ素またはそれらの組合せまたは合成物、例えばＯＮＯ）を介して、ボディ領域から離間している。

【0026】

光吸収領域は、基板内または基板上で製造され得る。一実施形態では、ボディ領域は、真性半導体またはドープされた半導体である（例えば、真性／アンドープされたシリコン、ゲルマニウムまたは炭化ケイ素または（ドナーまたはアクセプタ不純物で）低濃度ドープされたシリコン、ゲルマニウムまたは炭化ケイ素）。さらに、光吸収領域は、シリコン、ゲルマニウム、炭化ケイ素及び／またはそれらの組合せ（例えば、シリコンーゲルマニウム）を含む、ＩＶ族半導体からの１つ以上の材料であり得る。光吸収領域ボディは、真性材料または不純物を有する材料、例えばｎ型かｐ型材料（単数または複数）であり得る。

【0027】

上記に記載されたように、光検出器は、少なくとも１つのドープ領域（ｐ＋領域を参照）を含む。ドープされた半導体領域は、基板内か基板上に配置及び／または形成され得る。例えば、ｐ型半導体材料は、ｐ型の不純物（例えば、ホウ素）で半導体をドープすることによって、基板に形成され得る。特に、ドープされた半導体領域（ｐ＋領域）は、また、光検出器の制御ノードであり、操作においては、光検出器の出力である。

【0028】

接触領域は基板領域に形成されており（例えば、従来のリソグラフ、エッチング及び析出技術を介して）、伝導型材料（伝導体または半導体）例えば、金属（例えば、アルミニウムまたは銅）、金属化合物及び／またはドープされた半導体（例えば、ドナーまたはアクセプタ不純物でドープされたシリコン、シリコンーゲルマニウムまたはヒ化ガリウム）で構成されている。接触領域は、ｐ＋ドープされたシリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化ケイ素またはヒ化ガリウムのような、アクセプタ型材料であり得る。さらに、一実施形態では、接触領域は、シリコン、ゲルマニウム、炭化ケイ素及び／またはそれらの組合せを含む、ＩＶ族半導体の１つ以上の材料からなるｐ＋型材料である。

【0029】

別の実施形態では、接触領域は、基板領域の一部から形成されている。例えば、一実施形態では、従来のリソグラフ及び析出技術を使用して、基板は、例えば、ｐ＋ドープされたシリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化ケイ素またはヒ化ガリウムを形成する、アクセプタ型ドーパントでドープされ得る。一実施形態では、ドーパントは、自由電荷キャリア（この場合には正キャリアまたは正孔）の数を増加する目的で、原子（アクセプタ）を選択された基板領域の部分に提供または組み込むために、ホウ素またはアルミニウムであり得る。

【0030】

特に、例示的実施形態における基材領域の光検出器は、半導体オンインシュレータ（ＳＯＩ）基板（例えば、インシュレータ領域／材料／層／材料上または上方に配置された、シリコンまたはゲルマニウム領域／層／材料（例えば、酸化ケイ素、窒化ケイ素及び／またはそれらの組合せ））、またはシリコン（例えば、標準的なバルクシリコン）、シリコン−ゲルマニウム、ヒ化ガリウム及び／またはそれらの組合せであってよい。重要なことには、光検出器は本明細書で記載された、任意の材料及び／または現時点で既知、及び／または後で開発された技術を使用して製造され得る。

【0031】

要約すると、入射光に対して電子−正孔対が形成し、選択された電圧を、（接触領域（例えば、負電圧(ＶＣ＜０Ｖ））、ゲート（例えば、４Ｖよりも大きい（ＶＧ１＞４Ｖ））及びｐ＋領域（例えば、Ｖ１＝＋３Ｖ））に印加することによって形成される）電界によって分離され、正キャリア（すなわち、正孔）はｐ＋接触領域に流れ、負キャリア（すなわち、電子）はゲートの近傍及び／またはゲートの下のボディ領域部分に流れる。電子はゲートの近傍及び／またはゲートの下に蓄積し、そこへ反応して、ゲートに並置されたｐ＋領域から正キャリア（すなわち、正孔）が接触領域（ここではｐ＋接触領域）に流れる。過剰な電子はゲートの近傍及び／またはゲートの下に配置されたボディ領域に蓄積するため、電子障壁（バンドギャップ）はその中で低下される。これにより、ｐ＋領域から別の正孔電流及び／またはより大きな正孔電流が基板領域部分を通過して接触領域に流れる。すなわち、別の正孔電流及び／またはより大きな正孔電流が作られ、ｐ＋領域からボディ領域と光吸収領域の一部を通ってｐ＋接触領域に流れ、それによって出力電流の大きさを増す。このように、光検出器は、大きな内部電流利得を提供する導電性を帯びた状態または導電性を帯びたモードにある。電流は、入射光を検出または入射光に反応して、ｐ＋領域と接触領域と出力電流の間で流れる。

【0032】

図５Ｂ及び図５Ｃは、図５Ａの光検出器の断面図の例示的な上面図を示し、図５Ｂ及び図５Ｃ中の点線Ａ−Ａは、図５Ａの断面図の場所を指す。特に、図５Ａ〜図５Ｃの例示的な実施形態の接触領域はｐ＋領域として記載されてきたが、別の実施形態では、接触領域はｎ＋型であり得る。

【0033】

図４〜図９に関して、一実施形態では、本発明の回路及び技術は、光検出器に印加された逆バイアス電圧の印加を介して検出していない（すなわち、光検出器に印加された検出制御信号がない）状態にある光検出器を維持してよい。この点については、光検出器は、保持電圧の印加を介して検出しない状態にあり、電荷キャリアは低ドープ領域から「除去」されている。一例示的実施形態では、保持電圧は−５Ｖである（図４及び図６を参照）。特に、検出していない状態においては、入射光の存在にかかわらず、光検出器を通る電流の流れはほとんどまたは全くない。さらに、操作においては、入射光がない状態では、光検出器及び／または制御信号の状態にかかわらず、光検出器を通る電流の流れはほとんどまたは全くない。

【0034】

本発明の回路及び技術は、検出電圧の印加をすることにより、光検出器を準備状態にしてよく、ｎ＋及びｐ＋領域に隣接するポテンシャル障壁は電流の流れを遮断または妨げる（例えば、かなりの電流の流れ）。（図７を参照）。検出電圧は、例えば、本例示的実施形態においては＋１Ｖであり、光検出器を順バイアス状態にする。ここで、光検出器上に光入射はなく、そのため光検出器を通る電流の流れはほとんどまたは全くない。

【0035】

光が光検出器上に入射しているとき、光によって生成されたキャリアは、ｎ＋及びｐ＋領域に隣接する領域内に蓄積し、それによってｎ＋及びｐ＋領域に隣接するポテンシャル障壁を低減する。（図８を参照）対して、実質的な電流は、光検出器上の光入射の存在下で、ｎ＋とｐ＋領域との間を流れる。これらの状況においては、この障壁は結局、消滅し順電流が流れる。（例えば、図４及び図９を参照）

【0036】

光検出器によって、感知を実行または作動する図示された／例示的な電圧レベルは、単に例示的なものである。図示された電圧レベルは、相対または絶対である。あるいは、その電圧は、各電圧レベルにおいて相対であってよく、例えば、１つ以上の電圧（例えば、ｎ＋領域及びｐ＋領域に印加された電圧）が、正及び負になるか正及び負であるかどうかにかかわらず、一定の電圧量が増加または減少し得る（例えば、各電圧は０．１，０．１５，０．２５，０．５，１ボルト増加または減少し得る）。

【0037】

さらに、例えば、電力消費の規格と同様に、応答時間の規格を満たし、または適合するために、本発明の光検出器の検出時間または誘発時間は、プログラム可能または調整可能であってよい。一実施形態では、例えば、ボディ領域内の電界を増加させることによって、ｎ＋領域及びｐ＋領域に印加された電圧は、光検出器の応答時間を減少するよう調整されている。ここで、ｎ＋領域とｐ＋領域との間の電界及び関連する領域は、光検出器の応答時間（例えば、減少される）を調整するために調整される（例えば、増加される）。別の実施形態では、ｎ＋領域及びｐ＋領域に印加された電圧は、光検出器の電力消費を低減するために調整される。このように、応答時間及び／または電力消費は、例えば、光検出器の所望の／必要とされる規格に適用するよう制御、調整及び／またはプログラムされ得る。すべての順列応答時間及び／または電力消費ならびにそれらの組合せは、本発明の範囲内であることを意図している。

【0038】

それに加えて、またはその代わりに、一実施形態では、光検出器は、保持電圧の印加を介して光（またはデータ）を感知する前は、所定の状態または検出されていない状態にされている。例えば、キャリアは、感知の開始時でのその領域におけるキャリアの濃度は、所定の値を下回るように、感知する前に低ドープ領域から除去され得る。一実施形態では、ボディ領域からキャリアを除去するために、逆バイアス電圧を第１及び第２のドープ領域に印加することによって、光検出器は、所定の状態または検出されていない状態にされている。感知する前に所定の状態または検出されていない状態（例えば定期的に）の光検出器を設けることは、感知の間、光検出器の安定性及び／または精密度を向上または増加し得る。

【0039】

一実施形態では、光検出器は、少なくとも２つのドープ領域、ｐ＋領域及びｎ＋領域を含む。ドープされた半導体領域は、基板内か基板上に配置及び／または形成されてよく、低ドープ領域に並置されてよい。例えば、ｐ型半導体材料は、ｐ型の不純物（例えば、ホウ素）で半導体をドープすることによって、基板に形成され得る。

【0040】

低ドープ領域は、基板内または基板上で製造され得る。一実施形態では、ボディ領域は、真性半導体またはドープされた半導体（例えば、真性／アンドープされたシリコン、ゲルマニウムまたは炭化ケイ素または（ドナーまたはアクセプタ不純物で）低濃度ドープされたシリコン、ゲルマニウムまたは炭化ケイ素）である。さらに、低ドープ領域は、シリコン、ゲルマニウム、炭化ケイ素及び／またはそれらの組合せ（例えば、シリコンーゲルマニウム）を含む、ＩＶ族半導体からの１つ以上の材料であり得る。低ドープ領域は、真性材料または不純物を有する材料、例えばｎ型またはｐ型材料（単数または複数）であり得る。

【0041】

重要なことには、光検出器は本明細書で記載された、任意の材料及び／または現時点で既知、及び／または後で開発された技術を使用して製造され得る。

【0042】

多くの発明が本明細書に記載、説明されている。本発明の特定の実施形態、特徴、属性及び利点は、記載し図示されてきたものの、本発明の異なる及び／または類似の実施形態、特徴、属性及び利点と同様に、多くのその他のものが、記載及び図示から明白であると理解すべきである。このように、上述の本発明の実施形態は単に例示的なものである。それらは、発明の内容を全て網羅しているものではなく、本発明を開示されたそのままの形態、技術、材料及び／または構成に限定することも意図していない。本開示に鑑み、多くの修正及び変更が可能である。その他の実施形態が利用されてもよいこと、及び本発明の範囲から逸脱することなく操作的変更がなされてもよいことを理解されたい。このため、上述の実施形態の記載は、例証及び説明の目的で提示されてきたため、本発明の範囲は上述の記載にのみに限定されない。

【0043】

重要な事には、本発明の範囲は任意の単一の様態や実施形態に限定されず、このような様態及び／または実施形態の任意の組合せ及び／または配列にも限定されない。さらに、本発明のそれぞれの態様及び／またはその実施形態は、単独でまたは１つ以上のその他の態様及び／またはその実施形態を組み合わせて用いられ得る。簡潔にするために、それらの組み合わせや配列の多くは本明細書で個々に議論及び／または図示されない。

【0044】

特に、本発明の光検出器は、現時点で既知または後で開発されるかにかかわらず、ディスクリートデバイス（例えば、個別の光子受信器要素）と同様に、任意の型の集積回路（例えば、統合型ＣＭＯＳ光子受信器回路）で実行されてよく、すべてのこのような構成は本発明の範囲内に入るものとして意図されている。さらに、任意の製造技術は、現時点で既知または後で開発されるかにかかわらず、本発明の光検出器及び／または光検出器−集積回路装置を製造するために用いられてよく、すべてのこのような技術は本発明の範囲内に入るものとして意図されている。

【0045】

別の態様では、本発明は、本明細書に記載及び／または図示された任意の実施形態による光検出器のアレイに関する。光検出器のアレイに加えて、このアレイは、アレイの光検出器の取得、捕獲及び／または感知操作を管理するための制御回路を含み得る。（例えば、図１０を参照）。例えば、制御回路は、データ取得や感知が伝送のデータ率に関連する方法で光検出器を制御または有効／無効にし得る。別の実施形態では、光検出器のアレイは、複数の光ファイバの出力装置に連結されてよく、各光ファイバ装置は、１つ以上の光検出器のアレイに関連し、制御回路は、光ファイバ装置の関連する出力による光検出器のサブセットを制御または有効／無効にし得る。

【0046】

光検出器のアレイは、複数のディスクリートデバイス及び／またはダイ上に統合された複数の光検出器から形成されてよく、光検出器のアレイ部分は、１つ以上の関連する光ファイバ出力（単数または複数）からの入射光の取得、捕獲、変換及び／または感知をする複数の光検出器を含む。光検出器は、現時点で既知または後で開発されるかにかかわらず、任意のアレイの構造で任意の型の集積回路と同様に構成及び／または配置されてよく、すべてのこのような構成は本発明の範囲内に入るものとして意図されている。さらに、任意の製造技術は、現時点で既知または後で開発されるかにかかわらず、本発明の実施形態のアレイ（複数の光検出器を含む）及び／または光検出器のアレイ−集積回路装置を製造するために用いられてよく、すべてのこのような技術は本発明の範囲内に入るものとして意図されている。

【0047】

上記のように、本発明は、光子データ伝送（例えば、光ファイバを介する）を用いて高速データ伝送で実行され得る。図１１を参照すると、光検出器によって電流出力を測定／調整するために（例えば、図３，４，１０及び１１に示された例示的実施形態において、光／データの検出に反応してｐ＋及びｎ＋ドープ領域を介して出力する）光検出器は単一の検出器（電流検出器及び／またはその他の回路）に連結され得る。特に、電流の光検出器は、高速電流検出器等であり得る。すべての電流感知回路及び構造は、現時点で既知または後で開発され、本発明の範囲内であることを意図している。

【0048】

さらに、本明細書に記載及び／または図示された実施形態におけるｐ＋領域及びｎ＋領域は、半導体によってまたは半導体中に形成され得る（例えば、アクセプタ／ドナー不純物でドープされたシリコン）。

【0049】

特に、光検出器、光検出器のアレイ及び／またはダイ／装置（光検出器及び／または光検出器のアレイを含む）は、その上方または上に配置された反射防止材料を含み得る。一実施形態では、反射防止材料は、（光検出器のアレイの）光検出器（単数または複数）の光吸収領域上または上方に配置されている。別の実施形態では、反射防止材料は、構造全体上または上方に、またはそのかなりの部分上に配置され得る。

【0050】

上記のように、本発明は、個別の光検出器または（１つまたは複数の光検出器を含み得る（光検出器のアレイを含む））光子受信器部を有する集積回路装置において実施され得る。さらに、本発明の光検出器は、（本明細書に図示されているような）標準的なプレーナ技術または任意の３Ｄ技術（例えば、平面または垂直型）またはピラー構造)で実施され得る。光検出器のボディ領域は、絶縁体または非導電性領域の観点から、電気的に浮遊してもまたはしていなくともよい（例えば、バルク型材料／基板）。本明細書に図示されているように光検出器は、ＳＯＩ基板またはバルクシリコン基板上に形成され得る。

【0051】

前述のように、特に本発明は、米国特許出願第１３／４８１，８９１号に記載されたフォトダイオードまたは光検出器の配置／構造を含む、任意のフォトダイオードまたは光検出器を用いて本発明を実行してよく、本明細書に参照によって組み込まれる。例示的な光検出器の配置／構造は、図５Ａ〜図５Ｃに上述し、図示されている。その他の光検出器の配置／構造はすぐ下に記載されている。

【0052】

図１２Ａを参照すると、一実施形態では、光検出器は少なくとも２つの制御ノードまたはゲート（ゲート１及びゲート２として例示的実施形態に図示されている）、光吸収領域、ボディ領域、第１のドープ領域（ｎ＋領域として例示的実施形態に図示されている）及び第２のドープ領域（ｐ＋領域として例示的実施形態に図示されている）を含む。本例示的実施形態において、光検出器は、半導体オンインシュレータ（ＳＯＩ）基板内、または半導体オンインシュレータ（ＳＯＩ）基板上に製造されている（例えば、インシュレータ領域／材料／層／材料上または上方に配置された、シリコンまたはゲルマニウム領域／層／材料（例えば、酸化ケイ素、窒化ケイ素及び／またはそれらの組合せ））。

【0053】

要約すると、一実施形態では、制御ノードまたはゲート（以下「ゲート」）は、伝導型材料（導体または半導体）、例えば、金属（例えば、アルミニウムまたは銅）、金属化合物及び／またはドープされた半導体（例えば、ドナーまたはアクセプタ不純物でドープされたシリコン）で構成されてよい。ゲートは、インシュレータまたは誘電体材料（例えば酸化ケイ素、窒化ケイ素またはそれらの組合せまたはその合成物、例えばＯＮＯ）を介して、ボディ領域から離間されている。

【0054】

ボディ領域は、真性材料または不純物を有する材料、例えばｎ型またはｐ型材料を含む、真性またはドープされた半導体（例えば、真性／アンドープシリコン、ゲルマニウムまたは（ドナーまたはアクセプタ不純物で）低濃度ドープされたシリコンまたはゲルマニウム）であり得る。さらに、ボディ領域は、シリコン、ゲルマニウム、炭化ケイ素及び／またはそれらの組合せを含む、ＩＶ族半導体からの１つ以上の材料であり得る。

【0055】

本実施形態による光検出器は、ｎ＋領域及びｐ＋領域を含む、少なくとも２つのドープされた半導体領域を含む。これらのドープされた半導体領域は、ボディ領域で構成されている半導体層内に形成され得る。例えば、ｎ型半導体材料は、ｎ型の不純物（例えば、リンまたはヒ素）でこのような半導体層（例えば、シリコン層）をドープすることからまたはドープすることによって、形成され得る。ｐ型半導体材料は、ｐ型の不純物（例えば、ホウ素）でこのような半導体をドープすることからまたはドープすることによって、形成され得る。特にドープされた半導体領域（ｎ＋領域及びｐ＋領域）は、光検出器の出力である。

【0056】

重要なことには、光検出器は、本明細書で記載された、任意の材料及び／または現時点で既知及び／または後で開発された技術を使用して製造され得る。

【0057】

図１２Ａを続いて参照すると、操作においては、光検出器は、選択または所定の電圧をゲート及びドープ領域（ここではｎ＋領域及びｐ＋領域）に印加することによって、入射光を検出することが可能である。一実施形態では、ゲート１（例えば、−２Ｖ）に印加された負電圧、負電圧またはゼロ電圧は、ｎ＋領域に印加されており、ゲート２（例えば２Ｖ）に印加された正電圧及び正電圧（例えば１Ｖ）は、ｐ＋領域に印加されている。これらの条件及びこの状況下で、光検出器の光吸収領域に入射または印加された光（例えば、光ファイバ装置から出力される光）に反応して、電流はｎ＋領域とｐ＋領域との間を流れる。すなわち、印加または入射された光は、光検出器のボディ領域における電子ー正孔対を生成し、このような対の電子及び正孔は、ボディ領域内で電界によって分離されている。上記のように、ゲートに印加される電圧（例えば、静電圧または一定電圧）、ｎ＋領域及びｐ＋領域は、ボディ領域内の電界を生じさせるか提供する。

【0058】

特に、正キャリア（すなわち、正孔）は、ゲート１の下部に配置された領域１に向かって移動し、負キャリア（すなわち、電子）はゲート２の下部に配置された領域２に向かって移動する。領域１中の過剰な正孔は、電子移動の障壁（バンドギャップ）の低下を誘導し、電子流はｎ＋領域から流れる。同様に、領域２における過剰な電子は、正孔障壁の低下を提供、誘導及び生じ、正孔電流はｐ＋領域から流れる。（図１３Ａ及び図１３Ｂを比較のこと）これらの状況のもとに、光検出器は、大きな内部電流利得を提供する導電性を帯びた状態または導電性を帯びたモードにある。さらに、ポジティブフィードバック機構は、それぞれのゲートの下の過剰なキャリアの蓄積を促進し、順次、このような領域に対応し関連したポテンシャル障壁を低減し、検出するとき、または入射光に反応して、光検出器のｐ＋領域及びｎ＋領域と出力電流との間に電流を流す。（例えば、図１４を参照のこと）

【0059】

特に入射光がない状態で、ゲート１及び／またはゲート２に印加された電圧によって生成または生じた障壁によって、ｐ＋領域とｎ＋領域との間の電流はほとんどまたは全く流れない。（例えば、図１３Ａ及び図１４を参照のこと）さらに、光検出器は、１つ以上のゲート１、ｎ＋領域、ｐ＋領域及び／またはゲート２に印加された電圧を除去／変更すること、及び／または１つ以上のゲート１、ｎ＋領域、ｐ＋領域及び／またはゲート２に逆の極性電圧を印加することで不能になり得る。例えば、ゲートに印加された電圧の１つまたは両方の振幅を増加することは、センサを非導電性の状態に置き得る。

【0060】

光検出器によって、感知を実行または可能にする図示された／例示的な電圧レベルは、単に例示的なものである。図示された電圧レベルは、相対または絶対である。あるいは、図示された電圧は、各電圧レベルにおいて相対であってよく、例えば、電圧の１つ以上（例えば、ゲート１、ｎ＋領域、ｐ＋領域及び／またはゲート２に印加された電圧）が、正及び負になるまたは正及び負であるかどうかにかかわらず、一定の電圧量が増加または減少し得る（例えば、各電圧は０．１，０．１５，０．２５，０．５，１ボルト増加または減少し得る）。

【0061】

さらに、例えば、電力消費の規格と同様に、応答時間の規格を満たし、または適合するために、光検出器の検出時間または誘発時間は、プログラム可能または調整可能であってよい。一実施形態では、例えば、ボディ領域内の電界を増加させることによって、ゲートに印加された電圧は、光検出器の応答時間を増加するよう調整されている。ここで、ゲートと関連する領域との間の電界は、光検出器の応答時間（例えば、増加される）を調整するために調整される（例えば、増加される）。別の実施形態では、ゲートに印加された電圧は、光検出器の電力消費を低減するために調整される。このように、応答時間及び／または電力消費は、例えば、光検出器の所望の／必要とされる規格に適合するよう制御、調整及び／またはプログラムされ得る。すべての順列応答時間及び／または電力消費ならびにそれらの組合せは、本発明の範囲内であることを意図している。

【0062】

それに加えて、またはその代わりに、一実施形態では、光検出器は、光（またはデータ）を感知する前は、所定の状態にされている。例えば、感知の開始時でのボディ領域（及びゲートの下（領域１及び領域２））におけるキャリアの濃度が所定の値を下回るように、キャリアは感知する前にボディ領域から除去され得る。一実施形態では、ボディ領域からキャリアを除去するために、同じ電圧を第１及び第２のドープ領域（すなわち、Ｖ１＝Ｖ２）に印加することによって、及び、ゲートのゲート１及びゲート２に電圧パルスを印加することによって、光検出器は、所定の状態にされ、それによって、ゲートのゲート１及びゲート２の下の空乏領域を提供する。感知する前に所定の状態（例えば定期的に）の光検出器を設けるのは、感知の間、光検出器の安定性及び／または精密度を向上または増加し得る。

【0063】

図１５Ａを参照すると、別の実施形態では、光検出器は、少なくとも２つの制御ノードまたはゲート（ゲート１及びゲート２として例示的実施形態に図示された）、光吸収領域、ボディ領域、第１のドープ領域（ｎ＋領域として例示的実施形態に図示されている）及び第２のドープ領域（ｐ＋領域として例示的実施形態に図示されている）に加えてキャリア生成領域（ＣＧ領域）を含む。ＣＧ領域は、入射光に反応してより大きな／より高いキャリアの生成を促進する材料を含み得る。すなわち、図１２Ａに図示された実施形態に関して、一実施形態では、ＣＧ領域は、入射光に反応してより多くの電子正孔キャリアを生成する材料を含む。例えば、一実施形態では、ＣＧ領域は、ゲルマニウム、ヒ化ガリウムまたはシリコンーゲルマニウムまたはこれらの組み合わせ（例えば、ゲルマニウムとヒ化ガリウムの両方）を含む。ＣＧ領域はまた、同様のアンドープまたは低濃度ドープされた半導体材料よりも光子に反応する、高濃度ドープされた半導体材料（例えば、高濃度ドープされたシリコン）を含み得る。

【0064】

本実施形態では、入射光に反応して、電子及び正孔はＣＧ領域において製造され、その後、（ゲート、ｎ＋領域及びｐ＋領域に印加された電圧によって形成された電界によって）ボディ領域に移動する。次に、図１２Ａの光検出器に関して上述されているように、電子及び正孔は、ゲート、ｎ＋領域及びｐ＋領域に印加された電圧によって提供された電界によってボディ領域内で「分離」されている。特に、図１２Ａの光検出器に関して上述されているように、その後の操作は実質的に同じであり、そのため簡潔のため繰り返さない。

【0065】

本実施形態におけるＣＧ領域は、同じまたはより低い光子エネルギーを有する入射光に反応して、より大きな／より高いキャリアの生成を促進する。そのため、図１５Ａの光検出器は、その伝送に関連してより低いエネルギーを有する光（光子伝送）を検出し得る。

【0066】

別の実施形態では、ＣＧ領域は、光子エネルギーへの反応が低い材料を含む。図１２Ａに図示された実施形態に関して、一実施形態では、ＣＧ領域は、入射光に対してより少ない電子正孔キャリアを生成する材料を含む。例えば、一実施形態では、ＣＧ領域はアモルファスシリコンまたは低濃度ドープされた多結晶シリコンを含む。本実施形態の光検出器は、入射光（データ）上または入射光（データ）内に存在し得るノイズにより影響されない場合がある。

【0067】

特に、図１５Ｂ及び図１５Ｃは、図１５Ａの光検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図１５Ｂ及び図１５Ｃの断面図の場所を指す。図１５Ｂに関して、ゲート１及びゲート２は、１つの構造として相互に連結されている。

【0068】

図１６Ａ及び図１６Ｂを参照すると、さらに別の実施形態では、光検出器は、バルクウエハ／基板上またはバルクウエハ／基板内に製造され得る。材料、製造及び操作に関する上記の議論は、ＳＯＩウエハ／基板に対応する実施形態に関し、本明細書に全体として適用される。すなわち、図１６Ａ及び図１６Ｂを参照すると、本実施形態による光検出器は少なくとも２つの制御ノードまたはゲート（ゲート１及びゲート２として例示的実施形態に図示されている）、光吸収領域、ボディ領域、第１のドープ領域（ｎ＋領域として例示的実施形態に図示されている）及び第２のドープ領域（ｐ＋領域として例示的実施形態に図示されている）を含む。本例示的実施形態においては、光検出器は、バルク半導体ウエハ／基板内またはバルク半導体ウエハ／基板上（例えば、アンドープもしくは低濃度ドープされたシリコン、ゲルマニウムまたはヒ化ガリウム）で製造される。

【0069】

特に、光検出器は、バルク半導体ウエハ／基板内またはバルク半導体ウエハ／基板上で製造される場合には、低度または低濃度にドープされたシリコン基板は、光検出器装置は高周波で作動するそれらの例において誘電体として「現れ」得る。そのため、操作においては、キャリアのかなり大多数が入射光の最も近傍の装置の表面近くにあるボディの領域に保持される。このように、電流はゲートのすぐ下のボディ領域にあるｎ＋領域とｐ＋領域との間に形成される。

【0070】

前述のように、例えば、電力消費の規格と同様に、応答時間の規格を満たし、または適合するために、図１６Ａ及び図１６Ｂの例示的な光検出器の検出時間または誘発時間は、プログラム可能または調整可能であってよい。一実施形態では、（例えば、電界を増加させることによって）ゲートに印加された電圧は、光検出器の応答時間を増加するよう調整されている。別の実施形態では、ゲートに印加された電圧は、光検出器の電力消費を低減するために調整される。すべての順列及びそれらの組み合わせは、本発明の範囲内であることを意図としている。

【0071】

図１７Ａ及び図１７Ｂを参照すると、別の実施形態による光検出器は、少なくとも１つの制御ノードまたはゲート（図１７Ａ及び図１７Ｂの光検出器の例示的な断面図は、２つの制御ノードまたはゲートを示す−ゲート１及びゲート２を参照）、光吸収領域、ボディ領域及び１つ以上の制御ノードまたはゲートの位置関係に配置されている少なくとも１つのドープされた不純物領域（図１７Ａ及び図１７Ｂの例示的実施形態は、また２つのドープ領域を示す−ｐ＋領域を参照）を含む。光検出器は接触領域も含み、接触領域は操作においては、光検出器の出力である。図１７Ａの例示的実施形態において、光検出器は、半導体オンインシュレータ（ＳＯＩ）基板内、または半導体オンインシュレータ（ＳＯＩ）基板上で製造されている（例えば、インシュレータ領域／材料／層／材料上または上方に配置された、シリコンまたはゲルマニウム領域／層／材料（例えば、酸化ケイ素、窒化ケイ素及び／またはそれらの組合せ））。図１７Ｂの例示的実施形態における光検出器はシリコン（例えば、標準的なバルクシリコン）、シリコンーゲルマニウム、ヒ化ガリウムまたはインシュレータ（例えばガラスなど）で製造され得る。

【0072】

要約すると、一実施形態では、制御ノードまたはゲート（以下「ゲート」）は、伝導型材料（導体またはドープされた半導体）、例えば、金属（例えば、アルミニウムまたは銅）、金属化合物及び／またはドープされた半導体（例えば、ドナーまたはアクセプタ不純物でドープされたシリコン）で構成されてよい。ゲートは、インシュレータまたは誘電体材料（例えば酸化ケイ素、窒化ケイ素またはそれらの組合せまたは合成物、例えばＯＮＯ）を介して、ボディ領域から離間している。

【0073】

ボディ領域は、基板内または基板上で製造され得る。一実施形態では、ボディ領域は、真性またはドープされた半導体である（例えば、真性／アンドープされたシリコン、ゲルマニウムまたは炭化ケイ素または（ドナーまたはアクセプタ不純物で）低濃度ドープされたシリコン、ゲルマニウムまたは炭化ケイ素）。さらに、ボディ領域は、シリコン、ゲルマニウム、炭化ケイ素及び／またはそれらの組合せ（例えば、シリコンーゲルマニウム）を含む、ＩＶ族半導体からの１つ以上の材料であり得る。ボディは、真性材料または、例えば、ｎ型またはｐ型材料（単数または複数）のような不純物を有する材料であり得る。

【0074】

上記に記載されたように、光検出器は、少なくとも１つのドープ領域（ｐ＋領域を参照）を含む。ドープされた半導体領域は、基板中または基板上に配置及び／または形成されてよく、ボディ領域に並置されてよい。例えば、ｐ型半導体材料は、ｐ型の不純物（例えば、ホウ素）で半導体をドープすることによって、基板に形成され得る。特に、ドープされた半導体領域（ｐ＋領域）は、また、光検出器の制御ノードであり、操作においては、光検出器の出力である。

【0075】

一実施形態では、光吸収領域は、基材上に配置及び／または形成され、例えば、ゲルマニウム、シリコン−ゲルマニウム及びヒ化ガリウムのような高電子移動度を有する材料で構成され得る。このように、操作においては、特定の軌道から変動された電子は、光または光子の入射に反応して光吸収領域内をより簡単に、または容易に移動し得る。

【0076】

図１７Ａ及び図１７Ｂを続いて参照すると、接触領域は接触領域上または接触領域内に配置及び／または形成されており、伝導型材料（伝導体または半導体）例えば、金属（例えば、アルミニウムまたは銅）、金属化合物及び／またはドープされた半導体（例えば、ドナーまたはアクセプタ不純物でドープされたシリコン、シリコンーゲルマニウムまたはヒ化ガリウム）で構成され得る。一実施形態では、接触領域は、半導体をｐ型の不純物（例えば、ホウ素、ゲルマニウム、シリコン−ゲルマニウム、炭化ケイ素またはヒ化ガリウム）でドープすることからまたはドープすることによって形成されたｐ型半導体材料のような、アクセプタ型材料である。さらに、一実施形態では、接触領域は、シリコン、ゲルマニウム、炭化ケイ素及び／またはそれらの組合せを含む、ＩＶ族半導体の１つ以上の材料から構成されるｐ＋型材料である。

【0077】

重要なことには、光検出器は本明細書で記載された、任意の材料及び／または現時点で既知、及び／または後で開発された技術を使用して製造され得る。

【0078】

図１７Ｃを続いて参照すると、操作においては、光検出器はゲート、ドープ領域（ここで図示した実施形態においては、ｐ＋領域）及び接触領域（本実施形態では、ｐ＋領域）に選択されまたは所定の電圧の印加を介して入射光を検出する。一実施形態では、正電圧はゲート１及びゲート２（例えば、ＶＧ１＝ＶＧ２＝＋２Ｖ）に印加され、正電圧はｐ＋領域（例えば、Ｖ１＝Ｖ２＝＋１Ｖ）に印加され、負電圧または接地電圧はｐ＋接触領域（例えばＶＣ＝０Ｖ）に印加されている。これらの条件下で、電界が形成し、ある正キャリア（すなわち、正孔）が接触領域に流れ、負キャリア（すなわち、電子）がボディ領域を経由してｐ＋領域に流れる。光検出器は、実質的には、非導電性の状態にあり、接触領域とｐ＋領域との間の電流は非常に小さい。

【0079】

図１７Ｄ及び図１７Ｅを参照すると、光検出器の光吸収領域への入射または印加に反応して（例えば、光ファイバ装置から出力される光）、電子−正孔対は光吸収領域（例えば、ゲルマニウム、シリコン−ゲルマニウム）において生成される。ゲート、ｐ＋領域及びｐ＋接触領域に印加された電圧（例えば、静電圧または一定電圧）によって生成または提供された電界の存在下で電子−正孔対は分離する。この点において、正孔はｐ＋接触領域へと引きつけられて流れ、電子はボディ領域、特にゲートの近傍及び／またはゲートの下へと引きつけられて流れる（すなわち、ゲート１及びゲート２）。すなわち、電子−正孔対は電界によって分離され、正孔はｐ＋接触領域に流れ、電子はゲートの近傍及び／またはゲートの下のボディ領域の一部に流れる。これはポテンシャル障壁を、過剰な電子はその領域内に蓄積するため、ゲートの近傍及び／またはゲートの下に配置されたボディ領域中の正孔を低下するよう誘導し、または低下を生じさせる。このような状況のもとで、別の正孔電流及び／またはより大きな正孔電流が作られ、ｐ＋領域からボディ領域と光吸収領域の一部を通ってｐ＋接触領域に流れ、それによって出力電流の大きさを増す。

【0080】

したがって、負キャリア（すなわち、電子）はゲートの下に蓄積し、そこへ反応して、ゲートに並置されたｐ＋領域から正キャリア（すなわち、正孔）が接触領域（ここではｐ＋接触領域）に流れる。このように、光検出器は、大きな内部電流利得を提供する導電性を帯びた状態または導電性を帯びたモードにある。電流は、入射光を検出するとき、または入射光に反応して、ｐ＋領域と接触領域と出力電流との間に流れる。

【0081】

特に、入射光がない状態においては、ゲートに印加された電圧によって生じ、または提供された障壁によって、ｐ＋領域と接触領域との間の電流はほとんどまたは全く流れない。さらに、光検出器は、１つ以上のゲート１、ゲート２、接触領域、ｐ＋領域に印加された電圧を除去／変更すること、及び／または１つ以上の１つ以上のゲート１、ゲート２、接触領域、ｐ＋領域に逆の極性電圧を印加することで不能になり得る。例えば、ゲート及び／またはｐ＋領域に印加された電圧を減少することは、光検出器を非導電性の状態にし得る。

【0082】

光検出器によって、感知を実行または可能にする図示された／例示的な電圧レベルは、単に例示的なものである。図示された電圧レベルは、相対または絶対であり得る。あるいは、図示された電圧は、各電圧レベルにおいて相対であってよく、例えば、電圧の１つ以上（例えば、ゲート１、ゲート２、ｐ＋領域及び／または接触領域に印加された電圧が、正及び負になるか正及び負であるかどうかにかかわらず、一定の電圧量が増加または減少し得る（例えば、各電圧は０．１，０．１５，０．２５，０．５，１ボルト増加または減少し得る）。

【0083】

さらに、先に記載された実施形態のように、例えば、電力消費の規格と同様に、応答時間の規格を満たし、または適合するために、光検出器の検出時間は、プログラム可能または調整可能であってよい。一実施形態では、（例えば、電界を増加させることによって）ゲートに印加された電圧は、光検出器の応答時間を増加するよう調整されている。別の実施形態では、ゲートに印加された電圧は、光検出器の電力消費を低減するために調整される。このように、応答時間及び／または電力消費は、例えば、所望の／必要とされる規格に適用するよう調整され得る。すべての順列応答時間及び／または電力消費ならびにそれらの組合せは、本発明の範囲内であることを意図している。

【0084】

さらに、一実施形態では、例えば、ボディ領域内の電界を増加させることによって、ｎ＋領域及びｐ＋領域に印加された電圧は、光検出器の応答時間を減少するよう調整されている。ここで、ｎ＋領域及びｐ＋領域との間の電界及び関連する領域は、光検出器の応答時間（例えば、減少される）を調整するために調整される（例えば、増加される）。別の実施形態では、ｎ＋領域及びｐ＋領域に印加された電圧は、光検出器の電力消費を低減するために調整される。図１８は、光検出器の応答時間に対する、ｎ＋領域とｐ＋領域に印加された電界の増加の影響の例示的な実施形態を示す。このように、応答時間及び／または電力消費は、例えば、光検出器の所望の／必要とされる規格に適合するよう制御、調整及び／またはプログラムされ得る。すべての順列応答時間及び／または電力消費ならびにそれらの組合せは、本発明の範囲内であることを意図している。

【0085】

それに加えて、またはその代わりに、一実施形態では、光検出器は、光（またはデータ）を感知する前は、所定の状態にされている。例えば、感知の開始時でのボディ領域（及びゲートの近傍及び／またはゲートの下）におけるキャリアの濃度が所定の値を下回るように、キャリアは感知する前にボディ領域から除去され得る。一実施形態では、光検出器は、ボディ領域からキャリアを除去するために、ｐ＋領域に所定の電圧を印加することによって、及び、電圧パルスをゲートに印加することによって、所定の状態にされ、それによって、ゲート１及びゲート２のゲートの下の空乏領域を提供する。感知する前に所定の状態（例えば定期的に）の光検出器を設けるのは、感知／操作の間光検出器の安定性、応答時間及び／または精密度を増加または向上し得る。

【0086】

特に、図１９Ａ〜図１９Ｃは、図１７Ａ〜図１７Ｃの光検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図１７Ａ〜図１７Ｃの断面図の場所を指す。図１９Ｃに関して、ゲート１及びゲート２は、１つの構造として相互に連結されている。

【0087】

図２０Ａを参照すると、別の実施形態では、光検出器は基板領域の背面に配置された接触領域を含む。（例えば、上にｐ＋領域及びゲートが配置された主表面に対抗する主表面）本実施形態では、主光吸収領域は基板領域の一部であり、例示的実施形態においては、シリコン（例えば、低ドープされたｐ型のシリコン基板）、シリコン−ゲルマニウムもしくはヒ化ガリウムまたはそれらの組合せ（例えば、ゲルマニウム及びヒ化ガリウムの双方）であり得る。ここで、光吸収領域は、入射光に反応してキャリアの生成を促進する材料である。光吸収領域は、ドープまたはアンドープされた材料（例えば、同様のアンドープまたは低濃度ドープされた半導体材料よりも光子に反応する、高濃度ドープされた半導体材料（例えば、高濃度ドープされたシリコン）であり得る。

【0088】

本実施形態では、入射光に反応して、電子及び正孔は光吸収領域において作られ、ｐ＋領域（例えばＶ１＝＋３Ｖ）、ゲート（例えば、ＶＧ１＝＋４Ｖより大きい）及び接触領域（負電圧または接地電圧、ＶＣ＝０Ｖ）に印加された、電圧（例えば、静電圧または一定電圧）によって生成または提供された電界の存在下で分離され、本例示的実施形態では、接触領域はｐ＋型接触領域である。このような状況のもとで、正孔はｐ＋接触領域に流れ、電子はボディ領域、特に、ゲート（すなわち、ゲート１）の近傍及び／またはゲートの下のボディ領域に流れる。上記のように、過剰な電子はゲートの近傍及び／またはゲートの下に配置されたボディ領域に蓄積するため、電子障壁（バンドギャップ）はその中で低下される。これにより、ｐ＋領域から別の正孔電流及び／またはより大きな正孔電流が基板領域の一部を通過して接触領域に流れる。図１７Ａ及び図１７Ｂの光検出器に関して上述されているように、図２０Ａの光検出器の操作は実質的に同じである。簡潔にするために、この議論は繰り返さない。

【0089】

特に、図１７Ａ及び図１７Ｂの実施形態に関連して記載されているように、ゲートの材料及び構成とドープ領域（ｐ＋領域）は、同じであり得る。さらに、図２０Ｂ及び図２０Ｃは、図２０Ａの光検出器の断面図の例示的な上面図を示し、点線Ａ−Ａは、図２０Ａの断面図の場所を指す。

【0090】

一実施形態では、図２０Ａの例示的な光検出器は、２つ以上のｐ＋領域を含んでよく、各ｐ＋領域は関連するゲートを有する。例えば、図２１Ａを参照すると、さらに他の実施例では、光検出器は、少なくとも２つのドープ領域（ｐ＋領域を）を含み、それぞれは関連するゲートまたは制御ノード、つまりそれぞれゲート１及びゲート２との位置関係を有する。図１７Ａ、図１７Ｂ及び図２０Ａの実施形態に関連して記載されているように、ゲートとドープ領域（ｐ＋領域）の材料及び構成は、同じであり得る。簡潔にするために、この議論は繰り返さない。

【0091】

さらに、図２０Ａの光検出器に関して上述されているように、図２１Ａの光検出器の操作は、実質的に同じである。つまり、入射光に反応して、電子及び正孔は光吸収領域において作られ、ｐ＋領域（例えば＋３Ｖ）、ゲート（例えば、＋４Ｖより大きい）及び接触領域（負電圧または接地電圧）に印加された、電圧（例えば、静電圧または一定電圧）によって生成または提供された電界の存在下で分離されている。過剰な電子はゲートの近傍及び／またはゲートの下に配置された基板領域に蓄積するため、正孔のポテンシャル障壁はその領域で低下し、それによって、ｐ＋領域から接触領域に流れる正孔電流を提供する。特に、本例示的実施形態では、接触領域はまた、ｐ＋型接触領域である。

【0092】

図２１Ｂ及び図２１Ｃは、図２１Ａの光検出器の断面図の例示的な上面図を示し、図２１Ｂ及び図２１Ｃ中の点線Ａ−Ａは、図２１Ａの断面図の場所を指す。図２１Ｄに関して、ゲート１及びゲート２は、１つの構造として相互に連結され得る。

【0093】

特に、図２１Ａに示された例示的な光検出器は、図２０Ａに示された光検出器に関して、入射光に反応してより大きな電流を生成し得る。すなわち、複数のｐ＋領域（そこへ並置された関連するゲートを有する）は、入射光に反応して、より大きな電流を一緒に生成し得る。さらに、図２１Ａの光検出器の実施形態は、光検出器装置の光検出器のアレイの「構成部品」として用いられてよく、ゲートは電気的に接続され、出力は並列で接続される。実際、本明細書のすべての実施形態は、光検出器装置の光検出器のアレイの「構成部品」として用いられてよい。図２１Ａの実施形態では、基板は低ドープされ、電界は接触領域とｐ＋領域との間の領域内に存在することが好ましい。

【0094】

前述の実施形態の接触領域は、しばしばｐ＋領域として記載されてきたが、別の実施形態では、接触領域はｎ＋型であり得る。例えば、図２２Ａ及び図２２Ｂを参照すると、図２２Ａまたは図２２Ｂの実施形態の接触領域は、ｎ＋型接触領域であり、光検出器はｎ＋ｐｎｐ＋型構造として特徴付けられ得る。ここで、光検出器の材料、構造及び配置は、ｎ＋接触領域を除いて同じであり得る。したがって、図１７Ａ及び１７Ｂに関連して上述した議論は（例えば材料）、この実施形態に適用でき、簡潔にするために繰り返さない。

【0095】

図２２Ａ〜図２２Ｄを参照すると、操作においては、入射光に反応して、電子及び正孔は光吸収領域において作られ、その後、電子がボディ領域（ゲート、ｎ＋接触領域、ゲート及びｐ＋領域に印加された電圧によって形成された電界のため）に移動するところで分離され、正孔はｎ＋接触領域に移動する。一実施形態では、電界はゲート１及びゲート２に印加された正電圧（例えば、ＶＧ１＝ＶＧ２＝＋２Ｖ）を介して提供され、正電圧はｐ＋領域（例えば、Ｖ１＝Ｖ２＝＋１Ｖ）に印加され、負電圧または接地電圧は接触領域に印加される（本例示的実施形態においてはｎ＋接触領域、ＶＣ＝０Ｖ）。

【0096】

したがって、電子−正孔対は電界によって分離され、正孔はｎ＋接触領域に流れ、電子はゲートの近傍及び／またはゲートの下のボディ領域部分に流れる。過剰な電子はゲートの近傍及び／またはゲートの下に配置されたボディ領域に蓄積するため、正孔のポテンシャル障壁は、別の正孔電流及び／またはより大きな正孔電流を提供するゲートの近傍及び／またはゲートの下に配置されたボディ領域内で低下し、ｐ＋領域から接触領域へ流れ、それによって出力電流の大きさを増加する。

【0097】

これにより、図２２Ａ〜図２２Ｄの光検出器は、導電性を帯びた状態または導電性を帯びたモードにおいては、ゲートの下の過剰な負キャリアの蓄積のポジティブフィードバック機構のため、大きな内部電流利得を提供し、順次、このような領域に対応するバンドギャップを低減する。電流は、入射光を検出するとき、または入射光に反応して、ｐ＋領域とｎ＋接触領域と出力電流の間で流れる。

【0098】

本明細書で記載された実施形態のそれぞれにおいて、例えば、電力消費の規格と同様に、応答時間の規格を満たし、または適合するために、例示的な光検出器の検出時間または誘発時間は、プログラム可能または調整可能であってよい。一実施形態では、（例えば、電界を増加させることによって）ゲートに印加された電圧は、光検出器の応答時間を増加するよう調整されている。別の実施形態では、ゲートに印加された電圧は、光検出器の電力消費を低減するために減少される。すべての順列及びそれらの組み合わせは、本発明の範囲内であることを意図としている。

【0099】

特に、光検出器は、現時点で既知または後で開発されるかにかかわらず、ディスクリートデバイス（例えば、個別の光子受信器要素）と同様に、任意の型の集積回路（例えば、統合型ＣＭＯＳ光子受信器回路）とともに実行されてよく、すべてのこのような構成は本発明の範囲内に入るものとして意図されている。さらに、任意の製造技術は、現時点で既知または後で開発されるかにかかわらず、本発明の光検出器及び／または光検出器−集積回路装置を製造するために用いられてよく、すべてのこのような技術は本発明の範囲内に入るものとして意図されている。

【0100】

例えば、光検出器はＣＭＯＳプロセスを介して製造され得る。（例えば、図２３Ａ〜図２３Ｆを参照のこと）例えば、光検出器は、ｎ＋領域及びｐ＋領域を含み、（例えば、図１２Ａ，図１５Ａ，図１６Ａ及び図１６Ｂの例示的実施形態を参照のこと）、ｐ＋領域、ゲート及び接触領域は、ＰＭＯＳ及びＮＭＯＳトランジスタを製造するＣＭＯＳプロセスの間、またはＣＭＯＳプロセスに関して製造されてよい。特に、一実施形態では、ゲートを形成した後、ｎ＋注入は実施されてよく（図２３Ｂを参照）、その後ｎ＋領域の一部への接触が形成され得る（図２３Ｃを参照）。ｐ＋領域は類似の方法にて形成され得る（図２３Ｄ及び図２３Ｅを参照）。図２３Ｆは、得られた、または「最終の」構造の断面図を示す。特に、本明細書のいくつかの例示的な実施形態における光検出器はｎ＋領域を含まず、光検出器に関連するｎ＋処理は省略され得る。

【0101】

光検出器のｎ＋注入及びｐ＋注入は、ＣＭＯＳトランジスタが形成する間、実行され得る。あるいは、光検出器のｎ＋注入及びｐ＋注入は、ＣＭＯＳトランジスタを形成する前後において、実行され得る。さらに、図１２Ａ、図１５Ａ，図１６Ａ，図１６Ｂ，図１７Ａ及び図２２Ａの光検出器の光吸収領域及び接触領域は、ＣＭＯＳ回路に衝撃を与えずに、このようなＣＭＯＳプロセスの後、製造され得る。

【0102】

別の態様では、光検出器は、本明細書で記載及び／または図示された、実施形態のいずれかに記載のアレイとして構成及び／または配置され得る。光検出器のアレイに加えて、このアレイは、アレイの光検出器の取得、捕獲及び／または感知操作を管理するための制御回路を含み得る（例えば、図１０を参照）。例えば、制御回路は、データ取得や感知が伝送のデータ率に関連する方法で光検出器を制御または有効／無効にし得る。別の実施形態では、光検出器のアレイは、複数の光ファイバの出力装置に連結されており、各光ファイバ装置は、１つ以上の光検出器のアレイに関連し、制御回路は、光ファイバ装置の関連する出力による光検出器のサブセットを制御または有効／無効にし得る。

【0103】

光検出器のアレイは、複数のディスクリートデバイス及び／またはダイ上に統合された複数の光検出器から形成されてよく、光検出器のアレイ部分は、１つ以上の関連する光ファイバ出力（単数または複数）からの入射光の取得、捕獲、変換及び／または感知をする複数の光検出器を含む。光検出器は、現時点で既知または後で開発されるかにかかわらず、任意のアレイの構造と同様に任意の型の集積回路とともに構成及び／または配置されてよく、すべてのこのような構成は本発明の範囲内に入るものとして意図されている。さらに、任意の製造技術は、現時点で既知または後で開発されるかにかかわらず、アレイ（複数の光検出器を含む）及び／または光検出器のアレイ−集積回路装置の実施形態を製造するために用いられてよく、すべてのこのような技術は本発明の範囲内に入るものとして意図されている。

【0104】

特に、図３及び図１１を参照すると、光検出器（単数または複数）は、光検出器によって電流出力を測定／調整するために、電流増幅器または光検出器（及びその他の回路）に連結され得る（例えば、図５Ａ，図１７Ａ，図１７Ｂ，図２０Ａ，図２０Ｂ，図２２Ａ及び図２２Ｂに示された例示的実施形態において、光／データの検出に反応して接触領域及びｐ＋ドープ領域を介して出力する）。特に、電流の光検出器は、高速感知増幅器等であり得る。すべての電流感知回路及び構造は、現時点で既知または後で開発され、本発明の範囲内であることを意図している。

【0105】

さらに、本明細書に記載及び／または図示された実施形態におけるゲート、接触領域及びｐ＋領域は、半導体によって、または半導体中に形成され得る（例えば、アクセプタ不純物でドープされたシリコン）。あるいは、１つ以上の（またはすべての）このような特徴（ゲート及び領域）は、金属（例えば、アルミニウムまたは銅）または金属化合物で（全面的か部分的に）構成または形成され得る。

【0106】

特に、光検出器、光検出器のアレイ及び／またはダイ／装置（光検出器及び／または光検出器のアレイを含む）は、その上方または上に配置された反射防止材料を含み得る。一実施形態では、反射防止材料は、（光検出器のアレイの）光検出器（単数または複数）の光吸収領域上方あるいは上に配置されている。別の実施形態では、反射防止材料は、構造全体またはそのかなりの部分上または上方に配置され得る。

【0107】

さらに、上記のように、光検出器は、個別の光検出器または（１つまたは複数の光検出器を含み得る（光検出器のアレイを含む））光子受信器部を有する集積回路装置において実施され得る。さらに、光検出器は、（本明細書に図示されているような）標準的なプレーナ技術または任意の３Ｄ技術（例えば、平面または垂直型）またはピラーゲート構造で実施され得る）。光検出器のボディ領域は、絶縁または非導電性領域の観点から、電気的に浮遊してもまたはしていなくともよい（例えば、バルク型材料／基板）。本明細書に図示されているように光検出器は、ＳＯＩ基板またはバルクシリコン基板上に形成され得る。

【0108】

さらに、光検出器の実施形態の多くは「接触領域」を用いているが、（例えば図５Ａ〜図５Ｃを参照）本発明で用いられている光検出器は、１つ以上の別の接触領域（ｎ＋型接触領域またはｐ＋型接触領域）を含み得る。例えば、図２４Ａ〜図２４Ｃに関しては、例示的な光検出器は、別の接触領域（接触領域２）を含み、検出器の性能を向上する。操作においては、ＤＣ電圧は、操作中または休止期間中の検出器内のポテンシャル障壁の別の制御を提供するために接触領域２（例えば、Ｖｃ２＝０ｖ、接地）に印加され得る。実際、本明細書で記載され図示されたこのようなその他の光検出器の実施形態は、１つ以上の別の接触領域（ｎ＋型接触領域またはｐ＋型接触領域）を含み得る。簡潔にするために、本明細書に記載及び図示された、その他の例示的実施形態の詳細に関しては、このような議論は繰り返さない。

【0109】

上述したように、光検出器によって、感知を実行または可能にする図示された／例示的な電圧レベルは、単に例示的なものである。図示された電圧レベルは、相対または絶対である。あるいは、図示された電圧は、各電圧レベルにおいて相対であってよく、例えば、電圧が１つ以上であるかどうかにかかわらず、一定の電圧量で増加または減少し得る（例えば、各電圧は０．１，０．１５，０．２５，０．５，１ボルト増加または減少し得る）。

【0110】

「回路」という用語は、とりわけ、単一構成要素または多様な構成要素を意味してよく（集積回路の形態かまたは別の形態かにかかわらず）、能動及び／または受動であり、所望の機能を提供または実行するためにともに連結されていることを理解すべきである。「回路」という用語は、とりわけ、回路（集積されているかそうでないかにかかわらず）、このような回路群、１つ以上のプロセッサ、１つ以上のステートマシン、ソフトウェアを実行する１つ以上のプロセッサ、１つ以上のゲートアレイ、プログラム可能ゲートアレイ及び／またはフィールドプログラム可能ゲートアレイ、１つ以上の回路の組み合わせ（集積されているかそうでないかにかかわらず）、１つ以上のステートマシン、１つ以上のプロセッサ、ソフトウェアを実行する１つ以上のプロセッサ、１つ以上のゲートアレイ、プログラム可能ゲートアレイ及び／またはフィールドプログラム可能ゲートアレイを意味し得る。「データ」という用語は、とりわけ、アナログまたはデジタルの形式にかかわらず電流または電圧信号（単数または複数）を意味してよく、シングルビット（等）またはマルチビット（等）であり得る。

【0111】

特に、本明細書の「１つの実施形態」または「実施形態」の参照は、実施態様に関して記載された特定の特色、構造、または特徴が本発明の実施形態の１つ、いくつか、またはすべてに含まれ得るということを意味する。本明細書における「一実施形態において」または「別の実施形態において」という表現の使用または外観は、同様の実施形態を参照することではなく、１つ以上のその他の実施形態を、必ずしも相互に排他的な別の実施形態ではなくまたは代替的実施形態でもない。「実行」という用語についても同様である。

【0112】

さらに、例示として本明細書に記載された実施形態または実行は、好ましいか有利であるものとして解釈されない。例えば、その他の実施形態または実行について、むしろ、例示的実施形態（単数もしくは複数）としての実施形態（単数もしくは複数）または例示的実施形態（単数もしくは複数）としての実施形態を反映するか示すことを目的としている。

【0113】

本発明は、いかなる単一の様態やその実施形態にも限定されず、このような様態及び／または実施形態の任意の組合せ及び／または配列にも限定されない。さらに、本発明のそれぞれの態様及び／またはその実施形態は、単独でまたは１つ以上の本発明のその他の態様及び／またはその実施形態を組み合わせて用いられ得る。簡潔にするために、特定の配列や組み合わせは本明細書で個々に記載及び／または図示されない。

【0114】

種々のコンピュータ読み取り可能な媒体で具現化されたデータ及び／または指示として、本明細書で開示された種々の回路は、例えば、行動、レジスタ転送、ロジックコンポーネント、トランジスタ、レイアウトジオメトリ及び／またはその他の特徴の点から、コンピュータ支援設計ツールを使用して記載され、表現（または説明）され得ることを理解すべきである。このような回路の表現が実行され得るファイル及びその他のオブジェクトの形式は、Ｃ、Ｖｅｒｉｌｏｇ及びＨＬＤＬのような行動言語を支援する形式と、ＲＴＬのようなレジスタレベルの記述言語を支援する形式と、ＧＤＳＩＩ，ＧＤＳＩＩＩ，ＧＤＳＩＶ，ＣＩＦ，ＭＥＢＥＳのようなジオメトリ記述言語を支援する形式とその他の任意の好適な形式及び言語を含むがこれらに限定されない。このような形式のデータ及び／または指示のコンピュータ読み取り可能な媒体は、無線、光または有線の信号媒体またはこれらの組み合わせを通して、このような形式のデータ及び／または指示を転送するために使用され得る、様々な形式の不揮発性記憶媒体（例えば、光、磁気または半導体記憶媒体）及び搬送波が挙げられるが、これらに限定されない。搬送波によるこのような形式のデータ及び／または指示の転送の例は、１つ以上のデータ転送プロトコル（例えば、ＨＴＴＰ，ＦＴＰ，ＳＭＴＰ等）を介するインターネット及び／またはその他のコンピュータネットワークでの転送（アップロード、ダウンロード、Ｅメール等）が挙げられるが、これらに限定されない。本発明は、また本明細書に記載された回路及び／またはそれによって実行される技術の表現を対象としており、そのため、本発明の範囲内に入るものとして意図されている。

【0115】

実際、１つ以上のコンピュータで読み取り可能な媒体を介してコンピュータシステム内で受信された場合、コンピュータシステム内のプロセシングエンティティ（例えば１つ以上のプロセッサ）によって、上記の回路の指示に基づいたこのようなデータ及び／または表現は、１つ以上のその他のコンピュータプログラムの実行とともに処理され得るが、このような回路の物理的な明示の表示またはイメージを生成するため、ネットリスト生成プログラム、プレイスアンドルートプログラム等を含むが、これらに限定されない。このような表示またはイメージは、例えば、装置の製造ブロセス内の回路の様々なコンポーネントを形成するために使用される１つ以上のマスクの生成を可能にすることによって、その後装置の製造に使用されてよい。

【0116】

さらに、技術と同様に、本明細書に開示された様々な回路は、シミュレーション及び指示に基づいたシミュレーションの表現を介してコンピュータ支援設計、シミュレーション及び／または試験ツールを使用して示されてよい。光検出器及び／またはそれによって実行される技術を含む、本発明の回路のシミュレーションは、コンピュータシステムによって実行されてよく、このような回路の特徴及び操作、それによって実行される技術は、コンピュータシステムを介してシミュレーションされ、模倣され、複製され、分析及び／または予想される。本発明は、また、発明装置及び／または回路及び／またはそれによって実行される技術をシミュレーションし、試験をすることを対象とし、そのため、本発明の範囲内に入るものとして意図されている。このようなシミュレーション及び／または試験ツールに対応するコンピュータで読み取り可能な媒体及びデータは、また、本発明の範囲内に入るものとして意図されている。

【0117】

特に、適用可能の場合には、特許請求の範囲においては、光検出器の接触領域は、基板（例えば、図１２Ａ，図１５Ａ，図１６Ａ及び図１６Ｂの実施形態に示されたｐ＋領域またはｎ＋領域の１つを参照のこと）に配置及び／または形成されてよく、または基板上に配置及び／または形成されてよい（例えば、図１７Ａ〜図１７Ｅの実施形態のｐ＋接触領域または図２２Ａ〜図２２Ｄの実施形態のｎ＋接触領域を参照のこと）。

【0118】

特許請求の範囲においては、「決定」及び「計算」という用語ならびにそれらのその他の形態（すなわち、決定している、決定される等、または計算している，計算されるなど）は、とりわけ、計算、査定、決定及び／または推定ならびにそれらのその他の形態を意味する。

【0119】

加えて、「第１」、「第２」という用語等は本明細書では、いかなる順番、量または重要性を表すものではなく、むしろ、１つの要素を別の要素と区別するために使用される。さらに、本明細書の用語「ａ」及び「ａｎ」という用語は、量を限定することを表すものではなく、むしろ少なくとも１つの参照された部品の存在を表す。さらに、「データ」という用語は、とりわけ、アナログまたはデジタルの形式にかかわらず電流または電圧信号（単数または複数）を意味し得る（シングルビット（等）またはマルチビット（等）であり得る）。

【0120】

特許請求の範囲に使用されているように、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」という用語及びそのいずれの変形も、非排他的に包含するように意図され、それにより、要素の一覧を備えるプロセス、方法、商品、装置は、こうした要素のみを含むのではなく、こうしたプロセス、方法、商品、または装置に明示的には挙げられないか、または固有の他の要素を含んでもよい。

【0121】

さらに、１つ以上の回路、ノード及び／またはコンポーネントが「連結されている」という記述は、回路、ノード及び／またはコンポーネントは、接続されている間は、直接または間接的に、ともに、すなわち、１つ以上の中間回路、回路、ノード及び／またはコンポーネントを通して結合され及び／または操作される（例えば、物理的または電気的に）ことを意味し、「直接接続される」とは、２つの要素が直接結合され、互いに接触及び／または操作することを意味する。
［発明の項目］
［項目１］
近接センサシステムであって、
第１のドープ領域と、ゲートと、第２のドープ領域と、光吸収領域とを備える光検出器であって、前記光吸収領域は、少なくとも１つの材料を含み、その上への光入射に反応して、反対電荷のキャリア対が生成され、前記第１のドープ領域が第１の電荷を有する前記キャリア対の第１のキャリアを引き寄せ、前記第２のドープ領域が第２の反対電荷を有する前記キャリア対の第２のキャリアを引き寄せ、前記光検出器は、前記近接センサシステムの近傍にある物体の存在の出力信号表示を生成する光検出器と、
前記光検出器に印加される複数の制御信号を生成するための制御回路であって、前記複数の制御信号は、前記光検出器の前記第１のドープ領域に印加された第１の制御信号と、前記光検出器の前記ゲートに印加された第２の制御信号と、前記光検出器の前記第２のドープ領域に印加された第３の制御信号と、を備え、前記印加された制御信号は、前記光検出器の操作状態を制御する制御回路と、
前記光検出器からの前記出力信号を検出するための信号検出器と、を備える近接センサシステム。
［項目２］
前記光検出器の前記第１のドープ領域は、ｐ型半導体により形成され、前記第２のドープ領域はｎ型半導体により形成されている、項目１に記載の近接センサシステム。
［項目３］
前記光検出器が前記光検出器中で実質的に電流の流れがない状態で逆バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第１のセットを生成することにより、前記制御回路が、前記光検出器を検出していない状態にする、項目１に記載の近接センサシステム。
［項目４］
前記第１のドープ領域に印加された前記第１の電圧振幅は、前記第２のドープ領域に印加された前記第３の電圧振幅よりも低い、項目３に記載の近接センサシステム。
［項目５］
前記光検出器が、前記光検出器上に入射光がない状態の前記光検出器中で実質的に電流の流れがない状態で順バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第２のセットを生成することにより、前記制御回路は、前記光検出器を検出している状態にする、項目１に記載の近接センサシステム。
［項目６］
前記第１のドープ領域に印加された前記第１の電圧振幅は、前記第２のドープ領域に印加された前記第３の電圧振幅と約１ボルト異なる、項目５に記載の近接センサシステム。
［項目７］
前記光検出器が、前記光検出器上に入射光がある状態の前記光検出器中で電流の流れる状態で順バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第２のセットを生成することにより、前記制御回路は、前記光検出器を検出している状態にする、項目１に記載の近接センサシステム。
［項目８］
前記第１及び第２のドープ領域との間の電界を増加することで、前記入射光に反応して、前記光検出器中の前記電流が流れる時間を減少する、項目７に記載の近接センサシステム。
［項目９］
前記第１及び第２のドープ領域との間の電界が減少することで、前記入射光に反応して、前記光検出器中に前記電流が流れる時間を増加する、項目７に記載の近接センサシステム。
［項目１０］
前記制御回路は、検出していない状態と検出している状態との間の前記光検出器を交互に入れ替えるために、前記制御信号を印加する、項目１に記載の近接センサシステム。
［項目１１］
前記光検出器が実質的に電流の流れがない状態で逆バイアスモードとなるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第１のセットを生成することにより、前記制御回路は、前記光検出器を前記検出していない状態にする、項目１０に記載の近接センサシステム。
［項目１２］
前記光検出器が、入射光のないときに実質的に電流の流れがない状態で、かつ入射光の存在下では電流の流れのある状態で順バイアスモードにあるように、前記第１と、第２と、第３の制御信号の関連する電圧振幅の第２のセットを生成することによって、前記制御回路は、前記光検出器を前記検出している状態にする、項目１１に記載の近接センサシステム。
［項目１３］
パルス光源をさらに含む、項目１に記載の近接センサシステム。
［項目１４］
前記光源の前記パルスは、前記光検出器が検出する状態にあるときに、前記光検出器と同期し光を発する、項目１３に記載の近接センサシステム。
［項目１５］
項目１４に記載の近接センサシステムを使用して対象の存在を検出する方法であって、前記光源からの前記発光と前記光検出器中の電流の流れの前記検出との間の時間は、前記対象から反射された光の入射によって、前記対象の存在を検出するために使用される、方法。
［項目１６］
項目１４に記載の近接センサシステムを使用して対象の距離を検出する方法であって、前記光源からの前記発光と前記光検出器中の電流の流れの前記検出との間の時間は、前記対象から反射された光の入射によって、前記対象の前記距離を確認するために使用される、方法。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図12C】

【図13A】

【図13B】

【図14】

【図15A】

【図15B】

【図15C】

【図16A】

【図16B】

【図17A】

【図17B】

【図17C】

【図17D】

【図17E】

【図18】

【図19A】

【図19B】

【図19C】

【図20A】

【図20B】

【図20C】

【図21A】

【図21B】

【図21C】

【図21D】

【図22A】

【図22B】

【図22C】

【図22D】

【図23A】

【図23B】

【図23C】

【図23D】

【図23E】

【図23F】

【図24A】

【図24B】

【図24C】