特許 6406482 トラップフィルタおよびフィルタ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6406482

(24)【登録日】2018年9月28日

(45)【発行日】2018年10月17日

(54)【発明の名称】トラップフィルタおよびフィルタ回路

(51)【国際特許分類】

   H03H 7/09 20060101AFI20181004BHJP

【ＦＩ】

   H03H7/09 Z

【請求項の数】6

【全頁数】13

(21)【出願番号】特願2018-529326(P2018-529326)

(86)(22)【出願日】2018年2月28日

(86)【国際出願番号】JP2018007491

【審査請求日】2018年6月6日

(31)【優先権主張番号】特願2017-64120(P2017-64120)

(32)【優先日】2017年3月29日

(33)【優先権主張国】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】特許業務法人 楓国際特許事務所

(72)【発明者】

【氏名】小林 英晃

(72)【発明者】

【氏名】石塚 健一

【審査官】 石田 昌敏

(56)【参考文献】

【文献】 国際公開第２０１３／０６９４９８（ＷＯ，Ａ１）

【文献】 国際公開第２０１６／１６７１７１（ＷＯ，Ａ１）

【文献】 特開２００１−１２６９２８（ＪＰ，Ａ）

【文献】 実開昭５０−０７２１４７（ＪＰ，Ｕ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｈ ５／００− ７／１３

Ｈ０１Ｆ １７／００−１７／０８

Ｈ０４Ｂ １／３８− １／５８

(57)【特許請求の範囲】

【請求項1】

第１端および第２端を有し、前記第１端が第１接続部に繋がる第１インダクタと、
第３端および第４端を有し、前記第３端が前記第１インダクタの第２端に接続され、第４端が第２接続部に繋がる第２インダクタと、
前記第２インダクタに対して並列に接続されたキャパシタと、
を備え、
前記第１インダクタと前記第２インダクタとは減極性結合し、
前記第２インダクタのインダクタンス値は、前記第１インダクタと前記第２インダクタとの結合により生じる相互インダクタンスの絶対値よりも小さい、
トラップフィルタ。

【請求項2】

前記第２インダクタのインダクタンスは前記第１インダクタのインダクタンスより小さい、請求項１に記載のトラップフィルタ。

【請求項3】

前記相互インダクタンスと前記キャパシタとで構成される直列ＬＣ共振回路の共振周波数は単一である、請求項１または２に記載のトラップフィルタ。

【請求項4】

前記第１インダクタおよび前記第２インダクタは単一の多層基板に構成され、前記キャパシタは前記多層基板に実装されている、請求項１から３のいずれかに記載のトラップフィルタ。

【請求項5】

第１ポートと第２ポートとの間にシリーズに接続されたバンドパスフィルタと、前記第２ポートとグランドとの間にシャントに接続されたトラップフィルタとで構成され、
前記トラップフィルタは、
第１端および第２端を有し、前記第１端が第１接続部に繋がる第１インダクタと、
第３端および第４端を有し、前記第３端が前記第１インダクタの第２端に接続され、第４端が第２接続部に繋がる第２インダクタと、
前記第２インダクタに対して並列に接続されたキャパシタと、
を備え、
前記第１インダクタと前記第２インダクタとは減極性結合し、
前記第２インダクタのインダクタンス値は、前記第１インダクタと前記第２インダクタとの結合により生じる相互インダクタンスの絶対値よりも小さい、
ことを特徴とする、
フィルタ回路。

【請求項6】

複数の通信周波数帯の信号のポートを有し、前記複数の通信周波数帯域の信号をフィルタリングするフィルタ回路であって、
前記複数の通信周波数帯域の信号のポートのうち所定のポートに、他の通信周波数帯の送信信号帯域を減衰させるトラップフィルタを備え、
前記トラップフィルタは
第１端および第２端を有し、前記第１端が第１接続部に繋がる第１インダクタと、
第３端および第４端を有し、前記第３端が前記第１インダクタの第２端に接続され、第４端が第２接続部に繋がる第２インダクタと、
前記第２インダクタに対して並列に接続されたキャパシタと、
を備え、
前記第１インダクタと前記第２インダクタとは減極性結合し、
前記第２インダクタのインダクタンス値は、前記第１インダクタと前記第２インダクタとの結合により生じる相互インダクタンスの絶対値よりも小さい、
ことを特徴とする、
フィルタ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば高周波の通信周波数帯の信号を扱う高周波回路において、不要周波数帯の信号を阻止するトラップフィルタおよびそれを備えるフィルタ回路に関する。

【背景技術】

【0002】

携帯電話端末等に設けられる高周波回路において、特定周波数帯で等価的なshortに見え、それ以外の周波数帯で等価的なopenに見えるようなトラップフィルタが用いられている。

【0003】

また、例えば特許文献１には、単純なＬＣ並列共振回路を信号ラインに挿入することによってトラップフィルタを設けることが示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５−２９３１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

単純なＬＣ並列共振回路は、その共振周波数付近で、周波数変化に対するリアクタンスの変化が大きいので、単純なＬＣ並列共振回路を含むトラップフィルタは、short特性を示す周波数範囲が狭い。そのため、阻止帯域は一般的に狭い。

【0006】

トラップフィルタの阻止帯域を広くするために、例えばそれぞれ阻止帯域の異なる複数のトラップフィルタを組み合わせると、全体の回路構成が複雑化し、大型化してしまう。

【0007】

そこで、本発明の目的は、回路構成を複雑化せずに、阻止帯域が広帯域化されたトラップフィルタおよびそれを備えるフィルタ回路を提供することにある。

【課題を解決するための手段】

【0008】

（１）本願のトラップフィルタは、第１インダクタ、第２インダクタおよびキャパシタを備える。第１インダクタは、第１端および第２端を有し、第１端が第１接続部に繋がる。第２インダクタは、第３端および第４端を有し、第３端が第１インダクタの第２端に接続され、第４端が第２接続部に繋がる。キャパシタは第２インダクタに対して並列に接続される。

【0009】

そして、第１インダクタと第２インダクタとは減極性結合（負の相互インダクタンスが生じるように結合）し、第２インダクタのインダクタンス値は、第１インダクタと第２インダクタとの結合により生じる相互インダクタンスの絶対値よりも小さい。

【0010】

従来構造のトラップフィルタにおいては、共振周波数付近での周波数変化に対するリアクタンスの変化が大きく、つまりリアクタンスが０（=short）付近となる周波数範囲が狭い。これに対して、上記構成によれば、相互インダクタンスによるインダクタとキャパシタとの直列ＬＣ回路と、第２インダクタと負の相互インダクタンスによるインダクタとの合成インダクタンスとで並列共振する回路構成となる。これにより、周波数変化に対するリアクタンスの変化は単純なＬＣ共振回路よりも緩やかになり、リアクタンスが０（=short）付近となる周波数帯が広い。すなわち、広い阻止帯域が得られる。

【0011】

（２）第２インダクタのインダクタンスは第１インダクタのインダクタンスより小さいことが好ましい。このことにより、第２インダクタと負の相互インダクタンスによるインダクタとの合成インダクタンスを負にしやすい。つまり、相互インダクタンスの絶対値を大きくするために第１インダクタと第２インダクタとの結合係数をさほど高めなくても済む。

【0012】

（３）前記相互インダクタンスによるインダクタと前記キャパシタとで構成される直列ＬＣ共振回路の共振周波数は単一である。すなわち、２つまたはそれ以上の異なる周波数で共振させることで広帯域化するものではない。

【0013】

（４）前記第１インダクタおよび前記第２インダクタは単一の多層基板に構成され、前記キャパシタは前記多層基板に実装されていることが好ましい。この構造により、部品が小型化され、回路基板に対する占有面積が縮小化される。

【0014】

（５）本発明のフィルタ回路は、第１ポートと第２ポートとの間にシリーズに接続されたバンドパスフィルタと、第２ポートとグランドとの間にシャントに接続されたトラップフィルタとで構成される。このトラップフィルタは第１インダクタ、第２インダクタおよびキャパシタを備える。第１インダクタは、第１端および第２端を有し、第１端が第１接続部に繋がる。第２インダクタは、第３端および第４端を有し、第３端が第１インダクタの第２端に接続され、第４端が第２接続部に繋がる。キャパシタは第２インダクタに対して並列に接続される。

【0015】

そして、第１インダクタと第２インダクタとは減極性結合（負の相互インダクタンスが生じるように結合）し、第２インダクタのインダクタンス値は、第１インダクタと第２インダクタとの結合により生じる相互インダクタンスの絶対値よりも小さい。

【0016】

上記構成によれば、広帯域に亘る阻止特性を有するフィルタ回路が得られる。

【0017】

（６）本発明のもう一つのフィルタ回路は、複数の通信周波数帯の信号のポートを有し、複数の通信周波数帯域の信号をフィルタリングするフィルタ回路である。そして、複数の通信周波数帯域の信号のポートのうち所定のポートに、他の通信周波数帯の送信信号帯域を減衰させるトラップフィルタを備える。このトラップフィルタは第１インダクタ、第２インダクタおよびキャパシタを備える。第１インダクタは、第１端および第２端を有し、第１端が第１接続部に繋がる。第２インダクタは、第３端および第４端を有し、第３端が第１インダクタの第２端に接続され、第４端が第２接続部に繋がる。キャパシタは第２インダクタに対して並列に接続される。

【0018】

そして、第１インダクタと第２インダクタとは減極性結合（負の相互インダクタンスが生じるように結合）し、第２インダクタのインダクタンス値は、第１インダクタと第２インダクタとの結合により生じる相互インダクタンスの絶対値よりも小さい。

【0019】

例えば、複数の周波数バンドで同時に送信または受信するキャリアアグリゲーションに対応する通信回路においてフロントエンド回路に適用した場合に、フィルタ回路は多数のフィルタが束ねられた回路となる。このようなフィルタ回路において、上記構成によれば、他バンドの送信信号を上記トラップフィルタによって減衰させることができる。

【発明の効果】

【0020】

本発明によれば、回路構成を複雑化せずに、阻止帯域が広帯域化されたトラップフィルタおよびそれを備えるフィルタ回路が得られる。

【図面の簡単な説明】

【0021】

【図1】図１（Ａ）は第１の実施形態に係るトラップフィルタ１１の回路図であり、図１（Ｂ）はトラップフィルタ１１の等価回路図である。図１（Ｃ）は信号ラインに対するトラップフィルタ１１の接続例を示す図である。

【図2】図２（Ａ）は、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路と、インダクタ（Ｌ２−Ｍ）との並列回路、およびそのリアクタンスの周波数特性を示す図である。図２（Ｂ）は、トラップフィルタ１１の等価回路、およびそのリアクタンスの周波数特性を示す図である。

【図3】図３（Ａ）はトラップフィルタ１１を１ポート回路として見たときのトラップフィルタ１１のリアクタンスの周波数特性を示す図である。図３（Ｂ）はトラップフィルタ１１が信号ラインとグランド間にシャントに接続された２ポート回路における挿入損失の周波数特性を示す図である。

【図4】図４は第２の実施形態に係るトラップフィルタ１１の斜視図である。

【図5】図５は第２の実施形態に係るトラップフィルタ１１の内部の構成を示す概略図である。

【図6】図６は第３の実施形態に係るフィルタ回路２１の回路図である。

【図7】図７は第３の実施形態に係るフィルタ回路２１の挿入損失の周波数特性を示す図である。

【図8】図８は第４の実施形態に係るフィルタ回路２２の回路図である。

【図9】図９（Ａ）は、比較例のトラップフィルタにおける、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路と、インダクタＬ３との並列回路、およびそのリアクタンスの周波数特性を示す図である。図９（Ｂ）は、比較例であるトラップフィルタの等価回路、およびそのリアクタンスの周波数特性を示す図である。

【発明を実施するための形態】

【0022】

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0023】

《第１の実施形態》
図１（Ａ）は第１の実施形態に係るトラップフィルタ１１の回路図であり、図１（Ｂ）はトラップフィルタ１１の等価回路図である。図１（Ｃ）は信号ラインに対するトラップフィルタ１１の接続例を示す図である。

【0024】

図１（Ａ）に示すように、トラップフィルタ１１は、第１インダクタＬ１、第２インダクタＬ２およびキャパシタＣ１を備える。第１インダクタＬ１は、第１端Ｎ１および第２端Ｎ２を有し、第１端Ｎ１が第１接続部Ｔ１に繋がる。第２インダクタは、第３端Ｎ３および第４端Ｎ４を有し、第３端Ｎ３が第１インダクタの第２端Ｎ２に接続され、第４端Ｎ４が第２接続部Ｔ２に繋がる。キャパシタＣ１は第２インダクタＬ２に対して並列に接続される。

【0025】

第１インダクタＬ１と第２インダクタＬ２とは結合によって負の相互インダクタンスが生じる関係で結合する。すなわち減極性結合する。第２インダクタＬ２のインダクタンス値は、第１インダクタＬ１と第２インダクタＬ２との結合により生じる相互インダクタンスの絶対値Ｍよりも小さい。ここで、第１インダクタＬ１のインダクタンスをL1、第２インダクタＬ２のインダクタンスをL2、相互インダクタンスをMでそれぞれ表すと、L1＞L2、L2＜Mの関係にある。

【0026】

互いに結合する第１インダクタＬ１および第２インダクタＬ２は、図１（Ｂ）に示すように、等価的に３つのインダクタで表される。

【0027】

図１（Ｂ）において、インダクタ（Ｌ１−Ｍ）は第１インダクタＬ１のインダクタンスと相互インダクタンスＭとで定まるインダクタであり、インダクタ（Ｌ２−Ｍ）は第２インダクタＬ２のインダクタンスと相互インダクタンスＭとで定まるインダクタである。また、インダクタ（＋Ｍ）は相互インダクタンスＭに相当するインダクタである。ここで、第１インダクタＬ１のインダクタンスをL1、第２インダクタＬ２のインダクタンスをL2、相互インダクタンスをMでそれぞれ表すと、（L1-M）は正のインダクタンス、（L2-M）は負のインダクタンスである。

【0028】

トラップフィルタ１１は、図１（Ｂ）に表れているように、等価的には、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路と、インダクタ（Ｌ２−Ｍ）との並列回路に対してインダクタ（Ｌ１−Ｍ）が直列接続された回路である。

【0029】

第２インダクタＬ２のインダクタンスは第１インダクタＬ１のインダクタンスより小さいので、第２インダクタＬ２と負の相互インダクタンス-M の合成インダクタンスを負にしやすい。つまり、相互インダクタンスの絶対値を大きくするために第１インダクタＬ１と第２インダクタＬ２との結合係数をさほど高めなくても済む。

【0030】

トラップフィルタ１１は、図１（Ｃ）に示すように、信号ラインとグランドとの間にシャントに接続される。

【0031】

以降、トラップフィルタ１１の等価回路図を用いて、トラップフィルタ１１の特性について示す。

【0032】

図２（Ａ）は、上述の、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路と、インダクタ（Ｌ２−Ｍ）との並列回路、およびそのリアクタンスの周波数特性を示す図である。図２（Ｂ）は、トラップフィルタ１１の等価回路、およびそのリアクタンスの周波数特性を示す図である。ここで、各素子定数は次のとおりである。

【0033】

L1＝7.5nH
L2＝1.3nH
C1＝3.5pF
M ≒ 2.5nH（結合係数k=0.8）
図２（Ａ）において周波数範囲ＦＲ１１は、キャパシタＣ１のリアクタンスが大きく、そのためインダクタ（Ｌ２−Ｍ）のリアクタンスが支配的な範囲である、この周波数範囲では、並列回路のリアクタンスはほぼ０である。

【0034】

図２（Ａ）において周波数範囲ＦＲ１２は、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路のリアクタンスが支配的な範囲である。つまり、周波数が高くなるほど並列回路のリアクタンスは正方向に上昇する。

【0035】

図２（Ａ）において周波数範囲ＦＲ２は、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路による正のリアクタンスとインダクタ（Ｌ２−Ｍ）による負のリアクタンスとが釣り合う（並列共振する）範囲である。この範囲では並列回路の両端間に電流は流れない。

【0036】

図２（Ａ）において周波数範囲ＦＲ３０は、インダクタ（Ｍ）のリアクタンスが大きくなって、インダクタ（Ｌ２−Ｍ）による負のインダクタンス成分が支配的な範囲である。つまり、リアクタンスは負の範囲にとどまり、且つ周波数が高くなるほどリアクタンスは負に傾く。

【0037】

図２（Ｂ）において周波数範囲ＦＲ１０は、主にインダクタ（Ｌ１−Ｍ）のインダクタンスによる特性が現れる範囲である。つまり、周波数が高くなるほどトラップフィルタ１１のリアクタンスは正方向に上昇する。

【0038】

図２（Ｂ）において周波数範囲ＦＲ２は、図２（Ａ）に示した周波数範囲ＦＲ２と同様に、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路による正のリアクタンスとインダクタ（Ｌ２−Ｍ）による負のリアクタンスとが釣り合う（並列共振する）範囲である。

【0039】

図２（Ｂ）において、周波数範囲ＦＲ３１は上記並列回路のうち支配的なインダクタ（Ｌ２−Ｍ）による負のインダクタンス成分に、インダクタ（Ｌ１−Ｍ）による正のインダクタンスが加算された結果、トラップフィルタ１１のリアクタンスが０付近となる範囲である。この周波数範囲が阻止帯域として作用する。

【0040】

なお、図２（Ｂ）において、周波数範囲ＦＲ３２は、インダクタ（Ｌ１−Ｍ），（Ｌ２−Ｍ），（Ｍ）の合成インダクタンスによる特性が現れる範囲である。つまり、周波数が高くなるほどトラップフィルタ１１のリアクタンスは正方向に上昇する。

【0041】

ここで、比較対象のトラップフィルタの特性について例示する。

【0042】

図９（Ａ）は、比較例のトラップフィルタにおける、インダクタ（Ｍ）とキャパシタＣ１との直列ＬＣ回路と、インダクタＬ３との並列回路、およびそのリアクタンスの周波数特性を示す図である。インダクタＬ３のインダクタンスは正である。図９（Ｂ）は、比較例であるトラップフィルタの等価回路、およびそのリアクタンスの周波数特性を示す図である。このトラップフィルタは、図９（Ａ）に示した並列回路に正のインダクタンスを有するインダクタ（Ｌ１−Ｍ）を直列接続した回路である。ここで、各素子定数は次のとおりである。

【0043】

L1＝7.5nH
L3＝1.2nH
C1＝3.5pF
M ≒2.5ｎＨ
図９（Ａ）において周波数範囲ＦＲ３０Ｐは、主にインダクタＬ３のインダクタンス成分が支配的な範囲である。つまり、周波数が高くなるほど並列回路のリアクタンスは正方向に上昇する。図９（Ａ）では、図２（Ａ）に示した周波数範囲ＦＲ３０に相当する範囲を破線で表している。

【0044】

図９（Ｂ）において、周波数範囲ＦＲ３１Ｐは比較例のトラップフィルタのリアクタンスが０付近となる範囲である。この周波数範囲が阻止帯域として作用する。

【0045】

この比較例のトラップフィルタにおいてインダクタＬ３のインダクタンスは正であるので、本実施形態のトラップフィルタ１１における負のインダクタ（Ｌ２−Ｍ）の作用による、リアクタンスが負に傾く特性は現れない。つまり、並列回路のインダクタＬ３とインダクタ（Ｍ）が同符号である場合には、エネルギーの互いのやり取りはなく、並列回路で負のインダクタンスが強まる周波数範囲は無い。そのため、この比較例のトラップフィルタにおいてはリアクタンスが０付近になる周波数範囲は狭い。図９（Ｂ）では、図２（Ｂ）に示した周波数範囲ＦＲ３１に相当する範囲を破線で表している。

【0046】

図３（Ａ）はトラップフィルタ１１を１ポート回路として見たときのトラップフィルタ１１のリアクタンスの周波数特性を示す図である。図３（Ｂ）はトラップフィルタ１１が信号ラインとグランド間にシャントに接続され２ポート回路における挿入損失の周波数特性を示す図である。

【0047】

図３（Ａ）（Ｂ）において、実線はトラップフィルタ１１の特性、破線は、トラップフィルタ１１における負のインダクタ（L2−M）を正のキャパシタと入れ替えた（負のリアクタンスをキャパシタで表した）比較例のトラップフィルタの特性である。上記正のキャパシタのキャパシタンスは、この比較例のトラップフィルタの並列共振周波数が実施形態のトラップフィルタ１１の並列共振周波数に合うように定めている。

【0048】

本実施形態のトラップフィルタ１１は、図３（Ａ）に表れているように、周波数ｆａでリアクタンスが０となり、図３（Ｂ）に表れているように、周波数ｆａを中心周波数とする帯域阻止特性が現れる。比較例のトラップフィルタは、図３（Ａ）に表れているように、周波数ｆｂでリアクタンスが０となり、図３（Ｂ）に表れているように、周波数ｆｂを中心周波数とする帯域阻止特性が現れる。

【0049】

比較例に比べ、本実施形態のトラップフィルタ１１は、そのリアクタンスが０付近となる周波数範囲が広いため、阻止帯域も広くなる。また、比較例に比べ、本実施形態のトラップフィルタ１１は、そのリアクタンスが０付近となる周波数範囲が並列共振周波数ｆｏから離れている。トラップフィルタのレジスタンスの周波数特性は、並列共振周波数で最大となり、その周波数から離れるほど小さくなる特性であるので、上述のとおり、リアクタンスが０付近となる周波数範囲が並列共振周波数ｆｏから離れていることにより、周波数範囲ＦＲ３１におけるレジスタンスは小さい。そのため、比較例に対して周波数範囲ＦＲ３１での減衰量は大きい。

【0050】

上述のとおり、本実施形態のトラップフィルタ１１は、従来の単純なＬＣ並列共振回路に比べて、阻止帯域が広く、且つ減衰量も大きい。

【0051】

本実施形態のトラップフィルタ１１において、相互インダクタンスＭとキャパシタＣ１とで構成される直列ＬＣ共振回路の共振周波数は単一である。すなわち、トラップフィルタ１１は、２つまたはそれ以上の異なる周波数で共振する複数の共振回路を設けることで広帯域化するものではないので、少ない素子数で構成でき、小型化、低占有面積化ができる。

【0052】

《第２の実施形態》
第２の実施形態では、単一部品として構成されたトラップフィルタについて示す。図４は本実施形態のトラップフィルタ１１の斜視図であり、図５はその内部の構成を示す概略図である。

【0053】

トラップフィルタ１１は、多層基板１０と、この多層基板１０に搭載されたチップキャパシタＣ１とで構成されている。多層基板１０の内部には、図１（Ａ）に示した第１インダクタＬ１および第２インダクタＬ２が形成されている。また、多層基板１０の下面に実装用端子Ｔ１，Ｔ２が形成されている。多層基板１０の上面にはチップキャパシタＣ１を接続するためのパッドが形成されていて、それらパッドにチップキャパシタＣ１が接続されている。

【0054】

図５に表れているように、第１インダクタＬ１を構成するコイル導体パターンと、第２インダクタＬ２を構成するコイル導体パターンとが多層基板１０内に形成されている。いずれのコイル導体パターンもヘリカル状であり、同軸関係で配置されている。

【0055】

本実施形態によれば、このトラップフィルタ１１を単一の部品として、回路基板上に表面実装することができる。また、部品が小型化できるので、回路基板に対する占有面積も小さい。

【0056】

なお、キャパシタＣ１を構成する電極を多層基板１０内に形成してキャパシタＣ１を一体化もよい。また、キャパシタＣ１を構成するチップキャパシタを多層基板１０内に埋設してもよい。

【0057】

《第３の実施形態》
第３の実施形態では、第１、第２の実施形態で示したトラップフィルタ１１を備えるフィルタ回路の例を示す。

【0058】

図６は、フィルタ回路２１の回路図である。このフィルタ回路２１は、第１ポートＰ１と第２ポートＰ２との間にシリーズに接続されたバンドパスフィルタＢＰＦと、第２ポートＰ２とグランドとの間にシャントに接続されたトラップフィルタ１１とで構成される。そして、このトラップフィルタ１１は第１、第２の実施形態で示したトラップフィルタ１１である。バンドパスフィルタＢＰＦは例えばＳＡＷフィルタである。

【0059】

図７は本実施形態のフィルタ回路２１の挿入損失の周波数特性を示す図である。図７において、実線は本実施形態のフィルタ回路２１の特性、破線はトラップフィルタ１１を設けない場合のフィルタ回路の特性である。

【0060】

図７において、２．１５ＧＨｚを中心とする通過帯域特性は、図６に示したバンドパスフィルタＢＰＦの特性による。また、２．５ＧＨｚ以上２．８５ＧＨｚ以下の減衰特性は、図６に示したトラップフィルタ１１の特性による。

【0061】

図６に示したフィルタ回路２１は例えば所定バンドの受信信号を通過させる部分に用いられ、回りこむ不要な送信信号を大きく減衰させることができる。

【0062】

なお、図６に示したバンドパスフィルタＢＰＦを構成するＳＡＷフィルタとトラップフィルタ１１とを一体化し、単一の部品としてもよい。例えば、図４、図５に示したように多層基板に第１インダクタＬ１および第２インダクタＬ２を構成し、この多層基板に上記キャパシタＣ１およびＳＡＷフィルタチップを搭載してもよい。

【0063】

《第４の実施形態》
第４の実施形態では、第１、第２の実施形態で示したトラップフィルタ１１を備えるフィルタ回路の例を示す。

【0064】

図８は第４の実施形態に係るフィルタ回路２２の回路図である。このフィルタ回路２２はアンテナＡＮＴと送受信回路との間に接続されるフロントエンド回路である。フィルタ回路２２には、ダイプレクサＤＩＰ１，ＤＩＰ２，ＤＩＰ３、ＲＦスイッチＳＷ１，ＳＷ２、多数のバンドパスフィルタＦおよびトラップフィルタ１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅを備える。この例では、トラップフィルタ１１ＡはダイプレクサＤＩＰ１の後段に接続されていて、トラップフィルタ１１ＢはダイプレクサＤＩＰ３の後段に接続されている。また、トラップフィルタ１１Ｃ，１１Ｄ，１１Ｅは受信信号の出力ポート（受信ポート）Ｒｘ１，Ｒｘ２，Ｒｘ４にそれぞれ接続されている。

【0065】

このフィルタ回路２２は、複数の周波数バンドで同時に送信または受信するキャリアアグリゲーションに対応する通信回路に適用される。このフィルタ回路２２は多数のフィルタが束ねられた回路である。このようなフィルタ回路において、トラップフィルタ１１は、その受信ポートを用いる通信バンドの受信信号とは別の他バンドの送信信号（回り込む送信信号の電力）を減衰させる。

【0066】

《他の実施形態》
以上に示した実施形態では、多層基板に第１インダクタＬ１および第２インダクタＬ２を構成し、この多層基板にキャパシタＣ１やＳＡＷフィルタチップを搭載する例を示したが、その多層基板にデュプレクサ等の複合フィルタやサーキュレータを搭載して単一部品化してもよい。

【0067】

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

【符号の説明】

【0068】

ＡＮＴ…アンテナ
ＢＰＦ…バンドパスフィルタ
Ｃ１…キャパシタ
ＤＩＰ１，ＤＩＰ２，ＤＩＰ３…ダイプレクサ
Ｆ…バンドパスフィルタ
Ｌ１…第１インダクタ
Ｌ２…第２インダクタ
Ｌ３…インダクタ
Ｍ…相互インダクタンス
Ｎ１…第１端
Ｎ２…第２端
Ｎ３…第３端
Ｎ４…第４端
Ｐ１…第１ポート
Ｐ２…第２ポート
ＳＷ１，ＳＷ２…ＲＦスイッチ
Ｔ１…第１接続部
Ｔ２…第２接続部
１０…多層基板
１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ…トラップフィルタ
２１，２２…フィルタ回路

【要約】

トラップフィルタ（１１）は、第１インダクタ（Ｌ１）、第２インダクタ（Ｌ２）およびキャパシタ（Ｃ１）を備える。第１インダクタ（Ｌ１）の第１端（Ｎ１）は第１接続部（Ｔ１）に繋がり、第２インダクタの第３端（Ｎ３）は第１インダクタ（Ｌ１）の第２端（Ｎ２）に接続され、第４端（Ｎ４）は第２接続部（Ｔ２）に繋がる。キャパシタ（Ｃ１）は第２インダクタ（Ｌ２）に対して並列に接続される。第１インダクタ（Ｌ１）と第２インダクタ（Ｌ２）とは減極性結合し、第２インダクタ（Ｌ２）のインダクタンス値は、第１インダクタ（Ｌ１）と第２インダクタ（Ｌ２）との結合により生じる相互インダクタンスの絶対値よりも小さい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】