特許 6420139 半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6420139

(24)【登録日】2018年10月19日

(45)【発行日】2018年11月7日

(54)【発明の名称】半導体デバイス

(51)【国際特許分類】

   G06F 11/22 20060101AFI20181029BHJP

   G06F 11/30 20060101ALI20181029BHJP

   G06F 15/78 20060101ALI20181029BHJP

   G01R 31/28 20060101ALI20181029BHJP

【ＦＩ】

   G06F11/22 605B

   G06F11/30 140D

   G06F15/78 516

   G06F15/78 514

   G01R31/28 V

【請求項の数】13

【全頁数】14

(21)【出願番号】特願2014-263772(P2014-263772)

(22)【出願日】2014年12月26日

(65)【公開番号】特開2016-126357(P2016-126357A)

(43)【公開日】2016年7月11日

【審査請求日】2017年12月26日

(73)【特許権者】

【識別番号】308017571

【氏名又は名称】シナプティクス・ジャパン合同会社

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(74)【代理人】

【識別番号】100102864

【弁理士】

【氏名又は名称】工藤 実

(74)【代理人】

【識別番号】100117617

【弁理士】

【氏名又は名称】中尾 圭策

(72)【発明者】

【氏名】熊本 明仁

(72)【発明者】

【氏名】西前 和生

【審査官】 清木 泰

(56)【参考文献】

【文献】 特開２００３−４４３１５（ＪＰ，Ａ）

【文献】 特開２００６−１３９４８５（ＪＰ，Ａ）

【文献】 特開２００３−２７１４１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ１１／２２ −１１／２７７

Ｇ０６Ｆ１１／０７

Ｇ０６Ｆ１１／２８ −１１／３６

Ｇ０６Ｆ１５／７８

Ｇ０１Ｒ３１／２８ −３１／３０

Ｇ０１Ｒ３１／３１６−３１／３１９

Ｇ０１Ｒ３１／３０２

Ｈ０３Ｋ１９／００

Ｈ０３Ｋ１９／０１ −１９／０８２

Ｈ０３Ｋ１９／０９４−１９／０９６

Ｈ０１Ｌ２７／０４

Ｈ０１Ｌ２１／８２２

Ｈ０１Ｌ２１／６４ −２１／６６

(57)【特許請求の範囲】

【請求項1】

インタフェース部を介して入力したデータを処理して出力する処理部と、
前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、
前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第１レジスタ部と、
テストイネーブル端子からテストイネーブルが指示されたとき、前記第１レジスタ部が保有する複数のステータス情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し制御し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報の直列的な選択を中断した状態で同じステータス情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御部と、を有する半導体デバイス。

【請求項2】

請求項１において、前記テスト制御部は、シーケンサ、カウンタ及びセレクタを有し、
前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させ、
前記カウンタの計数値は、前記第１レジスタ部が保有する複数のステータス情報の記憶領域を指示し、
前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第１レジスタ部から前記ステータス情報を読み出す、半導体デバイス。

【請求項3】

請求項２において、前記第１レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に入力する、半導体デバイス。

【請求項4】

請求項１乃至３のいずれか１項において、前記テスト制御部による前記所定の出力フォーマットは、前記第１レジスタ部から一巡して選択した複数のステータス情報毎にその先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである、半導体デバイス。

【請求項5】

請求項１乃至４のいずれか１項において、前記処理部は、前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する、半導体デバイス。

【請求項6】

請求項１乃至５のいずれか１項において、前記テスト制御部は、半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする、半導体デバイス。

【請求項7】

インタフェース部を介して入力したデータを処理して出力する処理部と、
前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、
前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第１レジスタ部と、
半導体デバイスに固有の複数の個別情報が記憶される第２レジスタ部と、
テストイネーブル端子からテストイネーブルが指示されたとき、前記第１レジスタ部が保有する複数のステータス情報及び前記第２レジスタ部が保有する複数の前記個別情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報及び前記個別情報の直列的な選択を中断した状態で同じステータス情報又は個別情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御部と、を有する半導体デバイス。

【請求項8】

請求項７において、前記テスト制御部は、シーケンサ、カウンタ及びセレクタを有し、
前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させ、
前記カウンタの計数値は、前記第１レジスタ部及び前記第２レジスタ部が保有する複数のステータス情報及び固有情報の記憶領域を指示し、
前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第１レジスタ部から前記ステータス情報を読出し又は前記第２レジスタ部から前記固有情報を読み出す、半導体デバイス。

【請求項9】

請求項８において、前記第１レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に逐次入力する、半導体デバイス。

【請求項10】

請求項７乃至９のいずれか１項において、前記第２レジスタ部は、前記半導体デバイスのパワーオンリセット処理により不揮発性記憶装置から前記個別情報が初期設定される、半導体デバイス。

【請求項11】

請求項７乃至９のいずれか１項において、前記テスト制御部による前記所定の出力フォーマットは、前記第１レジスタ部及び第２レジスタ部から一巡して選択した複数のステータス情報及び個別情報毎に、その先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである、半導体デバイス。

【請求項12】

請求項７乃至９のいずれか１項において、前記処理部は、前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する、半導体デバイス。

【請求項13】

請求項７乃至９のいずれか１項において、前記テスト制御部は、半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする、半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体デバイスのテスト容易化及びデバッグ容易化技術に係り、例えば液晶ドライバ等の半導体デバイスに適用して有効な技術に関する。

【背景技術】

【0002】

半導体デバイスに対するテスト容易化及びデバッグ容易化技術について記載された文献の例として、ＪＴＡＧ（Joint European Test Action Group）から内部のデバッグ情報を入出力するようにした液晶コントローラについて記載した特許文献１がある。また、特許文献２には、ＴＡＰ（Test Access Port）コントローラに対する初期設定に従ってバウンダリスキャンを実行し、ＣＰＵやその他処理回路から所要の内部情報をデバッグ用端子から出力するデバッグ容易化技術について記載がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００３−３１５４２３

【特許文献2】特開２００７−１４８７５４

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体デバイスに対するテスト容易化及びデバッグ容易化（双方併せて単にテスト容易化と記す）の技術であるＪＴＡＧによるバウンダリスキャンでは、予めＴＡＰコントローラに対する初期設定を行わなければならない。例えば、どの内部回路のどの内部ノードをスキャン対象とし、どのようなタイミングで内部情報をサンプリングするのか、といったように、検証すべき内容に応じた初期設定が必要である。

【0005】

しかしながら、マイクロコンピュータやシステムオンチップされた大規模なデバイスに比べて回路規模が比較的小さいデバイスや、データ処理機能が限定的であるようなデバイスに対しても、ＪＴＡＧによるバウンダリスキャンと同様に、汎用性に富んだテスト容易化回路を採用すると、その回路規模が大きくなり、更に初期設定時間が長くなる虞のあることが本発明者によって明らかにされた。

【0006】

本発明の目的は、テスト容易化のための回路規模が小さく且つテストやデバッグのための所要動作の初期設定に時間を要しない半導体デバイスを提供することにある。

【0007】

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0008】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0009】

すなわち、半導体デバイスは、テストイネーブルに応答して内部のステータス情報等を所定の順にテスト出力端子からサイクリックに出力し、テストディスエーブルに応答して、そのタイミングでテスト出力端子から出力しているステータス情報等と同じ出力を継続する。

【0010】

（１）更に詳しく説明すると、半導体デバイスは、インタフェース部を介して入力したデータを処理して出力する処理部と、前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第１レジスタ部と、テストイネーブル端子からテストイネーブルが指示されたとき、前記第１レジスタ部が保有する複数のステータス情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し制御し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報の直列的な選択を中断した状態で同じステータス情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御部と、を有する。これによれば、テストイネーブルを指定すれば既定の複数のステータス情報が既定の手順に従ってサイクリックにテスト出力端子から順次出力される。テストディスエーブルを指定すればそのタイミングでテスト出力端子から出力するステータス情報と同じ情報を継続して出力する。したがって、初期設定を要さずにテストイネーブル端子を操作するだけで、複数のステータス情報をサイクリックに出力したり、所望のステータス情報だけを継続出力したりすることによって、半導体デバイスのテスト容易化に資することができる。

【0011】

前記テスト制御部は、例えばシーケンサ、カウンタ及びセレクタを有する。前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させる。前記カウンタの計数値は、前記第１レジスタ部が保有する複数のステータス情報の記憶領域を指示する。前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第１レジスタ部から前記ステータス情報を読み出す。

【0012】

上記テスト制御部の一例に呼応すると、前記第１レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に入力する。したがって、第１レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を逐次入力してダイナミックに保持することが可能になる。

【0013】

前記テスト制御部による前記所定の出力フォーマットは、例えば前記第１レジスタ部から一巡して選択した複数のステータス情報毎にその先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである。したがって、前記第１レジスタ部から一巡して選択した複数のステータス情報を繰り返し出力しても、ヘッダ情報とフッタ情報から複数のステータス情報の夫々を容易に区別可能である。

【0014】

前記処理部は、例えば前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する。この場合、半導体デバイスは例えばＬＣＤ（Liquid Crystal Display）ドライバとして構成される。

【0015】

前記テスト制御回路は、例えば半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする。

【0016】

（２）別の半導体デバイスは、例えば、インタフェース部を介して入力したデータを処理して出力する処理部と、前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第１レジスタ部と、半導体デバイスに固有の複数の個別情報が記憶される第２レジスタ部と、テストイネーブル端子からテストイネーブルが指示されたとき、前記第１レジスタ部が保有する複数のステータス情報及び前記第２レジスタ部が保有する複数の前記個別情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報及び前記個別情報の直列的な選択を中断した状態で同じステータス情報又は個別情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御回路と、を有する。この半導体デバイスの場合には上記テスト出力端子から出力する情報はステータス情報以外の個別情報にも拡張される。個別情報は、例えば半導体デバイスの故障解析などに利用可能な当該半導体デバイスを製造したウェーハのロット番号、当該ウェーハ上のチップアドレスなどの情報としてよい。

【0017】

この場合に前記テスト制御部は、シーケンサ、カウンタ及びセレクタを有する。前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させる。前記カウンタの計数値は、前記第１レジスタ部及び前記第２レジスタ部が保有する複数のステータス情報及び固有情報の記憶領域を指示する。前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第１レジスタ部から前記ステータス情報を読出し又は前記第２レジスタ部から前記固有情報を読み出す。

【0018】

そのテスト制御部に呼応すると、前記第１レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に逐次入力する。

【0019】

前記第２レジスタ部は、例えば前記半導体デバイスのパワーオンリセット処理により不揮発性記憶装置から前記個別情報が初期設定される。

【0020】

前記テスト制御部による前記所定の出力フォーマットは、前記第１レジスタ部及び第２レジスタ部から一巡して選択した複数のステータス情報及び個別情報毎に、その先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである。

【0021】

前記処理部は、例えば前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する。

【0022】

前記テスト制御回路は、例えば半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする。

【発明の効果】

【0023】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

【0024】

すなわち、半導体デバイスにおけるテスト容易化及びデバッグ容易化のための回路規模を小さくでき、且つテストやデバッグのための所要動作の初期設定時間を短縮することができる。

【図面の簡単な説明】

【0025】

【図1】図１は本発明に係る半導体デバイスの一例を示すブロック図である。

【図2】図２はカウンタの計数値と出力フォーマットとの関係を例示する説明図である。

【図3】図３はカウンタの計数値とヘッダ及びフッタの出力とを例示するパターン説明図である。

【図4】図４は表示ドライバの動作フローを例示するフローチャートである。

【図5】図５は表示ドライバのテスト出力動作の前半を例示するタイミングチャートである。

【図6】図６は表示ドライバのテスト出力動作の後半を例示するタイミングチャートである。

【発明を実施するための形態】

【0026】

＜実施の形態１＞
図１には本発明に係る半導体デバイスの一例が示される。同図に示される半導体デバイス１は、特に制限されないが、ＬＣＤドライバ２を有する。この半導体デバイス１は、例えば公知のＣＭＯＳ集積回路製造技術によって単結晶シリコンなどの半導体基板に形成されている。

【0027】

ＬＣＤドライバ２は、処理データや制御信号を外部から受け取るためのインタフェース部１０として、例えば制御信号インタフェース２１及び画像データインタフェース２０を有する。制御信号インタフェース２１はホスト装置４から制御データＣＤＡＴを受け取る。画像データインタフェース２０はホスト装置４から画像データＧＤＡＴを受け取る。制御信号インタフェース２１及び画像データインタフェース２０は所定のインタフェースプロトコルに従って情報を入出力する。例えば制御信号インタフェース２１にはＭＩＰＩ（Mobile Industry Processor Interface）−ＤＢＩ（Display Bus Interface）に準拠したインタフェースプロトコルを採用し、パラレルに制御データを入出力する。画像データインタフェース２０にはＭＩＰＩ−ＤＳＩ（Display Serial Interface）に準拠したインタフェースプロトコルを採用、画像データをシリアルに出力する。

【0028】

ＬＣＤドライバ２は、ＬＣＤパネル３を表示駆動するための主な回路として処理部１２と制御部１１を有する。処理部１２は画像データインタフェース２０を介して入力した画像データＧＤＡＴを処理して出力する。制御部１１は制御信号インタフェース２１を介して入力した制御データＣＤＡＴに基づいて、前記処理部１２を制御する。更に詳しく説明する。制御部１１はＬＣＤパネル３のサイズ及び表示性能に応じてクロック周波数、水平走査線数、垂直信号線数、及び表示位置などの制御情報が設定される種々の制御レジスタ、そしてコマンドデコーダなどを有する。制御部１１はホスト装置４から制御信号インタフェース２１に供給されるコマンドを解読し、その解読結果に従って、制御レジスタの書き込みを行い、また、画像データインタフェース２０に供給される画像データを処理部１２に取り込み、取り込んだ画像データに基づく表示制御などを行う。処理部１２は、例えばＴＦＴ型のＬＣＤパネル３の水平走査線を順次駆動するゲート制御ドライバ４４と、駆動された水平走査線を介して選択された画素に垂直信号線を介して表示駆動信号としての画素駆動信号ＤＳＩＧを供給するソースドライバ４３を有する。ゲート制御ドライバ４４には制御部１１から表示タイミングに従って水平走査線の駆動タイミングが与えられる。そのときの駆動電圧は電源回路４５から供給される。ソースドライバ４３の前段にはラインラッチ回路４１及び階調電圧選択回路４２が設けられる。画像データインタフェース２０から供給された画像データは例えば表示フレーム毎にフレームメモリ４０に格納され、走査線駆動期間毎に１走査線分の画素のデータがラインラッチ回路４１に転送される。転送された画素のデータに応ずる階調電圧が階調電圧選択回路４２で画素単位に選択され、選択された階調電圧を用いてソースドライバ４３が垂直信号線を駆動する。これによって、ＬＣＤパネル３に表示フレーム単位で画像データが表示制御される。階調電圧は電源回路４５で生成される。この電源回路４５は、ロジック回路の動作電源とされる電源電圧ＶＤＤとグランド電圧ＶＳＳの他に、複数の階調電圧を生成するための正極性項電圧ＶＧＨ及び負極性項電圧ＶＧＬなどを入力する。

【0029】

ＬＣＤドライバ２のテスト容易化のための構成について説明する。ここでは、テスト容易化のために参照することが望ましいと考える特定の情報は、特に制限されないが、制御信号インタフェース２１内のエラーレジスタ２２が保有するスタータス情報、及び制御部１１内のステータスレジスタ３０が保有するステータス情報とする。エラーレジスタ２２は制御信号インタフェース２１におけるデータ通信で生ずるパケット単位のエラー数などをステータス情報としてリアルタイムに保持する。ステータスレジスタ３０はホスト装置４からコマンドで指定された、ＬＣＤパネル３に対する表示モード及びＬＣＤドライバ２の制御モードなどをステータス情報としてリアルタイムに保持する。テスト容易化若しくはデバッグ容易化の基本的な目的は、ＬＣＤドライバ２を表示制御動作させながら上記ステータス情報をリアルタイムで外部から参照可能にすることである。仮に、エラーレジスタ２２及びステータスレジスタ３０を制御信号インタフェース２１経由で参照しようとすると、参照動作が表示制御動作と競合しないようにテストやデバッグのタイミングを制御してやらなければならず、表示制御動作に対してリアルタイムでテストやデバッグを行うことができない場合も想定される。

【0030】

そこで、ＬＣＤドライバ２は、処理部１２の動作中におけるエラーレジスタ２２及びステータスレジスタ３０の複数のステータス情報が並列的に転送される第１レジスタ部１５を有する。第１レジスタ部１５は、エラーレジスタ２２が保有するステータス情報を記憶する固有の記憶領域６０と、ステータスレジスタ３０が保有するステータス情報を記憶する固有の記憶領域６１を持ち、相互に専用の信号線８０，８１によって接続され、逐次必要な情報が内部転送されるようになっている。例えば、処理部１２などの動作クロックに同期して転送元から専用信号線８０，８１を介して転送先にステータス情報が逐次転送される。記憶領域６０,６１は。例えば、夫々個別のサンプリングレジスタとして構成されている。

【0031】

特に本実施の形態では、テスト若しくはデバッグの便に供するために、半導体デバイス１に固有の複数の個別情報が記憶される第２レジスタ部１４を設けている。ここで固有情報とは、例えば、半導体デバイス１の故障解析などに利用可能な当該半導体デバイス１を製造したウェーハのロット番号や当該ウェーハ上のチップアドレスなどのロット情報、更には半導体デバイス１のユーザに固有のＩＤ情報等とされる。第２レジスタ部１４は上記ロット番号及びチップアドレスなどの情報を記憶する固有の記憶領域７０と、上記ユーザに固有のＩＤ情報等を記憶する固有の記憶領域７１を有する。記憶領域７０、７１には、例えば半導体デバイス１のパワーオンリセット処理の一環として不揮発性メモリ（ＮＶＭ）１６から対応する情報が初期設定される。不揮発性メモリ１６に対する書き込みはホスト装置４からの書き換えコマンドに基づいて制御部１１が行う。記憶領域７０、７１は。例えば、夫々個別に複数のサンプリングレジスタとして構成されている。

【0032】

第１レジスタ部１５及び第２レジスタ部１４に対する読出し制御はテスト制御部１３が行う。テスト制御部１３は、テストイネーブル端子ＴＥＳＴＩＮからテストイネーブルが指示されたとき、前記第１レジスタ部１５が保有する複数のステータス情報及び前記第２レジスタ部１４が保有する複数の前記個別情報を直列的に選択しながら順次テスト出力端子ＤＡＴＡ＿Ｇ［７：０］から所定の出力フォーマットに則って出力する動作を繰り返す制御を行う。また、テスト制御部１３は、前記テストイネーブル端子ＴＥＳＴＩＮからテストディスエーブルが指示されたとき、前記ステータス情報及び前記個別情報の直列的な選択を中断した状態で同じステータス情報又は個別情報を前記テスト出力端子ＤＡＴＡ＿Ｇ［７：０］から継続的に出力する制御を行う。テスト制御部１３は、特に制限されないが、シーケンサ５０、カウンタ５１及びセレクタ５２を有する。シーケンサ５０は、テストイネーブルの指示に応答してカウンタ５１にラップアラウンドで計数動作させ、テストディスエーブルの指示に応答してカウンタ５１の計数動作を中断させる。例えばカウンタ５１の４ビットを管理して計数動作させる場合には、初期値０を基点に最終値１５まで計数すると、再度値０に戻って計数動作を繰り返す、という動作とされる。カウンタ５１の計数値は、第１レジスタ部１５及び前記第２レジスタ部１４が保有する複数のステータス情報及び固有情報の記憶領域を指示する。セレクタ５２はカウンタ５１による計数値が指示する記憶領域を選択して第１レジスタ部１５から前記ステータス情報を読み出し、又は前記第２レジスタ部１４から前記固有情報を読み出す。読み出された情報は順次テスト出力端子ＤＡＴＡ＿Ｇ７−０から出力される。特に本実施の形態では、半導体デバイス１の内部モードを指定するモード信号ＩＭ１−０が所定のコードにされている場合にテストイネーブル端子ＴＥＳＴＩＮからの指示を有効とする。

【0033】

出力端子ＤＡＴＡ＿Ｇ［７：０］は例えば８ビットとされ、シーケンサ５０はそこからの複数のステータス情報及び固有情報の出力を所定の出力フォーマットで行う。出力フォーマットはカウンタ５１によるラップアラウンド毎に形成される。図２にはカウンタの計数値と出力フォーマットとの関係が例示される。例えばここでは、第１レジスタ部１５におけるステータス情報の記憶領域６０、６１は夫々１バイト（８ビット）、第２レジスタ部１４におけるロット情報の記憶領域７０（７０＿１〜７０＿７）は合計７バイト、第２レジスタ部１４におけるＩＤ情報の記憶領域７１（７１＿１〜７１＿５）は合計６バイトとされる。便宜上、記憶領域６０のステータス情報をＰ７−０、記憶領域６１のステータス情報をｇｐｍ［７：０］、記憶領域７０＿１〜７０＿７のロット情報をＤＤＢ１６［７：０］〜ＤＤＢ２２［７：０］、記憶領域７１＿１〜７１＿５）のＩＤ情報をＡＬＭＩＤ０［７：０］〜ＡＬＭＩＤ４［７：０］と標記してある。特に制限されないが、上記記憶領域７１＿１〜７１＿５、７０＿１〜７０＿７、６０、６１は、その並びに従って昇順でバイトアドレスが割り当てられる。更に、出力フォーマットは、上記記憶領域７１＿１〜７１＿５、７０＿１〜７０＿７、６０、６１の１４バイトの個別情報及びステータス情報の先頭に１バイトのヘッダＨＤ、末尾に１バイトのフッタＦＴを付加したフォーマットとされる。シーケンサ５０は、ヘッダＨＤの記憶領域９０、上記記憶領域７１＿１〜７１＿５、７０＿１〜７０＿７、６０、６１の記憶領域、及びフッタＦＴの記憶領域９１にカウンタ５１の計数値０〜１５を対応させ、カウンタ５１の計数値をそれら記憶領域のバイトアドレスの指定に用いるようになっている。図３にはカウンタ５１の計数値とヘッダＨＤ及びフッタＦＴの出力が例示される。図においてテスト出力端子ＤＡＴＡ＿Ｇ［７：０］はＤＡＴＡ＿Ｇ［７］〜ＤＡＴＡ＿Ｇ［０］として標記されている。この例ではカウンタ５１の計数値が０のときヘッダＨＤとしてテスト出力端子ＤＡＴＡ＿Ｇ［７］〜ＤＡＴＡ＿Ｇ［０］から０１０１０１０１のパターンを出力する。計数値が１５のときフッタＦＴとしてテスト出力端子ＤＡＴＡ＿Ｇ［７］〜ＤＡＴＡ＿Ｇ［０］から１０１０１０１０のパターンを出力する。個別情報及びステータス情報についてはその出力パターンは図示を省略して有る。ＣＬＫはテスト制御回路の同期クロックであり、例えば制御部１１及び処理部１２の動作クロックと同じクロックである。

【0034】

図４には表示ドライバの動作フローが例示される。ここではホスト装置４による操作、制御部１１による表示制御、及びテスト制御部１３によるテスト出力制御を分けて示している。

【0035】

先ず、パワーオフ状態（Ｓ１）の半導体デバイス１に対してパワーオンの指示により（Ｔ１）、半導体デバイス１のパワーオンリセットが指示される（Ｔ２）。これにより不揮発性メモリ１６の記憶情報が第２レジスタ部１４の記憶領域７０，７１及び制御部１１内の制御レジスタに初期設定される（Ｓ２）、その後，ＬＣＤドライバ２はスリープ状態にされる（Ｓ３）。

【0036】

次に、ホスト装置４により、モード信号ＩＭ１−０として所定のコード（２‘ｂ１０）が供給されると共に（Ｔ４）、テストイネーブル端子ＴＥＳＴＩＮがハイレベルにされることによって、テストイネーブルが指示される（Ｔ３）。これによってテスト制御部１３が動作可能にされる。更にホスト装置４によりＬＣＤドライバ２のスリープモードが解除されることによって、内部の動作クロックに同期するＬＣＤ表示制御動作が可能になる（Ｓ５）。即ち、ホスト装置４からインタフェース部１０に与えられるコマンドに応答して制御部１１及び処理部１２が画像データをＬＣＤパネル３に表示する制御を開始する。

【0037】

表示制御が開始されると、その動作に応じてエラーレジスタ２２及びステータスレジスタ３０に逐次ステータス情報が保持されていく。エラーレジスタ２２及びステータスレジスタ３０に保持されたステータス情報は動作クロックに同期して逐次第１レジスタ部１５の記憶領域６０,６１に格納される。テスト制御部１３はテスト出力動作を自動的に繰り返す（Ｓ６）。このテスト出力動作とは、ラップアラウンドで計数動作されるカウンタ５１の計数値をアドレスとしてセレクタ５２で第１レジスタ部１５及び第２レジスタ部１４の記憶領域をバイト単位で選択し、選択した情報を上記出力フォーマットに従って順次テスト出力端子ＤＡＴＡ＿Ｇ［７：０］からバイト単位で直列的に出力する動作である。テスト出力端子ＤＡＴＡ＿Ｇ［７：０］は図示を省略するテスタ又はデバッガなどに接続され、テスト出力端子ＤＡＴＡ＿Ｇ［７：０］からの出力がテスト又はデバッグに供される。

【0038】

その途中でテストイネーブル端子ＴＥＳＴＩＮがローレベルにされることによって（Ｔ６）、カウンタ５１の計数動作が中断される。中断されると、そのときの計数値によるセレクタ５２の選択状態が固定され、テスト出力端子ＤＡＴＡ＿Ｇ７−０から出力されるバイトデータは同じ記憶領域のデータとされる（Ｔ７）。従って、ステータスレジスタ３０やエラーレジスタ２２の内の所要のバイトデータの遷移を常に監視したいような場合には、そのバイトデータを保持する第１レジスタ部１５又は第２レジスタ部１４の中の一つの記憶領域を選択するタイミングでカウンタの計数動作を中断すればよい。その後、テストイネーブル端子ＴＥＳＴＩＮがハイレベルにされれば（Ｔ７）、カウンタ５１の計数動作は再開され、再び第１レジスタ部１５及び第２レジスタ部１４の記憶情報が順次サイクリックにテスト出力端子ＤＡＴＡ＿Ｇ７−０から出力されるようになる。

【0039】

ホスト装置４からスリープの指示があると（Ｔ８）、ＬＣＤドライバ２のスリープモードが設定され（Ｓ９）、内部の動作クロック信号が停止され（Ｓ１０）、これによってテスト制御部１３によるテスト出力動作が停止される（Ｓ１１）。ホスト装置４からパワーオフの指示があれば半導体デバイス１の電源が遮断される（Ｓ１２）。

【0040】

図５及び図６には表示ドライバのテスト出力動作のタイミングチャートが例示される。図５のタイミングチャートの末尾は図６タイミングチャートの先頭に接続することによって双方のチャートが連続する。ＲＥＳは半導体デバイス１のパワーオンリセット信号である。図６の時刻ｔｉでテストイネーブル端子ＴＥＳＴＩＮがローレベルにされてカウンタ５１の計数動作が値４で中断され、計数動作の停止中は、それによって選択されるデータＤ４がテスト出力端子ＤＡＴＡ＿Ｇ［７：０］から継続して出力される。その後、時刻ｔｊで再びテストイネーブル端子ＴＥＳＴＩＮがハイレベルにされると、カウンタ５１の計数動作が再開され、順次更新される計数値に従って選択されたデータがテスト出力端子ＤＡＴＡ＿Ｇ［７：０］から順次出力される。

【0041】

上記半導体デバイス１によれば以下の作用効果を得る。

【0042】

（１）テストイネーブルを指定すれば、第1レジスタ部１５に格納されている既定の複数のステータス情報が既定の手順に従ってサイクリックにテスト出力端子ＤＡＴＡ＿Ｇ［７：０］から順次出力される。テストディスエーブルを指定すればそのタイミングでテスト出力端子ＤＡＴＡ＿Ｇ［７：０］から出力しているステータス情報と同じ情報を継続して出力する。したがって、初期設定を要さずにテストイネーブル端子を操作するだけで、複数のステータス情報をサイクリックに出力したり、所望のステータス情報だけを継続出力したりすることによって、半導体デバイスのテスト容易化に資することができる。

【0043】

（２）更に、テストイネーブルを指定すれば、第２レジスタ部１４に格納されているロット情報などの複数の個別情報についても既定の手順に従ってサイクリックにテスト出力端子ＤＡＴＡ＿Ｇ［７：０］から順次出力される。テストディスエーブルを指定すればそのタイミングでテスト出力端子ＤＡＴＡ＿Ｇ［７：０］から出力している個別情報と同じ情報を継続して出力する。したがって、初期設定を要さずにテストイネーブル端子を操作するだけで、複数のステータス情報と共に個別情報もサイクリックに出力したり、所望のステータス情報又は個別情報だけを継続出力したりすることによって、半導体デバイスのテスト容易化に資することができる。

【0044】

（３）また、カウンタ５１の計数動作が中断されると、そのときの計数値によるセレクタ５２の選択状態が固定され、テスト出力端子ＤＡＴＡ＿Ｇ７−０から出力されるバイトデータは同じ記憶領域のデータとされる。従って、ステータスレジスタ３０やエラーレジスタ２２の内の所要のバイトデータを保持する第１レジスタ部１５又は第２レジスタ部１４の中の一つの記憶領域を選択するタイミングでカウンタ５１の計数動作を中断すれば、当該所要のバイトデータの遷移を常に監視することができる。

【0045】

（４）出力フォーマットの先頭はヘッダＨＤで識別でき、その末尾はフッタＦＴで識別できるから、第１レジスタ部１５及び第２レジスタ部１４の出力が何回繰り返されても、個々のバイトデータの種別を見失うことはない。

【0046】

（５）半導体デバイス１の内部モードを指定するモード信号ＩＭ１−０が所定のコードにされている場合にテストイネーブル端子ＴＥＳＴＩＮからの指示を有効とするから、誤ってテストイネーブルにされる虞を低減することができる。

【0047】

＜実施の形態２＞
上記した実施の形態１では第１レジスタ部１５と第２レジスタ部１４の双方を持つ場合について説明したが、その一方の第１レジスタ部１５だけを備えるようしてもよい。したがってその場合には不揮発性メモリ１６の記憶情報は制御信号インタフェース２１を介して外部に読出さなければならない。その場合には、ＭＩＰＩ−ＤＢＩのようなプロトコルに従って内部情報を外部に読み出す操作を行うこと自体煩雑である上に、デバッグやテスト時に表示制御に並行してリアルタイムに読み出すのは難しいことを覚悟しなければならない。

【0048】

この実施の形態の場合には、テスト制御部１３の制御を介して読出し可能になるのは第１レジスタ部１５を介するステータス情報だけになるが、その他の作用効果は実施の形態１と同様であり、その詳細な説明は省略する。

【0049】

以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0050】

例えば、図示はしないが、ＬＣＤドライバ２が表示制御するＬＣＤパネル３の表面に形成された静電容量形式のタッチパネルに対する操作を検出するための制御を行うタッチパネルコントローラやローカルプロセッサなどを搭載して半導体デバイスを構成してもよい。ローカルプロセッサは例えばタッチパネルコントローラから出力される位置検出情報に基づいてタッチ操作座標を演算したりするのに用いる。

【0051】

図５及び図６ではクロックＣＬＫのサイクルがカウンタ５１の計数サイクルと同じように図示されているが、それに限定されるものではない。カウンタ５１の計数用クロックは内部同期動作用のクロックＣＬＫを分周して得られるサイクルのクロック信号であってもよい。

【0052】

半導体デバイスの処理回路は液晶表示パネルの駆動制御に用いる回路に限定されない。エレクトロルミネッセンスパネルの表示駆動制御に用いる回路であってもよい。更にはプロセッサの他の周辺処理機能、例えば画像符号化復号機能、音声処理機能、暗号処理機能、ＤＭＡ（Direct Memory Access）機能などであってもよい。

【0053】

その他に、ステータス情報及び個別情報の具体的な情報の種別は上記実施の形態に限定されず、処理回路の処理内容などに応じて適宜決定されればよい。

【符号の説明】

【0054】

１ 半導体デバイス
２ ＬＣＤドライバ
３ ＬＣＤパネル
４ ホスト装置
１０ インタフェースブ
１１ 制御部
１２ 処理部
１３ テスト制御部
１４ 第２レジスタ部
１５ 第１レジスタ部
１６ 不揮発性メモリ
２０ 画像データインタフェース
２１ 制御信号インタフェース
２２ エラーレジスタ
３０ ステータスレジスタ
４１ ラインラッチ回路
４２ 階調電圧選択回路
４３ ソースドライバ
４４ ゲート制御ドライバ
４５ 電源回路
５０ シーケンサ
５１ カウンタ
５２ セレクタ
６０、６１ ステータス情報の記憶領域
７０ ロット情報の記憶領域
７１ ＩＤ情報の記憶領域
８０，８１ 専用の信号線
ＴＥＳＩＮ テストイネーブル端子
ＤＡＴＡ＿Ｇ［７：０］ テスト出力端
ＨＤ ヘッダ情報
ＦＴ フッタ情報
ＧＤＡＴ 画像データ
ＤＳＩＧ 画素駆動信号（表示駆動信）
ＩＭ１−０ モード信号
ＣＤＡＴ 制御データ
ＧＤＡＴ 画像データ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】