特許 6428311 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6428311

(24)【登録日】2018年11月9日

(45)【発行日】2018年11月28日

(54)【発明の名称】液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置

(51)【国際特許分類】

   B41J 2/045 20060101AFI20181119BHJP

   B41J 2/015 20060101ALI20181119BHJP

【ＦＩ】

   B41J2/045

   B41J2/015 101

【請求項の数】7

【全頁数】28

(21)【出願番号】特願2015-14095(P2015-14095)

(22)【出願日】2015年1月28日

(65)【公開番号】特開2016-137651(P2016-137651A)

(43)【公開日】2016年8月4日

【審査請求日】2017年10月5日

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100188547

【弁理士】

【氏名又は名称】鈴野 幹夫

(74)【代理人】

【識別番号】100116665

【弁理士】

【氏名又は名称】渡辺 和昭

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(72)【発明者】

【氏名】島 駿一

【審査官】 村石 桂一

(56)【参考文献】

【文献】 特開２０１４−０７６５６２（ＪＰ，Ａ）

【文献】 特開２０１１−１９９１５３（ＪＰ，Ａ）

【文献】 特開２００６−３３２８６４（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／００９１５３０（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｂ４１Ｊ２／０１−２／２１５

(57)【特許請求の範囲】

【請求項1】

源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて増幅制御信号を生成するゲートドライバーと、第１帰還端子と、第２帰還端子と、を含む集積回路装置と、
前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
前記駆動信号に基づいて、前記駆動信号よりも高周波数の帰還信号を生成し、前記第１帰還端子を介して前記帰還信号を前記変調部に帰還する第１帰還回路と、
前記第２帰還端子を介して前記駆動信号を前記変調部に帰還する第２帰還回路と、
前記駆動信号が印加されることで変位する圧電素子と、
内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティと、
前記キャビティに連通し、前記キャビティの内部容積の変化に応じて前記キャビティ内の前記液体を液滴として吐出するノズルと、
を備え、
前記変調部は、
前記第１帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記第１帰還端子から帰還された前記帰還信号は、前記第１帰還端子から前記第１回路ブロックの前記加算器に入力され、
前記第２帰還端子から帰還された前記駆動信号は、前記第２帰還端子から前記第２回路ブロックにおける他の加算器に入力され、
前記集積回路装置は、前記第１回路ブロックと前記第２回路ブロックと前記ゲートドライバーとをトリプルウェル構造で分離するように構成されている、液体吐出装置。

【請求項2】

請求項１に記載の液体吐出装置において、
前記第１回路ブロックが形成されたウェルは、前記第２回路ブロックが形成されたウェルよりも、平面視における面積が小さい、液体吐出装置。

【請求項3】

請求項１または２に記載の液体吐出装置において、
前記第１回路ブロックは、前記帰還信号のレベルを変換する信号レベル変換部をさらに含む、液体吐出装置。

【請求項4】

請求項１ないし３のいずれか１項に記載の液体吐出装置であって、
前記変調信号の発振周波数は、１ＭＨｚ以上８ＭＨｚ以下である、液体吐出装置。

【請求項5】

源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて増幅制御信号を生成するゲートドライバーと、第１帰還端子と、第２帰還端子と、を含む集積回路装置と、
前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
前記駆動信号に基づいて、前記駆動信号よりも高周波数の帰還信号を生成し、前記第１帰還端子を介して前記帰還信号を前記変調部に帰還する第１帰還回路と、
前記第２帰還端子を介して前記駆動信号を前記変調部に帰還する第２帰還回路と、
前記駆動信号が印加されることで変位する圧電素子と、
内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティと、
前記キャビティに連通し、前記キャビティの内部容積の変化に応じて前記キャビティ内
の前記液体を液滴として吐出するノズルと、
を備え、
前記変調部は、
前記第１帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記第１帰還端子から帰還された前記帰還信号は、前記第１帰還端子から前記第１回路ブロックの前記加算器に入力され、
前記第２帰還端子から帰還された前記駆動信号は、前記第２帰還端子から前記第２回路ブロックにおける他の加算器に入力され、
前記集積回路装置は、前記第１回路ブロックと前記第２回路ブロックと前記ゲートドライバーとをトリプルウェル構造で分離するように構成されている、ヘッドユニット。

【請求項6】

源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて増幅制御信号を生成するゲートドライバーと、第１帰還端子と、第２帰還端子と、を含む集積回路装置と、
前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
前記増幅変調信号を復調して駆動信号を生成して容量性負荷に出力するローパスフィルターと、
前記駆動信号に基づいて、前記駆動信号よりも高周波数の帰還信号を生成し、前記第１帰還端子を介して前記帰還信号を前記変調部に帰還する第１帰還回路と、
前記第２帰還端子を介して前記駆動信号を前記変調部に帰還する第２帰還回路と、
を備え、
前記変調部は、
前記第１帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記第１帰還端子から帰還された前記帰還信号は、前記第１帰還端子から前記第１回路ブロックの前記加算器に入力され、
前記第２帰還端子から帰還された前記駆動信号は、前記第２帰還端子から前記第２回路ブロックにおける他の加算器に入力され、
前記集積回路装置は、前記第１回路ブロックと前記第２回路ブロックと前記ゲートドライバーとをトリプルウェル構造で分離するように構成されている、容量性負荷駆動回路。

【請求項7】

源信号をパルス変調した変調信号を生成する変調部と、
前記変調信号に基づいて、容量性負荷を駆動する駆動信号を生成する出力回路を制御する増幅制御信号を生成するゲートドライバーと、
第１帰還端子と、
第２帰還端子と、
を備え、
前記変調部には、前記駆動信号に基づいて生成された、前記駆動信号よりも高周波数の帰還信号が前記第１帰還端子を介して帰還され、前記駆動信号が前記第２帰還端子を介して帰還され、
前記変調部は、
前記第１帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記第１帰還端子から帰還された前記帰還信号は、前記第１帰還端子から前記第１回路ブロックの前記加算器に入力され、
前記第２帰還端子から帰還された前記駆動信号は、前記第２回路ブロックにおける他の加算器に入力され、
前記第１回路ブロックと前記第２回路ブロックと前記ゲートドライバーとをトリプルウェル構造で分離するように構成されている、容量性負荷駆動用集積回路装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置に関する。

【背景技術】

【0002】

インクを吐出して画像や文書を印刷するインクジェットプリンターなどの液体吐出装置には、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

【0003】

このため、上述の液体吐出装置においては、増幅回路で増幅した駆動信号をヘッドユニット（インクジェットヘッド）に供給して、圧電素子を駆動する構成となっている。増幅回路としては、増幅前の源信号をＡＢ級などで電流増幅する方式が挙げられるが、エネルギー効率が悪いので、近年では、Ｄ級アンプについて提案されている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１０−１１４７１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

インクジェットヘッド用のＤ級アンプでは吐出精度を得る（出力波形を高精度化する）ために、オーディオ用のＤ級アンプと比較して２０倍以上の高い発振周波数（１〜８ＭＨｚ）が必要となる。しかしながら、この高い発振周波数のために、様々なノイズの影響を受けやすいといった特徴がある。このため、インクジェット用のＤ級アンプにおいては、オーディオ用では検討する重要性が少なかったＩＣ内の部品レイアウトがノイズ低減のために重要であることを本願発明者は見出した。

【0006】

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、液体の吐出精度を向上できる、液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置を提供することができる。

【課題を解決するための手段】

【0007】

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

【0008】

［適用例１］
本適用例に係る液体吐出装置は、
源信号をパルス変調した変調信号を生成する変調部を含む集積回路装置と、
帰還回路と、
前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
前記駆動信号が印加されることで変位する圧電素子と、
内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティと、
前記キャビティに連通し、前記キャビティの内部容積の変化に応じて前記キャビティ内の前記液体を液滴として吐出するノズルと、
を備え、
前記帰還回路は、前記駆動信号に基づいて帰還信号を生成し、帰還端子を介して前記帰還信号を前記変調部に帰還し、
前記変調部は、
前記帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記集積回路装置は、前記第１回路ブロックと前記第２回路ブロックとをトリプルウェル構造で分離するように構成されている、液体吐出装置である。

【0009】

本適用例によれば、ノイズの影響を受けやすい加算器を他の回路とトリプルウェル構造で分離することによって、加算器を含む第１回路ブロックの寄生容量を小さくできる。これによって、他の回路ブロックで発生したノイズが加算器に回りこむことを抑制できるので、変調部が精度良い変調信号を生成できる。したがって、圧電素子に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置を実現できる。

【0010】

［適用例２］
上述の液体吐出装置において、
前記第１回路ブロックが形成されたウェルは、前記第２回路ブロックが形成されたウェルよりも、平面視における面積が小さくてもよい。

【0011】

本適用例によれば、加算器を含む第１回路ブロックの寄生容量を小さくできる。これによって、他の回路ブロックで発生したノイズが加算器に回りこむことを抑制できるので、変調部が精度良い変調信号を生成できる。したがって、圧電素子に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置を実現できる。

【0012】

［適用例３］
上述の液体吐出装置において、
前記第１回路ブロックは、前記帰還信号のレベルを変換する信号レベル変換部をさらに含んでもよい。

【0013】

本適用例によれば、ノイズの影響を受けやすい加算器と信号レベル変換部を他の回路とトリプルウェル構造で分離することによって、加算器と信号レベル変換部を含む第１回路ブロックの寄生容量を小さくできる。これによって、他の回路ブロックで発生したノイズが加算器に回りこむことを抑制できるので、変調部が精度良い変調信号を生成できる。したがって、圧電素子に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置を実現できる。

【0014】

［適用例４］
上述の液体吐出装置において、
前記帰還回路は、前記駆動信号の高周波帯域の信号を前記帰還信号として帰還してもよい。

【0015】

本適用例によれば、駆動信号の高周波帯域の信号を帰還信号として帰還することによって、変調部が精度良い変調信号を生成できる。また、ノイズの影響を受けやすい高周波信号へのノイズの影響を低減できる。したがって、圧電素子に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置を実現できる。

【0016】

［適用例５］
上述の液体吐出装置であって、
前記変調信号の発振周波数は、１ＭＨｚ以上８ＭＨｚ以下であってもよい。

【0017】

上述の液体吐出装置では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子が変位して、ノズルから液体を吐出させる。ここで、液体吐出装置が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号の周波数（自励発振の周波数）を１ＭＨｚ以上とする必要がある。

【0018】

もし、当該周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。

【0019】

一方、自励発振の周波数を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。

【0020】

このため、上述の液体吐出装置において、変調信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下であることが好ましい。

【0021】

［適用例６］
本適用例に係るヘッドユニットは、
源信号をパルス変調した変調信号を生成する変調部を含む集積回路装置と、
帰還回路と、
前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
前記駆動信号が印加されることで変位する圧電素子と、
内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティと、
前記キャビティに連通し、前記キャビティの内部容積の変化に応じて前記キャビティ内の前記液体を液滴として吐出するノズルと、
を備え、
前記帰還回路は、前記駆動信号に基づいて帰還信号を生成し、帰還端子を介して前記帰還信号を前記変調部に帰還し、
前記変調部は、
前記帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記集積回路装置は、前記第１回路ブロックと前記第２回路ブロックとをトリプルウェル構造で分離するように構成されている、ヘッドユニットである。

【0022】

本適用例によれば、ノイズの影響を受けやすい加算器を他の回路とトリプルウェル構造で分離することによって、加算器を含む第１回路ブロックの寄生容量を小さくできる。これによって、他の回路ブロックで発生したノイズが加算器に回りこむことを抑制できるので、変調部が精度良い変調信号を生成できる。したがって、圧電素子に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できるヘッドユニットを実現できる。

【0023】

［適用例７］
本適用例に係る容量性負荷駆動回路は、
源信号をパルス変調した変調信号を生成する変調部を含む集積回路装置と、
帰還回路と、
前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
前記増幅変調信号を復調して駆動信号を生成して容量性負荷に出力するローパスフィルターと、
を備え、
前記帰還回路は、前記駆動信号に基づいて帰還信号を生成し、帰還端子を介して前記帰還信号を前記変調部に帰還し、
前記変調部は、
前記帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記集積回路装置は、前記第１回路ブロックと前記第２回路ブロックとをトリプルウェル構造で分離するように構成されている、容量性負荷駆動回路である。

【0024】

本適用例によれば、ノイズの影響を受けやすい加算器を他の回路とトリプルウェル構造で分離することによって、加算器を含む第１回路ブロックの寄生容量を小さくできる。これによって、他の回路ブロックで発生したノイズが加算器に回りこむことを抑制できるので、変調部が精度良い変調信号を生成できる。したがって、容量性負荷に印加される電圧を高精度に制御できる容量性負荷駆動回路を実現できる。

【0025】

［適用例８］
本適用例に係る容量性負荷駆動用集積回路装置は、
源信号をパルス変調した変調信号を生成する変調部と、
前記変調信号に基づいて、容量性負荷を駆動する駆動信号を生成する出力回路を制御する増幅制御信号を生成するゲートドライバーと、
を備え、
前記変調部には、前記駆動信号に基づいて生成された帰還信号が帰還端子を介して帰還され、
前記変調部は、
前記帰還端子から前記変調部の出力までの信号経路上にある加算器を含む第１回路ブロックと、
前記変調部のうち前記加算器とは異なる少なくとも一部の回路を含む第２回路ブロックと、
を含み、
前記第１回路ブロックと前記第２回路ブロックとをトリプルウェル構造で分離するように構成されている、容量性負荷駆動用集積回路装置である。

【0026】

本適用例によれば、ノイズの影響を受けやすい加算器を他の回路とトリプルウェル構造で分離することによって、加算器を含む第１回路ブロックの寄生容量を小さくできる。これによって、他の回路ブロックで発生したノイズが加算器に回りこむことを抑制できるので、変調部が精度良い変調信号を生成できる。したがって、容量性負荷に印加される電圧を高精度に制御できる容量性負荷駆動用集積回路装置を実現できる。

【図面の簡単な説明】

【0027】

【図1】液体吐出装置の概略構成を示す図である。

【図2】液体吐出装置の構成を示すブロック図である。

【図3】ヘッドユニットにおける吐出部の構成を示す図である。

【図4】ヘッドユニットにおけるノズル配列を示す図である。

【図5】ヘッドユニットにおける選択制御部の動作を説明するための図である。

【図6】ヘッドユニットにおける選択制御部の構成を示す図である。

【図7】ヘッドユニットにおけるデコーダーのデコード内容を示す図である。

【図8】ヘッドユニットにおける選択部の構成を示す図である。

【図9】選択部により選択される駆動信号を示す図である。

【図10】駆動回路（容量性負荷駆動回路）の回路構成を示す図である。

【図11】駆動回路の動作を説明するための図である。

【図12】集積回路装置のレイアウト構成の一例を模式的に示す平面図である。

【図13】図１３（Ａ）は、集積回路装置の構造を概念的に示す断面図、図１３（Ｂ）は、集積回路装置を概念的に示す回路図である。

【発明を実施するための形態】

【0028】

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

【0029】

１．液体吐出装置の概要
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンターである。

【0030】

なお、液体吐出装置としては、例えば、プリンター等の印刷装置、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材吐出装置、有機ＥＬディスプレイ、ＦＥＤ（面発光ディスプレイ）等の電極形成に用いられる電極材料吐出装置、バイオチップ製造に用いられる生体有機物吐出装置等を挙げることができる。

【0031】

図１は、液体吐出装置１の内部の概略構成を示す斜視図である。図１に示されるように、液体吐出装置１は、移動体２を、主走査方向に移動（往復動）させる移動機構３を備える。

【0032】

移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在し、キャリッジモーター３１により駆動されるタイミングベルト３３と、を有している。

【0033】

移動体２のキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そのため、キャリッジモーター３１によりタイミングベルト３３を正逆走行させると、移動体２がキャリッジガイド軸３２に案内されて往復動する。

【0034】

また、移動体２のうち、印刷媒体Ｐと対向する部分にはヘッドユニット２０が設けられる。このヘッドユニット２０は、後述するように、多数のノズルからインク滴（液滴）を吐出させるためのものであり、フレキシブルケーブル１９０を介して各種の制御信号等が供給される構成となっている。

【0035】

液体吐出装置１は、印刷媒体Ｐを、副走査方向にプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して、印刷媒体Ｐを副走査方向に搬送する搬送ローラー４２と、を備える。

【0036】

印刷媒体Ｐが搬送機構４によって搬送されたタイミングで、ヘッドユニット２０が当該印刷媒体Ｐにインク滴を吐出することによって、印刷媒体Ｐの表面に画像が形成される。

【0037】

図２は、液体吐出装置１の電気的な構成を示すブロック図である。

【0038】

この図に示されるように、液体吐出装置１では、制御ユニット１０とヘッドユニット２０とがフレキシブルケーブル１９０を介して接続される。

【0039】

制御ユニット１０は、制御部１００と、キャリッジモーター３１と、キャリッジモータードライバー３５と、搬送モーター４１と、搬送モータードライバー４５と、駆動回路５０−ａ、駆動回路５０−ｂと、を有する。このうち、制御部１００は、ホストコンピューターから画像データが供給されたときに、各部を制御するための各種の制御信号等を出力する。

【0040】

詳細には、第１に、制御部１００は、キャリッジモータードライバー３５に対して制御信号Ｃｔｒ１を供給し、キャリッジモータードライバー３５は、当該制御信号Ｃｔｒ１にしたがってキャリッジモーター３１を駆動する。これにより、キャリッジ２４における主走査方向の移動が制御される。

【0041】

第２に、制御部１００は、搬送モータードライバー４５に対して制御信号Ｃｔｒ２を供給し、搬送モータードライバー４５は、当該制御信号Ｃｔｒ２にしたがって搬送モーター４１を駆動する。これにより、搬送機構４による副走査方向の移動が制御される。

【0042】

第３に、制御部１００は、２つの駆動回路５０−ａ、５０−ｂのうち、一方の駆動回路５０−ａにデジタルのデータｄＡを供給し、他方の駆動回路５０−ｂにデジタルのデータｄＢを供給する。ここで、データｄＡは、ヘッドユニット２０に供給する駆動信号のうち、駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。

【0043】

なお、詳細については後述するが、駆動回路５０−ａは、データｄＡをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ａをヘッドユニット２０に供給する。同様に、駆動回路５０−ｂは、データｄＢをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ｂをヘッドユニット２０に供給する。また、駆動回路５０−ａ、５０−ｂについては、入力するデータ、および、出力する駆動信号が異なるのみであり、後述するように回路的な構成は同一である。このため、駆動回路５０−ａ、５０−ｂについて特に区別する必要がない場合（例えば後述する図１０を説明する場合）には、「−（ハイフン）」以下を省略し、単に符号を「５０」として説明する。

【0044】

第４に、制御部１００は、ヘッドユニット２０に、クロック信号Ｓｃｋ、データ信号Ｄａｔａ、制御信号ＬＡＴ、ＣＨを供給する。

【0045】

ヘッドユニット２０には、選択制御部２１０と、選択部２３０および圧電素子（ピエゾ素子）６０の複数組とが設けられる。なお、後述されるように、ヘッドユニット２０が駆動回路５０−ａ、５０−ｂを備えていてもよい。

【0046】

選択制御部２１０は、選択部２３０のそれぞれに対して駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択すべきか（または、いずれも非選択とすべきか）を、制御部１００から供給される制御信号等によって指示し、選択部２３０は、選択制御部２１０の指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し、圧電素子６０の一端にそれぞれに駆動信号として供給する。なお、図２では、この駆動信号の電圧をＶｏｕｔと表記している。圧電素子６０のそれぞれにおける他端は、電圧ＶＢＳが共通に印加されている。

【0047】

圧電素子６０は、駆動信号が印加されることで変位する。圧電素子６０は、ヘッドユニット２０における複数のノズルのそれぞれに対応して設けられる。そして、圧電素子６０は、選択部２３０により選択された駆動信号の電圧Ｖｏｕｔと電圧ＶＢＳとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子６０への駆動によってインクを吐出させるための構成について簡単に説明する。

【0048】

図３は、ヘッドユニット２０において、ノズル１個分に対応した概略構成を示す図である。

【0049】

図３に示されるように、ヘッドユニット２０は、圧電素子６０と振動板６２１とキャビティ（圧力室）６３１とリザーバー６４１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティ６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティ６３１に連通する開孔部である。キャビティ６３１は、内部に液体（例えば、インク）が充填され、圧電素子６０の変位により、内部容積が変化する。ノズル６５１は、キャビティ６３１に連通し、キャビティ６３１の内部容積の変化に応じてキャビティ６３１内の液体を液滴として吐出する。

【0050】

図３で示される圧電素子６０は、圧電体６０１を一対の電極６１１、６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１、６１２により印加された電圧に応じて、電極６１１、６１２、振動板６２１とともに図３において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０は、駆動信号の電圧Ｖｏｕｔが高くなると、上方向に撓む一方、電圧Ｖｏｕｔが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティ６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティ６３１の内部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

【0051】

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であればよい。また、圧電素子６０は、屈曲振動に限られず、いわゆる縦振動を用いる構成でもよい。

【0052】

また、圧電素子６０は、ヘッドユニット２０においてキャビティ６３１とノズル６５１とに対応して設けられ、当該圧電素子６０は、図１において、選択部２３０にも対応して設けられる。このため、圧電素子６０、キャビティ６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられることになる。

【0053】

図４（ａ）は、ノズル６５１の配列の一例を示す図である。

【0054】

図４（ａ）に示されるように、ノズル６５１は、例えば２列で次のように配列している。詳細には、１列分でみたとき、複数個のノズル６５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係となっている。

【0055】

なお、ノズル６５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下の説明では、簡略化するために、単色で階調を表現する場合について説明する。

【0056】

図４（ｂ）は、図４（ａ）に示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル６５１からインク滴を１回吐出させて、１つのドットを形成する方法（第１方法）の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。

【0057】

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、同図に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。

【0058】

すなわち、１回のインク滴の吐出で１ドットが形成される場合、ドット間隔Ｄは、速度ｖを、インクの吐出周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。

【0059】

なお、図４（ａ）および図４（ｂ）の例では、ピッチＰｈがドット間隔Ｄに対して係数ｎで比例する関係にして、２列のノズル６５１から吐出されるインク滴が、印刷媒体Ｐにおいて同一列で揃うように着弾させている。このため、図４（ｂ）に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。ドットの配列は、図示の例に限られないことは言うまでもない。

【0060】

ところで、高速印刷を実現するためには、単純には、ヘッドユニット２０が主走査方向に移動する速度ｖを高めればよい。ただし、単に速度ｖを高めるだけでは、ドットの間隔Ｄが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数ｆを高めて、単位時間当たりに形成されるドット数を増やす必要がある。

【0061】

また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせばよい。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数ｆを高めないと、印刷速度が低下する。

【0062】

このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数ｆを高める必要があるのは、上述した通りである。

【0063】

一方、印刷媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。以降の説明では、ドットを上記第２方法によって形成する場合について説明する。

【0064】

本実施形態では、第２方法について、次のような例を想定して説明する。すなわち、本実施形態において、１つのドットについては、インクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子６０に供給する構成となっている。

【0065】

そこで、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成について説明する。なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについては、それぞれ駆動回路５０によって生成されるが、駆動回路５０については、便宜的に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成の後に説明する。

【0066】

図５は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。

【0067】

図５に示されるように、駆動信号ＣＯＭ−Ａは、周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっている。

【0068】

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

【0069】

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

【0070】

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖｃで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖｃで開始し、電圧Ｖｃで終了する波形となっている。

【0071】

図６は、図２における選択制御部２１０の構成を示す図である。

【0072】

図６に示されるように、選択制御部２１０には、クロック信号Ｓｃｋ、データ信号Ｄａｔａ、制御信号ＬＡＴ、ＣＨが制御ユニット１０から供給される。選択制御部２１０では、シフトレジスタ（Ｓ／Ｒ）２１２とラッチ回路２１４とデコーダー２１６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。

【0073】

データ信号Ｄａｔａは、画像の１ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、データ信号Ｄａｔａは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。

【0074】

データ信号Ｄａｔａは、クロック信号Ｓｃｋに同期してノズルごとに、ヘッドユニット２０の主走査に合わせて制御部１００からシリアルで供給される。シリアルで供給されたデータ信号Ｄａｔａを、ノズルに対応して２ビット分、一旦保持するための構成がシフトレジスタ２１２である。

【0075】

詳細には、圧電素子６０（ノズル）に対応した段数のシフトレジスタ２１２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄａｔａが、クロック信号Ｓｃｋにしたがって順次後段に転送される構成となっている。

【0076】

なお、圧電素子６０の個数をｍ（ｍは複数）としたときに、シフトレジスタ２１２を区別するために、データ信号Ｄａｔａが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

【0077】

ラッチ回路２１４は、シフトレジスタ２１２で保持されたデータ信号Ｄａｔａを制御信号ＬＡＴの立ち上がりでラッチする。

【0078】

デコーダー２１６は、ラッチ回路２１４によってラッチされた２ビットのデータ信号Ｄａｔａをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部２３０での選択を規定する。

【0079】

図７は、デコーダー２１６におけるデコード内容を示す図である。

【0080】

図７において、ラッチされた２ビットのデータ信号Ｄａｔａについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー２１６は、例えばラッチされたデータ信号Ｄａｔａが（０，１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルとし、期間Ｔ２ではそれぞれＬ、Ｈレベルとして、出力するということを意味している。

【0081】

なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓｃｋ、データ信号Ｄａｔａ、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

【0082】

図８は、図２における圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。

【0083】

図８に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ、２３２ｂと、トランスファーゲート２３４ａ、２３４ｂとを有する。

【0084】

デコーダー２１６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。

【0085】

トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート２３４ａ、２３４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子６０の一端に接続される。

【0086】

トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

【0087】

次に、選択制御部２１０と選択部２３０との動作について図５を参照して説明する。

【0088】

データ信号Ｄａｔａが、制御部１００からノズル毎に、クロック信号Ｓｃｋに同期してシリアルで供給されて、ノズルに対応するシフトレジスタ２１２において順次転送される。そして、制御部１００がクロック信号Ｓｃｋの供給を停止させると、シフトレジスタ２１２のそれぞれには、ノズルに対応したデータ信号Ｄａｔａが保持された状態になる。なお、データ信号Ｄａｔａは、シフトレジスタ２２２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。

【0089】

ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、シフトレジスタ２１２に保持されたデータ信号Ｄａｔａを一斉にラッチする。図５において、Ｌ１、Ｌ２、…、Ｌｍは、データ信号Ｄａｔａが、１段、２段、…、ｍ段のシフトレジスタ２１２に対応するラッチ回路２１４によってラッチされたデータ信号Ｄａｔａを示している。

【0090】

デコーダー２１６は、ラッチされたデータ信号Ｄａｔａで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。

【0091】

すなわち、第１に、デコーダー２１６は、当該データ信号Ｄａｔａが（１，１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー２１６は、当該データ信号Ｄａｔａが（０，１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー２１６は、当該データ信号Ｄａｔａが（１，０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー２１６は、当該データ信号Ｄａｔａが（０，０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

【0092】

図９は、データ信号Ｄａｔａに応じて選択されて、圧電素子６０の一端に供給される駆動信号の電圧波形を示す図である。

【0093】

データ信号Ｄａｔａが（１，１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部２３０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。

【0094】

このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子６０の一端に供給されると、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、データ信号Ｄａｔａで規定される通りの大ドットが形成されることになる。

【0095】

データ信号Ｄａｔａが（０，１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。

【0096】

したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、データ信号Ｄａｔａで規定された通りの中ドットが形成されることになる。

【0097】

データ信号Ｄａｔａが（１，０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート２３４ａ、２３４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート２３４ａ、２３４ｂがともにオフする場合、当該トランスファーゲート２３４ａ、２３４ｂの出力端同士の接続点から圧電素子６０の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子６０は、自己が有する容量性によって、トランスファーゲート２３４ａ、２３４ｂがオフする直前の電圧（Ｖｃ−ＶＢＳ）を保持する。

【0098】

次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、印刷媒体Ｐには、データ信号Ｄａｔａで規定された通りの小ドットが形成されることになる。

【0099】

データ信号Ｄａｔａが（０，０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート２３４ａがオフし、トランスファーゲート２３４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。

【0100】

このため、期間Ｔ１においてノズル６５１の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄａｔａで規定された通りの非記録になる。

【0101】

このように、選択部２３０は、選択制御部２１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子６０の一端に供給する。このため、各圧電素子６０は、データ信号Ｄａｔａで規定されるドットのサイズに応じて駆動されることになる。

【0102】

なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や印刷媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。

【0103】

また、ここでは、圧電素子６０が、電圧の上昇に伴って上方向に撓む例で説明したが、電極６１１、６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の上昇に伴って下方向に撓む構成では、図９に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖｃを基準に反転した波形となる。

【0104】

このように本実施形態において、印刷媒体Ｐに対して１ドットは単位期間である周期Ｔａを単位として形成される。このため、周期Ｔａにおいて（最多で）２回のインク滴の吐出により１ドットを形成する本実施形態では、インクの吐出周波数ｆは２／Ｔａとなり、ドット間隔Ｄは、ヘッドユニット２０が移動する速度ｖを、インクの吐出周波数ｆ（＝２／Ｔａ）で除した値となる。

【0105】

一般に、単位期間Ｔにおいてインク滴がＱ（Ｑは２以上の整数）回吐出可能であって、当該Ｑ回のインク滴の吐出で１ドットが形成される場合、インクの吐出周波数ｆはＱ／Ｔと表すことができる。

【0106】

本実施形態のように、印刷媒体Ｐに異なるサイズのドットを形成する場合の方が、１回のインク滴の吐出で１ドットを形成する場合と比較して、１ドットを形成するために要する時間（周期）が同じでも、１回のインク滴を１回吐出するため時間を短くする必要がある。

【0107】

なお、２以上のインク滴を結合させないで２以上のドットを形成する第３方法については、特段の説明は要しないであろう。

【0108】

２．駆動回路の回路構成
続いて、駆動回路５０−ａ、５０−ｂについて説明する。このうち、一方の駆動回路５０−ａについて概略すると、次のようにして駆動信号ＣＯＭ−Ａを生成する。すなわち、駆動回路５０−ａは、第１に、制御部１００から供給されるデータｄＡをアナログ変換し、第２に、出力の駆動信号ＣＯＭ−Ａを帰還するとともに、当該駆動信号ＣＯＭ−Ａに基づく信号（減衰信号）と目標信号との偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正して、当該補正した信号にしたがって変調信号を生成し、第３に、当該変調信号にしたがってトランジスターをスイッチングすることによって増幅変調信号を生成し、第４に、当該増幅変調信号をローパスフィルターで平滑化（復調）して、当該平滑化した信号を駆動信号ＣＯＭ−Ａとして出力する。

【0109】

他方の駆動回路５０−ｂについても同様な構成であり、データｄＢから駆動信号ＣＯＭ−Ｂを出力する点についてのみ異なる。そこで以下の図１０においては、駆動回路５０−ａ、５０−ｂについて区別しないで、駆動回路５０として説明する。

【0110】

ただし、入力されるデータや出力される駆動信号については、ｄＡ（ｄＢ）、ＣＯＭ−Ａ（ＣＯＭ−Ｂ）などと表記して、駆動回路５０−ａの場合には、データｄＡを入力して駆動信号ＣＯＭ−Ａを出力し、駆動回路５０−ｂの場合には、データｄＢを入力して駆動信号ＣＯＭ−Ｂを出力する、ということを表すことにする。

【0111】

図１０は、駆動回路（容量性負荷駆動回路）５０の回路構成を示す図である。

【0112】

なお、図１０では、駆動信号ＣＯＭ−Ａを出力するための構成を示しているが、集積回路装置５００については、実際には、２系統の駆動信号ＣＯＭ−ＡおよびＣＯＭ−Ｂの双方を生成するための回路が１個にパッケージ化されている。

【0113】

図１０に示されるように、駆動回路５０は、集積回路装置（容量性負荷駆動用集積回路装置）５００や、出力回路５５０のほか、抵抗やコンデンサーなどの各種素子から構成される。

【0114】

本実施形態における駆動回路５０は、源信号をパルス変調した変調信号を生成する変調部５１０と、変調信号が増幅された増幅変調信号を生成するトランジスター（第１トランジスターＭ１および第２トランジスターＭ２）と、増幅変調信号を復調して駆動信号を生成するローパスフィルター５６０と、駆動信号に基づいて帰還信号を生成し、帰還信号を変調部５１０に帰還する帰還回路５９０と、変調部５１０と帰還回路５９０とを電気的に接続する帰還端子Ｉｆｂと、を備えている。

【0115】

本実施形態における集積回路装置５００は、変調部５１０と、変調信号に基づいて、増幅制御信号を生成するゲートドライバー５２０と、帰還端子Ｉｆｂと、を備えている。

【0116】

集積回路装置５００は、制御部１００から端子Ｄ０〜Ｄ９を介して入力した１０ビットのデータｄＡ（源信号）に基づいて、第１トランジスターＭ１および第２トランジスターＭ２のそれぞれにゲート信号（増幅制御信号）を出力するものである。このため、集積回路装置５００は、変調部５１０と、第１ゲートドライバー５２１と、第２ゲートドライバー５２２と、第１電源部５３０と、昇圧回路５４０と、を含む。変調部５１０は、ＤＡＣ（Digital to Analog Converter）５１１と、加算器５１２と、加算器５１３と、コンパレーター５１４と、インバーター５１５と、積分減衰器５１６と、減衰器５１７（信号レベル変換部）と、を含む。

【0117】

ＤＡＣ５１１は、駆動信号ＣＯＭ−Ａの波形を規定するデータｄＡを、アナログ信号Ａａに変換し、加算器５１２の入力端（＋）に供給する。なお、このアナログ信号Ａａの電圧振幅は、例えば０〜２ボルト程度であり、この電圧を約２０倍に増幅したものが、駆動信号ＣＯＭ−Ａとなる。つまり、アナログ信号Ａａは、駆動信号ＣＯＭ−Ａの増幅前の目標となる信号である。

【0118】

積分減衰器５１６は、帰還回路５９０および帰還端子Ｖｆｂを介して入力した端子Ｏｕｔの電圧、すなわち、駆動信号ＣＯＭ−Ａを減衰するとともに、積分して、加算器５１２の入力端（−）に供給する。

【0119】

加算器５１２は、入力端（＋）の電圧から入力端（−）の電圧を差し引いて積分した電圧の信号Ａｂを加算器５１３の入力端（＋）に供給する。

【0120】

なお、ＤＡＣ５１１からインバーター５１５までに至る回路の電源電圧は、低振幅の３．３ボルト（電圧Ｖｄｄ）である。このため、アナログ信号Ａａの電圧が最大でも２ボルト程度であるのに対し、駆動信号ＣＯＭ−Ａの電圧が最大で４０ボルトを超える場合があるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるため、駆動信号ＣＯＭ−Ａの電圧を積分減衰器５１６によって減衰させている。

【0121】

減衰器５１７（信号レベル変換部）は、帰還回路５９０および帰還端子Ｉｆｂを介して入力した駆動信号ＣＯＭ−Ａの高周波成分を減衰して、加算器５１３の入力端（−）に供給する。加算器５１３は、入力端（＋）の電圧から入力端（−）の電圧を減算した電圧の信号Ａｓを、コンパレーター５１４に供給する。減衰器５１７による減衰は、積分減衰器５１６と同様に、駆動信号ＣＯＭ−Ａを帰還するにあたって、振幅を合わせるためである。

【0122】

加算器５１３から出力される信号Ａｓの電圧は、アナログ信号Ａａの電圧から、帰還端子Ｖｆｂに供給された信号の減衰電圧を差し引いて、帰還端子Ｉｆｂに供給された信号の減衰電圧を減算した電圧である。このため、加算器５１３による信号Ａｓの電圧は、目標であるアナログ信号Ａａの電圧から、端子Ｏｕｔから出力される駆動信号ＣＯＭ−Ａの減衰電圧を指し引いた偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正した信号ということができる。

【0123】

コンパレーター５１４は、加算器５１３による減算電圧に基づいて、次のようにパルス変調した変調信号Ｍｓを出力する。詳細には、コンパレーター５１４は、加算器５１３から出力される信号Ａｓが電圧上昇時であれば、電圧閾値Ｖｔｈ１以上になったときにＨレベルとなり、信号Ａｓが電圧下降時であれば、電圧閾値Ｖｔｈ２を下回ったときにＬレベルとなる変調信号Ｍｓを出力する。なお、後述するように、電圧閾値は、
Ｖｔｈ１＞Ｖｔｈ２
という関係に設定されている。

【0124】

コンパレーター５１４による変調信号Ｍｓは、インバーター５１５による論理反転を経て、第２ゲートドライバー５２２に供給される。一方、第１ゲートドライバー５２１には、論理反転を経ることなく変調信号Ｍｓが供給される。このため、第１ゲートドライバー５２１と第２ゲートドライバー５２２に供給される論理レベルは互いに排他的な関係にある。

【0125】

第１ゲートドライバー５２１および第２ゲートドライバー５２２に供給される論理レベルは、実際には、同時にＨレベルとはならないように（第１トランジスターＭ１および第２トランジスターＭ２が同時にオンしないように）、タイミング制御してもよい。このため、ここでいう排他的とは、厳密にいえば、同時にＨレベルになることがない（第１トランジスターＭ１および第２トランジスターＭ２が同時にオンすることがない）、という意味である。

【0126】

ところで、ここでいう変調信号は、狭義には、変調信号Ｍｓであるが、アナログ信号Ａａに応じてパルス変調したものと考えれば、変調信号Ｍｓの否定信号も変調信号に含まれる。すなわち、アナログ信号Ａａに応じてパルス変調した変調信号には、変調信号Ｍｓのみならず、当該変調信号Ｍｓの論理レベルを反転させたものや、タイミング制御されたものが含まれる。

【0127】

なお、コンパレーター５１４が変調信号Ｍｓを出力するので、当該コンパレーター５１４またはインバーター５１５にいたるまでの回路、すなわち、ＤＡＣ５１１と、加算器５１２、加算器５１３と、コンパレーター５１４と、インバーター５１５と、積分減衰器５１６と、減衰器５１７と、が変調信号を生成する変調部５１０に相当する。

【0128】

また、図１０に示した構成では、デジタルのデータｄＡをＤＡＣ５１１によってアナログ信号Ａａに変換したが、ＤＡＣ５１１を介することなく、例えば制御部１００による指示にしたがって外部回路からアナログ信号Ａａの供給を受けてもよい。デジタルのデータｄＡにしても、アナログ信号Ａａにしても、駆動信号ＣＯＭ−Ａの波形を生成するにあたっての目標値を規定しているので、源信号であることには変わりはない。

【0129】

第１ゲートドライバー５２１は、コンパレーター５１４の出力信号である低論理振幅を高論理振幅にレベルシフトして、端子Ｈｄｒから出力する。第１ゲートドライバー５２１の電源電圧のうち、高位側は、端子Ｂｓｔを介して印加される電圧であり、低位側は、端子Ｓｗを介して印加される電圧である。端子Ｓｗは、第１トランジスターＭ１におけるソース電極、第２トランジスターＭ２におけるドレイン電極、コンデンサーＣ５の他端、および、インダクターＬ１の一端に接続される。

【0130】

第２ゲートドライバー５２２は、第１ゲートドライバー５２１よりも低電位側で動作する。第２ゲートドライバー５２２は、インバーター５１５の出力信号である低論理振幅（Ｌレベル：０ボルト、Ｈレベル：３．３ボルト）を高論理振幅（例えばＬレベル：０ボルト、Ｈレベル：７．５ボルト）にレベルシフトして、端子Ｌｄｒから出力する。第２ゲートドライバー５２２の電源電圧のうち、高位側として、電圧Ｖｍ（例えば７．５ボルト）が印加され、低位側として、グラウンド端子Ｇｎｄを介して電圧ゼロが印加される、すなわちグラウンド端子Ｇｎｄはグラウンドに接地される。また、端子Ｇｖｄは、逆流防止用のダイオードＤ１０のアノード電極に接続され、当該ダイオードＤ１０のカソード電極は、コンデンサーＣ５の一端と端子Ｂｓｔとに接続される。

【0131】

第１トランジスターＭ１および第２トランジスターＭ２は、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。このうち、ハイサイドの第１トランジスターＭ１において、ドレイン電極には、電圧Ｖｈ（例えば４２ボルト）が印加され、ゲート電極が、抵抗Ｒ１を介して端子Ｈｄｒに接続される。ローサイドの第２トランジスターＭ２については、ゲート電極が、抵抗Ｒ２を介して端子Ｌｄｒに接続され、ソース電極が、グラウンドに接地されている。

【0132】

インダクターＬ１の他端は、この駆動回路５０で出力となる端子Ｏｕｔであり、当該端子Ｏｕｔから駆動信号ＣＯＭ−Ａが、ヘッドユニット２０に、フレキシブルケーブル１９０（図１および図２参照）を介して供給される。

【0133】

端子Ｏｕｔは、コンデンサーＣ１の一端と、コンデンサーＣ２の一端と、抵抗Ｒ３の一端と、にそれぞれ接続される。このうち、コンデンサーＣ１の他端は、グラウンドに接地されている。このため、インダクターＬ１とコンデンサーＣ１とは、第１トランジスターＭ１と第２トランジスターＭ２との接続点に現れる増幅変調信号を平滑化するローパスフィルター（Low Pass Filter）として機能する。

【0134】

抵抗Ｒ３の他端は、帰還端子Ｖｆｂおよび抵抗Ｒ４の一端に接続され、当該抵抗Ｒ４の他端には電圧Ｖｈが印加される。これにより、帰還端子Ｖｆｂには、端子Ｏｕｔからの駆動信号ＣＯＭ−Ａがプルアップされて帰還されることになる。

【0135】

一方、コンデンサーＣ２の他端は、抵抗Ｒ５の一端と抵抗Ｒ６の一端とに接続される。このうち、抵抗Ｒ５の他端はグラウンドに接地される。このため、コンデンサーＣ２と抵抗Ｒ５とは、端子Ｏｕｔからの駆動信号ＣＯＭ−Ａのうち、カットオフ周波数以上の高周波成分を通過させるハイパスフィルター（High Pass Filter）として機能する。なお、ハイパスフィルターのカットオフ周波数は、例えば約９ＭＨｚに設定される。

【0136】

また、抵抗Ｒ６の他端は、コンデンサーＣ４の一端とコンデンサーＣ３の一端とに接続される。このうち、コンデンサーＣ３の他端はグラウンドに接地される。このため、抵抗Ｒ６とコンデンサーＣ３とは、上記ハイパスフィルターを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるローパスフィルター（Low Pass Filter）として機能する。なお、ＬＰＦのカットオフ周波数は、例えば約１６０ＭＨｚに設定される。

【0137】

上記ハイパスフィルターのカットオフ周波数は、上記ローパスフィルターのカットオフ周波数よりも低く設定されているので、ハイパスフィルターとローパスフィルターとは、駆動信号ＣＯＭ−Ａのうち、所定の周波数域の高周波成分を通過させるバンドパスフィルター（Band Pass Filter）５７０として機能する。

【0138】

コンデンサーＣ４の他端は、集積回路装置５００の帰還端子Ｉｆｂに接続される。これにより、帰還端子Ｉｆｂには、上記バンドパスフィルター５７０を通過した駆動信号ＣＯＭ−Ａの高周波成分のうち、直流成分がカットされて帰還されることになる。

【0139】

ところで、端子Ｏｕｔから出力される駆動信号ＣＯＭ−Ａは、第１トランジスターＭ１と第２トランジスターＭ２との接続点（端子Ｓｗ）における増幅変調信号を、インダクターＬ１およびコンデンサーＣ１からなるローパスフィルターによって平滑化した信号である。この駆動信号ＣＯＭ−Ａは、帰還端子Ｖｆｂを介して積分・減算された上で、加算器５１２に正帰還されるので、帰還の遅延（インダクターＬ１およびコンデンサーＣ１の平滑化による遅延と、積分減衰器５１６による遅延と、の和）と、帰還の伝達関数で定まる周波数で自励発振することになる。

【0140】

ただし、帰還端子Ｖｆｂを介した帰還経路の遅延量が大であるために、当該帰還端子Ｖｆｂを介した帰還のみでは、自励発振の周波数を、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くすることができない場合がある。

【0141】

そこで、本実施形態では、帰還端子Ｖｆｂを介した経路とは別に、帰還端子Ｉｆｂを介して、駆動信号ＣＯＭ−Ａの高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。すなわち、本実施形態においては、帰還回路５９０は、駆動信号の高周波帯域の信号を帰還信号として帰還している。このため、信号Ａｂに、駆動信号ＣＯＭ−Ａの高周波成分を加算した信号Ａｓの周波数は、帰還端子Ｉｆｂを介した経路が存在しない場合と比較して、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くなる。

【0142】

図１１は、信号Ａｓと変調信号Ｍｓとの波形を、アナログ信号Ａａとの波形と関連付けて示す図である。

【0143】

この図に示されるように、信号Ａｓは三角波であり、その発振周波数は、アナログ信号Ａａの電圧（入力電圧）に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて低くなる。

【0144】

また、信号Ａｓにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り（電圧の上昇）と下り（電圧の下降）とでほぼ等しくなる。このため、信号Ａｓをコンパレーター５１４によって電圧閾値Ｖｔｈ１、Ｖｔｈ２と比較した結果である変調信号Ｍｓのデューティー比は、ほぼ５０％となる。入力電圧が中間値から高くなると、信号Ａｓの下りの傾斜が緩くなる。このため、変調信号ＭｓがＨレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Ａｓの上りの傾斜が緩くなる。このため、変調信号ＭｓがＨレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。

【0145】

このため、変調信号Ｍｓは、次のようなパルス密度変調信号となる。すなわち、変調信号Ｍｓのデューティー比は、入力電圧の中間値でほぼ５０％であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。

【0146】

第１ゲートドライバー５２１は、変調信号Ｍｓに基づいて第１トランジスターＭ１をオン／オフさせる。すなわち、第１ゲートドライバー５２１は、第１トランジスターＭ１を、変調信号ＭｓがＨレベルであればオンさせ、変調信号ＭｓがＬレベルであればオフさせる。第２ゲートドライバー５２２は、変調信号Ｍｓの論理反転信号に基づいて第２トランジスターＭ２をオン／オフさせる。すなわち、第２ゲートドライバー５２２は、第２トランジスターＭ２を、変調信号ＭｓがＨレベルであればオフさせ、変調信号ＭｓがＬレベルであればオンさせる。

【0147】

したがって、第１トランジスターＭ１と第２トランジスターＭ２の接続点における増幅変調信号をインダクターＬ１およびコンデンサーＣ１で平滑化した駆動信号ＣＯＭ−Ａの電圧は、変調信号Ｍｓのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなるので、結果的に、駆動信号ＣＯＭ−Ａは、アナログ信号Ａａの電圧を拡大した信号となるように制御されて、出力されることになる。

【0148】

この駆動回路５０は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。

【0149】

すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲（例えば１０％から９０％までの範囲）しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲（例えば５％から９５％までの範囲）を確保することができるのである。

【0150】

また、駆動回路５０は、自励発振であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわち集積回路装置５００の部分の、集積化が容易である、という利点がある。

【0151】

加えて、駆動回路５０では、駆動信号ＣＯＭ−Ａの帰還経路として、帰還端子Ｖｆｂを介した経路だけでなく、帰還端子Ｉｆｂを介して高周波成分を帰還する経路があるので、回路全体でみたときの遅延が小さくなる。このため、自励発振の周波数が高くなるので、駆動回路５０は、駆動信号ＣＯＭ−Ａを精度良く生成することが可能になる。

【0152】

本実施形態において、変調信号の発振周波数は、１ＭＨｚ以上８ＭＨｚ以下であってもよい。

【0153】

上述の液体吐出装置１では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子６０が変位して、ノズル６５１から液体を吐出させる。ここで、液体吐出装置１が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号の周波数（自励発振の周波数）を１ＭＨｚ以上とする必要がある。

【0154】

もし、当該周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子６０の変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。

【0155】

一方、自励発振の周波数を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。

【0156】

このため、上述の液体吐出装置１、ヘッドユニット２０、集積回路装置５００および駆動回路５０において、変調信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下であることが好ましい。

【0157】

図１０に戻り、図１０に示される例では、抵抗Ｒ１、抵抗Ｒ２、第１トランジスターＭ１、第２トランジスターＭ２、コンデンサーＣ５、ダイオードＤ１０およびローパスフィルター５６０は、変調信号に基づいて増幅制御信号を生成し、増幅制御信号に基づいて駆動信号を生成して容量性負荷（圧電素子６０）に出力する出力回路５５０として構成されている。

【0158】

第１電源部５３０は、圧電素子６０の駆動信号が印加される端子と異なる端子に信号を印加する。第１電源部５３０は、例えば、バンドギャップ・リファレンス回路のような定電圧回路で構成される。第１電源部５３０は、電圧ＶＢＳを端子ＶＢＳから出力する。図１０に示される例では、第１電源部５３０は、グラウンド端子Ｇｎｄのグラウンド電位を基準として電圧ＶＢＳを生成する。

【0159】

昇圧回路５４０は、ゲートドライバー５２０に電源供給する。昇圧回路５４０は、チャージポンプ回路やスイッチングレギュレーターなどで構成することができる。図１０に示される例では、昇圧回路５４０は、第２ゲートドライバー５２２の高電位側の電源電圧となる電圧Ｖｍを生成する。また、昇圧回路５４０は、グラウンド端子Ｇｎｄのグラウンド電位を基準として電圧Ｖｄｄを昇圧して電圧Ｖｍを生成する。

【0160】

本実施形態においては、ゲートドライバー５２０と第１電源部５３０と昇圧回路５４０とは共通のグラウンド端子Ｇｎｄに接続されている。なお、ゲートドライバー５２０と第１電源部５３０と昇圧回路５４０とは、互いに独立したグラウンド端子に接続されていてもよい。

【0161】

本実施形態において、昇圧回路５４０は、チャージポンプ回路であってもよい。本実施形態によれば、昇圧回路５４０としてスイッチングレギュレーター回路を用いる場合に比べて、ノイズの発生を抑制できる。したがって、圧電素子６０に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置１、ヘッドユニット２０、集積回路装置５００および駆動回路５０を実現できる。

【0162】

本実施形態において、変調部５１０は、帰還端子Ｉｆｂから変調部５１０の出力までの信号経路上にある加算器５１３を含む第１回路ブロック５１８と、変調部５１０のうち加算器５１３とは異なる少なくとも一部の回路を含む第２回路ブロック５１９と、を含んでいる。

【0163】

本実施形態においては、第１回路ブロック５１８は、加算器５１３と、減衰器５１７（信号レベル変換部）を含んでいる。第２回路ブロック５１９は、ＤＡＣ５１１と、加算器５１２と、コンパレーター５１４と、インバーター５１５と、積分減衰器５１６と、を含んでいる。

【0164】

３．集積回路装置のレイアウト構成
図１２は、集積回路装置５００のレイアウト構成の一例を模式的に示す平面図である。図１２においては、図１０に示される各端子のうち主要なもののみが示されている。

【0165】

図１２に示される例では、変調部５１０の第１回路ブロック５１８と第２回路ブロック５１９とは、同一の半導体基板５０００に形成されている。以下では、半導体基板５０００がＰ型である場合を例に説明する。

【0166】

図１３（Ａ）は、集積回路装置５００の構造を概念的に示す断面図、図１３（Ｂ）は、集積回路装置５００を概念的に示す回路図である。

【0167】

図１３（Ａ）に示される例では、Ｐ型の半導体基板５０００にＮ型のウェル、Ｎ型のウェルにＰ型のウェルが形成されたトリプルウェル構造で、第１回路ブロック５１８、第２回路ブロック５１９および第１ゲートドライバー５２１が分離するように構成されている。

【0168】

第１回路ブロック５１８の高電位側の電位ＶｄｄＩはＮ型のウェルに供給され、低電位側の電位ＧｎｄＩはＰ型のウェルに供給される。第２回路ブロック５１９の高電位側の電位ＶｄｄＡはＮ型のウェルに供給され、低電位側の電位ＧｎｄＡはＰ型のウェルに供給される。第１ゲートドライバー５２１の高電位側の電位ＢｓｔはＮ型のウェルに供給され、低電位側の電位ＳｗはＰ型のウェルに供給される。

【0169】

図１３（Ａ）および図１３（Ｂ）に示されるように、Ｐ型の半導体基板５０００とＮ型のウェルとの間は、交流的には空乏層を誘電体とする容量結合されることになる。そのため、例えば、第１ゲートドライバー５２１の高電位側の電位である電位Ｂｓｔで発生するノイズは、半導体基板５０００を介して第１回路ブロック５１８の高電位側の電位であるＶｄｄＩや第２回路ブロック５１９の高電位側の電位であるＶｄｄＡに影響を与えることになる。

【0170】

本実施形態によれば、ノイズの影響を受けやすい加算器５１３を他の回路とトリプルウェル構造で分離することによって、加算器５１３を含む第１回路ブロック５１８の寄生容量を小さくできる。これによって、他の回路ブロック（例えば、ゲートドライバー５２０）で発生したノイズが加算器５１３に回りこむことを抑制できるので、変調部５１０が精度良い変調信号を生成できる。したがって、圧電素子６０に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置１、ヘッドユニット２０、駆動回路５０および集積回路装置５００を実現できる。

【0171】

上述したように、第１回路ブロックは、帰還信号のレベルを変換する信号レベル変換部（減衰器５１７）をさらに含んでもよい。

【0172】

本実施形態によれば、ノイズの影響を受けやすい加算器５１３と信号レベル変換部（減衰器５１７）を他の回路とトリプルウェル構造で分離することによって、加算器５１３と信号レベル変換部（減衰器５１７）を含む第１回路ブロック５１８の寄生容量を小さくできる。これによって、他の回路ブロック（例えば、ゲートドライバー５２０）で発生したノイズが加算器５１３に回りこむことを抑制できるので、変調部５１０が精度良い変調信号を生成できる。したがって、圧電素子６０に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置１、ヘッドユニット２０、駆動回路５０および集積回路装置５００を実現できる。

【0173】

図１２に示されるように、本実施形態においては、第１回路ブロック５１８が形成されたウェルは、第２回路ブロック５１９が形成されたウェルよりも、平面視における面積が小さくてもよい。

【0174】

本実施形態によれば、加算器５１３を含む第１回路ブロック５１８の寄生容量を小さくできる。これによって、他の回路ブロック（例えば、ゲートドライバー５２０）で発生したノイズが加算器５１３に回りこむことを抑制できるので、変調部５１０が精度良い変調信号を生成できる。したがって、圧電素子６０に印加される電圧を高精度に制御できるので、液体の吐出精度を向上できる液体吐出装置１、ヘッドユニット２０、駆動回路５０および集積回路装置５００を実現できる。

【0175】

以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実
施することが可能である。

【0176】

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

【符号の説明】

【0177】

１…液体吐出装置、２…移動体、３…移動機構、４…搬送機構、１０…制御ユニット、２０…ヘッドユニット、２４…キャリッジ、３１…キャリッジモーター、３２…キャリッジガイド軸、３３…タイミングベルト、３５…キャリッジモータードライバー、４０…プラテン、４１…搬送モーター、４２…搬送ローラー、４５…搬送モータードライバー、５０，５０−ａ，５０−ｂ…駆動回路、６０…圧電素子、１００…制御部、１９０…フレキシブルケーブル、２１０…選択制御部、２１２…シフトレジスタ、２１４…ラッチ回路、２１６…デコーダー、２３０…選択部、２３２ａ，２３２ｂ…インバーター、２３４ａ，２３４ｂ…トランスファーゲート、５００…集積回路装置、５１０…変調部、５１１…ＤＡＣ、５１２，５１３…加算器、５１４…コンパレーター、５１５…インバーター、５１６…積分減衰器、５１７…減衰器（信号レベル変換部）、５１８…第１回路ブロック、５１９…第２回路ブロック、５２０…ゲートドライバー、５２１…第１ゲートドライバー、５２２…第２ゲートドライバー、５３０…第１電源部、５３２…ロジック回路、５４０…昇圧回路、５５０…出力回路、５６０…ローパスフィルター、５７０…バンドパスフィルター、５９０…帰還回路、６００…吐出部、６０１…圧電体、６１１，６１２…電極、６２１…振動板、６３１…キャビティ、６３２…ノズルプレート、６４１…リザーバー、６５１…ノズル、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５…コンデンサー、Ｄ１０…ダイオード、Ｇｎｄａ…グラウンド端子、Ｉｆｂ…帰還端子、Ｌ１…インダクター、Ｍ１…第１トランジスター、Ｍ２…第２トランジスター、Ｐ…印刷媒体、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗、Ｖｄｄａ…電源端子、Ｖｆｂ…帰還端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】