特許 6430971 Ｎ相システムのための電圧モードドライバ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6430971

(24)【登録日】2018年11月9日

(45)【発行日】2018年11月28日

(54)【発明の名称】Ｎ相システムのための電圧モードドライバ回路

(51)【国際特許分類】

   H04L 25/02 20060101AFI20181119BHJP

   H04L 25/49 20060101ALI20181119BHJP

   H04L 25/493 20060101ALI20181119BHJP

【ＦＩ】

   H04L25/02 J

   H04L25/49 K

   H04L25/493

【請求項の数】8

【全頁数】25

(21)【出願番号】特願2015-561730(P2015-561730)

(86)(22)【出願日】2014年3月7日

(65)【公表番号】特表2016-511608(P2016-511608A)

(43)【公表日】2016年4月14日

(86)【国際出願番号】US2014021994

(87)【国際公開番号】WO2014138646

(87)【国際公開日】20140912

【審査請求日】2017年2月21日

(31)【優先権主張番号】61/774,425

(32)【優先日】2013年3月7日

(33)【優先権主張国】US

(31)【優先権主張番号】14/199,064

(32)【優先日】2014年3月6日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】507364838

【氏名又は名称】クアルコム，インコーポレイテッド

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100163522

【弁理士】

【氏名又は名称】黒田 晋平

(72)【発明者】

【氏名】チュルキュ・リー

(72)【発明者】

【氏名】ジョージ・アラン・ウィリー

(72)【発明者】

【氏名】仙石 祥一郎

【審査官】 阿部 弘

(56)【参考文献】

【文献】 特表２０１０−５２０７１５（ＪＰ，Ａ）

【文献】 特開平０４−０４２６１６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０２１２７０９（ＵＳ，Ａ１）

【文献】 特開平０２−１７４４４５（ＪＰ，Ａ）

【文献】 特開昭５９−１０８４３０（ＪＰ，Ａ）

【文献】 特開昭６２−２７２７２３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ ２５／０２

Ｈ０４Ｌ ２５／４９

Ｈ０４Ｌ ２５／４９３

(57)【特許請求の範囲】

【請求項1】

データを、複数の結線上で伝送されるべきシンボルの系列にマッピングするステップと、
前記シンボルの系列を3つの信号の中に符号化するステップであって、前記3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つにあり、前記信号は、各シンボルの伝送中、互いに異なる相にあるステップと、
前記3つの信号のうちの1つに従って3つの端子の各々を駆動するステップと
を備え、
前記3つの端子の各々を駆動するステップは、
前記3つの信号のうちの対応する1つが第1の相にある場合に、第1のトランジスタをオンにし、かつ第2のトランジスタをオフにするステップであって、前記3つの端子の各々は、前記第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動される、ステップと、
前記3つの信号のうちの対応する1つが第2の相にある場合に、前記第2のトランジスタをオンにし、かつ前記第1のトランジスタをオフにするステップであって、前記3つの端子の各々は、前記第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動される、ステップと、
前記3つの信号のうちの対応する1つが第3の相にある場合に、前記第1のトランジスタおよび前記第2のトランジスタをオフにし、かつ第3のトランジスタおよび第4のトランジスタをオンにするステップであって、前記3つの端子の各々は、前記第3のトランジスタおよび前記第4のトランジスタがオンにされると第3の電圧レベルに向かってプルされ、前記第3のトランジスタをオンにするステップは、前記3つの端子の各々が、第1のインピーダンスを介して前記第1の電圧に結合されることをもたらし、前記第4のトランジスタをオンにするステップは、前記3つの端子の各々が、第2のインピーダンスを介して前記第2の電圧に結合されることをもたらし、前記第1のインピーダンスおよび前記第2のインピーダンスは、前記3つの端子の各々の信号線の特性インピーダンスと一致するように選択される、ステップと
を備える、データ転送方法。

【請求項2】

前記3つの端子の各々は、前記第1のトランジスタがオフにされ、かつ前記第2のトランジスタがオフにされると、第3の電圧レベルに向かってドリフトし、前記第3の電圧レベルは、前記第1の電圧レベルと前記第2の電圧レベルを境界とする電圧範囲内にあるか、
情報が前記シンボルの系列の中のシンボル間の各遷移における相回転として符号化されるか、または、
伝送されるべき各シンボルに関して、前記3つの信号のうちの2つの信号は、前記第1の相もしくは前記第2の相にあり、情報が前記2つの信号の相対極性として符号化される、請求項1に記載の方法。

【請求項3】

前記第3の電圧レベルは、前記第1の電圧レベルと前記第2の電圧レベルを境界とする電圧範囲内にあるか、または、
前記3つの信号のうちの対応する1つが前記第1の相または前記第2の相にある場合に、前記第3のトランジスタがオフにされ、かつ前記第4のトランジスタがオフにされる、
請求項1に記載の方法。

【請求項4】

データを、複数の結線上で伝送されるべきシンボルの系列にマッピングするための手段と、
前記シンボルの系列を3つの信号の中に符号化するための手段であって、前記3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つにあり、前記信号は、各シンボルの伝送中、互いに異なる相にある、手段と、
前記3つの信号のうちの1つに従って3つの端子の各々を駆動するための手段と
を備え、
前記3つの端子の各々を駆動するための手段は、
前記3つの信号のうちの対応する1つが第1の相にある場合に、第1のトランジスタをオンにし、かつ第2のトランジスタをオフにするように構成され、前記3つの端子の各々は、前記第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動され、
前記3つの端子の各々を駆動するための前記手段は、
前記3つの信号のうちの対応する1つが第2の相にある場合に、前記第2のトランジスタをオンにし、かつ前記第1のトランジスタをオフにするように構成され、前記3つの端子の各々は、前記第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動され、かつ
前記3つの端子の各々を駆動するための手段は、
前記3つの信号のうちの対応する1つが第3の相にある場合に、前記第1のトランジスタおよび前記第2のトランジスタをオフにし、かつ第3のトランジスタおよび第4のトランジスタをオンにするように構成され、前記3つの端子の各々は、前記第3のトランジスタおよび前記第4のトランジスタがオンにされると第3の電圧レベルに向かってプルされ、前記第3のトランジスタがオンにされると、前記3つの端子の各々は、第1のインピーダンスを介して前記第1の電圧に結合され、前記第4のトランジスタがオンにされると、前記3つの端子の各々は、第2のインピーダンスを介して前記第2の電圧に結合され、前記第1のインピーダンスおよび前記第2のインピーダンスは、前記3つの端子の各々の信号線の特性インピーダンスと一致するように選択される、装置。

【請求項5】

前記3つの端子の各々は、前記第1のトランジスタがオフにされ、かつ前記第2のトランジスタがオフにされると、第3の電圧レベルに向かってドリフトし、前記第3の電圧レベルは、前記第1の電圧レベルと前記第2の電圧レベルを境界とする電圧範囲内にあるか、
情報が前記シンボルの系列の中のシンボル間の各遷移における相回転として符号化されるか、または、
伝送されるべき各シンボルに関して、前記3つの信号のうちの2つの信号は、前記第1の相もしくは前記第2の相にあり、情報が前記2つの信号の相対極性として符号化される、請求項4に記載の装置。

【請求項6】

前記第3の電圧レベルは、前記第1の電圧レベルと前記第2の電圧レベルを境界とする電圧範囲内にあるか、または、
前記3つの信号のうちの対応する1つが前記第1の相または前記第2の相にある場合に、前記第3のトランジスタがオフにされ、かつ前記第4のトランジスタがオフにされる、
請求項4に記載の装置。

【請求項7】

前記装置はトランスミッタを備え、前記トランスミッタは、
ラインドライバによって駆動される複数の端子を備え、
前記マッピングするための手段、前記符号化するための手段、および前記駆動するための手段は、
処理回路であって、
データを、複数の結線上で伝送されるべきシンボルの系列にマッピングすることと、
前記シンボルの系列を3つの信号の中に符号化することであって、前記3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つにあり、前記信号は、各シンボルの伝送中、互いに異なる相にある、符号化することと
を行うように構成される、処理回路と、
前記3つの信号のうちの1つに従って3つの端子のうちの1つを駆動するように構成されるラインドライバであって、
前記3つの信号のうちの対応する1つが第1の相にある場合に、第1のトランジスタをオンにし、かつ第2のトランジスタをオフにすることであって、前記3つの端子のうちの1つは、前記第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動される、第1のトランジスタをオンにしかつ第2のトランジスタをオフにすることと、
前記3つの信号のうちの対応する1つが第2の相にある場合に、前記第2のトランジスタをオンにし、かつ前記第1のトランジスタをオフにすることであって、前記3つの端子のうちの1つは、前記第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動される、前記第2のトランジスタをオンにし、かつ前記第1のトランジスタをオフにすることと、
前記3つの信号のうちの対応する1つが第3の相にある場合に、前記第1のトランジスタおよび前記第2のトランジスタをオフにすることと
を行うように構成される、ラインドライバと
を備える、請求項4〜6のいずれか一項に記載の装置。

【請求項8】

少なくとも1つの処理回路によって実行されると、前記少なくとも1つの処理回路に、請求項1〜3のいずれか一項に記載の方法を実行させる1つまたは複数の命令を有する、プロセッサ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、参照により内容全体が本明細書に組み込まれている、2013年3月7日に米国特許庁に出願した仮特許出願第61/774,425号の優先権および利益を主張するものである。

【0002】

本開示は、一般に、高速データ通信に関し、より詳細には、電子デバイスの構成要素間の非対称通信に関し、特に、多相符号化および多相復号に関する。

【背景技術】

【0003】

高速インターフェースが、モバイルワイヤレスデバイスおよび他の複雑な装置の回路と構成要素との間で、しばしば、使用される。たとえば、一部のデバイスは、通信リンクを介して互いに対話する処理デバイス、通信デバイス、記憶デバイス、および/またはディスプレイデバイスを含み得る。シンクロナスダイナミックランダムアクセスメモリ(SDRAM)を含め、これらのデバイスのうちのいくつかは、プロセッサクロックレートでデータおよび制御情報をもたらすこと、または消費することができる可能性がある。ディスプレイコントローラなどの他のデバイスは、比較的低いビデオリフレッシュレートで可変の量のデータを要求する可能性がある。

【0004】

高速インターフェースは、しばしば、クロックスキューによって制限され、干渉を受ける。高周波数信号は、しばしば、クリティカルな信号に関して同相信号除去をもたらすように差動インターフェースを使用して伝送される。幅の広いデータバスおよび制御バスを介して大量のデータを送受信するメモリデバイスなどのデバイスにおいて、インターフェースは、高価である可能性があり、回路基板上で相当な電力および占有面積を消費する可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本明細書で開示される実施形態は、電子装置の中に並置されて、1つまたは複数のデータリンクを介して通信可能に結合され得る2つのデバイスの間で通信するためのシステム、方法、および装置を提供する。

【課題を解決するための手段】

【0006】

本開示の態様において、データ転送のための方法が、データを、複数の結線上で伝送されるべきシンボルの系列にマッピングすること、シンボルの系列を3つの信号の中に符号化すること、および3つの信号のうちの1つに従って3つの端子の各々を駆動することを含む。3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つの相にあることが可能である。3つの信号は、各シンボルの伝送中、互いに異なる相にある。3つの端子の各々を駆動することは、3つの信号のうちの対応する1つが第1の相にある場合に第1のトランジスタをオンにし、かつ第2のトランジスタをオフにして、その端子が、第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動されるようにすることを含み得る。3つの端子の各々を駆動することは、3つの信号のうちの対応する1つが第2の相にある場合に第2のトランジスタをオンにし、かつ第1のトランジスタをオフにして、その端子が、第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動されるようにすることを含み得る。3つの端子の各々を駆動することは、3つの信号のうちの対応する1つが第3の相にある場合に第1のトランジスタおよび第2のトランジスタをオフにすることを含み得る。

【0007】

本開示の態様において、端子は、第1のトランジスタと第2のトランジスタがともにオフにされると、第3の電圧レベルに向かってドリフトする。第3の電圧レベルは、第1の電圧レベルと第2の電圧レベルを境界とする電圧範囲内にあることが可能である。

【0008】

本開示の態様において、3つの端子の各々を駆動することは、3つの信号のうちの対応する1つが第3の相にある場合に第3のトランジスタをオンにし、かつ第4のトランジスタをオンにすることを含む。端子は、第3のトランジスタがオンにされ、かつ第4のトランジスタがオンにされると、第3の電圧レベルに向かってプルされる。第3の電圧レベルは、第1の電圧レベルと第2の電圧レベルを境界とする電圧範囲内にある。第3のトランジスタおよび第4のトランジスタは、3つの信号のうちの対応する1つが第1の相または第2の相にある場合に、オフにされ得る。第3のトランジスタをオンにすることは、対応する端子が、第1のインピーダンスを介して第1の電圧に結合されることをもたらし、第4のトランジスタをオンにすることは、対応する端子が、第2のインピーダンスを介して第2の電圧に結合されることをもたらす。第1のインピーダンスおよび第2のインピーダンスは、端子において所望されるインピーダンスをもたらすように選択され得る。

【0009】

本開示の態様において、情報は、シンボルの系列の中のシンボル間の各遷移における相回転として符号化される。伝送される各シンボルに関して3つの信号のうちの2つの信号は、第1の相または第2の相になっており、情報は、これら2つの信号の相対極性として符号化され得る。

【0010】

本開示の態様において、装置が、データを、複数の結線上で伝送されるべきシンボルの系列にマッピングするための手段と、シンボルの系列を3つの信号の中に符号化するための手段と、3つの信号のうちの対応する1つに従って3つの端子の各々を駆動するための手段とを含む。3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つの相にある。3つの信号は、各シンボルの伝送中、互いに異なる相にある。3つの端子の各々を駆動するための手段は、3つの信号のうちの対応する1つが第1の相にある場合に第1のトランジスタをオンにし、かつ第2のトランジスタをオフにして、対応する端子が、第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動されるようにし、3つの信号のうちの対応する1つが第2の相にある場合に第2のトランジスタをオンにし、かつ第1のトランジスタをオフにして、対応する端子が、第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動されるようにし、3つの信号のうちの対応する1つが第3の相にある場合に第1のトランジスタおよび第2のトランジスタをオフにするように構成され得る。

【0011】

本開示の態様において、トランスミッタが、データを、複数の結線上で伝送されるべきシンボルの系列にマッピングし、シンボルの系列を3つの信号の中に符号化するように構成された処理回路と、3つの信号のうちの1つに従って3つの端子のうちの1つを駆動するように構成されたラインドライバとを含む。3つの信号の各々は、伝送される各シンボルに関して3つの相のうちの1つの相にある。信号は、各シンボルの伝送中、互いに異なる相にある。各シンボル期間中に3つの端子のうちの1つを駆動することは、3つの信号のうちの対応する1つが第1の相にある場合に第1のトランジスタをオンにし、かつ第2のトランジスタをオフにして、対応する端子が、第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動されるようにすること、3つの信号のうちの対応する1つが第2の相にある場合に第2のトランジスタをオンにし、かつ第1のトランジスタをオフにして、対応する端子が、第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動されるようにすること、および3つの信号のうちの対応する1つが第3の相にある場合に第1のトランジスタおよび第2のトランジスタをオフにすることのうちの1つを含み得る。

【0012】

本開示の態様において、プロセッサ可読記憶媒体が、1つまたは複数の命令を記憶する、または保持する。少なくとも1つの処理回路によって実行されると、それらの命令は、少なくとも1つの処理回路に、データを、複数の結線上で伝送されるべきシンボルの系列にマッピングさせ、シンボルの系列を3つの信号の中に符号化させ、3つの信号のうちの1つに従って3つの端子の各々を駆動させることが可能である。3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つの相にあることが可能である。信号は、各シンボルの伝送中、互いに異なる相にあることが可能である。各端子に関して、端子は、3つの信号のうちの対応する1つが第1の相にある場合に第1のトランジスタをオンにし、かつ第2のトランジスタをオフにすることによって、その端子が、第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動されるようにすること、3つの信号のうちの対応する1つが第2の相にある場合に第2のトランジスタをオンにし、かつ第1のトランジスタをオフにして、その端子が、第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動されるようにすること、および3つの信号のうちの対応する1つが第3の相にある場合に第1のトランジスタおよび第2のトランジスタをオフにすることによって駆動され得る。

【図面の簡単な説明】

【0013】

【図1】装置内のデバイス間でN相極性符号化(N-phase polarity encoded)データリンクを使用する装置を示す図である。

【図2】N相極性符号化データリンクを使用する装置のためのシステムアーキテクチャを示す図である。

【図3】N相極性データエンコーダの例を示す図である。

【図4】N相極性符号化インターフェースにおけるシグナリングを表す図である。

【図5】3結線3相通信リンクの例における状態遷移を示す状態図である。

【図6】3相極性データデコーダを示す図である。

【図7】M結線N相極性データ符号化のためのドライバを示す図である。

【図8】各状態につき2つのペアの結線が駆動された6つの結線を使用してシンボルを伝送するエンコーダのモデルを示す概略図である。

【図9】3相極性符号化回路のモデルを示す概略図である。

【図10】差動信号を伝送するのに使用される従来の物理層ドライバを示す図である。

【図11】3相システムにおいて信号結線を駆動するのに使用されるラインインターフェースの例を含む図である。

【図12】データ転送方法を示す流れ図である。

【図13】N相極性符号化された信号のトランスミッタに関するハードウェア実装形態の例を示す図である。

【発明を実施するための形態】

【0014】

次に様々な態様が、図面を参照して説明される。以下の説明において、説明のため、多くの特定の詳細が、1つまたは複数の態様の徹底的な理解をもたらすために示される。しかしながら、そのような態様は、これらの特定の詳細なしに実施されてもよいことは明らかであろう。

【0015】

本出願で使用される「構成要素」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなどの、ただし、以上には限定されないコンピュータ関連エンティティを含むことを意図している。たとえば、構成要素は、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行のスレッド、プログラム、および/またはコンピュータであることが可能であるが、以上には限定されない。例示として、コンピューティングデバイス上で実行されているアプリケーションと、そのコンピューティングデバイスがともに構成要素であり得る。1つまたは複数の構成要素が、プロセスおよび/または実行のスレッドの内部に存在することが可能であり、構成要素は、1つのコンピューティングデバイス上に局在化されること、および/または2つ以上のコンピューティングデバイスの間に分散されることが可能である。さらに、これらの構成要素は、様々なデータ構造が記憶されている様々なコンピュータ可読媒体から実行され得る。構成要素は、ローカルシステム、分散システムにおける別の構成要素と対話する1つの構成要素からのデータなどの、1つまたは複数のデータパケットを有する信号に従うなどして、かつ/または信号により他のシステムを相手に、インターネットなどのネットワークを介して、ローカルプロセスおよび/または遠隔プロセスにより通信することが可能である。

【0016】

さらに、「または」という用語は、排他的な「または」ではなく、包含的な「または」を意味することを意図している。つまり、特に明記しない限り、または脈絡から明らかでない限り、「XがAまたはBを使用する」という句は、自然な包含的置換のいずれも意味することを意図している。つまり、「XがAまたはBを使用する」という句は、以下の実例、すなわち、「XがAを使用する」、「XがBを使用する」、または「XがAとBの両方を使用する」のいずれによっても満たされる。さらに、本出願および添付の特許請求の範囲において使用される「或る」という冠詞は、特に明記しない限り、または単数形を対象とすることが脈絡から明らかでない限り、「1つまたは複数の」を意味するものと一般に解釈されるべきである。

【0017】

いくつかの開示される例は、複数の導線(すなわち、Mの導線または結線)が関与する多相データ符号化方法および多相データ復号方法を使用するシステムおよび装置に関する。Mの導線は、通常、3つ以上の導線を含み、各導線は、結線と呼ばれ得るが、Mの導線は、回路基板上の、または半導体集積回路(IC)デバイスの導電層内の導体パターン(conductive traces)を含み得る。Mの導線は、複数の伝送グループに分割されることが可能であり、各グループが、伝送されるべきデータのブロックの一部分を符号化する。データのビットが、M導線上の相遷移および極性変化として符号化されるN相符号化スキームが、定義される。一例において、3結線システムのためのN相符号化スキームは、3つの相状態、および2つの極性を含んで、6つの状態、および各状態からの可能な5つの遷移をもたらすことが可能である。Mの導線から決定論的な電圧変化および/または電流変化が検出され、復号されて、データが抽出されることが可能である。復号することは、独立した導線、またはペアの導線に依拠せず、タイミング情報が、Mの導線における相遷移および/または極性遷移から直接に導き出され得る。N相極性データ転送は、たとえば、電気インターフェース、光インターフェース、および無線周波数(RF)インターフェースなどの任意のシグナリングインターフェースに適用され得る。

【0018】

本発明のいくつかの態様は、電話機、モバイルコンピューティングデバイス、器具、自動車エレクトロニクス、航空電子工学システムなどのデバイスのサブコンポーネントを含み得る、電子構成要素間に展開された通信リンクに適用可能であり得る。たとえば、図1を参照すると、M結線N相符号化を使用する装置100が、装置100の動作を制御するように構成された処理回路102を含み得る。処理回路102は、ソフトウェアアプリケーションおよび制御論理回路、ならびに装置100内の他のデバイスにアクセスし、実行することが可能である。一例において、装置100は、RF通信トランシーバ106を介して無線アクセスネットワーク(RAN)、コアアクセスネットワーク、インターネット、および/または別のネットワークと通信するワイヤレス通信デバイスを含み得る。通信トランシーバ106は、処理回路102に動作上、結合され得る。処理回路102は、特定用途向けIC(ASIC)108などの1つまたは複数のICデバイスを含み得る。ASIC108は、1つまたは複数の処理デバイス、論理回路などを含み得る。処理回路102は、処理回路102によって実行され得る命令およびデータを保持することが可能なプロセッサ可読ストレージ112を含み、かつ/またはそのようなストレージ112に結合されることが可能である。処理回路102は、1つまたは複数のオペレーティングシステム、ならびにワイヤレスデバイスのストレージ112の中に常駐するソフトウェアモジュールの実行をサポートし、可能にするアプリケーションプログラミングインターフェース(API)110層によって制御され得る。ストレージ112は、読取り専用メモリ(ROM)もしくはランダムアクセスメモリ(RAM)、電気的に消去可能なプログラマブル読取り専用メモリ(EEPROM)、フラッシュメモリデバイス、または処理システムおよびコンピューティングプラットフォームにおいて使用され得る任意のメモリデバイスを含み得る。処理回路102は、装置100を構成し、動作させるのに使用される動作上のパラメータ、および他の情報を保持することが可能なローカルデータベース114を含み、かつ/またはそのようなデータベース114にアクセスすることが可能である。ローカルデータベース114は、データベースモジュールもしくはサーバ、フラッシュメモリ、磁気媒体、EEPROM、光媒体、テープ、ソフトディスクもしくはハードディスクなどのうちの1つまたは複数を使用して実装され得る。また、処理回路は、他にも構成要素があるなかでもとりわけ、アンテナ122、ディスプレイ124、ボタン128やキーパッド126などの操作者コントロールなどの外部デバイスに動作上、結合されることも可能である。

【0019】

図2は、ワイヤレスモバイルデバイス、モバイル電話機、モバイルコンピューティングシステム、ワイヤレス電話機、ノートブックコンピュータ、タブレットコンピューティングデバイス、メディアプレーヤ、ゲーミングデバイスなどの装置のいくつかの態様を例示する概略図200である。装置200は、通信リンク220を介してデータおよび制御情報を交換する複数のICデバイス202および230を含み得る。通信リンク220は、互いに非常に近接して配置されること、または装置200の異なる部分に物理的に配置されることが可能なICデバイス202および230を接続するのに使用され得る。一例において、通信リンク220は、ICデバイス202および230を担持するチップキャリア(chip carrier)、基板、または回路基板の上に設けられることが可能である。別の例において、第1のICデバイス202が、折畳み型電話機(flip-phone)のキーパッドセクションに配置され得る一方で、第2のICデバイス230は、折畳み型電話機のディスプレイセクションに配置され得る。通信リンク220の一部分は、ケーブルまたは光接続を含み得る。

【0020】

通信リンク220は、複数のチャネル222、224、および226を含み得る。1つまたは複数のチャネル226は、双方向であることが可能であり、半二重モードおよび/または全二重モードで動作することが可能である。1つまたは複数のチャネル222、224は、単方向であることが可能である。通信リンク220は、一方の方向でより高い帯域幅を提供して、非対称であることが可能である。本明細書で説明される一例において、第1の通信チャネル222は、順方向リンク222と呼ばれることが可能である一方で、第2の通信チャネル224は、逆方向リンク224と呼ばれることが可能である。第1のICデバイス202は、ホスト、マスタ、および/またはトランスミッタと呼ばれることが可能である一方で、第2のICデバイス230は、クライアント、スレーブ、および/またはレシーバと呼ばれることが、ICデバイス202と230がともに、通信リンク220上で送受信するように構成されている場合でも、可能である。一例において、順方向リンク222は、データを第1のICデバイス202から第2のICデバイス230に通信するときはより高いデータ速度で動作し得る一方で、逆方向リンク224は、データを第2のICデバイス230から第1のICデバイス202に通信するときはより低いデータ速度で動作し得る。

【0021】

ICデバイス202および230は各々、プロセッサ、または他の処理回路もしくは処理デバイス206および/または計算回路もしくは計算デバイス236を含み得る。一例において、第1のICデバイス202は、ワイヤレストランシーバ204およびアンテナ214を介してワイヤレス通信を維持することを含め、装置200の中核機能を実行することが可能である一方で、第2のICデバイス230は、ディスプレイコントローラ232を管理する、または操作するユーザインターフェースをサポートすることが可能であるとともに、カメラコントローラ234を使用してカメラ入力デバイスもしくはビデオ入力デバイスの動作を制御することが可能である。ICデバイス202および230のうちの1つまたは複数によってサポートされる他のフィーチャには、キーボード、音声認識構成要素、および他の入力デバイスもしくは出力デバイスが含まれ得る。ディスプレイコントローラ232は、液晶ディスプレイ(LCD)パネルなどのディスプレイ、タッチスクリーンディスプレイ、インジケータなどをサポートする回路およびソフトウェアドライバを含み得る。記憶媒体208および238は、それぞれの処理回路206および236、および/またはICデバイス202および230の他の構成要素によって使用される命令およびデータを保持するように構成された一時的記憶デバイスおよび/または非一時的記憶デバイスを含み得る。各処理回路206、236とそれに対応する記憶媒体208および238、ならびに他のモジュールおよび回路との間の通信は、それぞれ、1つまたは複数のバス212および242によって円滑にされ得る。

【0022】

逆方向リンク224は、順方向リンク222と同一の様態で運用され得る。順方向リンク222と逆方向リンク224は、同等の速度、または異なる速度で伝送することができることが可能であり、速度は、データ転送速度および/またはクロッキングレートとして表現され得る。順方向データ速度と逆方向データ速度は、用途に依存して、実質的に同一であってもよく、桁違いであってもよい。一部の用途において、単一の双方向リンク226が、第1のICデバイス202と第2のICデバイス230との間の通信をサポートすることが可能である。順方向リンク222および/または逆方向リンク224は、たとえば、順方向リンク222と逆方向リンク224が同一の物理接続を共有して、半二重の様態で動作する場合、双方向モードで動作するように構成可能であり得る。

【0023】

いくつかの例において、逆方向リンク224は、同期目的で、制御目的で、電力管理を円滑にするように、かつ/または設計を簡単にするために順方向リンク222からクロッキング信号を導き出す。クロッキング信号は、順方向リンク222で信号を伝送するのに使用されるシンボルクロックの周波数を分割することによって得られた周波数を有することが可能である。シンボルクロックは、順方向リンク222で伝送されるシンボルに重ね合わされること、またはそのようなシンボルの中にそれ以外で符号化されることが可能である。シンボルクロックの派生物であるクロッキング信号の使用は、トランスミッタおよびレシーバ(トランシーバ210、240)の迅速な同期を可能にし、トレーニングと同期を可能にするのにフレーミングを行う必要なしに、データ信号の迅速な開始および停止を可能にする。

【0024】

いくつかの例において、単一の双方向リンク226が、第1の処理デバイス202と第2の処理デバイス230との間の通信をサポートすることが可能である。一部の実例において、第1の処理デバイス202および第2の処理デバイス230は、処理デバイスと、ダイナミックランダムアクセスメモリ(DRAM)などのメモリデバイスとの間で伝送されるデータ、アドレス、および制御信号の符号化および復号をもたらす。

【0025】

一例において、バス212および/または242のうちの1つまたは複数が、M結線N相符号化技法を使用してダブルデータレート(DDR)SDRAMに対するアクセスをもたらすことが可能である。N相極性符号化デバイス210および/または240が、1遷移当たり複数のビットを符号化することができ、複数のセットの結線が、SDRAMからのデータ、制御信号、アドレス信号などを送受信するのに使用され得る。

【0026】

別の例において、通信リンク220が、モバイルディスプレイデジタルインターフェース(MDDI)などの高速デジタルインターフェースを含み、1つまたは複数のデータリンク222、224、および226が、N相極性符号化を使用することが可能である。トランシーバ210および240が、通信リンク220で伝送されたデータを符号化すること、および復号することが可能である。N相極性符号化の使用は、高速データ転送を可能にし、N相極性符号化データリンク220においてアクティブであるドライバがより少ないため、他のインターフェースの電力の半分以下しか消費しないことが可能である。N相極性符号化デバイス210および/または240は、バスを含み得るインターフェース上で1遷移当たり複数のビットを符号化することができる。一例において、3相符号化と極性符号化の組合せが、フレームバッファなしのワイドビデオグラフィックスアレイ(WVGA)毎秒80フレームLCDドライバICをサポートするのに使用されて、ディスプレイリフレッシュのために810Mbpsでピクセルデータをもたらすことが可能である。

【0027】

本明細書で開示されるいくつかの態様によれば、M結線N相極性通信リンクの特性が、変化する動作要件および状況に対応するように動的に変更されることが可能である。たとえば、N相信号を伝送するのに使用される結線の数が増やされて、より高い利用可能な帯域幅を得ることが可能であり、かつ/またはN相信号を伝送するのに使用される結線の数が減らされて、ICデバイス202および230による消費電力を低減することが可能である。一方の方向でN相信号を伝送するのに使用される結線の数は、他方の方向でN相信号を伝送するのに使用される結線の数とは無関係に構成されることが可能である。物理層ドライバ210および240における受信回路および送信回路は、休止状態または電源投入の後に通信リンク220がアクティブにされると伝送される制御情報を使用して構成されることが可能である。制御情報は、事前定義されたプロトコルに従って伝送されることが可能であり、その結果、最小限の数の結線が、たとえば、通信リンク220の構成を指定する制御メッセージを伝送するのにアクティブにされる。制御メッセージは、代替として、またはさらに、シャットダウンコマンドと一緒に、ウェイクアップコマンドと一緒に、かつ/または各伝送に先行するプリアンブルの中で伝送されてもよい。一部の例において、通信リンク220の構成は、トレーニング系列および/または同期系列の間に決定されることが可能であり、その結果、受信側の物理層ドライバ210または240が、いずれの結線/導線がアクティブであるかを決定するために、N相信号に対応する遷移に関して利用可能な結線または他の導線を監視する。

【0028】

図3は、M=3およびN=3のために構成されたM結線N相極性符号化トランスミッタの例を示す図300である。3結線3相符号化の例はもっぱら、本開示のいくつかの態様の説明を簡単にする目的で選択されている。3結線3相エンコーダに関して開示される原理および技法は、M結線N相極性エンコーダの他の構成において適用され得る。

【0029】

N相極性符号化が使用される場合、M結線バス上の信号結線310a、310b、および310cなどのコネクタは、駆動されないこと、正に駆動されること、または負に駆動されることが可能である。駆動されていない信号結線310a、310b、および310cは、高インピーダンス状態にあることが可能である。駆動されていない信号結線310a、310b、および310cは、駆動された信号結線上でもたらされる正の電圧レベルと負の電圧レベルとの間の実質的に中間にある電圧レベルに駆動され得る。駆動されていない信号結線310a、310b、および310cには、電流がまったく流れていないことが可能である。図3に示される例において、各信号結線310a、310b、および310cは、ドライバ308を使用して3つの状態(+1、-1、および0と表される)のうちの1つにあることが可能である。一例において、ドライバ308は、ユニットレベル電流モードドライバを含み得る。別の例において、ドライバ308は、2つの信号310aと310bの上で反対極性の電圧を駆動することが可能である一方で、第3の信号310cは、高いインピーダンスにあり、かつ/またはアースにプルされる。伝送される各シンボル期間につき、少なくとも1つの信号が、駆動されない(0)状態になっている一方で、正に駆動された(+1状態)信号の数は、負に駆動された(-1状態)信号の数と等しく、したがって、レシーバに流れる電流の合計は、常に0である。連続するシンボル伝送期間の各ペアにつき、少なくとも1つの信号結線310a、310b、または310cが、2つのシンボル伝送期間において異なる状態を有する。

【0030】

図3に示される例において、16ビットデータ318が、マッパ302に入力され、マッパ302は、入力データ318を、信号結線310a、310b、および310cを介して順次に伝送するために7つのシンボル312にマッピングする。7つのシンボル312は、たとえば、パラレル-シリアルコンバータ304を使用してシリアル化され得る。M結線N相エンコーダ306が、マッパによって生成された7つのシンボル312を、一度に1シンボルずつ受け取り、各シンボル期間に関して各信号結線310a、310b、および310cの状態を計算する。エンコーダ306は、入力シンボル、および信号結線310a、310b、および310cの前の状態に基づいて、信号結線310a、310b、および310cの状態を選択する。

【0031】

M結線N相符号化の使用は、いくつかのビットが複数のシンボルの中に符号化されることを可能にし、1シンボル当たりのビット数は、整数ではない。3結線システムの簡単な例において、同時に駆動され得る2つの結線の3つの利用可能な組合せ、および同時に駆動された結線のペア上の極性の可能な2つの組合せが存在して、可能な6つの状態をもたらす。各遷移は、現在の状態から生じるので、6つの状態のうちの5つが、遷移ごとに利用可能である。少なくとも1つの結線の状態は、各遷移で変わることを要求される。5つの状態を用いて、1シンボル当たりlog₂(5)≒2.32ビットが符号化され得る。したがって、マッパは、1シンボル当たり2.32ビットを担持する7つのシンボルが16.24ビットを符号化することができるため、16ビット語を受け付けて、その語を7つのシンボルに変換することが可能である。つまり、5つの状態を符号化する7つのシンボルの組合せが、5⁷(78,125)の置換を有する。したがって、その7つのシンボルは、16ビットの2¹⁶(65,536)の置換を符号化するのに使用され得る。

【0032】

図4は、円形状態遷移図450に基づいて3相変調データ符号化スキームを使用するシグナリング400の例を示す。このデータ符号化スキームによれば、3相信号は、2方向で回転することが可能であり、3つの導線310a、310b、および310cの上で伝送されることが可能である。3つの信号の各々は、導線310a、310b、および310cの上で独立に駆動される。3つの信号の各々が、3相信号を含み、各導線310a、310b、および310cの上の各信号は、残りの2つの導線310a、310b、および310cの上の信号に対して120度位相がずれている。任意の時点で、3つの導線310a、310b、および310cの各々が、状態{+1、0、-1}のうちの異なる1つの状態にある。任意の時点で、3結線システムにおける3つの導線310a、310b、および310cの各々が、残りの2つの結線とは異なる状態にある。3つより多くの導線または結線が使用される場合、結線の2つ以上のペアが、同一の状態にある可能性がある。また、例示される符号化スキームは、+1状態および-1状態にアクティブに駆動される2つの導線310a、310b、および/または310cの極性として情報を符号化することもする。図示される状態の系列に関して極性は、408で示される。

【0033】

例示される3結線例における任意の相状態で、導体310a、310b、310cのうちの厳密に2つが、事実上、その相状態に関する差動信号である信号を伝送する一方で、第3の導線310a、310b、または310cは、駆動されない。各導線310a、310b、310cに関する相状態は、導線310a、310b、または310cと少なくとも1つの他の導線310a、310b、および/または310cとの間の電圧差によって、または導線310a、310b、または310cにおける電流フローの方向によって、もしくは電流フローの欠如によって決定され得る。状態遷移図450に示されるように、3つの相状態(S₁、S₂、およびS₃)が定義される。信号は、相状態S₁から相状態S₂に、相状態S₂から相状態S₃に、かつ/または相状態S₃から相状態S₁に時計方向に流れることが可能であり、かつ信号は、相状態S₁から相状態S₃に、相状態S₃から相状態S₂に、かつ/または相状態S₂から相状態S₁に反時計方向に流れることが可能である。Nの他の値に関して、N状態の間の遷移は、オプションとして、状態遷移の間で循環回転を得るように対応する状態図に従って定義され得る。

【0034】

3結線3相通信リンクの例において、状態遷移における時計方向回転(S₁からS₂に)、(S₂からS₃に)、かつ/または(S₃からS₁に)が、論理1を符号化するのに使用されることが可能である一方で、状態遷移における反時計方向回転(S₁からS₃に)、(S₃からS₂に)、かつ/または(S₂からS₁に)が、論理0を符号化するのに使用されることが可能である。したがって、ビットは、信号が時計方向に「回転している」か、反時計方向に「回転している」かを制御することによって、各遷移において符号化され得る。たとえば、3つの結線310a、310b、310cが、相状態S₁から相状態S₂に遷移すると、論理1が符号化されることが可能であり、3つの結線310a、310b、310cが、相状態S₁から相状態S₃に遷移すると、論理0が符号化されることが可能である。図示される単純な3結線例において、回転の方向は、3つの結線310a、310b、310cのうちのいずれが遷移の前後に駆動されていないかに基づいて、容易に決定され得る。

【0035】

また、情報は、駆動された導線310a、310b、310cの極性、または2つの導線310a、310b、310cの間の電流フローの方向として符号化されることも可能である。信号402、404、および406が、3結線3相リンクにおける各相状態にある導線310a、310b、310cにそれぞれ印加された電圧レベルを示す。任意の時点で、第1の導線310a、310b、310cが、正の電圧(たとえば、+V)に結合され、第2の導線310a、310b、310cが、負の電圧(たとえば、-V)に結合される一方で、第3の導線310a、310b、310cが、開放回路状態であること、またはそれ以外で駆動されていないことが可能である。このため、1つの極性符号化状態は、第1の導線310a、310b、310cと第2の導線310a、310b、310cとの間の電流フロー、または第1の導線310a、310b、310cと第2の導線310a、310b、310cの電圧極性によって決定されることが可能である。一部の実施形態において、各相遷移で2ビットのデータが符号化され得る。デコーダが、信号相回転の方向を決定して、第1のビットを得ることが可能であり、第2のビットが、信号402、404、および406のうちの2つの間の極性差に基づいて決定されることが可能である。回転の決定された方向を有するデコーダは、2つのアクティブのコネクタ310a、310b、および/または310cの間に印加された電圧の現在の相状態および極性、または2つのアクティブの導線310a、310b、および/または310cを流れる電流フローの方向を決定することができる。

【0036】

本明細書で説明される3結線3相リンクの例において、1ビットのデータが、3結線3相リンクにおける回転として、または相変化として符号化されることが可能であり、さらなるビットが、2つの駆動された結線の極性として符号化されることが可能である。いくつかの実施形態は、現在の状態から可能な状態のいずれに遷移することも許すことによって、3結線3相符号化システムの各遷移において2ビットより多くを符号化する。3つの回転相、および各相につき2つの極性を所与として、6つの状態が定義され、したがって、任意の現在の状態から5つの状態が利用可能である。したがって、1シンボル(遷移)当たりlog₂(5)≒2.32ビットが存在することが可能であり、マッパは、16ビット語を受け付けて、その語を7つのシンボルに変換することが可能である。

【0037】

図5は、3結線3相通信リンクの例における6つの状態、および可能な30の状態遷移を示す状態図500である。図5は、可能なすべての状態502、504、506、512、514、および516を示すことによって図4の状態遷移図450を拡張する。これらの状態502、504、506、512、514、および516は、図4の相遷移図450に示される相状態S₁、S₂、およびS₃の正の極性バージョンおよび負の極性バージョンを含む。明瞭にするため、相/極性状態のセットには、アルファベットでラベルが付けられて、セットは、{+x、-x、+y、-y、+z、-z}を含み、たとえば、+xおよび-xは、同一の相状態であるが、異なる極性を有する状態を表す。モデル状態要素520において示されるように、状態図500における各状態502、504、506、512、514、および516は、それぞれ、結線310a、310b、および310cの上で伝送される信号402、404、および406の電圧状態を示すフィールド522を含む。たとえば、状態502(+x)において、信号402=+1であり、信号404=-1であり、信号406=0である。やはり、図5に示されるのが、例として、-x状態512と-y状態514との間の遷移パス524を含む、状態502、504、506、512、514、および516の間の可能な5つの遷移パスである。

【0038】

図6は、3相インターフェースに接続されるように構成されたレシーバにおけるいくつかの物理層(PHY)構成要素を示す例を示すブロック概略図600である。コンパレータ602およびデコーダ604が、3つの伝送線路612a、612b、および612cの各々の状態、ならびに前のシンボル周期において伝送された状態と比較された3つの伝送線路の状態の変化のデジタル表現をもたらすように構成される。図示される例から見て取ることができるように、各コネクタ612a、612b、または612cの電圧が、残りの2つのコネクタ612a、612b、および/または612cの電圧と比較されて各コネクタ612a、612b、または612cの状態が決定され、したがって、遷移が生じたことは、コンパレータ602の出力に基づいてデコーダ604によって検出され、復号されることが可能である。連続する7つの状態が、シリアル-パラレルコンバータ606によって組み立てられ、コンバータ606は、デマッパ608によって処理されるべき7つのシンボルのセットをもたらし、FIFO610の中にバッファリングされ得る16ビットのデータが得られる。

【0039】

【表1】

【0040】

やはり図5に関連して、Table 1(表1)は、3結線3相極性符号化システムにおける各結線522に関する差動レシーバ602の出力を示す。この例において、結線状態522は、結線の+1状態が電圧+Vボルトとして表され、結線の-1状態が0ボルトとして表され、駆動されていない状態が+V/2ボルトとして表される、または近似されるように、3つの結線612a、612b、および612cの上の電圧振幅に符号化され得る。レシーバ/デコーダは、復号された各シンボルに関してレシーバのデジタル出力においてコードを出力するように構成され得る。

【0041】

図7は、M結線N相符号化システムのいくつかの態様、ならびにM結線N相符号化システムのMの様々な値、および構成に関するビット符号化能力を示すブロック概略図700を含む。トランスミッタで受け取られたデータが、M結線バス708を介して順次に伝送されるべきいくつかのシンボルにマッピングされることが可能である。マッピングスキームが、M結線バス708に関する構成を決定することが可能である。一例において、M結線バス708における複数のコネクタが、所定の相角度だけシフトさせられた同一のN相信号を伝送することが可能である。別の例において、M結線バス708が、Gの結線のグループに細分されることが可能であり、各グループが、異なるN相信号を担持する。M結線バス708がGの結線のグループに細分される例において、9結線バス708が、異なる3つの3結線バスセグメントとして構成されることが可能である。いくつかの態様において、マッパ704は、符号化スキームを動的に定義するように、M結線バス708を再構成するように、かつM結線N相ドライバ706の動作を制御するように構成され得る。一例において、マッパ704は、所望される帯域幅をもたらし、かつ/または消費電力を制限するようにM結線N相符号化システムを再構成するように構成され得る。このため、マッパ704は、データ帯域幅の需要が低い場合、M結線バス708の部分を選択的にイネーブルにすること、およびディセーブルにすることが可能であり、かつマッパ704は、増加した帯域幅を得るようにM結線バス708のさらなる部分をイネーブルにすることが可能である。

【0042】

レシーバにおいて、N相シンボルが、通常、複数の伝送クロックサイクルにわたって、M結線バス708から受け取られて、蓄積される。次に、蓄積されたシンボルが、シンボル-ビットマッパ712によって復号され得る。送信クロックが、M結線バス708の1つまたは複数の部分から導き出されることが可能であり、構成情報が、一次チャネルをもたらす指定されたグループのコネクタを使用して通信されることが可能である。異なる3つの3結線バスセグメントとして構成された9結線バス708の例において、1つのバスセグメントが、電源投入中、および同期中に使用されるべきデフォルトの符号化スキームを有する一次チャネルとして識別され得る。バスを介して通信されるコマンドは、トランスミッタおよびレシーバが、3結線セグメントのうちの1つまたは複数で休止段階に入るようにさせることが可能である。

【0043】

N相データ転送が、通信媒体において設けられた3つを超える信号結線または他のコネクタを使用することが可能である。同時に駆動され得るさらなる信号結線の使用が、状態と極性のさらなる組合せをもたらし、状態間の各遷移でより多くのビットのデータが符号化されることを可能にする。このことは、増加した帯域幅をもたらしながら、データビットを伝送するのに複数の差動ペアを使用する通信リンクとの対比で、消費電力を制限しながら、システムのスループットを大幅に向上させ得る。消費電力は、伝送ごとにアクティブのコネクタの数を動的に構成することによってさらに制限され得る。

【0044】

図8は、各状態につき駆動される2つのペアの結線を有する6つの結線を使用してシンボルを伝送するエンコーダのモデルを示す概略図である。この6つの結線には、AからFというラベルが付けられることが可能であり、したがって、1つの状態において、結線AおよびFが正に駆動され、結線BおよびEが負に駆動され、CおよびDは、駆動されない(またはまったく電流を運ばない)。この例において、N相信号は、3つの相を有し得る。各相状態は、正の極性または負の極性を有し得る。例示されるモデルにおいて、各結線は、正の電流源に接続されること、負の電流源に接続されること、またはまったく電流源に接続されないことが可能である。電流は、通常、伝送結線の特性インピーダンスであるインピーダンスZ₀を有する結線を流れる。図8に示されるように、正の電流は、2つの負の電流によってキャンセルされる。

【0045】

6つの結線に関して、

【0046】

【数1】

【0047】

のアクティブに駆動された結線の可能な組合せが存在することが可能であり、各相状態に関して、異なる

【0048】

【数2】

【0049】

の極性の組合せが存在する。

【0050】

アクティブに駆動された結線のこの異なる15の組合せは、
ABCD ABCE ABCF ABDE ABDF
ABEF ACDE ACDF ACEF ADEF
BCDE BCDF BCEF BDEF CDEF
を含み得る。

【0051】

駆動される4つの結線のうち、2つの結線の可能な組合せが正に駆動され(残りの2つは、負でなければならない)。極性の組合せは、
++-- +--+ +-+- -+-+ -++- --++
を含み得る。

【0052】

したがって、異なる状態の総数は、15×6=90と計算され得る。連続するシンボルの間の遷移を保証するのに、89の状態が、任意の現在の状態からの遷移に利用可能であり、各シンボルの中に符号化され得るビットの数は、1シンボル当たりlog₂(89)≒6.47ビットと計算され得る。この例において、5×6.47=32.35ビットであることから、32ビット語が、マッパによって5つのシンボルの中に符号化され得る。

【0053】

任意のサイズのバスに関して駆動され得る結線の組合せの数に関する一般的な式は、バスにおける結線の数、および同時に駆動される結線の数の関数として、

【0054】

【数3】

【0055】

である。

【0056】

駆動されている結線に関する極性の組合せの数に関する式は、

【0057】

【数4】

【0058】

である。

【0059】

1シンボル当たりのビットの数は、

【0060】

【数5】

【0061】

である。図7は、結線および結線ペアのMの様々な値(すなわち、結線の数)および構成に関するビット符号化を示すチャート720を含む。

【0062】

一部の実施形態において、エンコーダが、より大きい帯域幅が要求される場合にN相符号化のために使用される結線の数を増やすように構成され得る。帯域幅は、たとえば、ビデオクリップが装置100のユーザに表示されるべき場合に、またはデータのバーストが、処理回路および/またはメモリデバイスの間で転送されるべき場合に変わる可能性がある。また、帯域幅の変化は、電力制御対策、および特定のアプリケーションニーズに対応する、または関係することも可能である。たとえば、図2の装置が、帯域幅の需要が削減された場合にバッテリ寿命を保護することが可能な省電力化対策を開始するようにコネクタ220を動的に再構成することが可能である。

【0063】

より大きい帯域幅、またはより小さい帯域幅が必要とされる、または要求されると、エンコーダが、N相符号化のために使用されるべきアクティブの導線の数を増やす、または減らすことが可能である。そのような適応符号化は、可変の帯域幅の電力効率の良い提供を可能にすることができる。一例において、さらなる結線は、原子単位で追加され得る。原子単位は、3相極性符号化(本明細書で説明される)を使用する3つの結線を含み得る。別の例において、さらなる符号化状態が、M結線N相バスに結線のペアを追加することによって定義され得る。別の例において、さらなる符号化状態は、単一の結線を追加することによって得られることが可能であり、その結果、各状態につき2つの結線が駆動されない。駆動されない結線の追加は、駆動される結線のペアを追加することと比べて、増加させる消費電力がより少ないことが可能である。

【0064】

図9は、3結線3相極性符号化回路のモデルを示す。電流が、特性インピーダンス(Z₀)を有する結線に接続され得る対応する端子902、904、および/または906を通って3つの信号結線のうちの2つを流れる。第3の信号結線を流れる電流は存在しない。本明細書で説明されるように、各相状態は、正の極性または負の極性を有するものと定義されることが可能であり、ただし、図9の例は、説明を簡単にするように各相状態の正の極性状態だけを示す。「+x」状態を得るのに、電流は、端子902から端子904に流れる(924、926、928)。「+y」状態を得るのに、電流は、端子904から端子906に流れる(934、936、938)。「+z」状態を得るのに、電流は、端子906から端子902に流れる(944、946、948)。駆動されない信号は、レシーバにおける端子抵抗器によって中性電圧(neutral voltage)に向かってプルされることが可能である。

【0065】

本明細書で開示されるいくつかの態様によれば、多相信号をサポートするM結線N相物理層(N相PHY)インターフェースが提供される。図4を再び参照すると、一例において、結線310a、310b、310cの上で提供される3相信号402、404、406が、反対極性の2つのアクティブ信号、および電流がまったく伝達されない、かつ/または結線310a、310b、310cが開放回路状態である1つの駆動されない信号によって定義される。3相PHYは、駆動されない信号を、電流フローを防止するように伝送線回路の両端で中性電圧(たとえば、0ボルト)に遷移させることによって、3相信号を符号化すること、および復号することが可能である。

【0066】

従来のインターフェースは、駆動されていない状態に符号化された情報を有さない。図10は、信号を伝送するのに使用される従来の差動物理層(DPHY)を示す図1000である。データビットが、レジスタ1002または類似したデバイスによってキャプチャされる。データビットは、バイト、語、またはビットの他のグループ化を含み得る。キャプチャされたビットは、シフトレジスタ1004、または他のパラレル-シリアルコンバータを使用してシリアル化される。シリアライザ1004は、インターフェースの伝送レートでクロックされる。差動ドライバ1006が、各ビットを差動信号に変換する。この差動は、2つの信号結線1008aおよび1008bを駆動することが可能である。一例において、2つの信号結線1008aおよび1008bは、反対極性を有し得る異なる電圧で駆動されることが可能である。別の例において、2つの結線1008aおよび1008bの間で、一方の方向、または他方の方向で電流が流される。一部の実例において、ドライバ1006は、異なるドライバ(図示せず)が結線1008aおよび1008bを駆動することを可能にするように事実上、切断され得る3状態バッファ(tri-state buffer)であり得る。

【0067】

差動ラインドライバ線路1010が、すべてのシグナリング状態に関して事実上互いに逆である信号のペア1016aおよび1016bをもたらすように構成されたトランジスタ1012a、1012b、1014a、および1014bを含み得る。従来のDPHY1010は、駆動されていない状態の状態、および他の2つ以上の結線の状態に基づいて情報が符号化される、駆動されていない状態を定義しない。

【0068】

図11は、3相PHYにおける信号結線を駆動するのに使用され得るラインインターフェースの例1100および1120を示す。一例1100において、トランジスタ1102が、プルアップ信号を受け取り、トランジスタ1104が、プルダウン信号を受け取る。出力端子1106が、アクティブ(+1または-1)シグナリング状態に駆動されるべき場合、トランジスタ1102または1104のうちの1つが、オンにされ、出力端子1106が、一方のシグナリング状態、または他方のシグナリング状態にアクティブに駆動される。出力端子1106が、駆動されず、非アクティブ(0)シグナリング状態に入るべき場合、プルアップ制御もプルダウン制御もアクティブではなく、両方のトランジスタ1102および1104が、オフにされる。出力端子1106は、両方のトランジスタ1102および1104がオフにされて非アクティブ(0)シグナリング状態が得られると、通常、駆動された線路のコモンモードレベルで整定する。しかし、整定時間は、トランジスタ1102または1104によってアクティブに駆動される状態の場合よりも、駆動されていない状態に関して、より長いスキュー時間をもたらし得る。整定時間、および対応するスキュー時間は、伝送線路または端子1106を終端させることによって向上させられ得る。一例において、抵抗性であり得るインピーダンスのペア、または他の負荷が、トランスミッタまたはレシーバにおいて与えられて、信号結線または端子1106が、中性電圧レベルをより迅速に獲得するようにし、その中性電圧に信号結線または端子1106を維持することが可能である。

【0069】

第2の例1120において、ドライバ回路の端子1132に接続された結線または他の伝送線路をより迅速に整定させるようにアクティブ終端が提供されることが可能である。この例において、さらなる終端回路が、プルアップトランジスタ1122もプルダウントランジスタ1124もオンにされない場合、ともにオンにされる、2つの終端トランジスタ1126および1128を含み、つまり、プルアップトランジスタ1122とプルダウントランジスタ1124がともにオフにされると、2つの終端トランジスタ1126および1128は、オンにされる。検出ロジック(この場合、NOR機能)1130が、トランジスタ1122も1124もイネーブルにされていない場合を判定し、検出ロジックは、さらなる終端トランジスタ1126および1128をアクティブにして、その結果、出力端子1132における伝送結線が0状態により迅速に収束するようにする。終端トランジスタのうちの1つ1126または1128が、インピーダンスを介して+1電圧レベルに出力端子1132を結合し、第2の終端トランジスタ1128または1126が、インピーダンスを介して-1電圧レベルに出力端子1132を結合して、出力端子1132における電圧が0状態電圧レベルに向かってプルされるようにする。0状態は、通常、+1状態の電圧レベルと-1状態の電圧レベルの中間の電圧レベルと定義される。終端トランジスタ1126または1128に関連付けられたインピーダンスが、終端回路が信号結線の特性インピーダンスと整合するように選択されることが可能である。

【0070】

図12は、データ転送方法を例示する流れ図である。このデータ転送方法は、多相信号内で複数のシンボルを伝送することを含み得る。各シンボルは、各信号に関する相状態、および信号のいくつかのペアに関する極性を定義することが可能である。この方法は、トランスミッタによって実行され得る。

【0071】

ステップ1202で、トランスミッタが、データを、複数の結線上で伝送されるべきシンボルの系列にマッピングすることが可能である。

【0072】

ステップ1204で、トランスミッタが、シンボルの系列を3つの信号の中に符号化することが可能である。この3つの信号の各々は、伝送されるべき各シンボルに関して3つの相のうちの1つ相にあることが可能である。この3つの信号は、各シンボルの伝送中に互いに異なる相にあることが可能である。

【0073】

ステップ1206で、トランスミッタが、3つの信号のうちの1つに従って3つの端子の各々を駆動することが可能である。

【0074】

1206'で示されるように、3つの端子の各々を駆動することは、各シンボルに関して実行される複数のステップのうちの1つを含む。

【0075】

ステップ1208で、3つの信号のうちの対応する1つが第1の相にある場合に、トランスミッタが、第1のトランジスタをオンにし、またはそれ以外でアクティブにし、第2のトランジスタをオフにする、またはそれ以外で非アクティブにすることが可能である。対応する端子は、第1のトランジスタがオンにされると、第1の電圧レベルに向かって駆動される。

【0076】

ステップ1210で、3つの信号のうちの対応する1つが第2の相にある場合に、トランスミッタが、第2のトランジスタをオンにし、またはそれ以外でアクティブにし、第1のトランジスタをオフにする、またはそれ以外で非アクティブにすることが可能である。対応する端子は、第2のトランジスタがオンにされると、第2の電圧レベルに向かって駆動される。

【0077】

ステップ1212で、3つの信号のうちの対応する1つが第3の相にある場合に、トランスミッタが、第1のトランジスタおよび第2のトランジスタをオフにすることが可能である。対応する端子は、第1のトランジスタがオフにされ、かつ第2のトランジスタがオフにされると、第3の電圧レベルに向かってドリフトすることが可能である。第3の電圧レベルは、第1の電圧レベルと第2の電圧レベルを境界とする電圧範囲内にあることが可能である。第3のトランジスタおよび第4のトランジスタは、3つの信号のうちの対応する1つが第1の相または第2の相にある場合に、オフにされることが可能である。

【0078】

本明細書で開示されるいくつかの態様によれば、3つの端子の各々を駆動することは、3つの信号のうちの対応する1つが第3の相にある場合に、第3のトランジスタをオンにすること、および第4のトランジスタをオンにすることを含み得る。対応する端子は、第3のトランジスタがオンにされ、かつ第4のトランジスタがオンにされると、第3の電圧レベルに向かってプルされる。第3の電圧レベルは、第1の電圧レベルと第2の電圧レベルを境界とする電圧範囲内にあることが可能である。第3のトランジスタをオンにすることは、端子が、第1のインピーダンスを介して第1の電圧に結合されることをもたらすことが可能であり、第4のトランジスタをオンにすることは、端子が、第2のインピーダンスを介して第2の電圧に結合されることをもたらすことが可能である。第1のインピーダンスおよび第2のインピーダンスは、端子において所望されるインピーダンスをもたらすように選択され得る。

【0079】

本明細書で開示されるいくつかの態様によれば、情報は、シンボルの系列の中のシンボル間の各遷移における相回転として符号化され得る。3つの信号のうちの2つの信号が、伝送されるべき各シンボルに関して第1の相または第2の相にあることが可能であり、情報は、その2つの信号の相対極性として符号化され得る。

【0080】

図13は、処理システム1302を使用する装置に関するハードウェア実装形態の例を示す図1300である。処理回路1302は、全体的にバス1320で表されるバスアーキテクチャを用いて実装されることが可能である。バス1320は、処理回路1302の特定の用途、および全体的な設計上の制約に依存して、任意の数の互いに接続されたバスおよびブリッジを含み得る。バス1320は、プロセッサ1310、モジュール1304、1306、および1308、ならびにコンピュータ可読媒体1318で表される1つまたは複数のプロセッサおよび/またはハードウェアモジュールを含む様々な回路を一緒に結び付ける。また、バス1320は、当技術分野でよく知られており、したがって、さらに説明することはしない、タイミング源、周辺装置、電圧レギュレータ、および電力管理回路などの他の様々な回路を結び付けることも可能である。

【0081】

処理回路1302は、ラインドライバ1312、および関連するロジックを含む、またはドライバ1312、およびそのようなロジックに結合されることが可能である。ラインドライバ1312は、複数の結線1314に結合され得る。ラインドライバ1312は、バスを介して他の様々な装置と通信するための手段をもたらす。処理回路1302は、コンピュータ可読媒体1318に結合されたプロセッサ1310を含む。プロセッサ1310は、コンピュータ可読媒体1318上に記憶されたソフトウェアの実行を含め、一般的な処理を担う。ソフトウェアは、プロセッサ1310によって実行されると、処理回路1302に、任意の特定の装置に関して前述した様々な機能を実行させる。コンピュータ可読媒体1318は、ソフトウェアを実行する際にプロセッサ1310によって操作されるデータを記憶するためにも使用され得る。処理システムは、モジュール1304、1306、および1308のうちの少なくとも1つをさらに含む。モジュール1304、1306、および1308は、プロセッサ1310において実行されているソフトウェアモジュール、コンピュータ可読媒体1318の中に常駐する/記憶されたモジュール、プロセッサ1310に結合された1つまたは複数のハードウェアモジュール、または以上の何らかの組合せであり得る。

【0082】

一構成において、装置1300は、データを、複数の結線上で伝送されるべきシンボルの系列にマッピングするように構成されたモジュール、回路、または他の手段1304と、シンボルの系列を3つの信号の中に符号化するように構成されたモジュール、回路、または他の手段1306と、ラインドライバ1312に、その3つの信号のうちの1つに従って3つの端子の各々を駆動させるように構成されたモジュール、回路、または他の手段1308とを含む。一例において、モジュール、回路、または他の手段1308は、3つの信号のうちの対応する1つが第1の相にある場合に、第1のトランジスタをオンにし、かつ第2のトランジスタをオフにし、3つの信号のうちの対応する1つが第2の相にある場合に、第2のトランジスタをオンにし、かつ第1のトランジスタをオフにし、3つの信号のうちの対応する1つが第3の相にある場合に、第1のトランジスタおよび第2のトランジスタをオフにするように構成される。

【0083】

開示されるプロセスにおけるステップの特定の順序および階層は、例示的なアプローチの例示であることを理解されたい。それらのプロセスにおけるステップの特定の順序および階層は、設計上の選好に基づいて並べ替えられることが可能である。添付の方法クレームは、様々なステップの要素をサンプル順序で提示し、提示される特定の順序または階層に限定されることは意図していない。

【0084】

前段の説明は、当業者が、本明細書で説明される様々な態様を実施することができるようにするように与えられる。これらの態様の様々な変形が、当業者には直ちに明白となり、本明細書で定義される一般的な原理は、他の態様に適用され得る。このため、クレームは、本明細書で示される態様に限定されることは意図しておらず、クレームの言葉と合致する完全な範囲を与えられるべきであり、要素について単数形で述べていることは、特にそのように明記しない限り、「唯一の」を意味することは意図しておらず、むしろ、「1つまたは複数の」を意味することを意図している。特に明記しない限り、「いくつかの」という用語は、1つまたは複数を指す。当業者に知られている、または後に知られることになる、本開示全体にわたって説明される様々な態様の要素の構造上、および機能上のすべての均等物が、参照により本明細書に明確に組み込まれ、クレームによって包含されることが意図される。さらに、本明細書で開示されることはいずれも、そのような開示がクレームに明記されるかどうかにかかわらず、公共にささげられることは意図していない。いずれのクレーム要素も、その要素が、「〜ための手段」という句を使用して明記されない限り、手段プラス機能(means plus function)として解釈されるべきではない。

【符号の説明】

【0085】

102 処理回路
106 トランシーバ
108 特定用途向けIC(ASIC)
110 アプリケーションプログラミングインターフェース(API)
112 ストレージ
114 データベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 ボタン
202、230 ICデバイス
204 ワイヤレストランシーバ
206、236 処理回路
208、238 記憶媒体
210、240 物理層ドライバ
212、242 バス
214 アンテナ
220 通信リンク
222、224、226 通信チャネル
232 ディスプレイコントローラ
234 カメラコントローラ
302 マッパ
304 コンバータ
306 エンコーダ
308 ドライバ
310a、310b、310c 信号結線
602 コンパレータ
604 デコーダ
606 コンバータ
608 デマッパ
610 FIFO
612a、612b、612c コネクタ
704 ビット-シンボルマッパ
706 M結線N相ドライバ
708 M結線バス
710 M結線N相レシーバ
712 シンボル-ビットマッパ
902、904、906 端子
1002 レジスタ
1004 シリアライザ
1006 差動ドライバ
1008a、1008b 信号結線
1010 差動ラインドライバ線路
1012a、1012b、1014a、1014b トランジスタ
1102、1104、1122、1124、1126、1128 トランジスタ
1130 検出ロジック
1302 処理回路
1304、1306、1308 モジュール
1310 プロセッサ
1312 ラインドライバ
1314 結線
1318 コンピュータ可読記憶媒体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】