(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0010】
以下、本発明のコンデンサについて、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
【0011】
本実施形態のコンデンサ1の概略断面図を
図1(ただし、簡単のために、多孔部の多孔は示していない)に示し、導電性多孔基材2の概略平面図を
図2に示す。また、導電性多孔基材2の高空隙率部12の拡大図を
図3に示し、高空隙率部12、誘電体層4、上部電極6および第1外部電極18の層構造を
図4に模式的に示す。
【0012】
図1、
図2、
図3および
図4に示されるように、本実施形態のコンデンサ1は、略直方体形状を有しており、概略的には、導電性多孔基材2と、導電性多孔基材2(より詳細には少なくとも高空隙率部12)上に形成された誘電体層4と、誘電体層4上に形成された上部電極6とを有して成る。導電性多孔基材2は、一方の主表面(第1主表面)側に相対的に空隙率が高い高空隙率部12と、相対的に空隙率が低い低空隙率部14を有する。高空隙率部12は、導電性多孔基材2の第1主表面の中央部に位置し、その周囲には、低空隙率部14が位置している。即ち、低空隙率部14は、高空隙率部12を囲んでいる。高空隙率部12は、多孔構造を有しており、即ち、本発明の多孔部に相当する。また、導電性多孔基材2は、他方の主表面(第2主表面)側に支持部10を有する。即ち、高空隙率部12および低空隙率部14は、導電性多孔基材2の第1主表面を構成し、支持部10は導電性多孔基材2の第2主表面を構成する。
図1において、第1主表面は、導電性多孔基材2の上面であり、第2主表面は、導電性多孔基材2の下面である。コンデンサ1の末端部において、誘電体層4と上部電極6の間には絶縁部16が存在する。コンデンサ1は、上部電極6上に第1外部電極18、および導電性多孔基材2の支持部10側の主表面上に第2外部電極20を備える。本実施形態のコンデンサ1において、第1外部電極18と上部電極6とは電気的に接続されており、第2外部電極20は、導電性多孔基材2に電気的に接続されている。上部電極6と、導電性多孔基材2の高空隙率部12は、誘電体層4を介して向かい合って配置されており、静電容量形成部を構成する。上部電極6と導電性多孔基材2に通電すると、誘電体層4に電荷を蓄積することができる。
【0013】
上記導電性多孔基材2は、多孔部を有し、表面が導電性であれば、その材料および構成は限定されない。例えば、導電性多孔基材としては、多孔質金属基材、または、多孔質シリカ材料、多孔質炭素材料もしくは多孔質セラミック焼結体の表面に導電性の層を形成した基材等が挙げられる。好ましい態様において、導電性多孔基材は、多孔質金属基材である。
【0014】
上記多孔質金属基材を構成する金属としては、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられる。一の態様において、多孔質金属基材は、アルミニウムまたはニッケル多孔基材、特にアルミニウム多孔基材であり得る。
【0015】
上記導電性多孔基材2は、一方の主表面(第1主表面)側に高空隙率部12および低空隙率部14、ならびに他の主表面(第2主表面)側に支持部10を有する。
【0016】
本明細書において、「空隙率」とは、導電性多孔基材において空隙が占める割合を言う。更に、かかる導電性多孔基材の孔構造を表す別の指標として経路積分値が考えられ、本明細書において、「経路積分値」とは、導電性多孔基材の任意の断面において単位面積あたりに存在する空隙(孔)の全周囲長を言う。当該空隙率および経路積分値は、下記のようにして測定することができる。尚、上記多孔部の空隙(孔)は、コンデンサを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」および「経路積分値」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
【0017】
導電性多孔基材を、FIB(集束イオンビーム:Focused Ion Beam)マイクロサンプリング法で加工して、導電性多孔基材の主表面に対して平行な方向における厚みが約50nmとなるように薄片化した分析試料を準備する。なお、FIB加工時に形成された試料表面のダメージ層は、Arイオンミリングによって除去する。この薄片試料の所定の領域(3μm×3μm)を、STEM(走査透過型電子顕微鏡:Scanning Transmission Electron Microscope)で撮影する。
・空隙率
撮影画像を画像解析することにより、導電性多孔基材を構成する物質(例えば金属)が存在する面積を求める。そして、下記等式から空隙率を計算することができる。
空隙率(%)=((測定面積−導電性多孔基材を構成する物質が存在する面積)/測定面積)×100
この測定を任意の領域3箇所で行い、3つの計算値の平均値を空隙率(%)とする。
・経路積分値
撮影画像を画像解析することにより、導電性多孔基材を構成する物質(例えば金属)と空隙(孔部)との界面の距離の合計を測定する。得られた距離の合計値を、測定した領域全体の面積で除した値として、経路積分値を計算することができる。この測定を任意の領域3箇所で行い、3つの計算値の平均値を経路積分値(μm/μm
2)とする。
【0018】
本明細書において、「高空隙率部」とは、導電性多孔基材の支持部および低空隙率部よりも空隙率が高い部分を意味し、本発明の多孔部に相当する。
【0019】
上記高空隙率部12は、多孔構造を有する。多孔構造を有する高空隙率部12は、導電性多孔基材の比表面積を大きくし、コンデンサの容量をより大きくする。
【0020】
高空隙率部(多孔部)の空隙率は、20〜90%の範囲以内とする。比表面積を大きくして、コンデンサの容量をより大きくする観点から、空隙率は20%以上であり、好ましくは30%以上、より好ましくは40%以上、さらにより好ましくは45%以上であり得る。また、機械的強度を確保する観点から、空隙率は90%以下であり、好ましくは80%以下であり得る。
【0021】
高空隙率部(多孔部)の経路積分値は、1〜16μm/μm
2の範囲以内とする。経路積分値が大きいほど、孔構造が複雑であると理解され、概略的には、孔の入口から最奥部までの行路長が長いものと理解され得る。比表面積を大きくして、コンデンサの容量をより大きくする観点から、経路積分値は1μm/μm
2以上であり、好ましくは2μm/μm
2以上、より好ましくは4μm/μm
2以上であり得る。また、高品質の誘電体層を形成する観点から、経路積分値は16μm/μm
2以下であり、好ましくは15μm/μm
2以下であり、より好ましくは12μm/μm
2以下であり得る。
【0022】
本発明において、高空隙率部(多孔部)の孔構造は、空隙率と経路積分値により規定される。例えば、導電性多孔基材の経路積分値(μm/μm
2)および空隙率(%)をそれぞれxおよびyとして、互いに直交するx軸およびy軸が成す平面にプロットしたとき、(x,y)が、A(2.0,49)、B(12.2,49)、C(12.2,63)、D(15.0,63)、E(15.0,88)、F(4.6,88)、G(3.8,85)、H(3.8,63)で囲まれる領域以内にあり得る。
【0023】
高空隙率部は、特に限定されないが、好ましくは30倍以上10,000倍以下、より好ましくは50倍以上5,000倍以下、例えば200倍以上600倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、BET比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
【0024】
本明細書において、「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部分を意味する。好ましくは、低空隙率部の空隙率は、高空隙率部の空隙率よりも低く、支持部の空隙率以上である。
【0025】
低空隙率部の空隙率は、好ましくは20%以下、より好ましくは10%以下である。また、低空隙率部は、空隙率が0%であってもよい。即ち、低空隙率部は、多孔構造を有していてもよいが、有していなくてもよい。低空隙率部の空隙率が低いほど、コンデンサの機械的強度が向上する。
【0026】
尚、低空隙率部は、本発明において必須の構成要素ではなく、存在しなくてもよい。例えば、
図1において低空隙率部14が存在せず、支持部10が上方に露出していてもよい。
【0027】
本実施形態においては、導電性多孔基材は、一方の主表面に高空隙率部およびその周囲に存在する低空隙率部から成るが、本発明はこれに限定されない。即ち、高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、導電性多孔基材の一方の主表面は、高空隙率部のみからなってもよい。また、導電性多孔基材の両主表面が、高空隙率部を有していてもよい。高空隙率部と低空隙率部の比率を調整することにより、コンデンサの容量を制御することができる。
【0028】
上記高空隙率部12の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば10μm以上、好ましくは30μm以上であり、好ましくは1000μm以下、より好ましくは300μm以下、例えば50μm以下であってもよい。
【0029】
導電性多孔基材の支持部の空隙率は、支持体としての機能を発揮するためにより小さいことが好ましく、具体的には10%以下であることが好ましく、実質的に空隙が存在しないことがより好ましい。
【0030】
上記支持部10の厚みは、特に限定されないが、コンデンサの機械的強度を高めるために、10μm以上であることが好ましく、例えば30μm以上、50μm以上または100μm以上であり得る。また、コンデンサの低背化の観点からは、1000μm以下であることが好ましく、例えば500μm以下または100μm以下であり得る。
【0031】
上記導電性多孔基材2の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば20μm以上、好ましくは30μm以上であり、例えば1000μm以下、好ましくは100μm以下、より好ましくは70μm以下、さらに好ましくは50μm以下であってもよい。
【0032】
導電性多孔基材2の製造方法は、特に限定されない。例えば、導電性多孔基材2は、適当な材料を、多孔構造を形成する方法、多孔構造を潰す(埋める)方法、または多孔構造部分を除去する方法、あるいはこれらを組み合わせた方法で処理することにより製造することができる。
【0033】
導電性多孔基材を製造するための材料(基材材料)は、例えば金属材料、より詳細には、多孔質金属材料(例えば、エッチド箔)、または多孔構造を有しない金属材料(例えば、金属箔)、あるいはこれらの材料を組み合わせた材料であり得る。組み合わせる方法は、特に限定されず、例えば、溶接または導電性接着材等により貼り合わせる方法が挙げられる。
【0034】
多孔構造を形成する方法としては、特に限定されないが、好ましくはエッチング処理、例えば交流エッチング処理が挙げられる。下記するように、本発明の導電性多孔基材は、第2主表面に導電性材料層を有するので、エッチング処理により基材に貫通孔が生じた場合であっても、ショートなどのコンデンサ不良を防止することができる。従って、本発明に用いる導電性多孔基材は、より薄い材料を用いてエッチング処理により製造することができる。
【0035】
多孔構造を潰す(埋める)方法としては、特に限定されないが、例えば、レーザー照射等により基材材料を溶融させて孔を潰す方法、あるいは、金型加工、プレス加工により圧縮して孔を潰す方法が挙げられる。上記レーザーとしては、特に限定されないが、CO
2レーザー、YAGレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。より精細に形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
【0036】
多孔構造部分を除去する方法としては、特に限定されないが、例えば、ダイサー加工や、アブレーション加工が挙げられる。
【0037】
一の方法において、導電性多孔基材2は、多孔質金属材料を準備し、この多孔質金属基材の支持部10および低空隙率部14に対応する箇所の孔を潰す(埋める)ことによって製造することができる。
【0038】
支持部10および低空隙率部14は、同時に形成する必要はなく、別個に形成してもよい。例えば、まず、導電性多孔基材の支持部10に対応する箇所を処理して、支持部10を形成し、次いで、低空隙率部14に対応する箇所を処理して、低空隙率部14を形成してもよい。
【0039】
別の方法において、導電性多孔基材2は、多孔構造を有しない金属基材(例えば、金属箔)の高空隙率部に対応する箇所を処理して、多孔構造を形成することにより製造することができる。
【0040】
本実施形態のコンデンサ1において、導電性多孔基材2の第1主表面上(即ち、高空隙率部12および低空隙率部14上)には、誘電体層4が形成されている。但し、本発明はかかる実施形態に限定されず、誘電体層は、導電性多孔基材のうち少なくとも多孔部(高空隙率部)上に形成されていればよい。
【0041】
上記誘電体層4を形成する材料は、絶縁性であり、酸素元素および少なくとも1種の金属元素を含む。
【0042】
誘電体層を成す金属元素は、特に限定されないが、例えばAl、Hf、Si、Zr、Ta、Ti、Sr、Pb、La、BaおよびNbから成る群より選択される少なくとも1種であってよく、好ましくはAl、Hf、SiおよびZrから成る群より選択される少なくとも1種である。誘電体層は、かかる金属元素の酸化物から実質的に成り得、微量の他の元素(例えば誘電体層を形成するための原料に由来する物質、具体的には炭素、水素等)が存在していてもよい。かかる金属元素の酸化物は、例えばAlO
x、HfO
x、SiO
x、ZrO
x、TaO
x、TiO
x、AlHfO
x、HfSiO
x、ZrSiO
x、AlTiO
x、SiTiO
x、TiZrO
x、TiZrWO
x、SrTiO
x、PbTiO
x、BaTiO
x、BaSrTiO
x、BaCaTiO
x、SiAlO
x等が挙げられ、好ましくはAlO
x、HfO
x、SiO
x、ZrO
xである。尚、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、Oに付されたxは0より大きい任意の値であってよく、金属元素を含む各元素の存在比率は任意である。
【0043】
一の態様において、誘電体層4を形成する材料は、AlO
x(化学量論的組成はAl
2O
3)である。
【0044】
別の態様において、誘電体層4を形成する材料は、HfまたはZrを含む。誘電体層がHfまたはZrを含むことにより、その上に形成される上部電極層を、より均一に形成することが容易になる。
【0045】
別の態様において、誘電体層4を形成する材料は、HfO
x(化学量論的組成はHfO
2)またはZrO
x(化学量論的組成はZrO
2)である。
【0046】
別の態様において、誘電体層4が2種以上の金属元素を含む場合、誘電体層4を形成する材料は、各金属酸化物の混晶物(または複合酸化物)であってよい。例えば、誘電体層4を形成する材料は、AlHfO
x(化学量論的組成はAl
2O
3とHfO
2との混合組成であって、混合割合はAl:Hfの存在比に応じて決定され得る)、HfSiO
x(化学量論的組成はHfO
2とSiO
2との混合組成であって、混合割合はHf:Siの存在比に応じて決定され得る)などであってよい。
【0047】
別の態様において、誘電体層4は、HfO
x(化学量論的組成はHfO
2)層またはZrO
x(化学量論的組成はZrO
2)層を含むナノラミネートであり得る。ここに、ナノラミネートとは、厚さ0.5〜2.0nmの層を複数積層した層を意味する。好ましいナノラミネートとしては、HfO
x層またはZrO
x層と、他の層(好ましくはSiO
x(化学量論的組成はSiO
2)層を交互に積層した積層体であり得る。好ましくは、ナノラミネートの最外層(上部電極と接触する層)は、HfまたはZrを含む層、例えばHfO
x層またはZrO
x層であり得る。誘電体層をナノラミネート層とすることにより、絶縁破壊電圧をより大きくすることができる。
【0048】
いずれの態様においても、誘電体層4(ナノラミネートの場合は各層)内において、該層を形成する材料は、組成が一様であっても、組成分布を有していても(例えば組成傾斜していても)よい。
【0049】
誘電体層4は、下記式(1):
【数2】
(式中、
O
dおよびM
dは、誘電体層をEDS(エネルギー分散型X線分光法:Energy Dispersive X-ray Spectroscopy)分析したときの、酸素元素および金属元素の信号強度をそれぞれ表し、
O
rおよびM
rは、誘電体層を成す酸素元素および少なくとも1種の金属元素の化学量論的組成を有するリファレンス物質をEDS分析したときの、酸素元素および金属元素の信号強度をそれぞれ表す)
で表される比Zが0.79以上であることを満足する。
【0050】
誘電体層のEDS分析は、次のようにして実施する。まず、誘電体層を形成した導電性多孔基材を、FIB(集束イオンビーム:Focused Ion Beam)マイクロサンプリング法で加工して、導電性多孔基材の主表面に対して平行な方向における厚みが約80nmとなるように薄片化した分析試料を準備する。なお、FIB加工時に形成された試料表面のダメージ層は、Arイオンミリングによって除去する。得られた薄片試料を用いて、誘電体層の断面をEDS分析することにより、誘電体層を構成する元素の信号強度を測定することができる。
【0051】
なお、誘電体層を形成する材料は、混晶物である場合、ナノラミネートである場合、組成分布がある場合など、さまざまであり得るが、誘電体層のEDS分析は、誘電体層全体での平均の信号強度が得られるように実施する。より詳細には、誘電体層断面のうち、一辺の長さが誘電体層の厚さの80%以上である矩形領域に対してEDS面分析を行い、これにより、誘電体層の平均組成を反映した信号強度を測定することができる。
【0052】
リファレンス物質は、誘電体層を成す酸素元素および少なくとも1種の金属元素の化学量論的組成を有するものであり、誘電体層を成す金属元素に応じて決定され得る。本発明において「誘電体層を成す」との表現は、不純物として微量に混入し得る元素を除く意味で用いるものである。上記化学量論的組成は、ある金属の酸化物のうち、室温(例えば25℃)で最も安定な金属酸化物の組成を意味する。例えば、誘電体層を成す金属元素がAlである場合、リファレンス物質はAl
2O
3であり、誘電体層を成す金属元素がHfである場合、リファレンス物質はHfO
2であり、誘電体層を成す金属元素がSiである場合、リファレンス物質はSiO
2であり、誘電体層を成す金属元素がZrである場合、リファレンス物質はZrO
2である。誘電体層を成す金属元素が2種以上である場合、リファレンス物質は、各金属元素について化学量論組成を有する金属酸化物の混合組成を有する混合物であり、その混合割合はこれら金属元素の存在比に応じて決定され得る。
【0053】
リファレンス物質のEDS分析は、リファレンス物質の分析試料を、上述の誘電体層の分析試料と同様に準備して、これと同様に測定することによって実施する。誘電体層を成す金属元素が2種以上である場合、M
dおよびM
rは、それぞれ誘電体層およびリファレンス物質をEDS分析したときの、これら金属元素の信号強度の合計値とする。
【0054】
かかるEDS分析による酸素元素および金属元素の信号強度の測定値から、上記の式(1)に従って求められる比Zは、0.79以上であり、上限は特に限定されないが、例えば1.2以下である。Zが0.79以上であれば、不純物、例えば誘電体層を形成するための原料に由来する物質、具体的には炭素、水素等の残存が少なく、高品質の誘電体層を形成することができ、高い絶縁破壊電圧を有するコンデンサを得ることができる。
【0055】
誘電体層の厚みは、特に限定されないが、例えば5nm以上100nm以下が好ましく、10nm以上50nm以下がより好ましい。誘電体層の厚みを5nm以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを100nm以下とすることにより、より大きな静電容量を得ることが可能になる。
【0056】
上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着(CVD:Chemical Vapor Deposition)法、スパッタ法、原子層堆積(ALD:Atomic Layer Deposition)法、パルスレーザー堆積法(PLD:Pulsed Laser Deposition)等により形成される。多孔基材の細孔の細部にまでより均質で緻密な膜を形成できることから、ALD法がより好ましい。
【0057】
本実施形態のコンデンサ1において、誘電体層4の末端部には、絶縁部16が設けられている。絶縁部16を設置することにより、その上に設置される上部電極6と導電性多孔基材2間での短絡(ショート)を防止することができる。
【0058】
尚、本実施形態においては、絶縁部16は、低空隙率部14上の全体に存在するが、これに限定されず、低空隙率部14の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
【0059】
また、本実施形態においては、絶縁部16は、誘電体層4と上部電極6の間に位置しているが、これに限定されない。絶縁部16は、導電性多孔基材2と上部電極6の間に位置していればよく、例えば低空隙率部14と誘電体層4の間に位置していてもよい。
【0060】
絶縁部16を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部16を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド系樹脂、フッ素系樹脂が好ましい。
【0061】
絶縁部16の厚みは、特に限定されないが、端面放電をより確実に防止する観点から、1μm以上であることが好ましく、例えば5μm以上または10μm以上であり得る。また、コンデンサの低背化の観点からは、100μm以下であることが好ましく、例えば50μm以下または20μm以下であり得る。
【0062】
尚、本発明のコンデンサにおいて、絶縁部16は必須の要素ではなく、存在しなくてもよい。
【0063】
本実施形態のコンデンサ1において、上記誘電体層4および絶縁部16上には、上部電極6が形成されている。
【0064】
上記上部電極6を構成する材料は、Ru、Pt、W、Ni、Cu、Ti、TiN、TaNである。望ましくはRu、Pt、Niである。RuおよびPtは、酸化を受けにくく、従って、長期間空気に曝された場合であっても、導電性が低下しにくい。
【0065】
上部電極の厚みは、特に限定されないが、例えば3nm以上が好ましく、10nm以上がより好ましい。上部電極の厚みを3nm以上とすることにより、上部電極自体の抵抗を小さくすることができる。
【0066】
上部電極を形成する方法は、誘電体層を被覆することができる方法であれば特に限定されず、例えば、原子層堆積(ALD)法、化学蒸着(CVD:Chemical Vapor Deposition)法、めっき、バイアススパッタ、Sol−Gel法、導電性高分子充填などの方法が挙げられる。
【0067】
好ましい態様において、上部電極は、ALD法により形成される。ALD法は、多孔基材の細孔の細部にまで均一な(例えば均質で緻密な)膜を形成できるので、好ましい。更に、上部電極としてのRu層をALD法により形成する場合、特に限定するものではないが、原料として、ルテニウム膜用プリカーサー、例えばRu(EtCp)
2(ビス(エチルシクロペンタジエニル)ルテニウム)またはToRuS(AirLiquide社製)および酸素を用いることができる。上部電極としてのPt層をALD法により形成する場合、特に限定するものではないが、原料として、例えば白金膜用プリカーサー、例えばMeCpPtMe
3((トリメチル)メチルシクロペンタジエニル白金)および酸素を用いることができる。このようにRu層またはPt層の形成には、塩素を含有する原料を必要とせず、また、還元性の原料も必要としないので、他の層に悪影響を及ぼすことなく、Ru層またはPt層を形成することができる。
【0068】
なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でAl、Cu、Ni等からなる引き出し電極層を形成してもよい。
【0069】
本実施形態において、上部電極6上には第1外部電極18が、支持部10上には第2外部電極20が形成されている。
【0070】
上記第1外部電極18および第2外部電極20を構成する材料は、特に限定されないが、例えば、Au、Pb、Pd、Ag、Sn、Ni、Cu等の金属および合金、ならびに導電性高分子などが挙げられる。第1外部電極および第2外部電極20の形成方法は、特に限定されず、例えばCVD法、電解めっき、無電解めっき、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっき、無電解めっき、蒸着、スパッタ等が好ましい。
【0071】
尚、上記第1外部電極18および第2外部電極20は、コンデンサの主表面全体に設置しているが、これに限定されず、各面の一部のみに、任意の形状および大きさで設置することができる。また、上記第1外部電極18および第2外部電極20は、必須の要素ではなく、存在しなくてもよい。この場合、上部電極6が第1外部電極としても機能し、導電性多孔基材2が第2外部電極としても機能する。即ち、上部電極6と導電性多孔基材2とが一対の電極として機能してもよい。この場合、上部電極6がアノードとして機能し、導電性多孔基材2がカソードとして機能してもよい。あるいは、上部電極6がカソードとして機能し、導電性多孔基材2がアノードとして機能してもよい。
【0072】
一の態様において、第1外部電極18は、上部電極6上に形成されためっき層、典型的にはCu層であり得る。本発明のコンデンサの上部電極は、RuまたはPtから構成されるので、めっき付きが良好であり、第1外部電極18の剥離が生じにくい。
【0073】
本実施形態において、コンデンサの末端部(好ましくは周辺部)の厚みは、中央部の厚みと同一であるか、もしくはそれよりも小さく、好ましくは同一であり得る。末端部は、積層する層の数が多く、また、切断による厚みの変化も生じ易いので、厚みのばらつきが大きくなり得る。従って、末端部の厚みを小さくすることにより、コンデンサの外形サイズ(特に厚み)への影響を小さくすることができる。
【0074】
本実施形態において、コンデンサは略直方体形状であるが、本発明はこれに限定されない。本発明のコンデンサは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
【0075】
以上、本実施形態のコンデンサ1について説明したが、本発明のコンデンサは、種々の改変が可能である。
【0076】
例えば、各層の間に、層間の密着性を高める為の層、または各層間の成分の拡散を防止するためのバッファー層等の中間層を有していてもよい。これら中間層は、好ましくは1nm以上、より好ましくは3nm以上の厚みを有する。また、コンデンサの側面等に、保護層を有していてもよい。
【0077】
また、上記実施形態においては、コンデンサの末端部は、導電性多孔基材2、誘電体層4、絶縁部16、上部電極6の順に設置されているが、本発明はこれに限定されない。例えば、その設置順は、絶縁部16が、上部電極6と導電性多孔基材2の間に位置する限り特に限定されず、例えば、導電性多孔基材2、絶縁部16、誘電体層4、上部電極6の順に設置してもよい。
【0078】
さらに、上記実施形態のコンデンサ1は、コンデンサの縁部にまで上部電極および外部電極が存在するが、本発明はこれに限定されない。一の態様において、上部電極(好ましくは、上部電極および第1外部電極)は、コンデンサの縁部から離隔して設置され。このように設置することにより端面放電を防止することができる。つまり、上部電極は多孔部の全てを覆うように形成されていなくともよく、上部電極は高空隙率部のみを覆うように形成されていてもよい。
【実施例】
【0079】
アルミニウムエッチング箔を準備した。エッチング条件を調整することで、表1に示す経路積分値および空隙率を有した実施例1〜19および比較例1〜3のアルミニウムエッチング箔を準備した。経路積分値および空隙率は、アルミニウムエッチング箔の略中央部をFIB加工して、上述した手順に従って測定した。FIBには、SMI 3050SE(セイコーインスツル社製)を、Arイオンミリングには、PIPS model691(Gatan社製)を用い、STEMには、JEM−2200FS(日本電子株式会社製)を用いた。
【0080】
【表1】
【0081】
このようにして準備した導電性多孔基材(
図5:多孔金属層(多孔部)24を支持層26上に有する導電性基板22)の一部の領域の孔をプレスで加圧するなどの方法で潰して、溝(低空隙部)を形成した(
図6:溝部28)。
【0082】
次に、溝を形成した導電性多孔基材全体にALD法にて誘電体層を形成した。誘電体層は表1に記す各基材の孔の表面に対して、表2に示す3種類の誘電体層を約15nmの厚さで形成した(
図7:誘電体層30)。ALD法にて使用した原料ガス、酸化剤、基板(基材)温度を表2に併せて示す。
【0083】
【表2】
【0084】
次に、ポリイミド樹脂を溝部にスクリーン印刷法で塗布することで、絶縁層を形成した(
図8:絶縁層32)。
【0085】
次に、誘電体層の上にALD法にて上部電極層を形成した。上記の基材に対し、TDMAT(テトラキスジメチルアミノチタン)ガス、およびアンモニア(NH
3)ガスを交互に供給する工程を所定回数繰り返すことで、誘電体層上に上部電極層として厚み20nmのTiN層を形成した(
図9:上部電極層34)。
【0086】
その後、上記の基材を無電解Cuめっき浴に浸漬し、Cuめっき層からなる厚み10μmの外部電極層を形成した(
図10:外部電極層36)。
【0087】
次に、
図10に示したようにy−y線に沿ってレーザーで切断することでコンデンサを得た(
図11)。
【0088】
(誘電体層の評価)
上記で得られたコンデンサについて、誘電体層(AlO
x、SiO
x、HfO
x)と各リファレンス物質(Al
2O
3、SiO
2、HfO
2)をEDS分析した。
【0089】
EDS分析装置には、JED−2300T(株式会社日本電子製、検出器名:ドライSD60GV、検出器タイプ:SDD)を用いた。観察条件は加速電圧200kV、測定時のエネルギー分解能は129eV(Mn Kα)で評価した。試料の厚み(基板の主表面に対して平行な方向にある)は約80nm程度であり、測定時の電子プローブ径(直径)は0.5nm以下とした。
【0090】
まず、リファレンス物質として、Si平板上にAl
2O
3、SiO
2、HfO
2の各組成を実質的に有する誘電体層をALD法により約15nmの厚さで成膜した。次に、このリファレンス物質としての誘電体層を3箇所でEDS分析し、酸素元素/金属元素のEDS信号強度比の平均値(O
r/M
r)を算出した。なお、Al、SiはK線、HfはL線で評価を行った。AlO
2におけるO
r/M
r(M=Al)は0.57、SiO
2におけるO
r/M
r(M=Si)は1.0、HfO
2におけるO
r/M
r(M=Hf)は0.28であった。
【0091】
他方、上記で準備した多孔基材表面に、AlO
x、SiO
x、HfO
xで表される誘電体層をALD法により、上記と同じ条件で約15nmの厚さで成膜した。これにより得た多孔基材上の誘電体層を、平板における評価と同様の方法でEDS分析し、酸素元素/金属元素のEDS信号強度比の平均値(O
d/M
d)を算出した。
【0092】
以上により算出されたリファレンス物質のO
r/M
rおよび多孔基材上の誘電体層のO
d/M
dから、上記の式(1)に従って比Z(=[O
d/M
d]/[O
r/M
r])を算出した。誘電体層AlO
x、SiO
x、HfO
xのそれぞれについて、結果を表3〜5に示す。
【0093】
(耐電圧試験)
上記で得られたコンデンサについて、絶縁破壊電圧を測定した。具体的には、コンデンサの表裏に形成したCu電極間に直流電圧を徐々に昇圧することで印加し、コンデンサに流れる電流が1mAを超えたときの電圧を絶縁破壊電圧とした。各試料50個について試験を行い、そのメジアン値を算出した。結果を表3〜5に併せて示す。
【0094】
誘電体層AlO
xについて
【表3】
【0095】
誘電体層SiO
xについて
【表4】
【0096】
誘電体層HfO
xについて
【表5】
【0097】
使用した導電性多孔基材の経路積分値(μm/μm
2)および空隙率(%)をそれぞれxおよびyとして、互いに直交するx軸およびy軸が成す平面にプロットしたグラフを
図12に示す。
図12のグラフ中、黒丸は実施例を示し、×印は比較例を示す。
図12のグラフにおいて、(x,y)が、A(2.0,49)、B(12.2,49)、C(12.2,63)、D(15.0,63)、E(15.0,88)、F(4.6,88)、G(3.8,85)、H(3.8,63)で囲まれる領域を実線で示す。
【0098】
また、表3〜5のデータから、比Z(−)を横軸に、絶縁破壊電圧(V)を縦軸にプロットしたグラフを
図13に示す。
【0099】
多孔部が1μm/μm
2以上16μm/μm
2以下の経路積分値および20%以上90%以下の空隙率を有し、かつ、誘電体層に関する比Zが0.79以上である場合、誘電体層の絶縁破壊電圧が高いが、これ未満では急速に特性が悪化し、コンデンサの性能を著しく悪化させることがわかった。