6439076 撮像素子、内視鏡および内視鏡システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6439076

(24)【登録日】2018年11月22日

(45)【発行日】2018年12月19日

(54)【発明の名称】撮像素子、内視鏡および内視鏡システム

(51)【国際特許分類】

   H04N 5/335 20110101AFI20181210BHJP

   H01L 27/144 20060101ALI20181210BHJP

   H04N 5/374 20110101ALI20181210BHJP

   H04N 5/225 20060101ALI20181210BHJP

【ＦＩ】

   H04N5/335

   H01L27/144 K

   H04N5/374

   H04N5/225 500

   H04N5/225 300

【請求項の数】11

【全頁数】39

(21)【出願番号】特願2018-508251(P2018-508251)

(86)(22)【出願日】2017年2月22日

(86)【国際出願番号】JP2017006604

(87)【国際公開番号】WO2017187738

(87)【国際公開日】20171102

【審査請求日】2018年2月15日

(31)【優先権主張番号】特願2016-87249(P2016-87249)

(32)【優先日】2016年4月25日

(33)【優先権主張国】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】000000376

【氏名又は名称】オリンパス株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】田中 孝典

(72)【発明者】

【氏名】齋藤 匡史

(72)【発明者】

【氏名】五十嵐 考俊

(72)【発明者】

【氏名】足立 理

(72)【発明者】

【氏名】細貝 克己

(72)【発明者】

【氏名】赤羽 奈々

【審査官】 今井 聖和

(56)【参考文献】

【文献】 特開平０９−０４６５６６（ＪＰ，Ａ）

【文献】 国際公開第２０１６／００６３０２（ＷＯ，Ａ１）

【文献】 特開２０１５−０６５４７９（ＪＰ，Ａ）

【文献】 特開２０１１−０５０４９６（ＪＰ，Ａ）

【文献】 特開２００８−２７０６５０（ＪＰ，Ａ）

【文献】 国際公開第２０１３／１７６０５５（ＷＯ，Ａ１）

【文献】 国際公開第２０１５／０５００００（ＷＯ，Ａ１）

【文献】 特開２０１５−１１５４２０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００５／０２８０１３４（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３３５

Ｈ０１Ｌ ２７／１４４

Ｈ０４Ｎ ５／２２５

Ｈ０４Ｎ ５／３７４

Ｈ０１Ｌ ２５／００

(57)【特許請求の範囲】

【請求項1】

受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている画素部と、前記画素部を行単位で順次選択して前記撮像信号を読み出す垂直選択部と、を配置してなる画素チップと、
少なくとも電源部と、前記撮像信号を伝送ケーブルへ伝送する伝送部と、を配置してなる伝送チップと、
前記電源部における電源用のバイパスコンデンサとして機能する容量を有する容量チップと、
前記画素チップ、前記伝送チップおよび前記容量チップの各々を他のチップと電気的に接続する複数の接続部と、
を備え、
前記伝送チップは、前記画素部の受光面と直交する方向に沿って、前記画素チップにおける光の入射面の裏面側に前記接続部によって積層されて接続されており、
前記容量チップは、前記画素部の受光面と直交する方向に沿って、前記伝送チップにおける前記画素チップを積層した面の裏面側に複数積層されて接続されており、
前記接続部は、前記画素部の受光面と直交する方向から見て重なりあるように配置されることを特徴とする撮像素子。

【請求項2】

前記画素部の受光面と直交する方向に沿って積層されて接続されており、所定の機能を実行する複数の機能実行部を配置してなる機能チップをさらに備え、
前記接続部は、前記画素チップ、前記伝送チップ、前記容量チップおよび前記機能チップの各々を他のチップと電気的に接続することを特徴とする請求項１に記載の撮像素子。

【請求項3】

前記複数の機能実行部は、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し部、前記読み出し部が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御部、および前記画素チップから出力されるアナログの前記撮像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換部を含むことを特徴とする請求項２に記載の撮像素子。

【請求項4】

前記接続部と重なり合うように検査用のプローブを接触させるプロービングパッドをさらに備えたことを特徴とする請求項１に記載の撮像素子。

【請求項5】

前記プロービングパッドは、前記画素部の受光面側から見て前記接続部と重なり合うように前記画素チップに形成されていることを特徴とする請求項４に記載の撮像素子。

【請求項6】

前記画素部の受光面と直交する方向に沿って、前記プロービングパッドの位置を含む前記画素チップの表面に積層されたカバーガラスをさらに備えたことを特徴とする請求項５に記載の撮像素子。

【請求項7】

前記プロービングパッドは、前記画素部の受光面側から見て前記画素部の受光面の裏面側に前記接続部と重なり合うように形成されていることを特徴とする請求項４に記載の撮像素子。

【請求項8】

前記伝送部は、
前記撮像信号を差動方式によって前記伝送ケーブルへ伝送するドライバと、
外部から入力されるクロック信号を前記Ａ／Ｄ変換部のビット数に応じて逓倍した高速クロック信号を出力する逓倍部と、
を有し、
前記Ａ／Ｄ変換部は、
前記読み出し部から読み出される前記撮像信号を多ビットのデジタル信号に変換する変換部と、
前記逓倍部が出力した前記高速クロック信号に基づいて、前記多ビットのデジタル信号であって、パラレルのデジタル信号をシリアルのデジタル信号に変換し、該シリアルのデジタル信号を、前記ドライバを介して前記伝送ケーブルへ伝送するシリアライザと、
を有することを特徴とする請求項３に記載の撮像素子。

【請求項9】

前記タイミング制御部は、
前記画素部から垂直転送線へ前記撮像信号を読み出す垂直選択部を駆動する制御信号を生成する第１タイミング制御部と、
他の機能実行部を駆動する制御信号を生成する第２タイミング制御部と、
を有し、
前記第１タイミング制御部は、前記伝送チップに配置されてなり、
前記第２タイミング制御部は、前記機能チップに配置されてなることを特徴とする請求項３に記載の撮像素子。

【請求項10】

請求項１に記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする内視鏡。

【請求項11】

請求項１０に記載の内視鏡と、
前記撮像信号を画像信号に変換する画像処理装置と、
を備えたことを特徴とする内視鏡システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被写体を撮像して該被写体の画像データを生成する撮像素子、内視鏡および内視鏡システムに関する。

【背景技術】

【0002】

従来、内視鏡では、体腔内に挿入する挿入部の先端に設けた撮像素子が撮像した撮像信号を画像処理装置までケーブル伝送する必要がある。撮像信号をアナログ信号のままケーブル伝送する場合、ピクセルレートに限界があり、撮像素子の高画素化による画質改善が困難である。このため、内視鏡用の撮像素子は、アナログの撮像信号をデジタルにＡ／Ｄ変換するＡ／Ｄ変換回路を備える必要がある。

【0003】

例えば、特許文献１には、チップ面積を削減するため、周辺回路を別チップに配置したカラム並列ＡＤ変換回路が開示されている。この技術によれば、画素領域を有するチップと、周辺回路を有するチップと、を積層し、チップ間をＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ：Ｓｉ貫通電極）等によって接続する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４−１７８３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１のカラム並列ＡＤ変換回路では、カラム方向に面積を必要とする単位回路を繰り返し配置する必要があるため、チップ面積を十分に小さくすることができず、小型化の妨げとなっていた。

【0006】

本発明は、上記に鑑みてなされたものであって、さらなる小型化を実現することができる撮像素子、内視鏡および内視鏡システムを提供することを目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部を配置してなる第１チップと、前記受光部の受光面と直交する方向に沿って、前記第１チップにおける光の入射面の裏面側に積層接続されており、所定の機能を実行する複数の機能実行部を配置してなる第２チップと、前記第１チップと前記第２チップとが積層される面と直交する方向に沿って積層接続されており、電源用のバイパスコンデンサとして機能する容量を有する容量チップと、を備え、前記第１チップ、前記第２チップおよび前記容量チップの各々は、チップ間を電気的に接続する接続部を有し、前記接続部は、前記受光部の受光面と直交する方向から見て重なりあうように配置されてなることを特徴とする。

【0008】

また、本発明に係る撮像素子は、上記発明において、前記画素部の受光面と直交する方向に沿って積層されて接続されており、少なくとも前記撮像信号を伝送ケーブルへ伝送する伝送部を配置してなる第３チップをさらに備え、前記複数の機能実行部は、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し部、前記読み出し部が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御部、および前記第１チップから出力されるアナログの前記撮像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換部を含むことを特徴とする。

【0009】

また、本発明に係る撮像素子は、上記発明において、前記第３チップは、前記第２チップの積層面の裏面側に積層されて接続されており、前記容量チップは、前記第３チップの積層面の裏面側に積層されて接続されていることを特徴とする。

【0010】

また、本発明に係る撮像素子は、上記発明において、前記容量チップは、前記第１チップと前記第２チップとの間または前記第２チップと前記第３チップとの間に積層されて接続されていることを特徴とする。

【0011】

また、本発明に係る撮像素子は、上記発明において、前記容量チップは、前記第１チップと前記第２チップとが積層される面と直交する方向に沿って複数積層されて接続されていることを特徴とする。

【0012】

また、本発明に係る撮像素子は、上記発明において、前記接続部と重なり合うように検査用のプローブを接触させるプロービングパッドをさらに備えたことを特徴とする。

【0013】

また、本発明に係る撮像素子は、上記発明において、前記プロービングパッドは、前記画素部の受光面側から見て前記接続部と重なり合うように前記第１チップに形成されていることを特徴とする。

【0014】

また、本発明に係る撮像素子は、上記発明において、前記画素部の受光面と直交する方向に沿って、前記プロービングパッドの位置を含む前記第１チップの表面に積層されたカバーガラスをさらに備えたことを特徴とする。

【0015】

また、本発明に係る撮像素子は、上記発明において、前記プロービングパッドは、前記画素部の受光面側から見て前記画素部の受光面の裏面側に前記接続部と重なり合うように形成されていることを特徴とする。

【0016】

また、本発明に係る撮像素子は、上記発明において、前記複数の機能実行部は、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し部、前記読み出し部が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御部、および前記第１チップから出力されるアナログの前記撮像信号を増幅して伝送ケーブルへ伝送する伝送部を含むことを特徴とする。

【0017】

また、本発明に係る撮像素子は、上記発明において、前記伝送部は、前記撮像信号を差動方式によって前記伝送ケーブルへ伝送するドライバと、外部から入力されるクロック信号を前記Ａ／Ｄ変換部のビット数に応じて逓倍した高速クロック信号を出力する逓倍部と、を有し、前記Ａ／Ｄ変換部は、前記読み出し部から読み出される前記撮像信号を多ビットのデジタル信号に変換する変換部と、前記逓倍部が出力した前記高速クロック信号に基づいて、前記多ビットのデジタル信号であって、パラレルのデジタル信号をシリアルのデジタル信号に変換し、該シリアルのデジタル信号を、前記ドライバを介して前記伝送ケーブルへ伝送するシリアライザと、を有することを特徴とする。

【0018】

また、本発明に係る撮像素子は、上記発明において、前記タイミング制御部は、前記画素部から垂直転送線へ前記撮像信号を読み出す垂直選択部を駆動する制御信号を生成する第１タイミング制御部と、他の機能実行部を駆動する制御信号を生成する第２タイミング制御部と、を有し、前記第１タイミング制御部は、前記第３チップに配置されてなり、前記第２タイミング制御部は、前記第２チップに配置されてなることを特徴とする。

【0019】

また、本発明に係る内視鏡は、上記の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする。

【0020】

また、本発明に係る内視鏡システムは、上記の内視鏡と、前記撮像信号を画像信号に変換する画像処理装置と、を備えたことを特徴とする。

【発明の効果】

【0021】

本発明によれば、さらなる小型化を実現することができるという効果を奏する。

【図面の簡単な説明】

【0022】

【図1】図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。

【図2】図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。

【図3】図３は、本発明の実施の形態１に係る撮像素子の上面図である。

【図4】図４は、本発明の実施の形態１に係る撮像素子の斜視図である。

【図5】図５は、図３のＡ−Ａ線断面図である。

【図6A】図６Ａは、図４のＢ−Ｂ線断面図である。

【図6B】図６Ｂは、図４のＣ−Ｃ線断面図である。

【図6C】図６Ｃは、図４のＤ−Ｄ線断面図である。

【図6D】図６Ｄは、図４のＥ−Ｅ線断面図である。

【図7】図７は、本発明の実施の形態１に係る撮像素子の製造方法の概要を示すフローチャートである。

【図8A】図８Ａは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8B】図８Ｂは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8C】図８Ｃは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8D】図８Ｄは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8E】図８Ｅは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8F】図８Ｆは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8G】図８Ｇは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8H】図８Ｈは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8I】図８Ｉは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8J】図８Ｊは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8K】図８Ｋは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8L】図８Ｌは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8M】図８Ｍは、図７の製造工程における撮像素子の断面を示す模式図である。

【図8N】図８Ｎは、図７の製造工程における撮像素子の断面を示す模式図である。

【図9】図９は、本発明の実施の形態１に係る撮像素子の動作を示すタイミングチャートである。

【図10A】図１０Ａは、本発明の実施の形態１の変形例に係る撮像素子を形成する第１チップを模式的に示す平面図である。

【図10B】図１０Ｂは、本発明の実施の形態１の変形例に係る撮像素子を形成する第２チップを模式的に示す平面図である。

【図10C】図１０Ｃは、本発明の実施の形態１の変形例に係る撮像素子を形成する第３チップを模式的に示す平面図である。

【図10D】図１０Ｄは、本発明の実施の形態１の変形例に係る撮像素子を形成する第４チップを模式的に示す平面図である。

【図11A】図１１Ａは、本発明の実施の形態１の変形例に係る別の撮像素子を形成する第１チップを模式的に示す平面図である。

【図11B】図１１Ｂは、本発明の実施の形態１の変形例に係る別の撮像素子を形成する第２チップを模式的に示す平面図である。

【図11C】図１１Ｃは、本発明の実施の形態１の変形例に係る別の撮像素子を形成する第３チップを模式的に示す平面図である。

【図11D】図１１Ｄは、本発明の実施の形態１の変形例に係る別の撮像素子を形成する第４チップを模式的に示す平面図である。

【図12】図１２は、本発明の実施の形態２に係る内視鏡システムの要部の機能を示すブロック図である。

【図13A】図１３Ａは、本発明の実施の形態２に係る撮像素子を形成する第１チップを模式的に示す平面図である。

【図13B】図１３Ｂは、本発明の実施の形態２に係る撮像素子を形成する第２チップを模式的に示す平面図である。

【図13C】図１３Ｃは、本発明の実施の形態２に係る撮像素子を形成する第３チップを模式的に示す平面図である。

【図13D】図１３Ｄは、本発明の実施の形態２に係る撮像素子を形成する第４チップを模式的に示す平面図である。

【図14】図１４は、本発明の実施の形態２に係る撮像素子の動作を示すタイミングチャートである。

【図15】図１５は、本発明の実施の形態３に係る内視鏡システムの要部の機能を示すブロック図である。

【図16A】図１６Ａは、本発明の実施の形態４に係る撮像素子の第１チップの平面図である。

【図16B】図１６Ｂは、本発明の実施の形態４に係る撮像素子の第２チップの平面図である。

【図16C】図１６Ｃは、本発明の実施の形態４に係る撮像素子の第３チップの平面図である。

【図17】図１７は、本発明の実施の形態５に係る撮像素子の上面図である。

【図18】図１８は、図１７のＦ−Ｆ線断面図である。

【図19A】図１９Ａは、本発明の実施の形態５に係る撮像素子の第１チップの平面図である。

【図19B】図１９Ｂは、本発明の実施の形態５に係る撮像素子の第２チップの平面図である。

【図19C】図１９Ｃは、本発明の実施の形態５に係る撮像素子の第３チップの平面図である。

【図20】図２０は、本発明の実施の形態５に係る撮像素子の製造方法の概要を示すフローチャートである。

【図21A】図２１Ａは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21B】図２１Ｂは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21C】図２１Ｃは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21D】図２１Ｄは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21E】図２１Ｅは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21F】図２１Ｆは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21G】図２１Ｇは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21H】図２１Ｈは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21I】図２１Ｉは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図21J】図２１Ｊは、図２０の製造工程における撮像素子の断面を示す模式図である。

【図22】図２２は、本発明の実施の形態５の変形例１に係る撮像素子の製造方法の概要を示すフローチャートである。

【図23A】図２３Ａは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23B】図２３Ｂは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23C】図２３Ｃは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23D】図２３Ｄは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23E】図２３Ｅは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23F】図２３Ｆは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23G】図２３Ｇは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23H】図２３Ｈは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23I】図２３Ｉは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23J】図２３Ｊは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23K】図２３Ｋは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図23L】図２３Ｌは、図２２の製造工程における撮像素子の断面を示す模式図である。

【図24】図２４は、本発明の実施の形態５の変形例２に係る撮像素子の断面を示す模式図である。

【図25】図２５は、本発明の実施の形態５の変形例２に係る撮像素子の製造方法の概要を示すフローチャートである。

【図26A】図２６Ａは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26B】図２６Ｂは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26C】図２６Ｃは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26D】図２６Ｄは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26E】図２６Ｅは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26F】図２６Ｆは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26G】図２６Ｇは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26H】図２６Ｈは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図26I】図２６Ｉは、図２５の製造工程における撮像素子の断面を示す模式図である。

【図27A】図２７Ａは、本発明の実施の形態５の変形例３に係る撮像素子の第１チップの平面図である。

【図27B】図２７Ｂは、本発明の実施の形態５の変形例３に係る撮像素子の第２チップの平面図である。

【図27C】図２７Ｃは、本発明の実施の形態５の変形例３に係る撮像素子の第３チップの平面図である。

【発明を実施するための形態】

【0023】

以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像素子を被検体に挿入される挿入部の先端に設けた内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

【0024】

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（画像処理装置）と、表示装置７と、光源装置８と、を備える。

【0025】

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって、被検体の体内を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像素子２０（撮像装置）が設けられている。また、内視鏡２は、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像素子２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。

【0026】

伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。また、伝送ケーブル３は、撮像素子２０が生成した撮像信号をコネクタ部５へ伝搬する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。

【0027】

コネクタ部５は、内視鏡２、プロセッサ６および光源装置８と接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施してプロセッサ６へ出力する。

【0028】

プロセッサ６は、コネクタ部５から入力される撮像信号に所定の画像処理を施して表示装置７へ出力する。プロセッサ６は、内視鏡システム１全体を統括的に制御する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。

【0029】

表示装置７は、プロセッサ６が画像処理を施した撮像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。

【0030】

光源装置８は、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端１０１側から被写体に向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Light Emitting Diode）および白色光の波長帯域より狭い波長帯域を有する狭帯域光の特殊光を発するＬＥＤ等を用いて構成される。光源装置８は、プロセッサ６の制御のもと、内視鏡２を介して白色光または狭帯域光を被写体に向けて照射する。なお、本実施の形態１では、光源装置８を同時式で説明するが、赤色、緑色および青色それぞれの光を順次照射する面順次式であってもよい。

【0031】

図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細および内視鏡システム１内の電気信号の経路について説明する。

【0032】

〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。内視鏡２は、撮像素子２０と、伝送ケーブル３と、コネクタ部５と、を備える。

【0033】

撮像素子２０は、第１チップ２１と、第２チップ２２と、第３チップ２３と、第４チップ２４と、を有する。第１チップ２１、第２チップ２２、第３チップ２３および第４チップ２４は、互いに積層されて接続されている。また、撮像素子２０は、伝送ケーブル３を介して後述するコネクタ部５の電源電圧生成部５４によって生成された電源電圧ＶＤＤをグランドＧＮＤとともに受け取る。

【0034】

第１チップ２１は、ＣＩＳ（ＣＭＯＳ（Complementary Metal Oxide Semiconductor） Image Sensor)チップを用いて実現される。具体的には、第１チップ２１は、二次元マトリクス状に配置されてなり、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素２１１ａが配置されてなる画素部２１１（受光部）を有する。

【0035】

画素部２１１は、光電変換素子（フォトダイオード）、転送トランジスタ、電荷電圧変換トランジスタおよび画素出力トランジスタ等を用いて実現される。なお、以下において、画素部２１１を１つの垂直転送線で２つの画素２１１ａを読み出す２画素共有の例を説明するが、これに限定されず、例えば１つの垂直転送線で４つの画素２１１ａを読み出す４画素共有のものや、１つの垂直転送線で８つの画素２１１ａを読み出す８画素共有のものや、１つの垂直転送線で１つの画素２１１ａを読み出すものであってもよい。

【0036】

第２チップ２２は、ＡＤＣ（Analog-to-Digital Converter）チップを用いて実現される。第２チップ２２は、カラム読み出し部２２１と、タイミング制御部２２２と、Ａ／Ｄ変換部２２３と、を有する。

【0037】

カラム読み出し部２２１は、タイミング制御部２２２から入力される信号に基づいて、画素部２１１における複数の画素２１１ａから所定の画素を順次選択し、選択した画素から撮像信号を読み出してＡ／Ｄ変換部２２３へ出力する。

【0038】

タイミング制御部２２２は、コネクタ部５から入力される基準クロック信号および同期信号に基づいて、タイミング信号を生成し、このタイミング信号をカラム読み出し部２２１へ出力する。

【0039】

Ａ／Ｄ変換部２２３は、カラム読み出し部２２１から入力されたアナログの撮像信号をデジタルの撮像信号に変換して後述する第３チップ２３の伝送部２３１へ出力する。

【0040】

第３チップ２３は、ＩＦ（ｉｎｔｅｒｆａｃｅ）チップを用いて実現される。第３チップ２３は、Ａ／Ｄ変換部２２３から入力された多ビットのデジタルの撮像信号をパラレル−シリアル変換して差動方式で伝送ケーブル３へ伝送する伝送部２３１と、伝送部２３１を駆動する電源部２３２と、を有する。

【0041】

第４チップ２４は、容量チップを用いて実現される。第４チップ２４は、撮像素子２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間に設けられ、電源安定用のバイパスコンデンサ２４１を有する。なお、本実施の形態１では、第４チップが容量チップとして機能する。

【0042】

コネクタ部５は、受信部５１と、撮像信号処理部５２と、同期信号生成部５３と、電源電圧生成部５４と、を有する。

【0043】

受信部５１は、撮像素子２０から伝送された差動の撮像信号を受信し、シリアル‐パラレル変換して撮像信号処理部５２へ出力する。

【0044】

撮像信号処理部５２は、例えばＦＰＧＡ（Field Programmable Gate Array）により構成され、受信部５１から入力されるデジタルの撮像信号に対して、ノイズ除去およびフォーマット変換処理等の処理を行ってプロセッサ６へ出力する。

【0045】

同期信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像素子２０のタイミング制御部２２２へ出力する。ここで、同期信号生成部５３が生成する同期信号は、水平同期信号と垂直同期信号とを含む。

【0046】

電源電圧生成部５４は、プロセッサ６から供給される電源から、第１チップ２１、第２チップ２２、第３チップ２３および第４チップ２４それぞれを駆動するのに必要な電源電圧を生成して第１チップ２１、第２チップ２２、第３チップ２３および第４チップ２４へ出力する。電源電圧生成部５４は、レギュレーターなどを用いて第１チップ２１、第２チップ２２、第３チップ２３および第４チップ２４を駆動するのに必要な電源電圧を生成する。

【0047】

〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、画像処理部６１と、記録部６２と、入力部６３と、クロック生成部６４と、電源部６５と、プロセッサ制御部６６と、を備える。

【0048】

画像処理部６１は、撮像信号処理部５２で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この撮像信号を表示装置７（表示部）へ出力する。

【0049】

記録部６２は、内視鏡システム１に関する各種情報や処理中のデータ等を記録する。記録部６２は、ＦｌａｓｈメモリやＲＡＭ（Random Access Memory）の記録媒体を用いて構成される。

【0050】

入力部６３は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６３は、光源装置８が出射する照明光の種別を切り替える指示信号の入力を受け付ける。入力部６３は、例えば十字スイッチやプッシュボタン等を用いて構成される。

【0051】

クロック生成部６４は、内視鏡システム１の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号を同期信号生成部５３へ出力する。

【0052】

電源部６５は、電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤをグランドＧＮＤとともに、コネクタ部５の電源電圧生成部５４へ供給する。

【0053】

プロセッサ制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。プロセッサ制御部６６は、ＣＰＵ（Central Processing Unit）等を用いて構成される。プロセッサ制御部６６は、入力部６３から入力された指示信号に応じて、光源装置８が出射する照明光を切り替える。

【0054】

〔撮像部の構造〕
次に、撮像素子２０の詳細な構造について説明する。図３は、撮像素子２０の上面図である。図４は、撮像素子２０の斜視図である。図５は、図３のＡ−Ａ線断面図である。図６Ａは、図４のＢ−Ｂ線断面図である。図６Ｂは、図４のＣ−Ｃ線断面図である。図６Ｃは、図４のＤ−Ｄ線断面図である。図６Ｄは、図４のＥ−Ｅ線断面図である。

【0055】

図３〜図５および図６Ａ〜図６Ｄに示すように、撮像素子２０は、第１チップ２１における画素部２１１の面と直交する方向（図５の紙面上下方向）に沿って、第４チップ２４、第４多層配線層２８、第３チップ２３、第３多層配線層２７、第２チップ２２、第２多層配線層２６、第１多層配線層２５、第１チップ２１およびカバーガラス３０（カバーガラスウエハ）の順に積層されてなる。また、撮像素子２０は、各層を電気的に接続するＴＳＶ３２、３４が形成されてなる。さらに、撮像素子２０は、第１チップ２１における受光面側に画像検査を行う検査用のプローブを接触させるプロ−ビングパッド２１３ａが形成されている。さらにまた、撮像素子２０は、各層を電気的に接続する電極３１，３３，３５の各々が形成されてなる。

【0056】

第１チップ２１は、図６Ａに示すように、矩形状をなす画素部２１１と、画素部２１１の左右両端に設けられ、画素部２１１における各画素２１１ａから撮像信号を行単位で順次選択して垂直転送線（図示せず）に転送させる垂直選択部２１２（垂直選択回路）と、画素部２１１の上端側に配置され、第２チップ２２と接続する矩形状をなす接続部２１３と、接続部２１３に設けられたプロ−ビングパッド２１３ａと、を有する。さらに、プロ−ビングパッド２１３ａは、画素部２１１の受光面側から見て接続部２１３と重なり合うように第１チップ２１に形成されている。

【0057】

第２チップ２２は、図６Ｂに示すように、カラム読み出し部２２１（カラム読み出し回路）と、タイミング制御部２２２と、Ａ／Ｄ変換部２２３と、カラム読み出し部２２１を選択して撮像信号を転送させる水平選択部２２４（水平選択回路）と、接続部２２５と、を有する。接続部２２５は、カラム読み出し部２２１の上端側に配置されている。

【0058】

第３チップ２３は、図６Ｃに示すように、伝送部２３１（ケーブル伝送回路）と、電源部２３２と、接続部２３３と、を有する。接続部２３３は、電源部２３２の上端側に配置されている。

【0059】

第４チップ２４は、図６Ｄに示すように、バイパスコンデンサ２４１と、接続部２４２と、を有する。接続部２４２は、バイパスコンデンサ２４１の上端側に配置されている。

【0060】

このように構成された撮像素子２０は、接続部２１３、接続部２２５、接続部２３３および接続部２４２の各々が画素部２１１の受光面と直交する方向から見て重なり合うように各チップに配置されてなる。これにより、各チップの面積を小さくすることができるので、撮像素子２０の小型化を行うことができる。

【0061】

〔撮像部の製造方法〕
次に、撮像素子２０の製造方法について説明する。図７は、撮像素子２０の製造方法の概要を示すフローチャートである。図８Ａ〜図８Ｎは、図７の各製造工程における撮像素子２０の断面を示す模式図である。なお、以下においては、周知の半導体製造装置を用いて撮像素子２０を製造するため、半導体製造装置の構成については説明を省略する。

【0062】

図７に示すように、まず、半導体製造装置は、公知の半導体集積回路工程を用いて、Ｓｉウエハに半導体集積回路および容量素子を形成することによって、ＣＩＳウエハ、ＡＤＣウエハ、ＩＦウエハおよび容量ウエハを製造する（ステップＳ１０１）。この場合において、半導体製造装置は、各ウエハに絶縁層および導電層からなる多層配線層を形成する。例えば、図８Ａに示すように、半導体製造装置は、第１チップ２１に第１多層配線層２５を形成する。

【0063】

続いて、半導体製造装置は、ＣＩＳウエハとＡＤＣウエハを積層して接続を行う（ステップＳ１０２）。具体的には、図８Ｂに示すように、半導体製造装置は、第１チップ２１の第１多層配線層２５および第２チップ２２の第２多層配線層２６に対して平坦化を行い、絶縁層の最表面および導電層の最表面それぞれが略同じ高さとなるようにした後に、導電層によって形成された電極３１によって第１チップ２１の第１多層配線層２５および第２チップ２２の第２多層配線層２６を貼り合わせる。これにより、絶縁層および導電層が一括で接合される（ハイブリッドボンディング）。

【0064】

その後、半導体製造装置は、ＡＤＣウエハの薄化を行う（ステップＳ１０３）。具体的には、半導体製造装置は、図８Ｃに示すように、図８Ｂの状態から第２チップ２２を３μｍ〜５０μｍ程度に薄化を行う。この場合、第１チップ２１がサポートウエハとして機能するため、第２チップ２２を薄化する際のハンドリングのために、別途サポートウエハを用いる必要がない。

【0065】

続いて、半導体製造装置は、ＡＤＣウエハとＩＦウエハを積層して接続を行う（ステップＳ１０４）。具体的には、図８Ｄに示すように、半導体製造装置は、第２チップ２２の薄化した面に形成した絶縁膜と第３チップ２３の第３多層配線層２７の絶縁膜それぞれを接合することによって積層する。

【0066】

その後、半導体製造装置は、ＩＦウエハの薄化を行う（ステップＳ１０５）。具体的には、図８Ｅに示すように、半導体製造装置は、第３チップ２３の薄化を行う。

【0067】

続いて、半導体製造装置は、ＡＤＣウエハおよびＩＦウエハそれぞれに対してＴＳＶの形成を行う（ステップＳ１０６）。具体的には、図８Ｆに示すように、半導体製造装置は、第２チップ２２および第３チップ２３それぞれに対してＴＳＶ３２を形成し、第２チップ２２の第２多層配線層２６と第３チップ２３の第３多層配線層２７とを接続する。この場合、半導体製造装置は、例えば周知のツインコンタクトまたはシェアードコンタクト等によって、第２チップ２２の第２多層配線層２６と第３チップ２３の第３多層配線層２７とを接続する。

【0068】

その後、半導体製造装置は、ＩＦウエハと容量ウエハを積層して接続を行う（ステップＳ１０７）。具体的には、図８Ｇに示すように、半導体製造装置は、第３チップ２３の裏面に形成され、ＴＳＶ３２に接続する電極３３と第４チップ２４の第４多層配線層２８をハイブリッドボンディングまたはバンプ等を介して接続することによって積層して接続を行う。

【0069】

続いて、半導体製造装置は、容量ウエハの薄化を行う（ステップＳ１０８）。具体的には、図８Ｈに示すように、半導体製造装置は、第４チップ２４を３μｍ〜５０μｍ程度に薄化する。

【0070】

その後、半導体製造装置は、容量ウエハにＴＳＶを形成する（ステップＳ１０９）。具体的には、図８Ｉに示すように、半導体製造装置は、第４チップ２４の第４多層配線層２８に接続するＴＳＶ３４を形成する。

【0071】

続いて、半導体製造装置は、容量ウエハにサポートウエハを接合し（ステップＳ１１０）、半導体製造装置は、ＣＩＳウエハの薄化を行う（ステップＳ１１１）。具体的には、図８Ｊに示すように、半導体製造装置は、第４チップ２４の裏面にサポートウエハ３６を仮接合した後に、第１チップ２１の薄化を行う。

【0072】

その後、半導体製造装置は、ＣＩＳウエハにプロービングパッドを開口する（ステップＳ１１２）。具体的には、図８Ｋに示すように、半導体製造装置は、第１チップ２１の第１多層配線層２５の一部をパッドとして露出させるように、第１チップ２１の接続部２１３（接続領域）におけるＳｉ基板および絶縁層に対してエッチング処理を行うことによって、プロ−ビングパッド２１３ａを形成する。

【0073】

続いて、半導体製造装置は、ＣＩＳウエハにカラーフィルタまたはマイクロレンズ等のオンチップフィルタ（ＯＣＦ）を形成する（ステップＳ１１３）。

【0074】

その後、図示しない検査装置は、積層ウエハを検査する（ステップＳ１１４）。具体的には、検査装置は、検査プローブをプロ−ビングパッド２１３ａにプロ−ビングして撮像素子２０（積層ウエハ）の画像検査を行う。

【0075】

続いて、半導体製造装置は、ＣＩＳウエハにカバーガラスを接着する（ステップＳ１１５）。具体的には、図８Ｌに示すように、半導体製造装置は、第１チップ２１のＯＣＦ上にカバーガラス３０（カバーガラスウエハ）を接着する。

【0076】

その後、半導体製造装置は、サポートウエハの剥離を行う（ステップＳ１１６）。具体的には、図８Ｍに示すように、半導体製造装置は、第４チップ２４の裏面のサポートウエハ３６を剥離する。

【0077】

続いて、半導体製造装置は、ＩＦウエハの裏面に電極を形成する（ステップＳ１１７）。具体的には、図８Ｎに示すように、半導体製造装置は、第４チップ２４の裏面に対して外部接続用の電極３５を形成する。このように半導体製造装置は、本実施の形態１に用いる撮像素子２０を製造し、本処理を終了する。

【0078】

ここでは一例として、ＣＩＳウエハの薄化（ステップＳ１１１）の前段階で容量ウエハの薄化（ステップＳ１０８）および容量ウエハへのＴＳＶ形成（ステップＳ１０９）を行う方法を説明したが、容量ウエハの薄化（ステップＳ１０８）および容量ウエハへのＴＳＶ形成（ステップＳ１０９）の前に、ＣＩＳウエハの薄化（ステップＳ１１１）、ＣＩＳウエハへのプロービングパッド開口（ステップＳ１１２）、ＣＩＳウエハへのオンチップフィルタ（ＯＣＦ）形成（ステップＳ１１３）、積層ウエハの検査（ステップＳ１１４）およびＣＩＳウエハへのカバーガラス接着（ステップＳ１１５）を行っても良い。この場合、ＣＩＳウエハの薄化の際に薄化処理前の容量ウエハがサポートウエハとして機能するため、別途サポートウエハへの仮接合と剥離の工程を必要とせず、工程を簡略化することができる。

【0079】

〔撮像素子の動作〕
次に、撮像素子２１の動作について説明する。図９は、撮像素子２１の動作を示すタイミングチャートである。図９において、横軸が時間を示す。また、図９の（ａ）が画素部２２１における水平ラインの読み出しタイミングを示し、図９の（ｂ）が第２チップ２２のＡＤ変換タイミングを示し、図９の（ｃ）が第３チップ２３の伝送部２３１による伝送タイミングを示す。なお、図９においては、画素部２１１におけるＮラインとＮ＋１ラインを一例として説明する。

【0080】

図９に示すように、タイミング制御部２２２は、画素部２１１におけるＮラインの読み出しを開始し（時刻ｔ１）、Ｏｄｄカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号を伝送部２３１によって伝送ケーブル３に伝送させる（時刻ｔ２〜時刻ｔ３）。

【0081】

その後、タイミング制御部２２２は、水平ブランキング期間の後（時刻ｔ４）、Ｅｖｅｎカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号を伝送部２３１によって伝送ケーブル３に伝送させる（時刻ｔ４〜時刻ｔ５）。

【0082】

続いて、タイミング制御部２２２は、画素部２１１におけるＮ＋１ラインの読み出しを開始する（時刻ｔ５）。

【0083】

その後、タイミング制御部２２２は、水平ブランキング期間の後（時刻ｔ６）、Ｏｄｄカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号を伝送部２３１によって伝送ケーブル３に伝送させる（時刻ｔ６〜時刻ｔ７）。

【0084】

続いて、タイミング制御部２２２は、水平ブランキング期間の後（時刻ｔ８）、Ｅｖｅｎカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号を伝送部２３１によって伝送ケーブル３に伝送させる（時刻ｔ８〜時刻ｔ９）。

【0085】

このように、タイミング制御部２２２は、画素部２１１における水平ライン毎に、奇数列および偶数列の順に、デジタルの撮像信号を伝送ケーブル３へ直接伝送する。

【0086】

以上説明した本発明の実施の形態１によれば、第１チップ２１、第２チップ２２および第４チップ２４（容量チップ）が有する接続部２１３、接続部２２５および接続部２４２は、画素部２１１の受光面と直交する方向から見て重なりあうように配置しているので、さらなる小型化を実現することができる。

【0087】

また、本発明の実施の形態１によれば、カラム読み出し部２２１、タイミング制御部２２２およびＡ／Ｄ変換部２２３および水平選択部２２４を同一の第２チップ２２に配置することによって、チップ間のばらつきを調整するためのタイミング調整回路を省略することができるので、より撮像素子２０を小型化することができる。

【0088】

さらに、本発明の実施の形態１によれば、画素部２１１を第１チップ２１に、Ａ／Ｄ変換部２２３を第２チップ２２に、伝送部２３１を第３チップ２３にそれぞれ配置したので、デジタル回路から画素部２１１へのノイズの回り込みを防止することができる。

【0089】

また、本発明の実施の形態１によれば、プロービングパッド２１３ａを画素部２１１の受光面側から見て接続部２１３と重なり合うように第１チップ２１に形成するので、撮像素子２０のチップサイズを大きくすることなく、パッケージ前（ウエハからの切断前や内視鏡２に組み込む前）に画像検査を行いながら撮像素子２０を製造することができる。

【0090】

なお、本発明の実施の形態１では、容量チップとしての第４チップ２４が１つであったが、例えば、複数の容量チップを積層して接続してもよい。

【0091】

（実施の形態１の変形例）
次に、本発明の実施の形態１の変形例について説明する。上述した本実施の形態１では、バイパスコンデンサ２４１が第４チップ２４に形成されていたが、バイパスコンデンサを形成する層を適宜変更することができる。図１０Ａ〜図１０Ｄは、本実施の形態１の変形例に係る撮像素子を形成する各チップを模式的に示す平面図である。図１１Ａ〜図１１Ｄは、本実施の形態１の変形例に係る別の撮像素子を形成する各チップを模式的に示す平面図である。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0092】

図１０Ａ〜図１０Ｄに示すように、撮像素子２０ａは、第１チップ２１と、第２チップ２２ａと、第３チップ２３ａと、第４チップ２４ａと、を有し、各チップが積層されている。さらに、撮像素子２０ａは、第２チップ２２ａ上にバイパスコンデンサ２４１が形成され、第３チップ２３ａにカラム読み出し部２２１、タイミング制御部２２２、Ａ／Ｄ変換部２２３および水平選択部２２４が形成され、第４チップ２４ａに伝送部２３１および電源部２３２が形成されている。

【0093】

また、図１１Ａ〜図１１Ｄに示すように、撮像素子２０ｂは、第１チップ２１と、第２チップ２２ｂと、第３チップ２３ｂと、第４チップ２４ｂと、を有し、各チップが積層されている。さらに、撮像素子２０ｂは、第３チップ２３ｂ上にバイパスコンデンサ２４１が形成され、第４チップ２４ｂに伝送部２３１および電源部２３２が形成されている。

【0094】

以上説明した本発明の実施の形態１の変形例１によれば、画素部２１１が形成された第１チップ２１の近傍にバイパスコンデンサ２４１を積層することによって、画素部２１１への電源ノイズの回り込みをより低減することができる。

【0095】

さらに、本発明の実施の形態１の変形例１によれば、第１チップ２１（ＣＩＳチップ）と、熱源となる第３チップ２３ａおよび第２チップ２２ｂ（ＡＤＣチップ）または第４チップ２４ａおよび第４チップ２４ｂ（ＩＦチップ）それぞれとの距離を離間することができるため、各画素２１１ａの温度の不均一性に由来する画像のむらを防止することができる。

【0096】

なお、本発明の実施の形態１の変形例１では、ＣＩＳチップとＡＤＣチップとの間、またはＡＤＣチップとＩＦチップとの間にバイパスコンデンサ２４１を配置してなる容量チップを積層して接続していたが、例えば各チップ間に容量チップを積層して接続してもよい。具体的には、ＣＩＳチップとＡＤＣチップとの間、およびＡＤＣチップとＩＦチップとの間のそれぞれに容量チップを設けてもよい。もちろん、ＩＦチップの裏面に一枚または複数枚の容量チップを積層して接続してもよい。

【0097】

（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態２は、上述した実施の形態１に係る撮像素子２０と構成が異なる。具体的には、上述した実施の形態１に係る撮像素子２０は、ＯｄｄカラムおよびＥｖｅｎカラムそれぞれから直接読み出して伝送ケーブル３へ伝送していたが、本実施の形態２では、ＯｄｄカラムおよびＥｖｅｎカラムそれぞれから読み出した撮像信号を一時的に記録して伝送ケーブル３へ伝送する。以下においては、本実施の形態２に係る撮像素子の構成を説明後、撮像素子の駆動タイミングについて説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0098】

図１２は、本発明の実施の形態２に係る内視鏡システムの要部の機能を示すブロック図である。図１２に示す内視鏡システム１ｃは、上述した実施の形態１に係る内視鏡システム１の内視鏡２に換えて、内視鏡２ｃを備える。

【0099】

内視鏡２ｃは、上述した実施の形態１に係る内視鏡２の撮像素子２０に換えて、撮像素子２０ｃを備える。撮像素子２０ｃは、第１チップ２１と、第２チップ２２ｃと、第３チップ２３ｃと、第４チップ２４ｃと、を備える。

【0100】

第２チップ２２ｃは、カラム読み出し部２２１と、撮像素子２０ｃを構成する各部の駆動を制御する駆動信号を生成する第１タイミング制御部２２２ｃ（第１タイミング回路）と、Ａ／Ｄ変換部２２３と、を有する。

【0101】

第３チップ２３ｃは、Ｏｄｄカラムから読み出された撮像信号を一時的に記録するＯｄｄメモリ２３１ａと、Ｅｖｅｎカラムから読み出された撮像信号を一時的に記録するＥｖｅｎメモリ２３１ｂと、各種の演算を行う演算部２３２ｃ（演算回路）と、を有する。

【0102】

第４チップ２４ｃは、伝送部２３１と、電源部２３２と、を有する。

【0103】

〔撮像素子の構造〕
次に、上述した撮像素子２０ｃの詳細な構造について説明する。図１３Ａは、撮像素子２０ｃを形成する第１チップ２１を模式的に示す平面図である。図１３Ｂは、撮像素子２０ｃを形成する第２チップ２２ｃを模式的に示す平面図である。図１３Ｃは、撮像素子２０ｃを形成する第３チップ２３ｃを模式的に示す平面図である。図１３Ｄは、撮像素子２０ｃを形成する第４チップ２４ｃを模式的に示す平面図である。

【0104】

第２チップ２２ｃは、図１３Ｂに示すように、カラム読み出し部２２１と、第１タイミング制御部２２２ｃと、Ａ／Ｄ変換部２２３と、水平選択部２２４と、接続部２２５と、を有する。

【0105】

第３チップ２３ｃは、図１３Ｃに示すように、演算部２３２ｃ（演算回路）と、カラム読み出し部２２１によって読み出された撮像信号を一時的に記録するデジタルメモリ部２３１ｃ（デジタルメモリ回路）と、接続部２３３と、を有する。デジタルメモリ部２３１ｃは、上述したＯｄｄメモリ２３１ａおよびＥｖｅｎメモリ２３１ｂによって構成される。

【0106】

第４チップ２４ｃは、伝送部２３１と、電源部２３２と、接続部２３５と、を有する。

【0107】

〔撮像素子の動作〕
次に、撮像素子２０ｃの動作について説明する。図１４は、撮像素子２０ｃの動作を示すタイミングチャートである。図１４において、横軸が時間を示す。また、図１４の（ａ）が画素部２１１における水平ラインの読み出しタイミングを示し、図１４の（ｂ）が第２チップ２２ｃのＡＤ変換タイミングを示し、図１４の（ｃ）がＯｄｄカラムから読み出された撮像信号のデジタルメモリ部２３１ｃへの書き込みおよび読み出しタイミングを示し、図１４の（ｄ）がＥｖｅｎカラムから読み出された撮像信号のデジタルメモリ部２３１ｃへの書き込みおよび読み出しタイミングを示し、図１４の（ｅ）が伝送部２３１による伝送タイミングを示す。なお、図１４においては、画素部２１１におけるＮラインとＮ＋１ラインを一例として説明する。

【0108】

図１４に示すように、第１タイミング制御部２２２ｃは、画素部２１１におけるＮラインの読み出しを開始し（時刻ｔ１１）、Ｏｄｄカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号をデジタルメモリ部２３１ｃ（Ｏｄｄメモリ２３１ａ）に書き込みを行う（時刻ｔ１２〜時刻ｔ１３）。

【0109】

続いて、第１タイミング制御部２２２ｃは、水平ブランキング期間のタイミング（時刻ｔ１３）に応じて、デジタルメモリ部２３１ｃ（Ｏｄｄメモリ２３１ａ）に書き込まれたＯｄｄカラムの撮像信号の読み出しを行い、ＮラインＯｄｄカラムの撮像信号を伝送部２３１によって伝送ケーブル３へ伝送するＮラインＯｄｄカラム伝送を開始する（時刻ｔ１３）。

【0110】

その後、第１タイミング制御部２２２ｃは、水平ブランキング期間の後（時刻ｔ１４）、Ｅｖｅｎカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号をデジタルメモリ部２３１ｃ（Ｅｖｅｎメモリ２３１ｂ）に書き込みを行う（時刻ｔ１４〜ｔ１５）。

【0111】

続いて、ＮラインＯｄｄカラムの撮像信号の伝送後（時刻ｔ１５）、第１タイミング制御部２２２ｃは、画素部２１１におけるＮ＋１ラインの読み出しを開始する（時刻ｔ１５）。

【0112】

その後、第１タイミング制御部２２２ｃは、水平ブランキング期間のタイミング（時刻ｔ１５）に応じて、デジタルメモリ部２３１ｃ（Ｅｖｅｎメモリ２３１ｂ）に書き込まれたＥｖｅｎカラムの撮像信号の読み出しを行い、ＮラインＥｖｅｎカラムの撮像信号を伝送部２３１によって伝送ケーブル３に伝送するＮラインＥｖｅｎカラム伝送を開始する（時刻ｔ１５）。

【0113】

続いて、第１タイミング制御部２２２ｃは、水平ブランキング期間の後（時刻ｔ１６）、Ｏｄｄカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号をデジタルメモリ部２３１ｃ（Ｏｄｄメモリ２３１ａ）に書き込みを行う（時刻ｔ１６〜時刻ｔ１７）。

【0114】

その後、ＮラインＥｖｅｎカラムの撮像信号の伝送後（時刻ｔ１７）、水平ブランキング期間のタイミング（時刻ｔ１７）に応じて、デジタルメモリ部２３１ｃ（Ｏｄｄメモリ２３１ａ）に書き込まれたＯｄｄカラムの撮像信号の読み出しを行い、Ｎ＋１ラインＯｄｄカラムの撮像信号を伝送部２３１によって伝送ケーブル３に伝送するＮ＋１ラインＯｄｄカラム伝送を開始する（時刻ｔ１７）。

【0115】

続いて、水平ブランキング期間の後（時刻ｔ１８）、第１タイミング制御部２２２ｃは、Ｅｖｅｎカラムから読み出されたアナログの撮像信号をＡ／Ｄ変換してデジタルの撮像信号に変換し、このデジタルの撮像信号をデジタルメモリ部２３１ｃ（Ｅｖｅｎメモリ２３１ｂ）に書き込みを行う（時刻ｔ１８〜時刻ｔ１９）。

【0116】

その後、水平ブランキング期間のタイミング（時刻ｔ１９）に応じて、デジタルメモリ部２３１ｃに書き込まれたＥｖｅｎカラムの撮像信号の読み出しを行い、Ｎ＋１ラインＥｖｅｎカラムの撮像信号を伝送部２３１によって伝送ケーブル３に伝送するＮ＋１ラインＥｖｅｎカラム伝送を開始する（時刻ｔ１９）。

【0117】

以上説明した本発明の実施の形態２によれば、実施の形態１と同様に小型化を実現することができる。

【0118】

さらに、本発明の実施の形態２によれば、第３チップ２３ｃにＯｄｄメモリ２３１ａおよびＥｖｅｎメモリ２３１ｂを設けることによって、Ａ／Ｄ変換後の撮像信号を保持させることによって、伝送レートを低減させたり、カラム読み出し部２２１を構成するカラム回路のばらつきを補正したりすることができる。

【0119】

なお、本発明の実施の形態２では、バイパスコンデンサ２４１が形成された容量チップを、第１チップ２１と第２チップ２２ｃとの間、第２チップ２２ｃと第３チップ２３ｃとの間、および第３チップ２３ｃと第４チップ２４ｃとの間のいずれかに積層して接続してもよい。もちろん、第４チップ２４ｃの裏面に一枚または複数枚の容量チップを積層して接続してもよい。

【0120】

（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態３は、上述した実施の形態１に係る内視鏡２の構成と異なる。具体的には、上述した実施の形態１に係る内視鏡２は、Ａ／Ｄ変換部２２３から伝送部２３１にパラレル信号を送信していたが、本実施の形態３では、パラレル信号をシリアル信号に変換して伝送部に送信する。以下においては、本実施の形態３に係る内視鏡の構成を説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0121】

図１５は、本発明の実施の形態３に係る内視鏡システムの要部の機能を示すブロック図である。図１５に示す内視鏡システム１ｄは、上述した実施の形態１に係る内視鏡システム１の内視鏡２に換えて、内視鏡２ｄを備える。

【0122】

内視鏡２ｄは、上述した実施の形態１に係る撮像素子２０およびコネクタ部５に換えて、撮像素子２０ｄとコネクタ部５ｄと、を備える。

【0123】

撮像素子２０ｄは、上述した実施の形態１に係る第２チップ２２および第３チップ２３に換えて、第２チップ２２ｄおよび第３チップ２３ｄを備える。

【0124】

第２チップ２２ｄは、カラム読み出し部２２１と、タイミング制御部２２２と、Ａ／Ｄ変換部２２３ｄと、を備える。

【0125】

Ａ／Ｄ変換部２２３ｄは、アナログの撮像信号をデジタルの撮像信号にＡ／Ｄ変換する変換部２２６と、変換部２２６が変換したパラレルの撮像信号をシリアルの撮像信号に変換して第３チップ２３ｄへ伝送するシリアライザ２２７（Serializer）と、を有する。シリアライザ２２７は、後述する第３チップ２３ｄの逓倍部２３７から入力される高速クロック信号に基づいて、パラレルの撮像信号をシリアルの撮像信号に変換して第３チップ２３ｄへ伝送する。

【0126】

第３チップ２３ｄは、電源部２３２と、伝送部２１３ｄと、を有する。伝送部２１３ｄは、ケーブルドライバ２３６と、逓倍部２３７（逓倍回路）と、を有する。

【0127】

ケーブルドライバ２３６は、逓倍部２３７から入力される高速クロック信号に基づいて、シリアライザ２２７から入力されたシリアルの撮像信号を差動方式（例えばＬＶＤＳ）によって伝送ケーブル３へ伝送する。

【0128】

逓倍部２３７は、ＰＬＬ（Phase Locked Loop）を用いて構成される。逓倍部２３７は、コネクタ部５ｄから入力される基準クロック信号の周波数を所定のｎ倍（例えば２倍、３倍）に変換してケーブルドライバ２３６およびシリアライザ２２７へ出力する。具体的には、逓倍部２３７は、Ａ／Ｄ変換部２２３ｄのビット数（例えば８ビット）に基づいて、クロック信号を逓倍した高速クロック信号を出力する。

【0129】

以上説明した本発明の実施の形態３によれば、第２チップ２２ｄと第３チップ２３ｄとを接続する配線、例えばＴＳＶ３２の接続数を少なくすることができるため、撮像素子２０ｄにおける接続部の面積を低減することができる。

【0130】

（実施の形態４）
次に、本発明の実施の形態４について説明する。本実施の形態４は、上述した実施の形態１に係る撮像素子２０と構成が異なる。具体的には、上述した実施の形態１に係る撮像素子２０では、デジタルの撮像信号を伝送ケーブル３に伝送していたが、本実施の形態４は、アナログの撮像信号を伝送ケーブル３に伝送する。伝送されたアナログの撮像信号は、受信部５１にさらに備えられたアナログ・フロント・エンド部においてデジタル信号に変換して、撮像信号処理部５２を介してプロセッサ６へ出力される。以下においては、本実施の形態４に係る撮像素子の構成を説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0131】

〔撮像装置の構造〕
図１６Ａは、本実施の形態４に係る撮像素子の第１チップの平面図である。図１６Ｂは、本実施の形態４に係る撮像素子の第２チップの平面図である。図１６Ｃは、本実施の形態４に係る撮像素子の第３チップの平面図である。

【0132】

図１６Ａ〜１６Ｃに示すように、撮像素子２０ｅは、第１チップ２１と、第２チップ２２ｅと、第３チップ２３ｅと、を備える。撮像素子２０ｅは、第１チップ２１における画素部２１１の面と直交する方向に沿って、第３チップ２３ｅ、第２チップ２２ｅ、第１チップ２１およびカバーガラス３０（図示せず）の順に積層されてなる。

【0133】

第２チップ２２ｅは、カラム読み出し部２２１と、水平選択部２２４と、タイミング制御部２２２と、カラム読み出し部２２１によって読み出されたアナログの撮像信号を伝送ケーブル３に伝送するアナログケーブル伝送部２２８（アナログケーブル伝送回路）と、を有する。さらに、第２チップ２２ｅは、各層を電気的に接続する接続部２２５を有する。

【0134】

第３チップ２３ｅは、バイパスコンデンサ２４１と、接続部２３３と、を有する。

【0135】

以上説明した本発明の実施の形態４によれば、上述した実施の形態１と同様に、撮像素子２０ｅの小型化を実現することができる。

【0136】

（実施の形態５）
次に、本発明の実施の形態５について説明する。本実施の形態５は、上述した実施の形態１に係る撮像素子２０と構成が異なる。以下においては、本実施の形態５に係る撮像素子の構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0137】

〔撮像素子の構成〕
図１７は、本実施の形態５に係る撮像素子の上面図である。図１８は、図１７のＦ−Ｆ線断面図である。図１９Ａは、本実施の形態５に係る撮像素子の第１チップの平面図である。図１９Ｂは、本実施の形態５に係る撮像素子の第２チップの平面図である。図１９Ｃは、本実施の形態５に係る撮像素子の第３チップの平面図である。

【0138】

図１７、図１８および図１９Ａ〜図１９Ｃに示すように、撮像素子２０ｆは、第１チップ２１と、第２チップ２２と、第３チップ２３と、を備える。撮像素子２０ｆは、第１チップ２１における画素部２１１の面と直交する方向に沿って、第３チップ２３、第３多層配線層２７、第２チップ２２、第２多層配線層２６、第１多層配線層２５、第１チップ２１およびカバーガラス３０の順に積層されてなる。

【0139】

〔撮像素子の製造方法〕
次に、撮像素子２０ｆの製造方法について説明する。図２０は、撮像素子２０ｆの製造方法の概要を示すフローチャートである。図２１Ａ〜図２１Ｊは、図２０の各製造工程における撮像素子２０ｆの断面を示す模式図である。なお、以下においては、周知の半導体製造装置を用いて撮像素子２０ｆを製造するため、半導体製造装置の構成については説明を省略する。

【0140】

図２０に示すように、まず、半導体製造装置は、公知の半導体製造工程を用いて、Ｓｉウエハに半導体集積回路を形成することによって、ＣＩＳウエハ（第１チップ２１）、ＡＤＣウエハ（第２チップ２２）およびＩＦウエハ（第３チップ２３）それぞれを製造する（ステップＳ２０１）。この場合において、半導体製造装置は、各ウエハに絶縁層および導電層からなる多層配線層を形成する。例えば、図２１Ａに示すように、半導体製造装置は、第１チップ２１に第１多層配線層２５を形成する。

【0141】

続いて、半導体製造装置は、ＣＩＳウエハとＡＤＣウエハを積層して接続を行う（ステップＳ２０２）。具体的には、図２１Ｂに示すように、半導体製造装置は、第１チップ２１の第１多層配線層２５および第２チップ２２の第２多層配線層２６に対して平坦化を行い、絶縁層の最表面および導電層の最表面それぞれが略同じ高さとなるようにした後に、導電層によって形成された電極３１によって第１チップ２１の第１多層配線層２５および第２チップ２２の第２多層配線層２６を貼り合わせる。これにより、絶縁層および導電層が一括で接合される（ハイブリッドボンディング）。

【0142】

その後、半導体製造装置は、ＡＤＣウエハの薄化を行う（ステップＳ２０３）。具体的には、半導体製造装置は、図２１Ｃに示すように、図２１Ｂの状態から第２チップ２２を３μｍ〜５０μｍ程度に薄化を行う。この場合、第１チップ２１がサポートウエハとして機能するため、第２チップ２２を薄化する際のハンドリングのために、別途サポートウエハを用いる必要がない。

【0143】

続いて、半導体製造装置は、ＡＤＣウエハにＴＳＶを形成する（ステップＳ２０４）。具体的には、図２１Ｄに示すように、半導体製造装置は、第２チップ２２に対して
第２多層配線層２６に接続するＴＳＶ３２を形成する。

【0144】

その後、半導体製造装置は、ＡＤＣウエハとＩＦウエハを積層して接続する（ステップＳ２０５）。具体的には、図２１Ｅに示すように、第３チップ２３の第３多層配線層２７と第２チップ２２の裏面に形成され、ＴＳＶ３２に接続する電極３３をハイブリッドボンディングまたはバンプ等によって接続を行う。

【0145】

続いて、半導体製造装置は、ＣＩＳウエハの薄化を行う（ステップＳ２０６）。具体的には、図２１Ｆに示すように、半導体製造装置は、第１チップ２１の薄化を行う。

【0146】

その後、半導体製造装置は、ＣＩＳウエハへのプロ−ビングパッドを開口する（ステップＳ２０７）。図２１Ｇに示すように、半導体製造装置は、第１チップ２１の第１多層配線層２５の一部をＰＡＤとして露出させるように、第１チップ２１の接続部２１３（接続領域）におけるＳｉ基板および絶縁層に対してエッチング処理を行うことによって、プロ−ビングパッド２１３ａを形成する。

【0147】

続いて、半導体製造装置は、ＣＩＳウエハにカラーフィルタまたはマイクロレンズ等のオンチップフィルタ（ＯＣＦ）を形成する（ステップＳ２０８）。

【0148】

その後、図示しない検査装置は、積層ウエハを検査する（ステップＳ２０９）。具体的には、検査装置は、検査プローブをプロ−ビングパッド２１３ａにプロ−ビングして積層ウエハの画像検査を行う。

【0149】

続いて、半導体製造装置は、ＣＩＳウエハにカバーガラスを接着する（ステップＳ２１０）。具体的には、図２１Ｈに示すように、半導体製造装置は、第１チップ２１にカバーガラス３０を接着する。

【0150】

その後、半導体製造装置は、ＩＦウエハの薄化を行う（ステップＳ２１１）。具体的には、図２１Ｉに示すように、半導体製造装置は、第３チップ２３の薄化を行う。

【0151】

続いて、半導体製造装置は、ＩＦウエハにＴＳＶを形成し（ステップＳ２１２）、ＩＦウエハの裏面に電極を形成する（ステップＳ２１３）。具体的には、図２１Ｊに示すように、半導体製造装置は、第３チップ２３にＴＳＶ３４を形成した後に、第３チップ２３の裏面に外部接続用の電極３５を形成する。このように半導体製造装置は、本実施の形態５に用いる撮像素子２０ｆを製造し、本処理を終了する。

【0152】

以上説明した本発明の実施の形態５によれば、実施の形態１と同様に、撮像素子２０ｆの小型化を実現することができる。

【0153】

（実施の形態５の係る変形例１）
次に、本発明の実施の形態５の変形例１について説明する。本実施の形態５の変形例１は、上述した実施の形態５に係る撮像素子２０ｆの製造方法が異なる。以下においては、本実施の形態５の変形例１に係る撮像素子２０ｆの製造方法について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0154】

〔撮像素子の製造方法〕
図２２は、本実施の形態５の変形例１に係る撮像素子２０ｆの製造方法の概要を示すフローチャートである。図２３Ａ〜図２３Ｌは、図２２の各製造工程における撮像素子２０ｆの断面を示す模式図である。なお、以下においては、周知の半導体製造装置を用いて撮像素子２０ｆを製造するため、半導体製造装置の構成については説明を省略する。

【0155】

図２２において、ステップＳ３０１〜ステップＳ３０３は、上述した図２０のステップＳ２０１〜ステップＳ２０３それぞれに対応する。

【0156】

ステップＳ３０４において、半導体製造装置は、ＡＤＣウエハとＩＦウエハを積層して接続を行う。具体的には、図２３Ｄに示すように、半導体製造装置は、第２チップ２２の薄化した面に形成された絶縁膜に第３チップ２３の第３多層配線層２７を積層して接続を行う。

【0157】

続いて、半導体製造装置は、ＩＦウエハの薄化を行う（ステップＳ３０５）。具体的には、図２３Ｅに示すように、半導体製造装置は、第３チップ２３の薄化を行う。

【0158】

その後、半導体製造装置は、ＡＤＣウエハおよびＩＦウエハにＴＳＶを形成する（ステップＳ３０６）。具体的には、図２３Ｆに示すように、半導体製造装置は、第２チップ２２および第３チップ２３それぞれに対してＴＳＶ３２を形成し、第２チップ２２の第２多層配線層２６および第３チップ２３の第３多層配線層２７を接続する。

【0159】

続いて、半導体製造装置は、ＩＦウエハにサポートウエハを接合する（ステップＳ３０７）。具体的には、図２３Ｇに示すように、半導体製造装置は、第３チップ２３の裏面にサポートウエハ５０を仮接合する。

【0160】

ステップＳ３０８〜ステップＳ３１２は、上述した図２０のステップＳ２０６〜ステップＳ２１０それぞれに対応する。

【0161】

ステップＳ３１３において、半導体製造装置は、サポートウエハを剥離する。具体的には、図２３Ｋに示すように、半導体製造装置は、第３チップ２３の裏面からサポートウエハ５０を剥離する。

【0162】

続いて、半導体製造装置は、ＩＦウエハの裏面に電極を形成する（ステップＳ３１４）。具体的には、図２３Ｌに示すように、半導体製造装置は、第３チップ２３の裏面に電極３５を形成する。このように半導体製造装置は、本実施の形態５の変形例１に用いる撮像素子２０ｆを製造し、本処理を終了する。

【0163】

ここでは一例として、ＣＩＳウエハの薄化（ステップＳ３０８）の前段階でＩＦウエハの薄化（ステップＳ３０５）およびＩＦウエハへのＴＳＶ形成（ステップＳ３０６）を行う方法を説明したが、ＩＦウエハの薄化（ステップＳ３０５）およびＩＦウエハへのＴＳＶ形成（ステップＳ３０６）の前にＡＤＣウエハとＩＦウエハのＴＳＶ３２を介した電気的接続を行った後、ＣＩＳウエハの薄化（ステップＳ３０８）、ＣＩＳウエハへのプロービングパッド開口（ステップＳ３０９）、ＣＩＳウエハへのオンチップフィルタ（ＯＣＦ）形成（ステップＳ３１０）、積層ウエハの検査（ステップＳ３１１）およびＣＩＳウエハへのカバーガラス接着（ステップＳ３１２）を行っても良い。この場合、ＣＩＳウエハの薄化の際に薄化処理前の容量ウエハがサポートウエハとして機能するため、別途サポートウエハへの仮接合と剥離の工程を必要とせず、工程を簡略化することができる。

【0164】

以上説明した本発明の実施の形態５に係る変形例１によれば、実施の形態１と同様に、撮像素子２０ｆの小型化を行うことができる。

【0165】

（実施の形態５に係る変形例２）
次に、本発明の実施の形態５の変形例２について説明する。本実施の形態５の変形例２は、上述した実施の形態５に係る撮像素子２０ｆと構成が異なる。具体的には、上述した実施の形態５に係る撮像素子２０ｆは、第１チップ２１の接続部２１３にプロ−ビングパッド２１３ａを形成していたが、本実施の形態５の変形例２に係る撮像素子は、第３チップ２３の裏面に電極であるプロ−ビングパッドを形成してなる。以下においては、本実施の形態５の変形例２に係る撮像素子の構成を説明後、本実施の形態５の変形例２に係る撮像素子の製造方法について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0166】

〔撮像素子の構成〕
図２４は、本実施の形態５の変形例２に係る撮像素子の断面を示す模式図である。図２４に示す撮像素子２０ｇは、第３チップ２３の裏面に電極であるプロ−ビングパッド６０を形成してなる。

【0167】

〔撮像素子の製造方法〕
次に、本実施の形態５の変形例２に係る撮像素子２０ｇの製造方法について説明する。図２５は、本実施の形態５の変形例２に係る撮像素子２０ｇの製造方法の概要を示すフローチャートである。図２６Ａ〜図２６Ｉは、図２５の各製造工程における撮像素子２０ｇの断面を示す模式図である。なお、以下においては、周知の半導体製造装置を用いて撮像素子２０ｇを製造するため、半導体製造装置の構成については説明を省略する。

【0168】

図２５において、ステップＳ４０１〜ステップＳ４０３は、上述した図２０のステップＳ２０１〜ステップＳ２０３それぞれに対応する。

【0169】

ステップＳ４０４において、半導体製造装置は、ＡＤＣウエハとＩＦウエハを積層して接続する。具体的には、図２６Ｄに示すように、第３チップ２３の第３多層配線層２７と第２チップ２２の薄化した面を、絶縁膜を介した直接接合等によって接続を行う。

【0170】

続いて、半導体製造装置は、ＣＩＳウエハの薄化を行う（ステップＳ４０５）。具体的には、図２６Ｅに示すように、半導体製造装置は、第１チップ２１の薄化を行う。

【0171】

その後、半導体製造装置は、ＣＩＳウエハにカラーフィルタまたはマイクロレンズ等のオンチップフィルタ（ＯＣＦ）を形成する（ステップＳ４０６）。

【0172】

続いて、半導体製造装置は、ＣＩＳウエハにカバーガラスを接着する（ステップＳ４０７）。具体的には、図２６Ｆに示すように、半導体製造装置は、第１チップ２１にカバーガラス３０（カーバガラスウエハ）を接着する。

【0173】

その後、半導体製造装置は、ＩＦウエハの薄化を行う（ステップＳ４０８）。具体的には、図２６Ｇに示すように、半導体製造装置は、第３チップ２３の薄化を行う。

【0174】

続いて、半導体製造装置は、ＡＤＣウエハおよびＩＦウエハにＴＳＶを形成する（ステップＳ４０９）。具体的には、図２６Ｈに示すように、半導体製造装置は、第２チップ２２および第３チップ２３それぞれに対してＴＳＶ３２を形成し、第２チップ２２の第２多層配線層２６および第３チップ２３の第３多層配線層２７を接続する。これにより、ＴＳＶ３２に接続した裏面配線がプロ−ビングパッドとして機能する。

【0175】

その後、図示しない検査装置は、積層ウエハを検査する（ステップＳ４１０）。具体的には、図２６Ｈに示すように、検査装置は、ＴＳＶ３２に接続した裏面配線をプロ−ビングパッドとして検査プローブを接触させることによって撮像素子２０ｇを検査する。

【0176】

続いて、半導製造御装置は、ＩＦウエハの裏面に電極を形成する（ステップＳ４１１）。具体的には、図２６Ｉに示すように、半導体製造装置は、第３チップ２３のＴＳＶ３２を形成した位置に電極であるプロ−ビングパッド６０を形成する。このように半導体製造装置は、本実施の形態５の変形例２に用いる撮像素子２０ｇを製造し、本処理を終了する。

【0177】

以上説明した本発明の実施の形態５の変形例２によれば、実施の形態１と同様に、撮像素子２０ｇの小型化を実現することができる。

【0178】

（実施の形態５の変形例３）
次に、本発明の実施の形態５の変形例３について説明する。本実施の形態５の変形例３は、上述した実施の形態５の撮像素子２０ｆと構成が異なる。以下においては、本実施の形態５の変形例３に係る撮像素子の構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

【0179】

〔撮像素子の構成〕
図２７Ａは、本実施の形態５の変形例３に係る撮像素子の第１チップの平面図である。図２７Ｂは、本実施の形態５の変形例３に係る撮像素子の第２チップの平面図である。図２７Ｃは、本実施の形態５の変形例３に係る撮像素子の第３チップの平面図である。

【0180】

図２７Ａ〜図２７Ｃに示すように、撮像素子２０ｈは、第１チップ２１と、第２チップ２２ｃと、第３チップ２３ｈと、を備える。

【0181】

第３チップ２３ｈは、伝送部２３１と、電源部２３２と、垂直選択部２１２を駆動する制御信号を生成する第２タイミング制御部２３４（第２タイミング制御回路）と、接続部２３３ｃと、を備える。

【0182】

以上説明した本発明の実施の形態５の変形例３によれば、垂直選択部２１２の駆動信号が基準クロック信号の周期に対して長いパルス幅を有する（例えば、水平走査期間の単位でＨｉｇｈまたはＬｏｗを切り替える）低速な信号であるため、第３チップ２３ｈに第２タイミング制御部２３４を設けることによって、チップ間の信号伝送により生じるタイミングばらつきを調整する回路をさらに備えることなく、撮像素子２０ｈのセンササイズを最適化することができる。

【0183】

なお、本発明の実施の形態５の変形例３では、第１タイミング制御部２２２ｃを第２チップ２２ｃに、第２タイミング制御部２３４を第３チップ２３ｈにそれぞれ設けていたが、第１タイミング制御部２２２ｃを第３チップ２３ｈに、第２タイミング制御部２３４を第２チップ２２ｃに設けてもよい。

【0184】

（その他の実施の形態）
また、本実施の形態では、被検体に挿入される内視鏡であったが、例えばカプセル型の内視鏡または被検体を撮像する撮像装置であっても適用することができる。

【0185】

なお、本明細書におけるタイミングチャートやフローチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いて各間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイミングチャートやフローチャートにおける処理の順序は、矛盾のない範囲で変更することができる。

【0186】

また、上記してきた「部（section、module、unit）」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。

【0187】

このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。

【符号の説明】

【0188】

１,１ｃ,１ｄ 内視鏡システム
２,２ｃ,２ｄ 内視鏡
３ 伝送ケーブル
４ 操作部
５,５ｄ コネクタ部
６ プロセッサ
７ 表示装置
８ 光源装置
２０,２０ａ,２０ｂ,２０ｃ,２０ｄ,２０ｅ，２０ｆ，２０ｇ，２０ｈ， 撮像素子
２１ 第１チップ
２２，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ 第２チップ
２３，２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｈ 第３チップ
２４，２４ａ，２４ｂ，２４ｃ 第４チップ
２５ 第１多層配線層
２６ 第２多層配線層
２７ 第３多層配線層
２８ 第４多層配線層
３０ カバーガラス
３１，３３，３５ 電極
３６，５０ サポートウエハ
５１ 受信部
５２ 撮像信号処理部
５３ 同期信号生成部
５４ 電源電圧生成部
６０，２１３ａ プロービングパッド
６１ 画像処理部
６２ 記録部
６３ 入力部
６４ クロック生成部
６５ 電源部
６６ プロセッサ制御部
１００ 挿入部
１０１ 先端
１０２ 基端
２１１ 画素部
２１１ａ 画素
２１２ 垂直選択部
２１３，２２５，２３３，２３５，２４２ 接続部
２１３ｄ，２３１ 伝送部
２２１ カラム読み出し部
２２２ タイミング制御部
２２２ｃ 第１タイミング制御部
２２３，２２３ｄ Ａ／Ｄ変換部
２２４ 水平選択部
２２６ 変換部
２２７ シリアライザ
２２８ アナログケーブル伝送部
２３１ａ Ｏｄｄメモリ
２３１ｂ Ｅｖｅｎメモリ
２３１ｃ デジタルメモリ部
２３２ｃ 演算部
２３４ 第２タイミング制御部
２３６ ケーブルドライバ
２３７ 逓倍部
２４１ バイパスコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図7】

【図8A】

【図8B】

【図8C】

【図8D】

【図8E】

【図8F】

【図8G】

【図8H】

【図8I】

【図8J】

【図8K】

【図8L】

【図8M】

【図8N】

【図9】

【図10A】

【図10B】

【図10C】

【図10D】

【図11A】

【図11B】

【図11C】

【図11D】

【図12】

【図13A】

【図13B】

【図13C】

【図13D】

【図14】

【図15】

【図16A】

【図16B】

【図16C】

【図17】

【図18】

【図19A】

【図19B】

【図19C】

【図20】

【図21A】

【図21B】

【図21C】

【図21D】

【図21E】

【図21F】

【図21G】

【図21H】

【図21I】

【図21J】

【図22】

【図23A】

【図23B】

【図23C】

【図23D】

【図23E】

【図23F】

【図23G】

【図23H】

【図23I】

【図23J】

【図23K】

【図23L】

【図24】

【図25】

【図26A】

【図26B】

【図26C】

【図26D】

【図26E】

【図26F】

【図26G】

【図26H】

【図26I】

【図27A】

【図27B】

【図27C】