知財求人 - 知財ポータルサイト「IP Force」
特許6441711負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6441711
(24)【登録日】2018年11月30日
(45)【発行日】2018年12月19日
(54)【発明の名称】負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20181210BHJP
H01L 21/762 20060101ALI20181210BHJP
H01L 21/764 20060101ALI20181210BHJP
H04N 5/369 20110101ALI20181210BHJP
H04N 5/361 20110101ALI20181210BHJP
【ＦＩ】
H01L27/146 A
H01L27/146 D
H01L21/76 D
H01L21/76 A
H04N5/369
H04N5/361
【請求項の数】16
【全頁数】22
(21)【出願番号】特願2015-38273(P2015-38273)
(22)【出願日】2015年2月27日
(65)【公開番号】特開2015-162679(P2015-162679A)
(43)【公開日】2015年9月7日
【審査請求日】2018年1月10日
(31)【優先権主張番号】10-2014-0023278
(32)【優先日】2014年2月27日
(33)【優先権主張国】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
(74)【代理人】
【識別番号】110000051
【氏名又は名称】特許業務法人共生国際特許事務所
(72)【発明者】
【氏名】井原 久典
【審査官】
柴山 将隆
(56)【参考文献】
【文献】
特開２０１２−１６９５３０（ＪＰ，Ａ）
【文献】
特開２０１２−１７８４５７（ＪＰ，Ａ）
【文献】
特開２０１４−０２２４４８（ＪＰ，Ａ）
【文献】
特開２０１１−０５４７４１（ＪＰ，Ａ）
【文献】
特開２０１３−０１６６７５（ＪＰ，Ａ）
【文献】
特開２０１３−１７５４９４（ＪＰ，Ａ）
【文献】
国際公開第２０１４／０２１１１５（ＷＯ，Ａ１）
【文献】
特開２０１２−１２９５５１（ＪＰ，Ａ）
【文献】
特開２００７−２８７８１９（ＪＰ，Ａ）
【文献】
特開２０１２−０３８９８１（ＪＰ，Ａ）
【文献】
特開２０１１−０７１２４７（ＪＰ，Ａ）
【文献】
特開２０１１−１３８９０５（ＪＰ，Ａ）
【文献】
特開２００２−３１４０６１（ＪＰ，Ａ）
【文献】
特開２０１２−０８４６１０（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２７／１４６
Ｈ０１Ｌ ２１／７６２
Ｈ０１Ｌ ２１／７６４
Ｈ０４Ｎ ５／３６１
Ｈ０４Ｎ ５／３６９
(57)【特許請求の範囲】
【請求項1】
第１面と該第１面に対向して光が入射する第２面とを有して複数の画素領域を定義し、前記第２面から前記第１面の方向に延長されて前記複数の画素領域を分離する深いトレンチを定義する基板と、
前記基板の画素領域の各々に配置される光電変換部と、
前記光電変換部の上に配置されるゲート電極と、
前記深いトレンチの側壁の少なくとも一部及び前記基板の第２面を覆う負の固定電荷膜と、
前記基板の第１面上に配置されて前記画素領域の各々の活性領域を定義し、前記負の固定電荷膜に接する浅い素子分離膜と、を有し、
前記深いトレンチは、前記浅い素子分離膜内に形成される底面を含み、
前記深いトレンチの底面は、屈曲することを特徴とするイメージセンサー。
前記基板の画素領域の各々に配置される光電変換部と、
前記光電変換部の上に配置されるゲート電極と、
前記深いトレンチの側壁の少なくとも一部及び前記基板の第２面を覆う負の固定電荷膜と、
前記基板の第１面上に配置されて前記画素領域の各々の活性領域を定義し、前記負の固定電荷膜に接する浅い素子分離膜と、を有し、
前記深いトレンチは、前記浅い素子分離膜内に形成される底面を含み、
前記深いトレンチの底面は、屈曲することを特徴とするイメージセンサー。
【請求項2】
前記負の固定電荷膜は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム（Ｙ）、及びランタノイドの中の１つ以上を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）からなることを特徴とする請求項１に記載のイメージセンサー。
【請求項3】
前記負の固定電荷膜は、ハフニウム（Ｈｆ）を含む金属酸化膜からなることを特徴とする請求項１に記載のイメージセンサー。
【請求項4】
前記基板の第１面上のゲート電極は、前記基板の第２面に向かって延長されることを特徴とする請求項１に記載のイメージセンサー。
【請求項5】
前記負の固定電荷膜は、前記浅い素子分離膜の上部面及び下部面の中の少なくとも１つから離隔される下部面を有することを特徴とする請求項１に記載のイメージセンサー。
【請求項6】
前記負の固定電荷膜の下部面及び下部側壁は、前記浅い素子分離膜に接することを特徴とする請求項５に記載のイメージセンサー。
【請求項7】
前記負の固定電荷膜は、前記浅い素子分離膜内に延長されることを特徴とする請求項１に記載のイメージセンサー。
【請求項8】
前記深いトレンチ内で前記負の固定電荷膜に接して前記第２面に延長される埋め込み絶縁膜を更に含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項9】
前記深いトレンチ内に配置されるエアーギャップ領域を更に含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項10】
前記深いトレンチの側壁に隣接する基板に配置される不純物注入領域を更に含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項11】
前記負の固定電荷膜は、前記深いトレンチの側壁及び底面を覆い、
前記イメージセンサーは、前記深いトレンチを満たす埋め込み絶縁膜を更に含み、
前記埋め込み絶縁膜は、前記深いトレンチ内で逆‘Ｙ’字形状を有することを特徴とする請求項１に記載のイメージセンサー。
前記イメージセンサーは、前記深いトレンチを満たす埋め込み絶縁膜を更に含み、
前記埋め込み絶縁膜は、前記深いトレンチ内で逆‘Ｙ’字形状を有することを特徴とする請求項１に記載のイメージセンサー。
【請求項12】
第１面と該第１面に対向して光が入射する第２面とを有して複数の画素領域を定義する基板を提供する段階と、
前記基板に予備の深い素子分離膜を形成して前記画素領域を形成する段階と、
前記画素領域の各々の基板内に光電変換部を形成する段階と、
前記基板の第１面上にトランジスタ及び配線層を形成する段階と、
前記基板の第２面で前記予備の深い素子分離膜を露出させる段階と、
前記予備の深い素子分離膜の少なくとも一部を除去して基板内に深いトレンチを形成する段階と、
前記深いトレンチの側面及び前記基板の第２面を覆う負の固定電荷膜を形成する段階と、を有することを特徴とするイメージセンサーの製造方法。
前記基板に予備の深い素子分離膜を形成して前記画素領域を形成する段階と、
前記画素領域の各々の基板内に光電変換部を形成する段階と、
前記基板の第１面上にトランジスタ及び配線層を形成する段階と、
前記基板の第２面で前記予備の深い素子分離膜を露出させる段階と、
前記予備の深い素子分離膜の少なくとも一部を除去して基板内に深いトレンチを形成する段階と、
前記深いトレンチの側面及び前記基板の第２面を覆う負の固定電荷膜を形成する段階と、を有することを特徴とするイメージセンサーの製造方法。
【請求項13】
前記負の固定電荷膜を形成する段階の後に、
前記基板の第２面上に埋め込み絶縁膜を形成する段階を更に含むことを特徴とする請求項１２に記載のイメージセンサーの製造方法。
前記基板の第２面上に埋め込み絶縁膜を形成する段階を更に含むことを特徴とする請求項１２に記載のイメージセンサーの製造方法。
【請求項14】
前記埋め込み絶縁膜は、前記深いトレンチ内に延長されて該深いトレンチを満たすことを特徴とする請求項１３に記載のイメージセンサーの製造方法。
【請求項15】
前記埋め込み絶縁膜を形成する段階は、
前記負の固定電荷膜を形成するための温度と同一であるか又は低い温度で前記埋め込み絶縁膜を形成することを特徴とする請求項１３に記載のイメージセンサーの製造方法。
前記負の固定電荷膜を形成するための温度と同一であるか又は低い温度で前記埋め込み絶縁膜を形成することを特徴とする請求項１３に記載のイメージセンサーの製造方法。
【請求項16】
前記負の固定電荷膜を形成する段階の後に、
前記深いトレンチ内にエアーギャップ領域を形成する段階を更に含むことを特徴とする請求項１２に記載のイメージセンサーの製造方法。
前記深いトレンチ内にエアーギャップ領域を形成する段階を更に含むことを特徴とする請求項１２に記載のイメージセンサーの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサーに関し、より詳細には、イメージセンサー及びその製造方法に関する。
【背景技術】
【0002】
イメージセンサーは光学映像（Ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子である。イメージセンサーはＣＣＤ（Ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）型及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類される。ＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と称されるＣＭＯＳイメージセンサーは２次元的に配列された複数個の画素を具備する。画素の各々はフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）を含む。フォトダイオードは入射する光を電気信号に変換する役割を果たす。
【0003】
半導体素子が高集積化されることによってイメージセンサーも高集積化されている。高集積化によって、画素の各々の大きさが小さくなり、画素間のクロストーク（ｃｒｏｓｓ ｔａｌｋ）の発生危険も大きくなる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第５，９７０，３３３号明細書
【特許文献2】米国特許第７，６０８，８７２号明細書
【特許文献3】米国特許第８，６９１，６６０号明細書
【特許文献4】米国特許第８，６３７，９１０７号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、暗電流特性を改善するイメージセンサー及びその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明の一態様によるイメージセンサーは、第１面と該第１面に対向して光が入射する第２面とを有して複数の画素領域を定義し、前記第２面から前記第１面の方向に延長されて前記複数の画素領域を分離する深いトレンチを定義する基板と、前記基板の画素領域の各々に配置される光電変換部と、前記光電変換部の上に配置されるゲート電極と、前記深いトレンチの側壁の少なくとも一部及び前記基板の第２面を覆う負の固定電荷膜と、前記基板の第１面上に配置されて前記画素領域の各々の活性領域を定義し、前記負の固定電荷膜に接する浅い素子分離膜と、を有し、前記深いトレンチは、前記浅い素子分離膜内に形成される底面を含み、前記深いトレンチの底面は、屈曲することを特徴とする。
【0007】
前記負の固定電荷膜は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム（Ｙ）、及びランタノイドの中の１つ以上を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）からなり得る。前記負の固定電荷膜は、ハフニウム（Ｈｆ）を含む金属酸化膜からなり得る。
前記基板の第１面上のゲート電極は、前記基板の第２面に向かって延長され得る。
前記負の固定電荷膜は、前記基板の第１面に向かって延長され得る。
前記負の固定電荷膜は、前記浅い素子分離膜の上部面及び下部面の中の少なくとも１つから離隔される下部面を有し得る。
前記負の固定電荷膜の下部面及び下部側壁は、前記浅い素子分離膜に接し得る。
前記負の固定電荷膜は、前記浅い素子分離膜内に延長され得る。
前記イメージセンサーは、前記深いトレンチ内で前記負の固定電荷膜に接して前記第２面に延長される埋め込み絶縁膜を更に含むことができる。
前記イメージセンサーは、前記深いトレンチ内に配置されるエアーギャップ領域を更に含むことができる。
前記イメージセンサーは、前記深いトレンチの側壁に隣接する基板上に配置される不純物注入領域を更に含むことができる。
前記負の固定電荷膜は、前記深いトレンチの側壁及び底面を覆い、前記イメージセンサーは、前記深いトレンチを満たす埋め込み絶縁膜を更に含むことができ、前記埋め込み絶縁膜は、前記深いトレンチ内で逆‘Ｙ’字形状を有し得る。
【0008】
上記目的を達成するためになされた本発明の一態様によるイメージセンサーの製造方法は、第１面と該第１面に対向して光が入射する第２面とを有して複数の画素領域を定義する基板を提供する段階と、前記基板に予備の深い素子分離膜を形成して前記画素領域を形成する段階と、前記画素領域の各々の基板内に光電変換部を形成する段階と、前記基板の第１面上にトランジスタ及び配線層を形成する段階と、前記基板の第２面で前記予備の深い素子分離膜を露出させる段階と、前記予備の深い素子分離膜の少なくとも一部を除去して基板内に深いトレンチを形成する段階と、前記深いトレンチの側面及び前記基板の第２面を覆う負の固定電荷膜を形成する段階と、を有する。
【0009】
前記イメージセンサーの製造方法は、前記負の固定電荷膜を形成した後に、前記基板の第２面上に埋め込み絶縁膜を形成する段階を更に含むことができる。前記埋め込み絶縁膜は、前記深いトレンチ内に延長されて該深いトレンチを満たし得る。
前記埋め込み絶縁膜を形成する段階は、前記負の固定電荷膜を形成するための温度と同一であるか又は低い温度で前記埋め込み絶縁膜を形成し得る。
前記イメージセンサーの製造方法は、前記負の固定電荷膜を形成した後に、前記深いトレンチ内にエアーギャップ領域を形成する段階を更に含むことができる。
【発明の効果】
【0010】
本発明のイメージセンサーによれば、光電変換部の側面及び底面に隣接するように固定電荷膜が配置され、固定電荷膜が負の電荷を帯びているため、周辺に正孔の蓄積（ｈｏｌｅ ａｃｃｕｍｕｌａｔｉｏｎ）が発生する。これにより、暗電流の発生及びホワイトスポット（ｗｈｉｔｅ ｓｐｏｔ）を効果的に減少させることができる。また、本発明のイメージセンサーによれば、深い素子分離膜内にポリシリコンパターンが配置され、ポリシリコンパターンが基板をなすシリコンと実質的に同様な熱膨張率を有するため、物質の熱膨張率差によって発生する物理的ストレスを減らすことができる。
また、本発明のイメージセンサーによれば、深い素子分離膜内にエアーギャップ領域が存在するため、クロストークを改善することができる。
更に、本発明のイメージセンサーによれば、単位画素領域間に深い素子分離膜が配置されてこれらを隔離させるため、クロストークを更に制御することができる。これにより、イメージの色相再現性を高くすることができる。
本発明のイメージセンサーの製造方法によれば、予備素子分離膜を犠牲膜のように利用して深いトレンチを形成するため、誤整列を減らすか又は無くすことができる。これにより、工程収率を増大させて製造費用を低くすることができる。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態によるイメージセンサーの回路図である。
【図2】本発明の第１実施形態によるイメージセンサーのレイアウト図である。
【図15】本発明の第２実施形態によるイメージセンサーの断面図である。
【図18】本発明の第３実施形態によるイメージセンサーの断面図である。
【図22】本発明の第４実施形態によるイメージセンサーの断面図である。
【図24】本発明の第５実施形態によるイメージセンサーの断面図である。
【図25】本発明の第６実施形態によるイメージセンサーの断面図である。
【図26】本発明の第７実施形態によるイメージセンサーの断面図である。
【図27】本発明の実施形態によるイメージセンサーを含む電子装置を示すブロック図である。
【図28】本発明の実施形態によるイメージセンサーが適用されるマルチメディア装置の例である。
【図29】本発明の実施形態によるイメージセンサーが適用されるマルチメディア装置の例である。
【図30】本発明の実施形態によるイメージセンサーが適用されるマルチメディア装置の例である。
【図31】本発明の実施形態によるイメージセンサーが適用されるマルチメディア装置の例である。
【図32】本発明の実施形態によるイメージセンサーが適用されるマルチメディア装置の例である。
【発明を実施するための形態】
【0012】
本発明の目的、特徴、及び長所は図面を参照しながら以下の望ましい実施形態を通じて容易に理解される。しかし、本発明は、ここで説明する実施形態に限定されることなく、他の形態に具現化され得る。紹介する実施形態は、開示する内容が徹底して完全になるように、そして当業者に本発明の思想が十分に伝達されるように提供される。
【0013】
本明細書で、何らかの構成要素が他の構成要素上に在ると言及する場合に、それは他の構成要素上に直接形成されるか、又はこれらの間に第３の構成要素が介在することもあり得ることを意味する。また、図面において、構成要素の厚さは技術的内容の効果的な説明のために誇張したものである。
【0014】
本明細書で記述する実施形態は本発明の理想的な例示図である断面図及び／又は平面図を参照して説明する。図面において、膜及び領域の厚さは技術的内容の効果的な説明のために誇張したものである。従って、製造技術及び／又は許容誤差等によって例示図の形態が変形され得る。従って、本発明の実施形態は、図示した特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含む。例えば、直角に図示したエッチング領域はラウンドされるか、或いは所定の曲率を有する形態であり得る。従って、図面で例示した領域は概略的な属性を有し、図面で例示した領域の模様は、素子の領域の特定形態を例示するためのものであり、発明の範疇を制限するものではない。本明細書の多様な実施形態で、第１、第２等の用語を多様な構成要素を記述するために使用したが、これらの構成要素がこのような用語によって限定されない。これらの用語は単にいずれかの構成要素を他の構成要素と区別するために使用したものである。ここに説明し、例示する実施形態はその相補的な実施形態も含む。
【0015】
本明細書で使用した用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で単数形は、文句で特別に言及しない限り、複数形も含む。明細書で使用する‘含む（ｃｏｍｐｒｉｓｅ）’及び／又は‘含む（ｃｏｍｐｒｉｓｉｎｇ）’は言及した構成要素が１つ以上の他の構成要素の存在又は追加を排除しない。
【0016】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
【0017】
図１は、本発明の一実施形態によるイメージセンサーの回路図である。
【0018】
図１を参照すると、イメージセンサーの単位画素の各々は、光電変換領域ＰＤ、トランスファートランジスタＴｘ、ソースフォロワトランジスタＳｘ、リセットトランジスタＲｘ、及び選択トランジスタＡｘを含む。トランスファートランジスタＴｘ、ソースフォロワトランジスタＳｘ、リセットトランジスタＲｘ、及び選択トランジスタＡｘは、各々トランスファーゲートＴＧ、ソースフォロワゲートＳＦ、リセットゲートＲＧ、及び選択ゲートＳＥＬを含む。光電変換領域ＰＤに光電変換部が提供される。光電変換部はＮ型不純物領域とＰ型不純物領域とを含むフォトダイオードである。トランスファートランジスタＴｘのドレーンは浮遊拡散領域ＦＤとして理解される。浮遊拡散領域ＦＤはリセットトランジスタ（Ｒｘ、ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ）のソースである。浮遊拡散領域ＦＤはソースフォロワトランジスタ（Ｓｘ：ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ）のソースフォロワゲート（ＳＦ）と電気的に連結される。ソースフォロワトランジスタＳｘは選択トランジスタ（Ａｘ：ｓｅｌｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）に連結される。リセットトランジスタＲｘ、ソースフォロワトランジスタＳｘ、及び選択トランジスタＡｘは隣接する画素によって互いに共有され、これによって集積度が向上する。
【0019】
イメージセンサーの動作を、図１を参照して説明すると次の通りである。先ず、光が遮断された状態でリセットトランジスタＲｘのドレーンとソースフォロワトランジスタＳｘのドレーンとに電源電圧ＶＤＤを印加して浮遊拡散領域ＦＤに残留する電荷を放出させる。その後、リセットトランジスタＲｘをオフ（ＯＦＦ）させ、外部からの光を光電変換領域ＰＤに入射させると、光電変換領域ＰＤで電子−正孔対が生成される。正孔はＰ型不純物注入領域の方に、電子はＮ型不純物注入領域の方に移動して蓄積される。トランスファートランジスタＴｘをオン（ＯＮ）させると、このような電荷は浮遊拡散領域ＦＤに伝達されて蓄積される。蓄積された電荷量に比例してソースフォロワトランジスタＳｘのゲートバイアスが変わり、ソースフォロワトランジスタＳｘのソース電位の変化をもたらす。この時、選択トランジスタＡｘをオン（ＯＮ）させると、コラムラインで電荷による信号が読み出されるようになる。
【0021】
図２及び図３を参照すると、単位画素領域ＵＰを含む基板３が提供される。基板３はシリコンウエハーであるか、或いはＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板又は半導体エピタキシァル層である。基板３は互いに対向する前面３ａと後面３ｂとを含む。後面３ｂを通じて光が入射する。前面３ａに回路が配置される。単位画素領域ＵＰは後面の深いトレンチ５２によって互いに分離される。後面の深いトレンチ５２は後面３ｂから前面３ａに隣接するように形成される。後面の深いトレンチ５２は平面的に網状に形成される。後面の深いトレンチ５２によって分離された各々の単位画素領域ＵＰの基板３には光電変換部ＰＤが配置される。光電変換部ＰＤは後面３ｂに隣接するように配置される。光電変換部ＰＤの下に、前面３ａに隣接するようにウェル領域ＰＷが配置される。ウェル領域ＰＷは光電変換部ＰＤと反対になる導電形の不純物がドーピングされる。例えば、光電変換部ＰＤにはＮ型の不純物がドーピングされ、ウェル領域ＰＷにはｐ型の不純物がドーピングされる。
【0022】
前面３ａには浅い素子分離膜１３が配置されて各々の単位画素領域ＵＰで活性領域を定義する。前面３ａで浅い素子分離膜１３が配置されない活性領域にトランスファーゲートＴＧと浮遊拡散領域ＦＤとが配置される。トランスファーゲートＴＧは基板３内に一部が延長された部分を含む垂直トランスファーゲート形態を有する。これとは異なり、トランスファーゲートＴＧは基板３の前面３ａ上のみに配置されるフラット形（ｆｌａｔ−ｔｙｐｅ）トランスファーゲートの形態を有することもある。トランスファーゲートＴＧから離隔する位置にトランジスタ１５が配置される。トランジスタ１５は、図１のソースフォロワトランジスタＳｘ、リセットトランジスタＲｘ、及び選択トランジスタＡｘの中の少なくとも１つに該当する。前面３ａ上には多層の層間絶縁膜１７と配線１９とが配置される。層間絶縁膜１７は第１パッシベーション膜２１で覆われる。
【0023】
後面の深いトレンチ５２の底面５２ｘは浅い素子分離膜１３の上部面１３ｕと下部面１３ｂとから離隔される。後面の深いトレンチ５２の側壁と底面５２ｘは負の固定電荷膜２３によってコンフォーマルに被覆される。即ち、負の固定電荷膜２３は後面３ｂから基板３を貫通して浅い素子分離膜１３内に延長される。負の固定電荷膜２３の下部面と下部側面とは浅い素子分離膜１３と接する。負の固定電荷膜２３は延長されて後面３ｂを覆う。負の固定電荷膜２３は化学量論比より不足する量の酸素を含む金属酸化膜からなる。従って、負の固定電荷膜２３は負の固定電荷を有する。負の固定電荷膜２３は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム（Ｙ）、及びランタノイドを含むグループから選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）からなる。
【0024】
負の固定電荷膜２３は光電変換部ＰＤを囲むように配置される。負の固定電荷膜２３は負の固定電荷を帯びており、負の固定電荷膜２３に接する基板３の表面周辺に正孔の蓄積（ｈｏｌｅ ａｃｃｕｍｕｌａｔｉｏｎ）が発生する。従って、暗い状態で発生した電子（即ち、暗電流）が正孔の方に移動して正孔と結合することによって暗電流の発生が減少する。それによって、ホワイトスポット（ｗｈｉｔｅ ｓｐｏｔ）を減少させることができる。
【0025】
後面の深いトレンチ５２の側壁に隣接する基板３には不純物注入領域５が配置される。不純物注入領域５は光電変換部ＰＤと反対になる導電形の不純物がドーピングされる。不純物注入領域５は、ウェル領域ＰＷにドーピングされた不純物のような導電形の不純物がドーピングされ、より高い濃度にドーピングされる。後面の深いトレンチ５２は埋め込み絶縁膜２５で満たされる。埋め込み絶縁膜２５は延長されて後面３ｂを覆う。埋め込み絶縁膜２５はシリコン酸化膜系列の物質で形成される。後面の深いトレンチ５２内に配置される負の固定電荷膜２３と埋め込み絶縁膜２５とは深い素子分離膜１１を構成し、単位画素領域ＵＰを分離する。深い素子分離膜１１の深さは、光感度の向上のために、例えば２μｍ以上である。一例によると、深い素子分離膜１１は３μｍ以上の深さを有する。
【0026】
後面３ｂを覆う埋め込み絶縁膜２５は第２パッシベーション膜２７で被覆される。第１及び第２パッシベーション膜２１、２７はシリコン窒化膜及びポリイミドの中の少なくとも１つの膜で形成される。第２パッシベーション膜２７の上には各々の単位画素領域ＵＰに対応するようにカラーフィルター２９とマイクロレンズ３１とが順に積層される。カラーフィルター２９はマトリックス状に配列されたカラーフィルターアレイに含まれる。一実施形態で、カラーフィルターアレイは、レッドフィルター、グリーンフィルター、及びブルーフィルターを含むベイヤーパターン（Ｂａｙｅｒ ｐａｔｔｅｒｎ）を有する。他の実施形態で、カラーフィルターアレイは、イエローフィルター、マゼンタフィルター、及びシアンフィルターを含んでもよい。また、カラーフィルターアレイはホワイトフィルターを追加的に具備してもよい。
【0028】
図４を参照すると、複数個の単位画素領域ＵＰを含む基板３を準備する。基板３は互いに対向する前面３ａと後面３ｂとを含む。基板３は半導体ウエハーであるか、或いは半導体エピタキシァル層である。
【0029】
図５を参照すると、複数のイオン注入工程を進行して各々の単位画素領域ＵＰで基板３内に光電変換部ＰＤとウェル領域ＰＷとを形成する。例えば、光電変換部ＰＤはＮ型の不純物でドーピングされる。ウェル領域ＰＷは、例えばｐ型の不純物でドーピングされるが、本発明はこれに限定されない。各々の単位画素領域ＵＰを覆う第１マスクパターンＭ１を基板３上に形成する。そして、第１マスクパターンＭ１をエッチングマスクとして利用して基板３をパターニングして前面に深いトレンチ５１を形成する。前面の深いトレンチ５１は単位画素領域ＵＰ間の境界に形成されて単位画素領域ＵＰを互いに分離させる。前面の深いトレンチ５１の底面は基板３の後面３ｂから離隔される。
【0030】
図６を参照すると、イオン注入工程とプラズマ補助ドーピング（ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ ｄｏｐｉｎｇ）工程との中の少なくとも１つを進行して前面の深いトレンチ５１の側壁と底面とに隣接する基板３に不純物注入領域５を形成する。不純物注入領域５は、例えばｐ型の不純物でドーピングされる。
【0031】
図７を参照すると、第１マスクパターンＭ１を除去する。基板３の前面３ａ上に絶縁ライナーとポリシリコン膜とをコンフォーマルに形成して前面の深いトレンチ５１を満たした後に平坦化エッチング工程を進行して前面の深いトレンチ５１内に絶縁ライナーパターン７とポリシリコンパターン９とを形成する。絶縁ライナーパターン７はシリコン酸化膜系列の物質で形成される。絶縁ライナーパターン７とポリシリコンパターン９とは予備の深い素子分離膜１０を構成する。予備の深い素子分離膜１０は複数の単位画素領域ＵＰを定義する。
【0032】
図８を参照すると、基板３の前面３ａ部分をパターニングして浅いトレンチを形成し、これを浅い素子分離膜１３で満たして活性領域を定義する。浅い素子分離膜１３はシリコン酸化膜系列の物質で形成される。浅い素子分離膜１３は前面の深いトレンチ５１と重畳するように形成される。そして、前面３ａにトランスファーゲートＴＧ、浮遊拡散領域ＦＤ、及びトランジスタ１５等を形成する。
【0033】
図９を参照すると、前面３ａ上に配線１９と層間絶縁膜１７及び第１パッシベーション膜２１とを形成する。
【0034】
図１０を参照すると、基板３を覆して後面３ｂが上に向かうようにする。平坦化エッチング工程を進行して基板３の一部分を除去してポリシリコンパターン９の下部面と絶縁ライナーパターン７とが露出するようにする。
【0035】
図１１を参照すると、基板３の後面３ｂ上に第２マスクパターンＭ２を形成する。第２マスクパターンＭ２は、基板３を覆い、ポリシリコンパターン９と絶縁ライナーパターン７とを露出させるように形成される。
【0036】
図１２を参照すると、第２マスクパターンＭ２によって露出したポリシリコンパターン９を選択的に除去する。エッチング工程、例えば等方性エッチング工程によってポリシリコンパターン９を選択的に除去する。これによって、絶縁ライナーパターン７の側面と浅い素子分離膜１３の上部面１３ｕとが露出する。
【0037】
図１３を参照すると、絶縁ライナーパターン７を選択的に除去して後面の深いトレンチ５２を形成する。後面の深いトレンチ５２は前面の深いトレンチ５１と重なるが、後面３ｂから前面３ａの方向に形成される。絶縁ライナーパターン７は等方性エッチング工程で除去される。絶縁ライナーパターン７を除去する時、同一系列の物質で形成された浅い素子分離膜１３の一部も除去される。これによって、後面の深いトレンチ５２の底面５２ｘは浅い素子分離膜１３の上部面１３ｕ及び下部面１３ｂから同時に離隔される。この方法では、後面の深いトレンチ５２を形成するため、後面の深いトレンチ５２の形成位置の誤整列が発生する危険はない。従って、工程収率を増大させて製造費用を低くすることができる。
【0038】
図１４を参照すると、基板３の後面３ｂ上に負の固定電荷膜２３をコンフォーマルに蒸着する。負の固定電荷膜２３は化学気相蒸着方法又は原子薄膜蒸着方法で形成される。負の固定電荷膜２３は化学量論比より不足する量の酸素を含む金属酸化膜からなる。負の固定電荷膜２３は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム（Ｙ）、タングステン（Ｗ）、及びランタノイドを含むグループから選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌｏｘｉｄｅ）からなる。負の固定電荷膜２３を形成した後に進行する後続工程は、負の固定電荷膜２３を形成する工程温度と同一であるか、或いはより低い。例えば、負の固定電荷膜２３を形成した後に進行する後続工程は約２００℃以下の温度で進行する。これによって、負の固定電荷膜２３内に酸素の含量が化学量論比より不足する状態を維持することができるため、負の固定電荷膜２３が負の固定電荷を帯びる。
【0039】
基板３の後面３ｂ上に埋め込み絶縁膜２５を形成して後面の深いトレンチ５２を満たす。埋め込み絶縁膜２５上に第２パッシベーション膜２７を形成する。再び図３を参照して、各々の単位画素領域ＵＰ上にカラーフィルター２９とマイクロレンズ３１とを順に形成する。
【0040】
本実施形態のイメージセンサーの製造方法で工程順序は変わり得る。また、本実施形態で、予備の深い素子分離膜１０がポリシリコンパターン９と絶縁ライナーパターン７とで構成されるが、１つの犠牲膜で構成してもよい。本実施形態の方法では予備の深い素子分離膜１０を犠牲膜のように利用して後面の深いトレンチ５２を形成するため、後面の深いトレンチ５２の形成位置に誤整列が発生する危険はない。従って、工程収率を増大させて製造費用を低くすることができる。
【0041】
図１５は、本発明の第２実施形態によるイメージセンサーの断面図である。図１５のイメージセンサーは、以下で説明することを除いて、図３のイメージセンサーと実質的に同様に構成される。従って、以下では説明を簡単にするために図３を参照して上述した内容を省略する。
【0042】
図１５を参照すると、本実施形態によるイメージセンサーでは、深いトレンチ５１、５２の一部は余りのポリシリコンパターン９ａと余りの絶縁ライナーパターン７ａとで満たされ、この上に負の固定電荷膜２３と埋め込み絶縁膜２５とが配置される。即ち、深いトレンチ５１、５２内に配置される余りのポリシリコンパターン９ａ、余りの絶縁ライナーパターン７ａ、負の固定電荷膜２３、及び埋め込み絶縁膜２５は深い素子分離膜１１ａを構成する。
【0043】
図１５のイメージセンサーでは、負の固定電荷膜２３が光電変換部ＰＤの上部面と側面との一部を囲むため、暗電流の発生が減少する。従って、ホワイトスポット（ｗｈｉｔｅ ｓｐｏｔ）を減少させることができる。
【0044】
余りのポリシリコンパターン９ａは基板３をなすシリコンと概ね同一の熱膨張率を有するため、イメージセンサーを構成する物質の熱膨張率差によって発生する物理的ストレスを減らすことができる。
【0046】
図１６を参照すると、図１１の段階のようにポリシリコンパターン９と絶縁ライナーパターン７とを露出させる第２マスクパターンＭ２を形成した後に、ポリシリコンパターン９の一部のみを除去し、余りのポリシリコンパターン９ａを残す。
【0047】
図１７を参照すると、第２マスクパターンＭ２を除去する。そして、絶縁ライナーパターン７の一部を除去し、余りの絶縁ライナーパターン７ａを残す。従って、後面の深いトレンチ５２が形成される。後面の深いトレンチ５２は前面の深いトレンチ５１と重なるように形成される。後面の深いトレンチ５２の底面で余りのポリシリコンパターン９ａと余りの絶縁ライナーパターン７ａとが露出する。
【0049】
図１８は、本発明の第３実施形態によるイメージセンサーの断面図である。図１８のイメージセンサーは、以下で説明することを除いて、図３のイメージセンサーと実質的に同様に構成される。従って、以下では説明を簡単にするために図３を参照して上述した内容を省略する。
【0050】
図１８を参照すると、基板３の前面３ａに図３の浅い素子分離膜１３の代わりにチャンネルストップ領域１４が配置される。チャンネルストップ領域１４は光電変換部ＰＤ及び浮遊拡散領域ＦＤと反対になる導電形の不純物がドーピングされる。チャンネルストップ領域１４は、ウェル領域ＰＷのような導電形の不純物がドーピングされ、より高い不純物濃度を有する。負の固定電荷膜２３の下部面は前面３ａより突出する。
【0052】
図１９を参照すると、図７の状態で基板３の前面３ａにチャンネルストップ領域１４を形成して活性領域を定義する。チャンネルストップ領域１４はイオン注入工程で形成される。前面３ａにトランスファーゲートＴＧ、浮遊拡散領域ＦＤ、及びトランジスタ１５を形成する。
【0053】
図２０を参照すると、前面３ａ上に配線１９、層間絶縁膜１７、及び第１パッシベーション膜２１を形成する。基板３を覆して後面３ｂが上に向かうようにする。基板３の一部分を除去してポリシリコンパターン９と絶縁ライナーパターン７とを露出する。後面３ｂ上に第２マスクパターンＭ２を形成する。第２マスクパターンＭ２で覆われずに露出したポリシリコンパターン９を選択的に除去する。それによって、層間絶縁膜１７が露出する。
【0054】
図２１を参照すると、第２マスクパターンＭ２を除去する。絶縁ライナーパターン７を選択的に除去して後面の深いトレンチ５２ａを形成する。層間絶縁膜１７が絶縁ライナーパターン７と同一のシリコン酸化膜系列の物質で形成されるため、絶縁ライナーパターン７を除去する時、層間絶縁膜１７の一部も共に除去される。従って、後面の深いトレンチ５２ａの底面５２ｘは前面３ａより低くなる。
【0056】
図２２は、本発明の第４実施形態によるイメージセンサーの断面図である。図２２のイメージセンサーは、以下で説明することを除いて、図１８のイメージセンサーと実質的に同様に構成される。従って、以下では説明を簡単にするために図３を参照して上述した内容を省略する。
【0057】
図２２を参照すると、本実施形態によるイメージセンサーでは、基板３の前面３ａにエッチング防止膜１６が配置される。負の固定電荷膜２３の下部面はエッチング防止膜１６と接し、前面３ａと同一の高さに位置する。
【0059】
図２３を参照すると、基板３の前面３ａにエッチング防止膜１６を形成する。エッチング防止膜１６は絶縁ライナーパターン７に対して過エッチング選択比を有する物質で形成される。例えば、エッチング防止膜１６はシリコン窒化膜で形成される。図２０のようにポリシリコンパターン９を選択的に除去する時、層間絶縁膜１７でないエッチング防止膜１６が露出する。エッチング防止膜１６は、絶縁ライナーパターン７を除去する時、層間絶縁膜１７がエッチングされることを防止する。それ以外の製造方法は図１９〜図２１を参照して説明したことと同一／同様である。
【0060】
図２４は、本発明の第５実施形態によるイメージセンサーの断面図である。図２４のイメージセンサーは、以下で説明することを除いて、図３のイメージセンサーと実質的に同様に構成される。従って、以下では説明を簡単にするために図３を参照して上述した内容を省略する。
【0062】
図２５は、本発明の第６実施形態によるイメージセンサーの断面図である。
【0063】
図２５を参照すると、本実施形態によるイメージセンサーでは、図３の状態で後面の深いトレンチ５２内にエアーギャップ領域ＡＧが配置される。従って、負の固定電荷膜２３、埋め込み絶縁膜２５、及びエアーギャップ領域ＡＧが深い素子分離膜１１ｄを構成する。
【0064】
図２５のイメージセンサーは埋め込み絶縁膜２５をステップカバレージ特性が低い蒸着工程で形成することによって具現される。従って、埋め込み絶縁膜２５が後面の深いトレンチ５２の狭い空いた空間内を満たさずにエアーギャップ領域ＡＧが形成される。それ以外の製造工程は図３〜図１４を参照して説明したことと同様である。
【0065】
図２６は、本発明の第７実施形態によるイメージセンサーの断面図である。
【0066】
図２６を参照すると、後面の深いトレンチ５２の底面５２ｘは２つのリセスされた領域を合わせた形状に屈曲される。負の固定電荷膜２３は屈曲された底面５２ｘをコンフォーマルに覆う。従って、埋め込み絶縁膜２５の下部構造が逆Ｙ字形状である。後面の深いトレンチ５２の屈曲した底面５２ｘは図１３の段階で工程条件を異ならせることによって形成される。それ以外の製造工程は図３〜図１４を参照して説明したことと同様である。
【0067】
図２７は、本発明の実施形態によるイメージセンサーを含む電子装置を示すブロック図である。電子装置はデジタルカメラ又はモバイル装置である。図２７を参照すると、デジタルカメラシステムは、イメージセンサー１００、プロセッサ２３０、メモリ３００、ディスプレー装置４１０、及びバス５００を含む。図２７に示したように、イメージセンサー１００はプロセッサ２３０の制御に応答して外部の映像情報をキャプチャ（Ｃａｐｔｕｒｅ）する。プロセッサ２３０は、キャプチャされた映像情報を、バス５００を通じてメモリ３００に格納する。プロセッサ２００はメモリ３００に格納された映像情報をディスプレー装置４１０に出力する。
【0068】
図２８〜図３２は、本発明の実施形態によるイメージセンサーが適用されるマルチメディア装置の例である。本発明の実施形態によるイメージセンサーはイメージ撮影機能を具備する多様なマルチメディア装置に適用される。例えば、本発明の実施形態によるイメージセンサーは、図２８に示したようにモバイルフォン又はスマートフォン２０００に適用され、図２９に示したようにタブレット又はスマートタブレット３０００に適用される。また、本発明の実施形態によるイメージセンサーは、図３０に示したようにノートブック型コンピューターコンピューター４０００に適用され、図３１に示したようにテレビジョン又はスマートテレビジョン５０００に適用される。本発明の実施形態によるイメージセンサーは図３２に示したようにデジタルカメラ又はデジタルカムコーダー６０００に適用される。
【0069】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0070】
３ 基板３ａ 前面
３ｂ 後面
５ 不純物注入領域
７、７ａ 絶縁ライナーパターン
９、９ａ ポリシリコンパターン
１０ 予備の深い素子分離膜
１１、１１ａ〜１１ｄ 深い素子分離膜
１３ 浅い素子分離膜
１３ｂ 下部面
１３ｕ 上部面
１４ チャンネルストップ領域
１５ トランジスタ
１６ エッチング防止膜
１７ 層間絶縁膜
１９ 配線
２１、２７ パッシベーション膜
２３ 固定電荷膜
２５ 埋め込み絶縁膜
２９ カラーフィルター
３１ マイクロレンズ
５１、５２、５２ａ〜５２ｃ 深いトレンチ
５２ｘ 底面
１００ イメージセンサー
２３０ プロセッサ
３００ メモリ
４１０ ディスプレー装置
５００ ＢＵＳ
２０００ モバイルフォン又はスマートフォン
３０００ タブレット又はスマートタブレット
４０００ ノートブック型コンピューターコンピューター
５０００ テレビジョン又はスマートテレビジョン
６０００ デジタルカメラ又はデジタルカムコーダー
ＡＧ エアーギャップ領域
ＦＤ 浮遊拡散領域
Ｍ１ 第１マスクパターン
Ｍ２ 第２マスクパターン
ＰＤ 光電変換部
ＰＷ ウェル領域
ＲＧ リセットゲート
ＳＦ ソースフォロワゲート
ＳＥＬ 選択ゲート
ＴＧ トランスファーゲート
ＵＰ 単位画素領域