特許 6443072 積層型セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6443072

(24)【登録日】2018年12月7日

(45)【発行日】2018年12月26日

(54)【発明の名称】積層型セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20181217BHJP

【ＦＩ】

   H01G4/30 201F

   H01G4/30 201G

   H01G4/30 513

   H01G4/30 516

   H01G4/30 311E

【請求項の数】4

【全頁数】17

(21)【出願番号】特願2015-10869(P2015-10869)

(22)【出願日】2015年1月23日

(65)【公開番号】特開2016-136557(P2016-136557A)

(43)【公開日】2016年7月28日

【審査請求日】2017年8月10日

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(72)【発明者】

【氏名】山口 孝一

(72)【発明者】

【氏名】石田 慶介

(72)【発明者】

【氏名】遠藤 誠

(72)【発明者】

【氏名】田邉 新平

【審査官】 田中 晃洋

(56)【参考文献】

【文献】 特開２００９−０１２９９０（ＪＰ，Ａ）

【文献】 特開２００８−０８１３５０（ＪＰ，Ａ）

【文献】 特開２０００−２４３６５０（ＪＰ，Ａ）

【文献】 特開２０１０−００６６３４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

複数の誘電体セラミック層と複数の内部電極層とが交互に積層された素子本体と、前記素子本体の内部電極層が露出した端面に設けられた外部電極とを有する積層型セラミック電子部品であって、
前記素子本体の端面に露出した複数の内部電極層の少なくとも一部は、隣接する内部電極層を連結する端面電極部を有し、前記端面電極部と接する前記誘電体セラミック層との間に接続部を有し、端面電極部を覆うように外部電極が設けられていることを特徴とする、積層型セラミック電子部品。

【請求項2】

前記接続部は、前記内部電極金属の酸化物を主成分とすることを特徴とする、請求項１に記載の積層型セラミック電子部品。

【請求項3】

前記接続部の副成分は、Ｖ、Ｃｒ、Ｃｕ、Ｍｎ、Ｍｇ、Ｓｉ、Ｔｉ、Ｂａ、Ｃａ、Ｚｒ、の酸化物のうち少なくともいずれか一種類を含むことを特徴とする、請求項１又は請求項２に記載の積層型セラミック電子部品。

【請求項4】

前記端面電極部のうち少なくとも３層以上の内部電極層を連結している端面電極部が存在し、端面電極部を介して、３層以上で連結している内部電極層の割合が１０％以上であることを特徴とする、請求項１乃至請求項３に記載の積層型セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、内部電極層とセラミック層とが交互に積層された積層型セラミック電子部品に関する。

【背景技術】

【0002】

近年、電子機器の小型化、薄型化が進む中、これらの電子機器に搭載される電子部品にも小型のものが要求されている。なかでも積層セラミックコンデンサに関しては、薄型民生機器の需要により、電子部品の実装面積に制限がなされ、小型品の高容量化が求められている。

【0003】

このような市場の要求から、積層セラミックコンデンサは、容量を確保し小型化しなければならない。ここで、積層セラミックコンデンサの静電容量は、式１で表わされる。
（式１）

Ｃ：静電容量、ε_ｒ：比誘電率、ε_０：真空の誘電率、
Ｓ：内部電極重なり面積、ｄ：誘電体セラミック層厚み、ｎ：積層数

【0004】

式１からわかるように、小型化の要求が高まる中で、決められた形状寸法と内部電極の重なり面積を考慮し、積層セラミックコンデンサの静電容量を上げる為には、セラミック材料の固有の比誘電率を高くする、誘電体セラミック層厚みを薄くする、内部電極層厚みを薄くして積層数を増やす等して調整する。

【0005】

しかしながら、比誘電率に関しては物質固有の値から、新規誘電体物質の発見に至らなければ大幅な向上は見込めず、必然的に内部電極層厚みや誘電体セラミック層厚みを薄くしなければならない。そのため、０．６０μｍ以下の内部電極層及び誘電体セラミック層で形成された積層セラミックコンデンサが求められている。

【0006】

一般的に、内部電極層及び誘電体セラミック層を薄くするためには、内部電極層を形成する金属粒子と誘電体セラミック層を形成する誘電体セラミック粒子は、微細化した粉末が用いられる。
しかしながら、微細化した金属粒子と誘電体セラミック粒子を用いると、誘電体セラミック粒子よりも金属粒子の方が反応性が高く、焼結に伴う収縮の開始温度に大きな不整合が生じてしまう。その結果、内部電極層が素子本体内部に引き込んだ構造となりやすく、内部電極層と外部電極との間に空隙が生じてしまい、接続不良が発生して品質確保が難しくなる。

【0007】

そこで特許文献１では、外部電極を直接めっきにより形成する方法が提案されている。この方法によれば、素子本体内部に引き込んだ内部電極層であっても、内部電極層端面の露出部を核としてめっき膜が析出し、めっき膜が成長することにより、誘電体セラミック層を挟んだ内部電極層の露出部同士が接続され、薄くフラットな外部電極を形成させることができると提案している。

【0008】

また特許文献２では、内部電極の端部が表面に引出されたセラミック素体を準備する工程と、第１の金属成分を含む第１の金属フィラー、及び、前記第１の金属成分よりも融点が高い第２の金属成分を含む第２の金属フィラーを含む樹脂電極層を形成する工程と、前記電極層を加熱し、前記第１及び第２の金属成分と前記内部電極に含まれる金属とを含み、前記セラミック素体の表面上に位置する金属層を有する電極を形成する加熱工程とを行うことで、内部電極層と外部電極層との接続不良が改善できる構造体が得られると提案している。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１０−２１５２３号公報

【特許文献2】特開２０１３−１１８３５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら特許文献１では、外部電極を直接めっきにより形成するので、めっき膜と素子本体とは化学的に結合しておらず、めっき膜と素子本体との接合強度が十分で無いという問題がある。その結果、たわみ強度試験強度において、めっき膜と素子本体との間から界面剥離が発生しやすくなる課題がある。

【0011】

また特許文献２では、誘電体セラミック層の厚みが０．６μｍ以下に薄層多層化された積層セラミックコンデンサにおいては、表面に引出された内部電極同士の隙間が狭く、第１の金属フィラーと第２の金属フィラーとが侵入することが困難となるので、外部電極と内部電極に挟まれた誘電体セラミック層との間に空隙が発生してしまう問題がある。その結果、たわみ強度試験においては、空隙を起点とし、外部電極と誘電体セラミック層との間から界面剥離が発生しやすくなる課題がある。

【0012】

本発明は、誘電体セラミック層と内部電極層が薄層多層化された場合であっても、接続不良を改善しながら、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を抑制した積層型セラミック電子部品を提供することを目的としている。

【課題を解決するための手段】

【0013】

上記課題を解決する為に本発明に係る積層型セラミック電子部品は、複数の誘電体セラミック層と複数の内部電極層とが交互に積層された素子本体と、前記素子本体の内部電極層が露出した端面に設けられた外部電極とを有する積層型セラミック電子部品であって、前記素子本体の側端面に露出した複数の内部電極層の少なくとも一部は、隣接する内部電極層を連結する端面電極部を有し、前記端面電極部と接する前記誘電体セラミック層との間に接続部を有し、端面電極部を覆うように外部電極が設けられていることを特徴としている。

【0014】

ここで、端面電極部とは、素子本体よりも外部電極側に突出した内部電極層の端部のことを意味する。また、接続部とは、端面電極部と誘電体セラミック層端部とに接している層を意味し、不連続な層も含む。

【0015】

このような構造体は、外部電極を焼付ける前に形成しているため、外部電極と端面電極部との接合面積が増えるので、接合強度が高まり接続不良を改善することができる。さらには、端面電極部と誘電体セラミック層との界面に接続部を有しているため、端面電極部と誘電体セラミック層端部との間では空隙の発生が抑制でき、たわみ強度試験において、外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。

【0016】

前記接続部は、前記内部電極金属の酸化物を主成分とすることを特徴としている。

【0017】

このような構成によれば、接続部には内部電極金属の酸化物を主成分に含むので、接続部と誘電体セラミック層端部との接合性が高まり、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。

【0018】

また前記接続部は、端面電極部と誘電体セラミック層端部とに接している非常に薄い層であり、１００ｎｍ以下が好ましい。

【0019】

前記接続部の副成分は、Ｖ、Ｃｒ、Ｃｕ、Ｍｎ、Ｍｇ、Ｓｉ、Ｔｉ、Ｂａ、Ｃａ、Ｚｒ、の酸化物のうち少なくともいずれか一種類を含むことを特徴としている。

【0020】

このような構成によれば、接続部は、Ｖ、Ｃｒ、Ｃｕ、Ｍｎ、Ｍｇ、Ｓｉ、Ｔｉ、Ｂａ、Ｃａ、Ｚｒ、の酸化物のうち少なくともいずれか一種類を含むので、端面電極部との反応性が良好であり、接続部と端面電極部との接合性が高まり、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。

【0021】

また、前記端面電極部のうち少なくとも３層以上の内部電極層を連結している端面電極部が存在し、端面電極部を介して、３層以上で連結している内部電極層の割合が、全内部電極層に対して１０％以上であることを特徴としている。

【0022】

すなわち、例として３００層の内部電極層を有する積層型セラミック電子部品であれば、３０層以上の内部電極層が、端面電極部を介して３層以上で連結していることを意味する。

【0023】

このような割合で構成される構造体は、端面電極部と内部電極層との接合強度が高まり、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。

【発明の効果】

【0024】

本発明によれば、誘電体セラミック層と内部電極層とが薄層多層化された場合であっても、接続不良を改善しながら、たわみ強度試験において、外部電極と素子本体の間で発生する界面剥離が飛躍的に改善された積層型セラミック電子部品を提供することができる。

【図面の簡単な説明】

【0025】

【図1】図１は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。

【図2】図２は、本発明の一実施形態に係る、ホットプレス焼成炉の概略図である。

【図3】図３は、本発明の一実施形態に係る、ホットプレス焼成炉の焼成時の概略図である。

【図4】図４は、本発明に係る積層セラミックコンデンサの内部構造体の形態を説明する為の、積層セラミックコンデンサの部分断面図である。

【図5】図５は、本発明の一実施形態に係る実施例７によって作製された外部電極形成前の積層セラミックコンデンサの内電突出部の部断面における電界放出型走査電子顕微鏡（ＦＥ−ＳＥＭ）写真である。

【発明を実施するための形態】

【0026】

以下、本発明の好適な実施の形態として、積層セラミックコンデンサを例に挙げ説明する。同一の部材については同一の符号を付すものとし、重複する説明を省略する。なお、図面は模式的なものであり、部材相互間の寸法の比率や部材の形状等は実際のものと異なっていても良い。

【0027】

（積層セラミックコンデンサ）
図１に示すように、本発明の一実施形態に係る積層セラミックコンデンサ１０は、誘電体セラミック層１と内部電極層２とが交互に積層された構成の素子本体素子３を有する。この素子本体素子３の両端部には、素子本体素子の内部で交互に配置された内部電極層２と各々導通する一対の外部電極４が形成してある。素子本体素子３の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよい。

【0028】

（積層セラミックコンデンサの製造方法）
本実施形態の積層セラミックコンデンサの製造方法は、誘電体セラミックペーストの作製、内部電極ペーストの作製、段差吸収層用セラミックペーストの作製、印刷、積層、切断といった、周知の方法により、素子本体素子の有機成分等を含んだ状態のものが作製される。次に有機成分等を炭化させ燃焼させ、素子本体素子を焼結させる為に、脱バインダ工程、焼成工程を経て素子本体を得る。次いで焼結した素子本体の端面に外部電極が形成され、外部電極上にめっき膜が形成され、積層セラミックコンデンサが完成する。
以下、製造方法について具体的に説明する。

【0029】

（誘電体セラミック層のセラミック組成）
上述した誘電体セラミック層の組成は、特に限定される事はないが、ＡＢＯ_３（但し、Ａサイトは、少なくともＢａを含み、Ｂサイトは、少なくともＴｉを含むペロブスカイト型結晶を表す。）を主成分とし、副原料として、ＡＢＯ_３１００ｍｏｌに対して、ＭｇがＭｇＯ換算で０．０１ｍｏｌ以上２．００ｍｏｌ以下、Ｒの化合物（ただし、Ｒは、Ｙ、Ｄｙ、Ｈｏ、Ｙｂ、Ｌｕ、ＧｄおよびＴｂから選ばれる少なくとも１つである）をＲ_２Ｏ_３換算で０．２０ｍｏｌ以上１．００ｍｏｌ以下、ＳｉＯ_２を０．４０ｍｏｌ以上２．００ｍｏｌ以下、Ｍｎの化合物をＭｎＯ換算で０．００ｍｏｌを超え、０．５０ｍｏｌ未満、Ｖの化合物をＶ_２Ｏ_５換算で０．０１ｍｏｌ以上０．５０ｍｏｌ以下で示す組成範囲のものが好ましい。

【0030】

（誘電体セラミックペースト）
本発明における誘電体セラミック層は、平均粒子径が２０ｎｍから１００ｎｍの誘電体セラミック粉末を用いることが好ましい。この範囲内に平均粒子径があることで、緻密な誘電体グリーンシートを作製することが可能となる。

【0031】

誘電体セラミックペーストは、前記誘電体セラミック層組成になるように、誘電体セラミック粒子と、副原料の酸化物または炭酸塩と、有機ビヒクルとを、ホモミキサーで混合した後、３本ロールミルやボールミル、ビーズミルにおいて分散、混練することによって作製される。

【0032】

（内部電極ペースト）
本発明における内部電極ペーストの導電性粉末は、粒子径としては特に制限されないが、平均粒子径が１０ｎｍから１５０ｎｍのものを用いることが好ましい。また共材として導電性粉末の焼結挙動を遅らせる為に添加される誘電体セラミック粉末は、誘電体セラミックペーストで用いる誘電体セラミック粉末と同組成で、平均粒子径が１０ｎｍから５０ｎｍ程度の誘電体セラミック粉末を用いることが好ましい。導電材として用いる金属としてはＮｉ，Ｃｕ，Ｎｉ−Ｃｕ合金、Ａｇ−Ｐｄ合金等が使用でき、特に限定されない。

【0033】

内部電極ペーストは、用意した導電性粉末と、前記共材として用いる誘電体セラミック粉末と、有機ビヒクルとを、ホモミキサーで混合し、３本ロールミルやボールミルにおいて分散、混練することによって作製される。

【0034】

（段差吸収層用セラミックペースト）
段差吸収層の組成は、誘電体セラミック層と同様の無機組成を無機主成分とし、副成分としては特に限定されないが、ＣｕＯ、Ｃｒ_２Ｏ_３、ＭｎＯ、Ｖ_２Ｏ_５、ＳｉＯ_２、ＭｇＯ、ＴｉＯ_２、ＢａＣＯ_３、ＣａＣＯ_３、ＺｒＯ_２、換算で少なくとも一種類以上を０．０１ｍｏｌ以上２．００ｍｏｌ以下で示す範囲のものが好ましい。用意した原料粉末と、分散剤と、有機溶剤とを、ホモミキサーで混合し、ビーズミルにおいて分散、スラリー化した後に、有機ビヒクルを混ぜ、ホモミキサーで混合した後に、エバポレーター等で有機溶剤を所望の範囲で蒸発気化させた後に、３本ロールミルで混練することによって作製される。

【0035】

上記有機ビヒクルは、バインダ樹脂を溶剤に溶解させて得られるものである。有機ビヒクルに用いられるバインダ樹脂としては特に制限されないが、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダ樹脂が例示される。

【0036】

（積層セラミックコンデンサの製造）
以上のようにして得られた誘電体セラミックペースト、内部電極ペーストおよび段差吸収層用セラミックペーストを用いて、積層セラミックコンデンサを製造する。

【0037】

まず、誘電体セラミックグリーンシートを形成するために、前記記載の誘電体セラミックペーストを用いて、ダイコート法、ドクターブレード法などにより、支持体としてのキャリアフィルム１４上に、０．６μｍ以上０．９μｍ以下の厚みで誘電体セラミックグリーンシートを形成し乾燥する。

【0038】

続いて、内部電極グリーン層を形成するために、前記記載の内部電極ペーストを用い、誘電体セラミックグリーンシート上に、スクリーン印刷等の印刷法で、好ましくは０．７μｍ以下の厚みで、内部電極グリーンシートを形成し乾燥する。

【0039】

さらに、段差吸収層セラミックグリーン層を形成するために、誘電体セラミックグリーンシート上で、内部電極グリーン層の間の凹部に、スクリーン印刷等の印刷法で、好ましくは内部電極グリーン層と同等の厚みで、内部電極グリーン層と１０μｍ程度の重なりを持って形成し乾燥する。このようにして得られたグリーンシートを、ここでは容量部グリーンシートと呼ぶこととする

【0040】

上記のように作製した容量部グリーンシートのキャリアフィルムを剥がし、所望数の容量部グリーンシートを積層し、積層セラミックコンデンサにおいて静電容量を形成するグリーン体を作製し、さらに誘電体セラミックグリーンシートのみで形成されるグリーンシートにおいても、所望の枚数積層したものを別途作製し、グリーン体積層面の上下に熱圧着して接着する。

【0041】

次に、得られた素子本体を個片に切断する。個片化方法は特に制限されないが、押し切り切断方法やダイシングブレード法、レーザーダイシング法等が挙げられる。

【0042】

（脱バインダ工程）
脱バインダ工程における条件は、酸素分圧１０^−２１ａｔｍ以上１０^−１６ａｔｍ以下で、水素濃度０．１％以上４．０％以下の窒素水素混合ガス中で、トップ保持温度６５０℃以上８５０℃以下の条件で行う。昇温速度、保持時間は特に制限されず、残留カーボン量が０．１質量％以下になればよい。脱バインダ温度を低くすると、残留カーボンが多い為に、焼成工程において素子本体からカーボンが多く抜けていく為に、デラミネーションが発生しやすくなってしまう。

【0043】

（熱処理工程）
本発明の一実施形態における熱処理工程は、本発明で用いる端面電極部と接続部を有する構造とするため、特殊なホットプレス焼結法が用いられる。しかし、本発明の効果は構造体にあり、本発明の構造体が作製できる方法であれば、どのような誘電体セラミックペースト、内部電極ペースト、段差吸収層用ペースト、各種焼成方法を用いても良く、例えばローラーハースキルン焼成、熱間等方圧加圧焼成、バッチ炉焼成等が例示される。

【0044】

本発明の一実施形態におけるホットプレス焼結は、図２、図３に示すように連続式高速ホットプレス焼成にて焼結する。

【0045】

図２に示すように本発明における連続式高速ホットプレス焼成炉は、加圧パンチ加熱室２０、加圧室２１、パンチ２２、ステージ２３、ヒーター２４、プッシャー２５、受け２６からなり、素子本体試料２７は高強度プレート２８の上に乗せられ、高強度プレートはセラミック台２９の上とパンチ２３の底部に備え付けられる。

【0046】

図３に示すように本発明における連続式高速ホットプレス焼成炉は、加圧パンチ加熱室２０で１２００℃から１３００℃に過熱された、パンチ２２と高強度プレート２８が、プッシャー２５によってステージ２３に送られた、セラミック台２９と高強度プレート２８との上に乗せられた素子本体試料２７を加圧加熱することによって焼結を行う。焼結後の素子本体試料は受け２６によって加圧室２１の外に出される。

【0047】

焼成条件としては、例えば７０００℃／ｈ以上１０００００℃／ｈ以下の昇温速度で、１．０ＭＰａ以上８０ＭＰａ以下の加圧量の条件が例示される。

【0048】

焼成雰囲気としては、窒素と水素と水蒸気の共存雰囲気下で、水素濃度は０．１％より大きく４．０％以下で行うことが好ましい。水素濃度を高くしすぎると、脱バインダ工程で残ったカーボンが焼成工程でも残留してしまうと共に、再酸化条件が高温側にシフトしてしまい好ましくない。逆に低くなると導電性粉末の酸化がおこり好ましくない。

【0049】

上述の高強度プレートとしてはタングステンカーバイド、シリコンカーバイド、シリコンナイトライド等の熱衝撃に強く、曲げ強度の大きな材料が例示される。試料との反応性の観点からシリコンカーバイドを用いることが好ましい。

【0050】

上述の加圧パンチとしては、シリコンカーバイド、アルミニウムナイトライド等の熱伝導度の高い材料が例示される。耐熱性、熱伝導度の観点からシリコンカーバイドを用いることが好ましい。

【0051】

上述のセラミック台としては、安定化ジルコニア、アルミナ、シリコンナイトライド等の熱伝導度の低い材料が例示される。耐熱衝撃性、熱伝導度の観点から安定化ジルコニア、シリコンナイトライドを用いることが好ましい。

【0052】

このように焼結させた焼成後の素子本体を、再酸化処理する。再酸化処理においては、ホットプレス装置内で加圧しながらでも、また、別のバッチ炉、連続炉等で行ってもかまわない。また一般的ではあるが、酸素分圧を１０^−８ａｔｍから１０^−４ａｔｍで制御した窒素と水蒸気の共存雰囲気下で行う。また保持温度は、８００℃から９５０℃の範囲で行うことが好ましい。アニール時の保持温度が前記記載の温度範囲未満であると、誘電体材料の再酸化が不十分なため、絶縁抵抗および寿命特性が低下する場合がある。また、前記記載の範囲を超えると、本発明の構造を得ることが困難になる。

【0053】

上記工程を通すことで、素子本体から内部電極層の導電材が押し出され、隣接する内部電極層と接続した段階で誘電体セラミック層端部に濡れ、端面電極部を形成する。また、接続部は端面電極部が形成された後の降温段階で、誘電体セラミック層端部の酸化物と界面反応して形成する。

【0054】

本発明の一実施形態においては、上記手法にて本発明の構造を作製したが、例えば通常のホットプレス焼結や、加圧焼結でなくとも、素子本体の内部電極層が引き出された端部にＮｉペーストを塗布して、雰囲気を制御して焼成することによっても形成することができ、本発明の構造は手法によって限定されない。

【0055】

このように、上記誘電体セラミックペーストと、内部電極ペーストを用いて作製した素子本体を、上記熱処理工程を通すことによって、本発明の構造体を得ることができる。本発明の構造体に関する最良の形態に関して、図４を用いて説明する。

【0056】

図４は、図１の積層セラミックコンデンサの概略断面図の内部構造の一部拡大図である。

【0057】

本発明に係る積層セラミックコンデンサの内部構造の断面を拡大すると、図４に示すように、内部電極層３１と誘電体セラミック層３２と外部電極３３と端面電極部３４と接続部３５とからなる。ここで、端面電極部３４とは、素子本体よりも外部電極３３側に突出した内部電極層３１の端部のことを意味し、接続部３５とは、端面電極部３４と誘電体セラミック層３２の端部との間に存在している界面に存在する。

【0058】

図４に示す通り、本発明に係る積層セラミックコンデンサ内部構造は、内部電極層成分からなる端面電極部があることで、外部電極と内部電極との接続不良が改善され、さらには誘電体セラミック層端部と端面電極部が接続した接続部を有することで、素子本体と外部電極の接続を良好にし、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離が飛躍的に改善された良好な結果が得られる。

【0059】

さらには、接続部は内部電極金属の酸化物を主成分とすることが好ましく、ＮｉＯやＣｕＯが例示される。

【0060】

このような構成によれば、接続部には内部電極金属の酸化物を主成分に含むので、接続部と誘電体セラミック層端部との接合性が高まり、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。

【0061】

接続部の厚みとしては特に制限はないが、界面に生成されることから、１ｎｍ以上５ｎｍ程度である。また、端面電極部と誘電体セラミック層端部の界面には必ず接続部が形成される。

【0062】

さらには、接続部は、副成分としてＶ、Ｃｒ、Ｃｕ、Ｍｎ、Ｍｇ、Ｓｉ、Ｔｉ、Ｂａ、Ｃａ、Ｚｒ、の酸化物のうち少なくともいずれか一種類を含むことが好ましく、さらに好ましくはＶ，Ｃｒ、Ｍｎ、Ｃｕである。

【0063】

このような構成によれば、接続部は、副成分としてＶ、Ｃｒ、Ｃｕ、Ｍｎ、Ｍｇ、Ｓｉ、Ｔｉ、Ｂａ、Ｃａ、Ｚｒ、の酸化物のうち少なくともいずれか一種類を含むので、端面電極部との反応性が良好であり、接続部と端面電極部との接合性が高まり、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。

【0064】

さらには、端面電極部のうち少なくとも３層以上の内部電極層を連結している端面電極部が存在し、端面電極部を介して、３層以上で連結している内部電極層の割合が１０％以上であることが好ましい。

【0065】

このような割合で構成される構造体は、端面電極部と内部電極層との接合強度が高まり、たわみ強度試験において外部電極と素子本体の間で発生する界面剥離を飛躍的に改善することが可能である。３層以上で連結している内部電極層の割合が、全内部電極層に対して１０％より小さくなると、端面電極部と接続部が存在する効果が小さくなり、たわみ強度試験において外部電極と素子本体の間で界面剥離が発生してしまう場合がある。

【0066】

（外部電極ペースト）
本発明における外部電極ペーストは、導電性粉末を主成分とし、副成分としてガラス粉末と有機ビヒクルを３本ロールミル等で混練して作製できる。導電性粉末は特に限定されることはないが少なくともＣｕを含み、粒子径としては平均粒子径が０．３μｍから７．０μｍのものを用いることが好ましい。この範囲に平均粒子径があることで、緻密な外部電極を作製することが可能となる。

【0067】

以上の方法で得られる外部電極ペーストに焼成した素子本体の一部を浸し、焼付を行うことで外部電極を形成することができる。外部電極の焼付条件は、例えば加湿した窒素と水素との共存雰囲気化で６００℃から８５０℃の範囲で１０分から１時間程度保持することが好ましい。

【0068】

めっき膜の形成方法は特に限定されることはないが、外部電極が形成された焼結体に、Ｎｉめっき浴、Ｓｎめっき浴を用いたバレルめっき法により、外部電極上にＮｉめっき層とＳｎめっき層とを順次形成することによりＮｉ／Ｓｎめっき層を形成した。このようにして、本発明の構造体を持つ積層セラミックコンデンサを作製できる。

【0069】

以上、本発明の一実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく本発明の要旨を逸脱しない範囲内において種々に改変し適用することができる。

【実施例1】

【0070】

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明の要旨から逸脱しない範囲内において種々に改変することができる。

【0071】

（誘電体セラミックペーストの作製粉末）
本実施例では、（Ｂａ_０．９６Ｃａ_０．０４）（Ｔｉ_０．８５Ｚｒ_０．１５）Ｏ_３＋ＭｇＯ（０．１質量部）＋ＭｎＯ（０．３質量部）＋Ｙ_２Ｏ_３（０．４質量部）＋ＳｉＯ_２（０．３質量部）＋Ｖ_２Ｏ_５（０．０５質量部）の組成の誘電体層を有する積層セラミックコンデンサを製造した。まず、粒径０．１〜１μｍのＢａＴｉＯ_３、ＣａＴｉＯ_３、ＢａＺｒＯ_３、ＭｇＣＯ_３、ＭｎＣＯ_３、Ｙ_２Ｏ_３、ＳｉＯ_２の材料粉末を、ボールミルにより１６時湿式混合し、乾燥することによって誘電粉末を用意した。

【0072】

誘電体粉末１００質量部に対し、アクリル樹脂４．８質量部と、酢酸エチル１００質量部と、ミネラルスピリット６質量部と、トルエン４質量部をボールミルで混合してペースト化し、誘電体セラミックペーストを得た。

【0073】

（内部電極用ペーストの作製）
次いで、平均粒径０．１５μｍのＮｉ粒子１００質量部に対し、有機ビヒクル（エチルセルロース８質量部をブチルカルビトール９２質量部に溶解したもの）４０質量部と、ブチルカルビトール１０質量部とを３本ロールにより混練してペースト化し、内部電極層用ペーストを得た。

【0074】

（段差吸収層用セラミックペーストの作製）
誘電体セラミックペーストと同様の無機組成原料を、分散剤が溶解したメチルエチルケトン溶剤と混合し、ホモミキサーで混合撹拌しスラリー化した後、φ０．５ｍｍのジルコニアビーズを用いて２４時間解砕混合した。

【0075】

上記スラリーに有機ビヒクルを投入し、φ０．５ｍｍのジルコニアボールを用いて２４時間解砕混合した後に、エバポレーターで有機溶剤を揮発させ無機濃度を調整し、３本ロールミルにて混練し、段差吸収層用セラミックペーストを作製した。

【0076】

（積層セラミックコンデンサの作製）
前記記載の誘電体セラミックペーストを用いて、ドクターブレード法により、支持体としてのキャリアフィルム上に、誘電体グリーンシートを形成した。誘電体グリーンシートの厚みは、素子本体内部の１層あたりの誘電体セラミック層の厚みが０．５μｍとなるように調整した。

【0077】

続いて、内部電極層を形成するため、前記記載の内部電極ペーストを用い、誘電体グリーンシート上にスクリーン印刷で、内部電極パターンを形成した。

【0078】

さらに、段差吸収層を形成するため、内部電極パターン間の凹部に前記記載の段差吸収層用セラミックペーストをスクリーン印刷し、乾燥した。こうして容量部グリーンシートを準備した。

【0079】

また、内層用グリーンシートとは別に、キャリアフィルム上に誘電体グリーンシートのみを形成した外層用グリーンシートを用意した。

【0080】

次に、前記記載の容量部グリーンシートは容量部グリーンシートで、外層用グリーンシートは外層用グリーンシートでそれぞれ所望の枚数を積層した。キャリアフィルムは積層の都度、剥離した。

【0081】

得られた素子本体を、ダイシングソーを適用して切断した。

【0082】

続いて、上記切断後の個片化した素子本体を高強度プレート上に０．１ｍｍ間隔で並べ、高強度プレートと一緒に脱バインダをした。

【0083】

本実施例では、高強度プレートとしてシリコンカーバイドを用いた。

【0084】

脱バインダ条件は、水素濃度４．０％の加湿した窒素水素混合ガス中で、保持温度を８００℃、保持時間１２時間とした。昇温速度は特に制限されず、残留カーボン量が０．１質量％以下になるまで行った。

【0085】

得られた高強度プレート上の脱バインダー後の素子本体を、図２に示したホットプレス焼成装置を用いて、約８６４００℃／ｈの昇温速度で、１１００℃の焼成温度で５ＭＰａの加圧量で焼結させた。

【0086】

焼成時の雰囲気は、加湿した窒素と水素の混合ガスで、酸素分圧１０^−１０ａｔｍとした。

【0087】

上述したホットプレス焼成装置の治具材種として、本実施例では加圧パンチとしては、シリコンカーバイドを用い、セラミック台としてはシリコンナイトライドを用いた。

【0088】

このように焼結させた素子本体を、再酸化処理した。再酸化処理においては、本発明では、無加圧のバッチ炉で、１０^−５ａｔｍで制御した窒素と水蒸気の共存雰囲気下で行った。また保持温度は、９５０℃とした。

【0089】

ここで外部電極ペーストは、導電性粉末としてＣｕ粉末（平均粒子径０．８μｍ）と有機ビヒクルとを準備し、３本ロールミルで混練し作製した。

【0090】

そして、この外部電極ペーストに、焼結させた素子本体の一部を浸漬させ乾燥し、窒素ガス中で焼付を行った。昇温速度は特に限定されず、保持温度を８００℃、保持時間を２０分とした。

【0091】

外部電極が形成された素子本体に、Ｎｉめっき浴、Ｓｎめっき浴を用いたバレルめっき法により、外部電極上にＮｉめっき層とＳｎめっき層とを順次形成することによりＮｉ／Ｓｎめっき層を形成した。このようにして、本発明の構造体を持つ積層セラミックコンデンサを形成した。

【0092】

（実施例２）
実施例２は、段差吸収層用ペーストにＣｒ_２Ｏ_３を０．７質量部追加し、実施例１と同様に作製した。

【0093】

（実施例３）
実施例３は、段差吸収層用ペーストにＣｕＯを０．７質量部追加し、実施例１と同様に作製した。

【0094】

（実施例４）
実施例４は、段差吸収層用ペーストにＭｎＯを０．７質量部追加し、実施例１と同様に作製した。

【0095】

（実施例５）
実施例５は、段差吸収層用ペーストにＶ_２Ｏ_５を０．７質量部追加し、実施例１と同様に作製した。

【0096】

（実施例６）
実施例６は、焼成時の加圧量を１０ＭＰａに変更し、実施例１と同様に作製した。なお、誘電体グリーンシートの厚みは、素子本体内部の１層あたりの誘電体セラミック層の厚みが０．５μｍとなるように調整した。

【0097】

（実施例７）
実施例７は、焼成時の加圧量を１５ＭＰａに変更し、実施例１と同様に作製した。なお、誘電体グリーンシートの厚みは、素子本体内部の１層あたりの誘電体セラミック層の厚みが０．５μｍとなるように調整した。

【0098】

（実施例８）
実施例８は、焼成時の加圧を２０ＭＰａに変更し、実施例１と同様に作製した。なお、誘電体グリーンシートの厚みは、素子本体内部の１層あたりの誘電体セラミック層の厚みが０．５μｍとなるように調整した。

【0099】

（実施例９）
実施例９は、焼成時の加圧を４０ＭＰａに変更し、実施例１と同様に作製した。なお、誘電体グリーンシートの厚みは、素子本体内部の１層あたりの誘電体セラミック層の厚みが０．５μｍとなるように調整した。

【0100】

（実施例１０）
実施例１０は、段差吸収層用ペーストにＣｒ_２Ｏ_３を０．７質量部追加し、実施例７と同様に作製した。

【0101】

（比較例１）
比較例１は、ローラーハースキルン焼成装置に変更して、実施例１と同様に作製した。焼成時の雰囲気は、加湿した窒素と水素の混合ガスで、酸素分圧１０^−１０ａｔｍの条件で焼成した。

【0102】

（比較例２）
比較例２は、外部電極ペーストと外部電極ペーストの焼付時の温度と雰囲気を変更して、比較例１と同様に作製した。外部電極ペーストは、第１の導電性フィラーとしてＳｎを２５．６重量部、第２の導電性フィラーとしてＡｇを６０重量部、熱硬化性のエポキシ樹脂を１４．４重量部を秤量し、３本ロールミルで混練し作製した。
焼付け時の温度は５２０℃、雰囲気は窒素ガスで、酸素分圧１０^−６ａｔｍの条件とした。このような製造方法で作製された積層セラミックコンデンサの構造体は、素子本体側面の少なくとも１組の隣り合う内部電極の露出部を、内部電極から延出された接続部により互いに接続した構造体となるので、外侮電極と内部電極との接合面積が十分となり、静電容量の低下が抑制できる。

【0103】

得られた積層セラミックコンデンサの外部電極を除いた形態は、誘電体セラミック層に挟まれた内部電極層は２７０層、素子本体内部の１層あたりの誘電体セラミック層の厚みは０．５μｍであり、内部電極層の厚みは０．４μｍであり、外層部の厚みは２５μｍであり、容量は４．７μＦ出る設計とした。

【0104】

（積層セラミックコンデンサの評価）
得られた積層セラミックコンデンサは以下の評価方法により、端面電極部の有無、３層以上が端面電極部で連結した内部電極層の割合、接続部の有無、接続部の主成分、接続部の副成分、静電容量、たわみ強度試験を評価した。

【0105】

（端面電極部の有無の評価）
端面電極部の有無の評価方法は、得られた積層セラミックコンデンサの断面を、電界放出形走査電子顕微鏡（ＦＥ−ＳＥＭ）を用いて５０００倍で観察し、誘電体セラミック層厚み、内部電極層厚みと端面電極部の有無を評価した。

【0106】

（接続部の有無、接続部の主成分、接続部の副成分の組成評価）
接続部の有無、接続部の主成分と接続部の副成分の評価は、得られた積層セラミックコンデンサの接続部を走査型透過電子顕微鏡に付属のエネルギー分散型Ｘ線分光装置（ＥＤＳ）を用いて、５０万倍で観察した視野の線分析を行うことにより、評価を行った。

【0107】

（３層以上が端面電極部で連結した内部電極層の割合）
３層以上が端面電極部で連結した内部電極層の割合の評価は、得られた積層セラミックコンデンサの断面を、電界放出形走査電子顕微鏡（ＦＥ−ＳＥＭ）を用いて５０００倍で１０視野を観察し、端面電極部が３層以上の連結している内部電極の層数を評価し、内部電極層数に対する割合を算出した。

【0108】

（静電容量）
得られた積層セラミックコンデンサにおいて、ＬＣＲメーター（ＨＰ社製 ４２８４Ａ）を用いて１ｋＨｚ、１．０Ｖｒｍｓの条件で静電容量を測定し、実効静電容量を求めた。

【0109】

（たわみ強度試験評価）
作製した積層セラミックコンデンサを、はんだ（Ｓｎ９６．５％−Ａｇ３％−Ｃｕ０．５％）を用いてガラスエポキシ基板に実装した後、たわみ強度試験機を用いて、チップ型電子部品の実装部の下側から、ガラスエポキシ基板にたわみ応力を加え、基板曲げ試験を実施した。

【0110】

実施例１と比較例１から２に関する、端面電極部の有無、３層以上が端面電極部で連結した内部電極層の割合、接続部の有無、接続部の主成分、接続部の副成分、静電容量、たわみ強度試験の結果を表１に示した。

【0111】

【表1】

【0112】

実施例１においては、３層以上が端面電極部で連結した内部電極層の割合は小さいが、２層が端面電極部で連結した内部電極層が数多く観察された。

【0113】

表１に示すように、比較例１のように無加圧で焼結させると、外部電極と内部電極との接合面積が十分ではなかったので、容量の低下が発生していることが分かる。

【0114】

表１に示すように、比較例２のように外部電極ペーストを変更すると、外部電極と内部電極との接合面積が十分となり、容量の低下が抑制できることが分かる。ただし、たわみ強度試験において、不良品の発生が抑制できていないことが分かる。薄層多層化した積層セラミックコンデンサにおいては、外部電極と素子本体の間に空隙の発生が抑制できずに、たわみ強度試験において外部電極と素子本体の間で界面剥離が発生したと考えられる。

【0115】

表１に示すように、本発明に係る実施例１の構造体では、静電容量の低下がないことが分かる。端面電極部と外部電極との接合面積が増えたことで、接続不良が改善したと考えられる。また、たわみ強度試験において不良品の発生が抑制できていることが分かる。端面電極部と誘電体セラミック層端部との間に接続部があるで、空隙がなく、外部電極と素子本体の間で界面剥離が抑制したためと考えられる。

【0116】

実施例２から１０に関する、端面電極部の有無、３層以上が端面電極部で連結した内部電極層の割合、接続部の有無、接続部の主成分、接続部の副成分、静電容量、たわみ強度試験の結果を表２に示した。

【0117】

【表2】

【0118】

表２に示すように本発明に係る実施例２から実施例５の構造体では、たわみ強度試験において不良品の発生が抑制できていることが分かる。接続部には、副成分としてＣｒ、Ｃｕ、Ｍｎ、Ｖの酸化物を含むことで、接続部と端面電極部との接合強度が高まったためと考えられる。

【0119】

表２に示すように本発明に係る実施例６から１０の構造体では、たわみ強度試験において不良品の発生が更に抑制できていることが分かる。３層以上の連結した端面電極部と有することで、端面電極部と内部電極層との接合強度が高まったためと考えられる。

【0120】

図５は実施例７の、外部電極を焼付ける前に観察したサンプルの断面図である。図５から見てわかるように、端面電極部と誘電体セラミック層端部は密着しており、接続部を有している。またこのような構造を示す割合が多いことから、端面電極部と誘電体セラミック層端部との間に空隙の発生が抑制され接続不良が改善される。したがって、たわみ強度試験において外部電極と素子本体の間の界面剥離の発生を飛躍的に抑制する事が出来たと考えられる。

【0121】

本発明は、上記の各実施例に限定されるものではなく、誘電体セラミック材料と内部電極材料の組成、内部電極層厚み、誘電体セラミック層厚み、外部電極層厚み、熱処理工程に関し、発明の範囲内において種々の応用を加えることが可能である。

【産業上の利用可能性】

【0122】

本発明は、小型化高容量化された積層型セラミック電子部品おいて、誘電体セラミック層と内部電極層とが薄層多層化された場合であっても、接続不良が改善されたわみ強度試験が優れた信頼性の良好な積層型セラミック電子部品を提供できる。

【符号の説明】

【0123】

１・・・誘電体セラミック層
２・・・内部電極層
３・・・素子本体素子
４・・・外部電極
１０・・・積層セラミックコンデンサ
２０・・・加圧パンチ加熱室
２１・・・加圧室
２２・・・パンチ
２３・・・ステージ
２４・・・ヒーター
２５・・・プッシャー
２６・・・受け
２７・・・素子本体試料
２８・・・高強度プレート
２９・・・セラミック台
３１・・・内部電極層
３２・・・誘電体セラミック層
３３・・・外部電極
３４・・・端面電極部
３５・・・接続部

【図1】

【図2】

【図3】

【図4】

【図5】