特許第6443458号(P6443458)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社村田製作所の特許一覧
<>
  • 特許6443458-電子回路モジュール 図000002
  • 特許6443458-電子回路モジュール 図000003
  • 特許6443458-電子回路モジュール 図000004
  • 特許6443458-電子回路モジュール 図000005
  • 特許6443458-電子回路モジュール 図000006
  • 特許6443458-電子回路モジュール 図000007
  • 特許6443458-電子回路モジュール 図000008
  • 特許6443458-電子回路モジュール 図000009
  • 特許6443458-電子回路モジュール 図000010
  • 特許6443458-電子回路モジュール 図000011
  • 特許6443458-電子回路モジュール 図000012
  • 特許6443458-電子回路モジュール 図000013
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6443458
(24)【登録日】2018年12月7日
(45)【発行日】2018年12月26日
(54)【発明の名称】電子回路モジュール
(51)【国際特許分類】
   H05K 3/46 20060101AFI20181217BHJP
   H05K 1/02 20060101ALI20181217BHJP
   H05K 9/00 20060101ALI20181217BHJP
   H01L 23/28 20060101ALI20181217BHJP
   H01L 23/00 20060101ALI20181217BHJP
   H01L 23/12 20060101ALI20181217BHJP
【FI】
   H05K3/46 Q
   H05K3/46 N
   H05K1/02 P
   H05K9/00 Q
   H01L23/28 F
   H01L23/00 C
   H01L23/12 E
   H01L23/12 N
【請求項の数】3
【全頁数】17
(21)【出願番号】特願2016-571914(P2016-571914)
(86)(22)【出願日】2016年1月12日
(86)【国際出願番号】JP2016050719
(87)【国際公開番号】WO2016121491
(87)【国際公開日】20160804
【審査請求日】2017年6月15日
(31)【優先権主張番号】特願2015-16269(P2015-16269)
(32)【優先日】2015年1月30日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110001195
【氏名又は名称】特許業務法人深見特許事務所
(72)【発明者】
【氏名】大坪 喜人
(72)【発明者】
【氏名】山本 宗禎
(72)【発明者】
【氏名】酒井 範夫
【審査官】 齊藤 健一
(56)【参考文献】
【文献】 特開2009−218484(JP,A)
【文献】 特開2013−161831(JP,A)
【文献】 特開2009−4584(JP,A)
【文献】 特開2011−3584(JP,A)
【文献】 特開2010−245139(JP,A)
【文献】 米国特許出願公開第2013/0170147(US,A1)
【文献】 米国特許出願公開第2013/0133940(US,A1)
【文献】 米国特許出願公開第2014/0016293(US,A1)
【文献】 米国特許出願公開第2010/0020518(US,A1)
【文献】 米国特許出願公開第2010/0109132(US,A1)
【文献】 米国特許出願公開第2011/0090659(US,A1)
【文献】 特表2010−528482(JP,A)
【文献】 国際公開第2007/060784(WO,A1)
【文献】 国際公開第2007/034626(WO,A1)
【文献】 国際公開第2012/124561(WO,A1)
【文献】 特開2013−26330(JP,A)
【文献】 特開2012−164913(JP,A)
【文献】 国際公開第2011/040030(WO,A1)
【文献】 国際公開第2010/106599(WO,A1)
【文献】 国際公開第2004/021435(WO,A1)
【文献】 国際公開第2005/099331(WO,A1)
【文献】 国際公開第2004/026010(WO,A1)
【文献】 国際公開第2004/060034(WO,A1)
【文献】 特開2010−114291(JP,A)
【文献】 特開2006−269603(JP,A)
【文献】 特開2012−39104(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H05K1/00−3/46,9/00
H01L23/00−23/31
(57)【特許請求の範囲】
【請求項1】
第1の電極が設けられた第1の主面と、接地用電極を含む第2の電極が設けられた第2の主面と、前記第1の主面と前記第2の主面とを接続する側面とを有し、内部導体としてパターン導体とビア導体とを有する回路基板と、
前記第1の電極に接続された電子部品と、
前記回路基板の第1の主面に、前記電子部品を埋設して設けられた埋設層と、
前記接地用電極への導電経路に接続された導電性膜と、を備える電子回路モジュールであって、
前記回路基板の側面は、前記第1の主面に接続された第1の領域と、前記第2の主面に接続され、周長が前記第1の領域より長い第2の領域と、前記第1の領域と前記第2の領域とに接続された接続領域とを有し、
前記接地用電極への導電経路は、ビア導体を含んでなり、
前記導電性膜は、前記埋設層の外表面、前記第1の領域、および前記接続領域のそれぞれ少なくとも一部を含んだ領域上に形成されており、
前記接続領域の少なくとも一部に形成された前記導電性膜は、前記接地用電極への導電経路に含まれる前記ビア導体の、前記接続領域における露出部に接続されており、
前記接地用電極への導電経路は、複数のビア導体を含み、
前記複数のビア導体は、電子回路モジュールを上面視したとき、隣り合うビア導体同士が重なるように形成されており、
前記接続領域の少なくとも一部に形成された前記導電性膜は、少なくとも一組の前記隣り合うビア導体の、前記接続領域における露出部に接続されており、
前記複数のビア導体は、電子回路モジュールを上面視したとき、前記接続領域に沿って各ビア導体の中心軸をずらしながら形成されていることを特徴とする、電子回路モジュール。
【請求項2】
少なくとも一組の前記隣り合うビア導体は、前記パターン導体を挟んで形成されており、
前記接続領域の少なくとも一部に形成された前記導電性膜は、少なくとも一組の前記隣り合うビア導体、および前記隣り合うビア導体に挟まれたパターン導体の、前記接続領域における露出部に接続されていることを特徴とする、請求項に記載の電子回路モジュール。
【請求項3】
前記導電性膜は、前記埋設層の外表面、前記第1の領域、前記接続領域、および前記第2の領域のそれぞれ少なくとも一部を含んだ領域上に形成されており、
前記接続領域および前記第2の領域のそれぞれ少なくとも一部に形成された前記導電性膜は、前記複数のビア導体の、前記接続領域および前記第2の領域のそれぞれにおける露出部に接続されていることを特徴とする、請求項1または2に記載の電子回路モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、電子回路モジュールに関するものである。
【背景技術】
【0002】
近年、電子機器の高性能化および製造の効率化の要求に応じて、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールが用いられることが多くなっている。特開2009−4584号公報(特許文献1)には、そのような電子回路モジュールの一例が提案されている。
【0003】
図12は、特許文献1に記載されている電子回路モジュール700の断面図である。図12(A)は、図12(B)のC−C線を含む面の矢視断面図である。また、図12(B)は、図12(A)のB−B線を含む面の矢視断面図である。図12に記載の電子回路モジュール700では、回路基板701、702にそれぞれ電子部品703、704が接続されている。電子部品703は、電気絶縁層705に埋設されており、電子部品704は埋設層706に埋設されている。回路基板701、702は、円柱状に形成されているビア707と、ビア受けランド708とにより、電気的に接続されている。
【0004】
埋設層706の表面には、シールド層となる導電性膜709が設けられている。導電性膜709は、円柱状に形成されているビア710の、軸方向の切断面と接続されており、ビア710とビア受けランド708とを介して、不図示の接地用電極に接続されている。このような電子回路モジュール700では、上記の構造により、導電性膜709の接地が安定するとされている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−4584号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記の電子回路モジュール700では、導電性膜709とビア710との接続面は、集合基板から個別の電子回路モジュール700を得るための切断面であって、単なる平面である。そのため、導電性膜709とビア710の断面との接続面積が小さくなってしまう虞がある。したがって、導電性膜709と接地用電極との接続が不十分となる虞がある。
【0007】
そこで、この発明の目的は、シールド層となる導電性膜が確実に接地用電極に接続された電子回路モジュールを提供することである。
【課題を解決するための手段】
【0008】
この発明では、電子回路モジュールが備えるシールド層となる導電性膜と、接地用電極に至る導電経路に含まれるビア導体とを電気的に確実に接続するため、両者の接続構造についての改良が図られる。
【0009】
この発明に係る電子回路モジュールは、回路基板と、電子部品と、埋設層と、導電性膜と、を備える。回路基板は、第1の電極が設けられた第1の主面と、接地用電極を含む第2の電極が設けられた第2の主面と、第1の主面と第2の主面とを接続する側面とを有し、内部導体としてパターン導体とビア導体とを有する。電子部品は、第1の電極に接続されている。埋設層は、回路基板の第1の主面に、電子部品を埋設して設けられている。導電性膜は、接地用電極への導電経路に接続されている。
【0010】
回路基板の側面は、第1の主面に接続された第1の領域と、第2の主面に接続され、周長が第1の領域より長い第2の領域と、第1の領域と第2の領域とに接続された接続領域とを有している。接地用電極への導電経路は、ビア導体を含んでなる。導電性膜は、埋設層の外表面、第1の領域、および接続領域のそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、接続領域の少なくとも一部に形成された導電性膜は、接地用電極への導電経路に含まれるビア導体の、接続領域における露出部に接続されている。
【0011】
上記の電子回路モジュールでは、第2の領域の周長が第1の領域の周長より長く、第1の領域と第2の領域との接続領域は、電子回路モジュールを上面視したとき、第1の領域から第2の領域に向かって広がるような形状を有している。ここで、第1の領域の周長とは、第1の領域と第1の主面との接続部分の長さを指す。また、第2の領域の周長とは、第2の領域と第2の主面との接続部分の長さを指す。さらに、電子回路モジュールを上面視するとは、回路基板の第1の主面側から電子回路モジュールを見ることを指す。
【0012】
すなわち、ビア導体の接続領域における露出部は、前述の背景技術で説明した平面的な露出部とは異なり、立体的な形状を有するため、平面的な露出部と比べて導電性膜との接触面積が大きくなる。したがって、導電性膜と接地用電極とが確実に接続され、高いシールド効果を得ることができる。なお、この発明においては、ビア導体の軸方向の断面は円形に限らず、その他の形状であってもよい。
【0013】
この発明に係る電子回路モジュールは、以下の特徴を備えることが好ましい。すなわち、接地用電極への導電経路は、複数のビア導体を含んでいる。これらの複数のビア導体は、電子回路モジュールを上面視したとき、隣り合うビア導体同士が重なるように形成されている。そして、接続領域の少なくとも一部に形成された導電性膜は、少なくとも一組の隣り合うビア導体の、接続領域における露出部に接続されている。
【0014】
上記の電子回路モジュールでは、接地用電極への導電経路は、複数のビア導体を含み、隣り合うビア導体同士が上面視で重なるように形成されている。すなわち、導電性膜から接地用電極までの導電経路は、実質的に電気抵抗がパターン導体よりも低いビア導体によって引き回されている。そして、導電性膜から接地用電極までの距離が短くなるように構成されている。したがって、導電経路の電気抵抗が低く抑えられるため、高いシールド効果を得ることができる。
【0015】
この発明に係る電子回路モジュールにおける前述の好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、上記の複数のビア導体は、電子回路モジュールを上面視したとき、接続領域に沿って各ビア導体の中心軸をずらしながら形成されている。
【0016】
上記の電子回路モジュールでは、接地用電極への導電経路に係る複数のビア導体が接続領域に沿って形成されているため、各ビア導体の接続領域における露出部の面積は、各ビア導体の中心軸が同じ場合に比べてさらに大きくなっている。したがって、導電性膜と接地用電極とがより確実に接続され、より高いシールド効果を得ることができる。
【0017】
この発明に係る電子回路モジュールにおける前述の好ましい実施形態は、以下の別の特徴を備えることがさらに好ましい。また、前述の特徴を備えたさらに好ましい実施形態においても、以下の別の特徴を備えることがさらに好ましい。すなわち、少なくとも一組の前記隣り合うビア導体は、前記パターン導体を挟んで形成されている。そして、接続領域の少なくとも一部に形成された導電性膜は、少なくとも一組の隣り合うビア導体、および隣り合うビア導体に挟まれたパターン導体の、接続領域における露出部に接続されている。
【0018】
上記の電子回路モジュールでは、導電性膜に接続されている、接地用電極への導電経路に係る少なくとも一組の隣り合うビア導体は、パターン導体を挟んで形成されている。すなわち、ビア導体に挟まれたパターン導体も、確実に接地用電極への導電経路に接続されている。したがって、外部からのノイズと電子部品から発生するノイズとが、共に確実に接地用電極に流れることになるため、優れた電気的特性を得ることができる。
【0019】
また、上記の回路モジュールでは、パターン導体と導電性膜とが確実に接続されている。したがって、電子部品から発生するノイズが、導電性膜を介して分散して複数の接地用電極に流れることも、優れた電気的特性に寄与している。
【0020】
この発明に係る電子回路モジュールにおける前述の好ましい実施形態は、以下のさらに別の特徴を備えることがさらに好ましい。また、前述の特徴または別の特徴を備えたさらに好ましい実施形態においても、以下のさらに別の特徴を備えることがさらに好ましい。すなわち、導電性膜は、埋設層の外表面、第1の領域、接続領域、および第2の領域のそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、接続領域および第2の領域のそれぞれ少なくとも一部に形成された導電性膜は、複数のビア導体の、接続領域および第2の領域のそれぞれにおける露出部に接続されている。
【0021】
上記の電子回路モジュールでは、導電性膜が接続領域および第2の領域のそれぞれ少なくとも一部に形成されている。そして、導電性膜は、複数のビア導体の、接続領域および第2の領域のそれぞれにおける露出部に接続されている。したがって、導電性膜と接地用電極とがさらに確実に接続され、かつ導電性膜が第2の領域まで到達して形成されているため、さらに高いシールド効果を得ることができる。また、電子回路モジュールを電子機器の回路基板にはんだを用いて実装する際に、第2の領域にもはんだフィレットが形成されることになり、接合強度の向上が見込まれる。
【発明の効果】
【0022】
この発明に係る電子回路モジュールでは、第2の領域の周長が第1の領域の周長より長く、第1の領域と第2の領域との接続領域は、電子回路モジュールを上面視したとき、第1の領域から第2の領域に向かって広がるような形状を有している。すなわち、ビア導体の接続領域における露出部は、前述の背景技術で説明した平面的な露出部とは異なり、立体的な形状を有するため、平面的な露出部と比べて導電性膜との接触面積が大きくなる。したがって、導電性膜と接地用電極とが確実に接続され、高いシールド効果を得ることができる。
【図面の簡単な説明】
【0023】
図1】この発明の第1の実施形態に係る電子回路モジュール100の、内部の概略構成を透視した斜視図および上面図である。
図2】この発明の第1の実施形態に係る電子回路モジュール100の、図1におけるA−A線を含む面の矢視断面図である。
図3】この発明の第1の実施形態に係る電子回路モジュール100の第1の変形例の、図2に相当する断面図である。
図4】この発明の第1の実施形態に係る電子回路モジュール100の第2の変形例の、図2に相当する断面図である。
図5図1および図2に示したこの発明の第1の実施形態に係る電子回路モジュール100の製造方法の一例を説明するためのもので、準備工程、実装工程、および埋設層形成工程をそれぞれ模式的に示す図である。
図6図5から続くこの発明の第1の実施形態に係る電子回路モジュール100の製造方法の一例を説明するためのもので、溝形成工程、導電性膜形成工程、および分離工程をそれぞれ模式的に示す図である。
図7】この発明の第2の実施形態に係る電子回路モジュール200の、図2に相当する断面図である。
図8】この発明の第3の実施形態に係る電子回路モジュール300の、図2に相当する断面図および要部拡大図である。
図9】この発明の第4の実施形態に係る電子回路モジュール400の、図2に相当する断面図である。
図10図9に示したこの発明の第4の実施形態に係る電子回路モジュール400の製造方法の一例を説明するためのもので、準備工程、実装工程、および埋設層形成工程をそれぞれ模式的に示す図である。
図11図10から続くこの発明の第4の実施形態に係る電子回路モジュール400の製造方法の一例を説明するためのもので、溝形成工程、分離工程、および導電性膜形成工程をそれぞれ模式的に示す図である。
図12】背景技術の電子回路モジュール700の断面図である。
【発明を実施するための形態】
【0024】
以下にこの発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
【0025】
(電子回路モジュールの第1の実施形態)
この発明の第1の実施形態に係る電子回路モジュール100について、図1および図2を用いて説明する。
【0026】
<電子回路モジュールの構造>
図1(A)は、電子回路モジュール100の透視斜視図である。図1(A)では、後述の電子部品5〜7および接地用電極3Aを含む第2の電極3を透視して示し、それ以外の構成要素は図示を省略している。図1(B)は、同様に電子部品5〜7を透視して示し、それ以外の構成要素は図示を省略した上面図である。また、図2は、電子回路モジュール100の、図1(B)のA−A線を含む面の矢視断面図である。
【0027】
電子回路モジュール100は、回路基板1と、電子部品5〜7と、埋設層8と、導電性膜9と、を備える。
【0028】
回路基板1は、ガラス繊維により強化された絶縁性の樹脂材料、またはセラミック材料などを母材として、表面および内部に導体による回路パターンが形成された多層基板である。図2では回路基板1の内部に点線が付されているが、これは上記のように多層基板であることを示すためのものであり、実際にこのような界面があることを示すものではない。
【0029】
回路基板1は、第1の電極2が設けられた第1の主面M1と、接地用電極3Aを含む第2の電極3が設けられた第2の主面M2と、第1の主面M1と第2の主面M2とを接続する側面Sとを有し、さらに内部導体4としてパターン導体4Pとビア導体4Vとを有する。
【0030】
ここで、パターン導体4Pとは、回路基板1の各主面上、および回路基板1内部において、各主面と実質的に平行となるように形成されている導体である。また、ビア導体4Vとは、回路基板1内部において各主面と実質的に直交するように形成されている導体である。回路基板1の回路パターンは、これらのパターン導体4Pおよびビア導体4Vの組み合わせにより形成されている。
【0031】
例えば、図2においては、接地用電極3Aは、回路基板1の側面Sと離間している。そのため、接地用電極3Aへの導電経路Pは、二組のビア導体4Vの列と、それらの二組のビア導体4Vの列が一端近傍および他端近傍に接続されたパターン導体4Pとを含んで構成されている。この二組のビア導体4Vの列は、電子回路モジュール100を上面視した場合、重ならないような位置に形成されている。すなわち、導電経路Pは、屈曲した形状となっている。
【0032】
そして、接地用電極3Aへの導電経路Pを構成するビア導体4Vのうち少なくとも1つは、後述する回路基板1の側面Sにおける接続領域SCの少なくとも一部に露出している。導電経路Pは、後述するように、ビア導体4Vの露出部において、導電性膜9と接続されている。
【0033】
なお、図2に示すように、ビア導体4Vの列の途中において、上面視で重なるように形成された少なくとも一組の隣り合うビア導体4Vの間に、パターン導体4Pが挟まれていてもよい。
【0034】
回路基板1の側面Sは、第1の主面M1に接続された第1の領域S1と、第2の主面M2に接続され、周長が第1の領域より長い第2の領域S2と、第1の領域S1と第2の領域S2とに接続された接続領域SCとを有している。第1の領域S1の周長、および第2の領域S2の周長とは、前述のように、それぞれ第1の領域S1と第1の主面M1との接続部分の長さ、および第2の領域S2と第2の主面M2との接続部分の長さを指す。
【0035】
回路基板1の側面Sは、上記のように第2の領域S2の周長が第1の領域S1の周長より長くなっている。ここで、第1の領域S1と第2の領域S2との接続領域SCは、電子回路モジュール100を上面視したとき、第1の領域S1から第2の領域S2に向かって曲線的に広がるような形状を有している。そのため、図2の断面図において、第1の領域S1から接続領域SCにかけては、いわゆるベルボトム形状として図示されている。
【0036】
図1(B)においては、回路基板1の側面Sは、電子回路モジュール100を上面視した場合、A−A線、およびそれと直交して電子回路モジュール100の中心を通る線を対称面として鏡面対称となっている。なお、回路基板1の側面Sは上記の対称関係になくてもよく、例えば回路基板1の側面Sをなす4つの面のうちの少なくとも1つにおいて、接続領域SCが第1の領域S1から第2の領域S2に向かって広がるような形状を有していればよい。
【0037】
電子部品5〜7は、特に限定はされないが、例えば集積回路やトランジスタのような半導体デバイスをはじめとする能動部品、インダクタやキャパシタ、抵抗をはじめとする受動部品などである。電子部品5〜7は、例えばはんだなどの接合材料により、回路基板1の第1の電極2に接続されている。
【0038】
埋設層8は、絶縁性の樹脂材料、または絶縁性の樹脂材料中にフィラーとして例えばガラス材料やシリカなどを分散させたものである。なお、フィラーを含まない、単一の絶縁性の樹脂材料であってもよい。埋設層8は、回路基板1の第1の主面M1に、電子部品5〜7を埋設して設けられている。また、図1および図2に示した電子回路モジュール100では、埋設層8の側面8Sは、製造上のばらつきを含む範囲において、第1の領域S1と面一となっている。なお、側面8Sと第1の領域S1とは、面一でなくともよく、例えば、側面8Sの周長が第1の領域S1の周長より短くなるように埋設層8が形成されていてもよい。
【0039】
導電性膜9は、金属薄膜、または樹脂母材中に金属フィラーを分散させた導電性樹脂膜などである。導電性膜9は、埋設層8の側面8Sおよび上面8Uを含む外表面8O、第1の領域S1、および接続領域SCのそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、接続領域SCの少なくとも一部に形成された導電性膜9は、接地用電極3Aへの導電経路Pに含まれるビア導体4Vの、接続領域SCにおける露出部に接続されている。なお、導電経路Pに含まれるビア導体4Vが第1の領域S1にも露出部を有する場合は、導電性膜9はその露出部とも接続されることになる。
【0040】
電子回路モジュール100では、ビア導体4Vの、回路基板1の側面Sの接続領域SCにおける露出部は、前述の背景技術で説明した平面的な露出部とは異なり、接続領域SCのベルボトム形状に倣った形状となっている。すなわち、ビア導体4Vの接続領域SCにおける露出部は、立体的な形状を有するため、平面的な露出部と比べて導電性膜との接触面積が大きくなり、導電性膜9と接地用電極3Aとの接続が確実となる。
【0041】
なお、前述のように、ビア導体4Vの列の途中において、上面視で重なるように形成された少なくとも一組の隣り合うビア導体4Vの間に、パターン導体4Pが挟まれている場合がある。この場合、接続領域SCの少なくとも一部に形成された導電性膜9は、少なくとも一組の隣り合うビア導体4V、および隣り合うビア導体4Vに挟まれたパターン導体4Pの、接続領域SCにおける露出部に接続されることになる。その結果、外部からのノイズと電子部品5〜7から発生するノイズとが、共に確実に接地用電極3Aに流れ、優れた電気的特性を有する電子回路モジュール100を得ることができる。
【0042】
<電子回路モジュールの第1の変形例>
図2では、回路基板1の側面Sにおける第1の領域S1から接続領域SCにかけての形状は、いわゆるベルボトム形状となっているものを図示した。一方、図3に示すように、第1の領域S1と第2の領域S2との接続領域SCは、電子回路モジュール100を上面視したとき、第1の領域S1から第2の領域S2に向かって直線的に広がるような形状を有していてもよい。この場合でも、導電性膜との接触面積が十分広くなり、延いては導電性膜と接地用電極との接続を確実にすることができる。
【0043】
なお、図3では、接続領域SCは所定の傾きをもって、第1の領域S1から第2の領域S2に向かって広がっている。一方、第1の領域S1の下端と第2の領域S2の上端が製造上のばらつきを含んで同一平面状にあり、接続領域SCが水平面となるようにしてもよい。
【0044】
<電子回路モジュールの第2の変形例>
回路基板1の側面Sにおける第1の領域S1から接続領域SCは、図4に示すように、電子回路モジュール100を上面視したとき、第1の領域S1から第2の領域S2に向かって階段状に広がるような形状を有していてもよい。この場合は、導電性膜との接触面積がさらに広くなり、延いては導電性膜と接地用電極との接続をさらに確実にすることができる。
【0045】
<電子回路モジュールの製造方法>
この発明の第1の実施形態に係る電子回路モジュール100の製造方法の一例について、図5および図6を用いて説明する。図5および図6は、電子回路モジュール100の製造方法の一例において行なわれる準備工程、実装工程、埋設層形成工程、溝形成工程、導電性膜形成工程、および分離工程をそれぞれ模式的に示す図である。なお、図5および図6の各図は、図1(B)のA−A線を含む面の矢視断面図(図2参照)に相当する。
【0046】
また、煩雑化を避けるため、図5および図6において符号を付していないものがあるが、これらについては、図2に示した電子回路モジュール100の対応する箇所の符号を参照する。
【0047】
<準備工程>
図5(A)は、電子回路モジュール100の製造方法における準備工程を模式的に示す図である。準備工程により、回路基板1の集合体である集合基板1MB、および電子部品5〜7が準備される。回路基板1および電子部品5〜7の詳細の説明は、電子回路モジュール100の構造の説明で既に行なっているためここでは省略する。
【0048】
図5(A)では、後述の分離工程で個片化された電子回路モジュール100とするための、集合基板1MBの分離位置が分離線BLにより示されている。分離線BLは仮想的なものであり、集合基板1MB内にこのような線があることを示すものではない。
【0049】
なお、集合基板1MBの状態において、接地用電極3Aへの導電経路Pに含まれるビア導体4Vのうち所定のものは、分離線BLを狙い位置として、後述する溝形成工程後に、その一部が露出するような位置に形成されている。図5(A)では、一例として、そのような位置となるように二組のビア導体4Vの列が隣接して形成されており、溝形成工程により、同時に二組のビア導体4Vの列の一部が露出するようになっている。
【0050】
<実装工程>
図5(B)は、電子回路モジュール100の製造方法における実装工程を模式的に示す図である。実装工程により、集合基板1MBの状態にある回路基板1の第1の主面M1上に設けられている第1の電極2上に、電子部品5〜7が電子回路を構成するようにそれぞれ接続される。
【0051】
図5(B)では、電子部品5〜7は、例えばはんだなどの接合材料により、回路基板1の第1の電極2上に接続されている。はんだ接合は、電子部品5〜7の耐熱性などに合わせて、フロー接合またはリフロー接合のいずれかを選択して行なうことができる。なお、電子部品5〜7は、導電性接着剤により第1の電極2上に接続されてもよい。
【0052】
<埋設層形成工程>
図5(C)は、電子回路モジュール100の製造方法における埋設層形成工程を模式的に示す図である。埋設層形成工程により、集合基板1MBの状態にある回路基板1の第1の主面M1に、集合埋設層8MBの状態にある埋設層8が設けられる。埋設層8の詳細の説明は、電子回路モジュール100の構造の説明で既に行なっているためここでは省略する。
【0053】
集合埋設層8MBの形成は、電子部品5〜7が実装された集合基板1MBの第1の主面に、例えばディスペンサにより、所定の厚みとなるように液状の樹脂を塗布した後、加熱硬化させることにより行なわれる。塗布に用いる装置は、上記のディスペンサに限らず、既存の塗布装置を用いることができる。例えば、カーテンコーターやスピンコーターなどの種々のコーターを用いてもよい。また、集合埋設層8MBの形成は、半硬化状態でシート状のプリプレグを集合基板1MBの一方主面に載置し、電子部品5〜7が埋設されるように押圧した後、加熱硬化させることにより行なってもよい。
【0054】
<溝形成工程>
図6(A)は、電子回路モジュール100の製造方法における溝形成工程を模式的に示す図である。溝形成工程により、集合埋設層8MBが第1の主面に形成された集合基板1MBに、集合埋設層8MBの上面から集合基板1MBの所定の深さまで溝Tが形成される。したがって、この溝Tの形成により、集合埋設層8MBは分離され、電子部品5〜7が埋設される個々の埋設層8となる。
【0055】
図6(A)では、溝Tを平坦部のないU字状に形成した場合が示されているが、平坦部を有するU字状となるように形成してもよい。また、前述した第1の変形例に対応して、分離線BLを対称面とし、所定の深さ位置から直線的に溝Tの幅が変わる五角形状となるように形成してもよい。さらに、前述した第2の変形例に対応して、階段状となるように形成してもよい。
【0056】
溝Tの内面は、個片化された後の電子回路モジュール100の、埋設層8の側面8S、ならびに回路基板1の側面Sの第1の領域S1および接続領域SCに相当する。前述のように、接地用電極3Aへの導電経路Pに含まれるビア導体4Vのうち所定のものは、分離線BLを狙い位置として、溝Tが形成された際に、その一部が露出するような位置に形成されている。すなわち、この溝Tの形成により、集合基板1MB内部のビア導体4Vの列の一部は、接続領域SCのベルボトム形状に倣った形状で露出することになる。図6(A)では、溝Tの形成により、同時に二組のビア導体4Vの列の一部が露出するようになっている。
【0057】
溝Tの形成は、例えば、集合埋設層8MBが第1の主面に形成された集合基板1MBを、ダイシングソーによりハーフカットすることにより行なわれる。第1の実施形態に係る電子回路モジュール100の製造方法の一例については、ダイシングブレードの外周部(ブレード端面)は、いわゆるドレッシングにより断面をU字状としたものを用いる。このようなドレッシングが十分行われたダイシングブレードを用いてハーフカットを行なうことにより、前述のような断面がU字状の溝Tを得ることができる。なお、予め断面がU字状となっているダイシングブレードを用いて溝Tの形成を行なってもよく、その他の公知の方法を用いてもよい。
【0058】
<導電性膜形成工程>
図6(B)は、電子回路モジュール100の製造方法における導電性膜形成工程を模式的に示す図である。導電性膜形成工程により、埋設層8の上面8Uおよび側面8S(外表面8O)、ならびに集合基板1MBの状態にある回路基板1の第1の領域S1および接続領域SCに、集合導電性膜9MBの状態にある導電性膜9が形成される。導電性膜9の詳細の説明は、電子回路モジュール100の構造の説明で既に行なっているためここでは省略する。なお、導電性膜9は、埋設層8の外表面8O、第1の領域S1、および接続領域SCのそれぞれ少なくとも一部を含んだ領域上に形成されていればよい。
【0059】
集合導電性膜9MBの形成は、埋設層8の外表面8Oと、回路基板1の第1の領域S1および接続領域SCとに、例えばスパッタリングや蒸着などのいわゆる薄膜形成法で金属薄膜を付着させることにより行なわれる。また、集合導電性膜9MBの形成は、液状の導電性樹脂を例えばスピンコート法により、埋設層8の外表面8Oと、回路基板1の第1の領域S1および接続領域SCとに濡れ広がらせ、加熱硬化させることにより行なってもよい。
【0060】
この工程により、接地用電極3Aへの導電経路Pに含まれるビア導体4Vの、接続領域SCにおける露出部は、接続領域SCの少なくとも一部に形成された導電性膜9に接続されることになる。
【0061】
<分離工程>
図6(C)は、電子回路モジュール100の製造方法における分離工程を模式的に示す図である。分離工程により、集合基板1MBが個々の回路基板1に分離され、個片化された電子回路モジュール100が得られる。
【0062】
分離工程における集合基板1MBの分離は、分離線BLで破断するか、分離線BLを狙い位置として、溝形成工程(図6(A)参照)で用いたダイシングブレードより厚みの薄いダイシングブレードで切断することにより行なわれる。この分離工程により生じる集合基板1MBの破断面または切断面が、回路基板1の側面Sの第2の領域S2となる。このため、回路基板1の第2の領域S2の周長は、第1の領域S1の周長より長くなる。
【0063】
(電子回路モジュールの第2の実施形態)
この発明の第2の実施形態に係る電子回路モジュール200について、図7を用いて説明する。
【0064】
電子回路モジュール200は、接地用電極3Aへの導電経路Pが、二組のビア導体4Vの列が一端近傍および他端近傍に接続されたパターン導体4Pを含まない点が、第1の実施形態に係る電子回路モジュール100と異なる。それ以外は電子回路モジュール100と共通であるため、共通する箇所の説明については省略する。
【0065】
図7は、電子回路モジュール200の、図2に相当する断面図である。電子回路モジュール200では、接地用電極3Aは、回路基板1の側面Sにおける第2の領域S2と隣接している。そのため、接地用電極3Aへの導電経路Pは、導電経路Pを屈曲させるパターン導体4Pを含まず、一組のビア導体4Vの列で構成されている。
【0066】
また、図7の例では、接地用電極3Aに接続されているビア導体4Vは、第2の領域S2に露出している。この場合、電子回路モジュール200を電子機器の回路基板にはんだを用いて実装する際に、第2の領域S2にもはんだフィレットが形成されることになり、接合強度の向上が見込まれる。
【0067】
この一組のビア導体4Vの列は、電子回路モジュール200を上面視したとき、隣り合うビア導体4V同士が重なるように形成されている。そして、回路基板1の側面Sにおける接続領域SCの少なくとも一部に形成された導電性膜9は、少なくとも一組の隣り合うビア導体4Vの、接続領域SCにおける露出部に接続されている。すなわち、電子回路モジュール200は、導電経路Pが大きく屈曲していないため、電子回路モジュール100に比べて導電性膜9から接地用電極3Aまでの距離が短くなっている。その結果、導電経路Pの電気抵抗が低く抑えられる。
【0068】
なお、第1の実施形態と同様に、ビア導体4Vの列の途中において、上面視で重なるように形成された隣り合うビア導体4Vの間に、パターン導体4Pが挟まれていてもよい。
【0069】
(電子回路モジュールの第3の実施形態)
この発明の第3の実施形態に係る電子回路モジュール300について、図8を用いて説明する。
【0070】
電子回路モジュール300は、第2の実施形態に係る電子回路モジュール200と同様に、接地用電極3Aへの導電経路Pが一組のビア導体4Vの列で形成されている。しかしながら、電子回路モジュール300は、それらのビア導体4Vの配列に特徴がある。それ以外は電子回路モジュール200と共通であるため、共通する箇所の説明については省略する。
【0071】
図8(A)は、電子回路モジュール300の、図2に相当する断面図である。また、図8(B)は、図8(A)における、接地用電極3Aへの導電経路Pを含む要部Aの拡大図である。
【0072】
電子回路モジュール300では、導電経路Pを構成する複数のビア導体4Vが、上面視したときに接続領域SCに沿って各ビア導体4Vの中心軸(図8(B)で一点鎖線により図示)をずらしながら形成されている。そのため、各ビア導体4Vの接続領域SCにおける露出部の面積は、各ビア導体4Vの中心軸が同じ場合に比べてさらに大きくなっている。
【0073】
なお、第1および第2の実施形態と同様に、ビア導体4Vの列の途中において、上面視で重なるように形成された隣り合うビア導体4Vの間に、パターン導体4Pが挟まれていてもよい。
【0074】
(電子回路モジュールの第4の実施形態)
この発明の第4の実施形態に係る電子回路モジュール400について、図9を用いて説明する。
【0075】
<電子回路モジュールの構造>
電子回路モジュール400は、第3の実施形態に係る電子回路モジュール300と同様に、導電経路Pを構成する複数のビア導体4Vが、接続領域SCに沿って中心軸をずらしながら形成されている。しかしながら、電子回路モジュール400は、ビア導体4Vの回路基板1の側面Sにおける露出の仕方、および導電性膜9の形状に特徴がある。それ以外は電子回路モジュール300と共通であるため、共通する箇所の説明については省略する。
【0076】
図9は、電子回路モジュール400の、図2に相当する断面図である。電子回路モジュール400では、導電経路Pを構成する複数のビア導体4Vのうち幾つかは、接続領域SCおよび第2の領域S2のそれぞれ少なくとも一部に露出している。なお、図9の例では、ビア導体4Vは、第1の領域S1にも露出しているが、第1の領域S1には露出していなくてもよい。
【0077】
導電性膜9は、埋設層8の外表面8O、回路基板1の側面Sにおける第1の領域S1、接続領域SC、および第2の領域S2のそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、導電性膜9は、接地用電極3Aへの導電経路Pに含まれるビア導体4Vの、側面Sにおける露出部に接続されている。上記のように、ビア導体4Vが第1の領域S1には露出していない場合、導電性膜9は、接続領域SCおよび第2の領域S2のそれぞれにおける露出部に接続されることになる。
【0078】
上記の特徴により、電子回路モジュール400は、導電性膜9と接地用電極3Aとがさらに確実に接続されている。また、導電性膜9が第2の領域S2まで到達して形成されているため、電子回路モジュール400は、第1ないし第3の実施形態にかかる電子回路モジュールに比べて、導電性膜9による被覆面積がさらに広くなっている。
【0079】
なお、第1ないし第3の実施形態と同様に、ビア導体4Vの列の途中において、上面視で重なるように形成された隣り合うビア導体4Vの間に、パターン導体4Pが挟まれていてもよい。また、第4の実施形態は、電子回路モジュール400を第3の実施形態に係る電子回路モジュール300に上記の特徴を付加したものとして説明した。一方、第4の実施形態に係る電子回路モジュール400は、第2の実施形態に係る電子回路モジュール200(図7参照)に上記の特徴を付加したものとしてもよい。
【0080】
<電子回路モジュールの製造方法>
この発明の第4の実施形態に係る電子回路モジュール400の製造方法の一例について、図10および図11を用いて説明する。図10および図11は、電子回路モジュール400の製造方法の一例において行なわれる準備工程、実装工程、埋設層形成工程、溝形成工程、分離工程、および導電性膜形成工程をそれぞれ模式的に示す図である。なお、図10および図11の各図は、図1(B)のA−A線を含む面の矢視断面図(図2参照)に相当する。
【0081】
また、煩雑化を避けるため、図10および図11において符号を付していないものがあるが、これらについては、図2に示した電子回路モジュール100、および図9に示した電子回路モジュール400の対応する箇所の符号を参照する。
【0082】
<準備工程>
図10(A)は、電子回路モジュール400の製造方法における準備工程を模式的に示す図である。この準備工程は、第1の実施形態に係る電子回路モジュール100の製造方法における準備工程と大略は同様であるため、詳細な説明を省略する。
【0083】
なお、集合基板1MBの状態において、接地用電極3Aへの導電経路Pに含まれるビア導体4Vは、分離線BLを狙い位置として、後述する溝形成工程後および分離工程後に、側面Sに露出するような位置に形成されている。図10(A)では、一例として、そのような位置となるように二組のビア導体4Vの列が隣接して形成されており、溝形成工程および分離工程により、同時に二組のビア導体4Vの列が露出するようになっている。
【0084】
<実装工程>
図10(B)は、電子回路モジュール400の製造方法における実装工程を模式的に示す図である。この実装工程は、第1の実施形態に係る電子回路モジュール100の製造方法における実装工程と同様であるため、詳細な説明を省略する。
【0085】
<埋設層形成工程>
図10(C)は、電子回路モジュール400の製造方法における埋設層形成工程を模式的に示す図である。この埋設層形成工程は、第1の実施形態に係る電子回路モジュール100の製造方法における埋設層形成工程と同様であるため、詳細な説明を省略する。
【0086】
<溝形成工程>
図11(A)は、電子回路モジュール400の製造方法における溝形成工程を模式的に示す図である。この溝形成工程は、第1の実施形態に係る電子回路モジュール100の製造方法における溝形成工程と大略は同様であるため、詳細な説明を省略する。
【0087】
前述のように、接地用電極3Aへの導電経路Pに含まれるビア導体4Vのうち所定のものは、分離線BLを狙い位置として、溝Tが形成された際に、その一部が露出するような位置に形成されている。すなわち、この溝Tの形成により、集合基板1MB内部のビア導体4Vの列の一部は、回路基板1の側面Sにおける第1の領域S1および接続領域SCのベルボトム形状に倣った形状で露出することになる。図11(A)では、溝Tの形成により、同時に二組のビア導体4Vの列の一部が露出するようになっている。
【0088】
<分離工程>
図11(B)は、電子回路モジュール400の製造方法における分離工程を模式的に示す図である。この分離工程は、第1の実施形態に係る電子回路モジュール100の製造方法における分離工程と大略は同様であるため、詳細な説明を省略する。
【0089】
電子回路モジュール400の製造方法では、電子回路モジュール100の製造方法と異なり、導電性膜形成工程に先立って分離工程を行なう。そのため、分離工程は、集合基板1MBを不図示の粘着シートなどに貼り付け、個々の回路基板1に分離した後も、乱雑な状態にならないようにした状態で行なうことが好ましい。
【0090】
この工程により、導電経路Pを構成する複数のビア導体4Vが、第1の領域S1および接続領域SCに加えて、第2の領域S2の少なくとも一部にも露出することになる。
【0091】
<導電性膜形成工程>
図11(C)は、電子回路モジュール400の製造方法における導電性膜形成工程を模式的に示す図である。この導電性膜形成工程は、第1の実施形態に係る電子回路モジュール100の製造方法における導電性膜形成工程と大略は同様であるため、詳細な説明を省略する。
【0092】
導電性膜形成工程により、導電性膜9が埋設層8の外表面8O、ならびに回路基板1の第1の領域S1、接続領域SC、および第2の領域S2のそれぞれ少なくとも一部を含んだ領域上に形成される。そして、接地用電極3Aへの導電経路Pに含まれるビア導体4Vの、側面Sにおける露出部は、上記のように形成された導電性膜9に接続されることになる。
【0093】
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
【符号の説明】
【0094】
1 回路基板、2 第1の電極、3 第2の電極、3A 接地用電極、4 内部導体、4P パターン導体、4V ビア導体、5〜7 電子部品、8 埋設層、8O 埋設層の外表面、8S 埋設層の側面、8U 埋設層の上面、9 導電性膜、100 電子回路モジュール、M1 第1の主面、M2 第2の主面、P 導電経路、S 側面、S1 第1の領域、S2 第2の領域、SC 接続領域。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12