特許 6449336 差分手順によりＩＣ製造プロセスのパラメータを判断する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6449336

(24)【登録日】2018年12月14日

(45)【発行日】2019年1月9日

(54)【発明の名称】差分手順によりＩＣ製造プロセスのパラメータを判断する方法

(51)【国際特許分類】

   G03F 7/20 20060101AFI20181220BHJP

   H01L 21/304 20060101ALI20181220BHJP

   G03F 1/70 20120101ALI20181220BHJP

   H01L 21/02 20060101ALI20181220BHJP

【ＦＩ】

   G03F7/20 521

   H01L21/304 621D

   G03F7/20 501

   G03F1/70

   H01L21/02 Z

【請求項の数】23

【全頁数】21

(21)【出願番号】特願2016-571048(P2016-571048)

(86)(22)【出願日】2015年6月3日

(65)【公表番号】特表2017-520021(P2017-520021A)

(43)【公表日】2017年7月20日

(86)【国際出願番号】EP2015062334

(87)【国際公開番号】WO2015185598

(87)【国際公開日】20151210

【審査請求日】2016年12月20日

(31)【優先権主張番号】14305835.2

(32)【優先日】2014年6月3日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】512211361

【氏名又は名称】アセルタ ナノグラフィクス

(74)【代理人】

【識別番号】110001173

【氏名又は名称】特許業務法人川口國際特許事務所

(72)【発明者】

【氏名】サイーブ，モハメッド

(72)【発明者】

【氏名】スキアボーネ，パトリック

(72)【発明者】

【氏名】フィゲイロ，ティアゴ

【審査官】 道祖土 新吾

(56)【参考文献】

【文献】 特表２０１１−５２２４３９（ＪＰ，Ａ）

【文献】 国際公開第２０１４／０１６０５６（ＷＯ，Ａ１）

【文献】 米国特許第０６０３３８１４（ＵＳ，Ａ）

【文献】 特開２００５−２１７４３０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０３Ｆ ７／２０

Ｇ０３Ｆ ９／００ − ９／０２

Ｇ０３Ｆ １／００ − １／８６

Ｈ０１Ｌ ２１／０２７

Ｈ０１Ｌ ２１／０２ − ２１／０２７

Ｈ０１Ｌ ２１／３０４

(57)【特許請求の範囲】

【請求項1】

少なくとも１つの出力変数を含む出力ベクトルであって、半導体集積回路を製造するための第２のプロセスの少なくとも１つの特徴へ適用される補正を定義する出力ベクトルをコンピュータにより判断する方法であって、
−第１のレイアウトの第１の複数の点において、同じ半導体集積回路を製造するための第１のプロセスの入力ベクトルであって少なくとも１つの入力変数を含む入力ベクトルの第１の系列の値を取得する工程（２５０_，３３０）と、
−前記第１のレイアウト上の同じ第１の複数の点と第２のレイアウト上の第２の複数の点の１つにおいて前記第２のプロセスの前記入力ベクトルの少なくとも１つの成分の第２の系列の値を取得する工程（２６０_，３４０）と、
−少なくとも１つの状態変数を含む状態ベクトルであって、前記入力ベクトルの前記第１の系列の値と前記第２の系列の値間の差の状態を表す状態ベクトルの値を判断する工程（２４０_，３５０_，３６０）と、
−前記状態ベクトルの系列の値の出力ベクトルを直接計算により取得する工程 （２７０_，３７０）とを含むことを特徴とする方法。

【請求項2】

前記第１のプロセスは入力レイアウトに一致する出力レイアウトを生成する仮想プロセスである、請求項１に記載の方法。

【請求項3】

前記出力ベクトルは出力変数としてエッジ変位、ドーズ変調、それらの組み合せのうちの少なくとも１つを含む、請求項１または２に記載の方法。

【請求項4】

前記入力ベクトルは前記集積回路の入力設計のＣＤとスペースのうちの少なくとも１つを入力変数として含む、請求項１乃至３のいずれか一項に記載の方法。

【請求項5】

前記第１のレイアウトは較正レイアウトである、請求項１乃至４のいずれか一項に記載の方法。

【請求項6】

前記第１のプロセスは基準プロセスである、請求項１乃至５のいずれか一項に記載の方法。

【請求項7】

前記状態ベクトルの系列の値は、前記入力ベクトルの前記第１の系列の値と前記第２の系列の値とを使用する内挿と外挿手順のうちの少なくとも１つの出力において計算される、請求項１乃至６のいずれか一項に記載の方法。

【請求項8】

第１の状態変数は、前記第１および第２プロセスが使用される値の領域上の前記パラメータベクトルの少なくとも１つの成分のその識別能力に基づき選択される、請求項１乃至７のいずれか一項に記載の方法。

【請求項9】

規定された計算負荷予算内で、組み合わせられた識別能力を増加するために、少なくとも第２の状態変数が前記第１の状態変数へ加えられる、請求項８に記載の方法。

【請求項10】

前記状態ベクトルはＣＤ、スペースおよび密度のうちの少なくとも１つを表す状態変数を含む、請求項９に記載の方法。

【請求項11】

ＣＤを表す状態変数は、設計の一部の第１のエッジに内接する円盤を判断し、前記設計の前記一部の前記第１のエッジと前記設計の前記一部の第２のエッジ間に含まれる円盤の一部の表面を判断し、ＣＤを表す前記状態変数を前記円盤の前記一部の前記表面と前記円盤の表面との比として計算することにより計算される、請求項１０に記載の方法。

【請求項12】

スペースを表す状態変数は、前記設計の次の第２の部分に面する設計の第１の部分のエッジに外接する円盤を判断し、前記設計の前記第１の部分の前記エッジと前記設計の前記第２の部分の前記エッジ間に含まれる前記円盤の一部の表面を判断し、スペースを表す前記状態変数を前記円盤の前記一部の表面と前記円盤の表面との比として計算することにより、計算される、請求項１０乃至１１のいずれか一項に記載の方法。

【請求項13】

密度を表す状態変数は、設計の複数の部分を覆う円盤を判断し、前記設計の一部に含まれる前記円盤の一部の表面を判断し、密度を表す前記状態変数を前記円盤の前記一部の前記表面と前記円盤の前記表面との比として計算することにより、計算される、請求項１０乃至１２のいずれか一項に記載の方法。

【請求項14】

前記状態ベクトルは外部密度および内部密度のうちの少なくとも１つを表す状態変数を含む、請求項９に記載の方法。

【請求項15】

前記外部密度は、少なくとも１つの関心点を中心としたおよび視認半径に依存したカーネル関数と、視角と選択されたズレ角とに依存した変換関数との合成関数による標的設計の視認領域上の畳み込みの積として計算され、前記ズレ角は前記カーネル関数が前記標的設計の外側を見るように選択される、請求項１４に記載の方法。

【請求項16】

前記内部密度は、少なくとも１つの関心点を中心としたおよび視認半径に依存したカーネル関数と、視角と選択されたズレ角とに依存した変換関数との合成関数による標的設計の視認領域上の畳み込みの積として計算され、前記ズレ角は前記カーネル関数が前記標的設計の内側を見るように選択される、請求項１４に記載の方法。

【請求項17】

前記少なくとも１つの出力変数は、変換関数を使用することによりドーズ変調へ変換されるエッジ変位である、請求項３乃至１６のいずれか一項に記載の方法。

【請求項18】

変換関数はハット関数、矩形関数、三角関数およびガウス関数のうちの１つである、請求項１７に記載の方法。

【請求項19】

前記変換関数はパラメータＷ_ｈにより定義されたハット関数である、請求項１８に記載の方法。

【請求項20】

前記パラメータＷ_ｈはＷ_ｈ≧Ｍａｘ（ａｂｓ（ΔＥｄｇｅ））とＷ_ｈ＝ｍｉｎＳｈａｐｅＤｉｓｔａｎｃｅを満足するように判断され、ここで、ΔＥｄｇｅは前記第１の系列および第２の系列の値から得られるエッジ値の差として計算され、ＳｈａｐｅＤｉｓｔａｎｃｅは前記標的レイアウト上で測定される、請求項１９に記載の方法。

【請求項21】

レジスト閾値の百分率の値Ｔｈは式Ｔｈ＝０．５−ΔＥｄｇｅ_／Ｗ_ｈを使用することにより計算される、請求項２０に記載の方法。

【請求項22】

半導体集積回路を製造するための第２のプロセスの少なくとも１つの第２のパラメータへ適用される一系列の補正を判断するためのコンピュータプログラムであって、
−第１のレイアウトの第１の複数の点において、同じ半導体集積回路を製造するための第１のプロセスの入力ベクトルであって少なくとも１つの入力変数を含む入力ベクトルの第１の系列の値を取得し、
−前記第１のレイアウト上の同じ第１の複数の点と第２のレイアウト上の第２の複数の点の１つにおいて前記第２のプロセスの前記入力ベクトルの少なくとも１つの成分の第２の系列の値を取得し、
−少なくとも１つの状態変数を含む状態ベクトルであって、前記入力ベクトルの前記第１の系列の値と前記第２の系列の値間の差の状態を表す状態ベクトルの値を判断し、
−前記状態ベクトルの系列の値の出力ベクトルを直接計算により取得するように構成されたコンピュータコード命令を含むことを特徴とするコンピュータプログラム。

【請求項23】

請求項２２に記載されたコンピュータプログラムの少なくとも１つの出力を使用するように構成された半導体製造装置であって、半導体ウェハ上で直接描画する、マスク版上で描画する、半導体ウェハをエッチング、化学的または機械的平坦化、またはベーキング、アニールする、およびマスクまたは半導体表面を検査する、のうちの１つを行うように構成された半導体製造装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は特には電子的または光学的リソグラフィの領域へ適用される。本発明は、いくつかあるプロセスの中でも、マスク描画と直接描画とへ適用される。本発明はまた、ナノインプリント、ＤＳＡ（Ｄｉｒｅｃｔｅｄ Ｓｅｌｆ Ａｓｓｅｍｂｌｙ）、エッチング、ＣＭＰ（化学機械研磨／平坦化：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ／Ｐｌａｎａｒｉｚａｔｉｏｎ）、アニーリング、ベーキング、計測など半導体製造プロセスの他の工程へ適用され得る。

【背景技術】

【0002】

マスク描画または直接描画プロセス中、いくつかの因子が、エラーを誘起することと、期待解像度の達成を妨げることとの一因となる。これらの因子のいくつかは、電子散乱（前方および後方）、レジスト拡散、レジスト厚、エッチング、フレア、かぶり（ｆｏｇｇｉｎｇ）、計測などである。解像度を改善するとともにこれらの現象の影響を低減するために、数ある中でも近接効果補正（ＰＥＣ：ｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ ｃｏｒｒｅｃｔｉｏｎ_）、かぶり効果補正（ＦＥＣ：ｆｏｇｇｉｎｇ ｅｆｆｅｃｔ ｃｏｒｒｅｃｔｉｏｎ）、エッチング補償などのいくつかの戦略がある。これらの戦略は、ドーズ量および／または幾何学形状補償によるこれらの因子の補正の各効果の影響の予測に基づく。したがって、補正の品質は、現象を予測するために使用され製造プロセス毎に異なるモデルの品質に依存する。モデルの高精度化と補正とが確実に得られるが、高い計算費用がかかる。

【0003】

問題は、いかなる製造フローにおいても、プロセスを時々変更する必要があるということである。これは新しい装置、新しいレジストなどの購入から発生し得る。多くの場合、以前のフローから同一作用を維持することが望ましい。従来技術では、これはプロセス条件を調節することにより実現される。物理的プロセスパラメータ（エッチバイアス、電力、レジスト厚、ベークなど）が変更され、これは時間がかかりかつ極めて高価である。

【0004】

この負担を軽減するための解決策が光学的近接効果補正（ＯＰＣ：ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ ｃｏｒｒｅｃｔｉｏｎ）の文脈で発見された。これらの解決策のうちのいくつかが米国特許第６，０３３，８１４号明細書および米国特許第６，４６３，４０３号明細書により開示されている。従来技術のこれらの方法の基本概念は、その出力が元のプロセスのモデルに整合されなければならない２つの個別モデル（元のプロセスの個別モデルと新しいプロセスの個別モデル）を校正することである。２つの較正が行われると、２つの校正されたモデルを使用することにより元のプロセスの標的を新しいプロセスの標的へ変更することが必要である。いくつかの計算手順（２回の較正、１回のシミュレーション、１回の補正）が実行されなければならなく、これは依然として極めて厄介でありかつ重い計算である。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第６，０３３，８１４号明細書

【特許文献2】米国特許第６，４６３，４０３号明細書

【発明の概要】

【課題を解決するための手段】

【0006】

本発明は、一方のプロセスが他方のプロセスを真似るようにする単一差分モデル（ｓｉｎｇｌｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｍｏｄｅｌ）を実施することにより負担と計算仕事量を軽減し、したがって較正および補正負担を低減する。さらに、プロセス整合法を使用することは、プロセス整合に制約を課す（例えば使用される測定点が設計全体にわたってうまく散乱されない場合に整合結果を保持する、または測定結果間の内挿と外挿の１つを行う、またはパラメータに線形性を課す）ようにすることにより所望結果を達成するより大きな柔軟性を与える。

【0007】

この趣旨で、本発明は、少なくとも１つの出力変数を含む出力ベクトルであって、半導体集積回路を製造するための第２のプロセスの少なくとも１つの特徴へ適用される補正を定義する出力ベクトルをコンピュータにより判断する方法を開示する。前記方法は、第１のレイアウトの第１の複数の点において、同じ半導体集積回路を製造するための第１のプロセスの入力ベクトルであって少なくとも１つの入力変数を含む入力ベクトルの第１の系列の値を取得する工程と、第１のレイアウト上の同じ第１の複数の点と第２のレイアウト上の第２の複数の点の１つにおいて第２のプロセスの入力ベクトルの少なくとも１つの成分の第２の系列の値を取得する工程と、少なくとも１つの状態変数を含む状態ベクトルであって、入力ベクトルの第１の系列の値と第２の系列の値間の差の状態を表す状態ベクトルの値を判断する工程と、状態ベクトルの一系列の値の出力ベクトルを直接計算により取得する工程とを含むことを特徴とする。

【0008】

有利には、第１のプロセスは入力レイアウトに一致する出力レイアウトを生成する仮想プロセスである。

【0009】

有利には、出力ベクトルは出力変数としてエッジ変位、ドーズ変調およびそれらの組み合せのうちの少なくとも１つを含む。

【0010】

有利には、入力ベクトルは集積回路の入力設計のＣＤとスペースのうちの少なくとも１つを入力変数として含む。

【0011】

有利には、第１のレイアウトは較正レイアウトである。

【0012】

有利には、第１のプロセスは基準プロセスである。

【0013】

有利には、状態ベクトルの一系列の値は、入力ベクトルの第１の系列の値と第２の系列の値とを使用する内挿手順と外挿手順のうちの少なくとも１つの出力において計算される。

【0014】

有利には、第１の状態変数は、第１および第２のプロセスが使用される値の領域上のパラメータベクトルの少なくとも１つの成分のその識別能力（ｄｉｓｃｒｉｍｉｎａｔｏｒｙ ｐｏｗｅｒ）に基づき選択される。

【0015】

有利には、規定された計算負荷予算内で、組み合わせられた識別能力を増加するために、少なくとも第２の状態変数が第１の状態変数へ加えられる。

【0016】

有利には、状態ベクトルはＣＤ、スペースおよび密度のうちの少なくとも１つを表す状態変数を含む。

【0017】

有利には、ＣＤを表す状態変数は、設計の一部の第１のエッジに内接する円盤を判断し、設計の一部の第１のエッジと設計の一部の第２のエッジ間に含まれる円盤の一部の表面を判断し、ＣＤを表す状態変数を円盤の一部の表面と円盤の表面との比として計算することにより、計算される。

【0018】

有利には、スペースを表す状態変数は、設計の次の第２の部分に面する設計の第１の部分のエッジに外接する円盤を判断し、設計の第１の部分のエッジと設計の第２の部分のエッジ間に含まれる円盤の一部の表面を判断し、スペースを表す状態変数を円盤の一部の表面と円盤の表面との比として計算することにより計算される。

【0019】

有利には、長距離密度（ｌｏｎｇ ｒａｎｇｅ ｄｅｎｓｉｔｙ）を表す状態変数は、設計の複数の部分を覆う円盤を判断し、設計の一部に含まれる円盤の部分の表面を判断し、長距離密度を表す状態変数を円盤の一部の表面と円盤の表面との比として計算することにより計算される。

【0020】

有利には、状態ベクトルは外部密度および内部密度のうちの少なくとも１つを表す状態変数を含む。

【0021】

有利には、外部密度は、少なくとも１つの関心点を中心としたおよび視認半径に依存したカーネル関数と、視角と選択されたズレ角とに依存した変換関数との合成関数による標的設計の視認領域上の畳み込みの積として計算され、前記ズレ角は、カーネル関数が標的設計の外側を見るように選択される。

【0022】

有利には、内部密度は、少なくとも１つの関心点を中心としたおよび視認半径に依存したカーネル関数と、視角と選択されたズレ角とに依存した変換関数との合成関数による標的設計の視認領域上の畳み込みの積として計算され、前記ズレ角は、カーネル関数が標的設計の内側を見るように選択される。

【0023】

有利には、少なくとも１つの出力変数は、変換関数（ｔｒａｎｓｆｏｒｍａｔｉｏｎ ｆｕｎｃｔｉｏｎ）を使用することによりドーズ変調へ変換されるエッジ変位である。

【0024】

有利には、変換関数はハット関数、矩形関数、三角関数およびガウス関数のうちの１つである。

【0025】

有利には、変換関数はパラメータＷ_ｈにより定義されたハット関数である。

【0026】

有利には、パラメータＷ_ｈは、Ｗ_ｈ≧Ｍａｘ（ａｂｓ（ΔＥｄｇｅ））とＷ_ｈ＝ｍｉｎＳｈａｐｅＤｉｓｔａｎｃｅを満足するように判断され、ΔＥｄｇｅは第１の系列および第２の系列の値から得られるエッジ値の差として計算され、ＳｈａｐｅＤｉｓｔａｎｃｅは標的レイアウト上で測定される。

【0027】

有利には、レジスト閾値の百分率の値Ｔｈは式Ｔｈ＝０．５−ΔＥｄｇｅ_／Ｗ_ｈを使用することにより計算される。

【0028】

本発明はまた、半導体集積回路を製造するための第２のプロセスの少なくとも１つの第２のパラメータへ適用される一系列の補正を判断するためのコンピュータプログラムを開示する。前記コンピュータプログラムは、第１のレイアウトの第１の複数の点において、同じ半導体集積回路を製造するための第１のプロセスの入力ベクトルであって少なくとも１つの入力変数を含む入力ベクトルの第１の系列の値を取得し、第１のレイアウト上の同じ第１の複数の点と第２のレイアウト上の第２の複数の点の１つにおいて第２のプロセスの入力ベクトルの少なくとも１つの成分の第２の系列の値を取得し、少なくとも１つの状態変数を含む状態ベクトルであって、入力ベクトルの第１の系列の値と第２の系列の値間の差の状態を表す状態ベクトルの値を判断し、状態ベクトルの一系列の値の出力ベクトルを直接計算により取得するように構成されたコンピュータコード命令を含むことを特徴とする。

【0029】

本発明はまた、請求項２１に記載されたコンピュータプログラムの少なくとも１つの出力を使用するように構成された半導体製造装置を開示する。前記半導体製造装置は、半導体ウェハ上に直接描写する、マスクプレート上に描写する、半導体ウェハをエッチングする、化学的または機械的に平坦化する、またはベーキング、アニールする、およびマスクまたは半導体表面を検査する、の中の１つを行うように構成される。

【0030】

本発明の別の利点は、整合を行うためにはそれぞれの露光条件による一定数の測定結果だけが必要であるということである。さらに、本発明の別の利点は、２つのプロセスの一方または両方をブラックボックスとして扱う一方で２つのプロセスを整合させることが可能であるということである。これは、マスクショップが、プロセスの内部へのアクセスを与えない別のマスクショップにより提供されるものと同一のマスクを構築したい場合に非常に有用である。別の利点は、第２のプロセスを第１のプロセスへ整合させることで、逆整合を行う（第１のプロセスを第２のプロセスへ整合させる）ために使用され得るデータを生成するということである。別の利点は、プロセス整合工程の前に較正工程が行われる場合、精度とコスト間の妥協に応じて以下のような様々な選択肢が利用可能であるということである：両方のソースから計測結果を収集するために両方のプロセスが適用される単一較正レイアウト、２つの異なる較正レイアウトの結果を使用すること、ソースおよび標的プロセスから実際の設計標的に対し行われる測定を使用すること。

【0031】

リソグラフィプロセスの補正工程へ入力される前に公差基準と整合しなければならないシミュレーション結果を生成するために反転されなければならない様々な処理工程の機能モデルを使用する必要が無いということも本発明の利点である。

【0032】

本発明のいくつかの実施形態では、入力レイアウトへ適用される幾何学形状補正は、理想基準プロセスを考慮することにより直接（すなわち、いかなるモデル反転（ｍｏｄｅｌ ｉｎｖｅｒｓｉｏｎ）も無しに）定義され得る：すなわち、理想プロセスは入力レイアウトに一致する標的レイアウトを生成するプロセスである。本発明の方法は、標的レイアウトを生成するために入力レイアウトの幾何学形状へ適用される補正を直接生成する。

【0033】

様々な実施形態と添付図面との以下の説明から、本発明はより良く理解され、その様々な特徴と利点が明らかになる。

【図面の簡単な説明】

【0034】

【図1】従来技術における、第２のプロセスを第１のプロセスへ整合させる方法のフローチャートを表す。

【図2】本発明の多くの実施形態における、単一較正レイアウトを使用するプロセス整合法のフローチャートを表す。

【図3】本発明の多くの実施形態における、２つの異なるレイアウトを使用するプロセス整合法と内挿／外挿法のフローチャートを表す。

【図4】本発明の多くの実施形態における、２つの基準入力データセットを使用するプロセス整合法と内挿／外挿法のフローチャートを表す。

【図5】本発明の多くの実施形態における内挿／外挿法を示す。

【図6】本発明の変形形態の２つのフローチャートを表す。

【図7】本発明の変形形態の２つのフローチャートを表す。

【図8】測定点を有する３つの異なるレイアウトを示す。

【図9a】図８のレイアウトを有するスペースメトリック／状態変数の使用を示す。

【図9b】図８のレイアウトを有するスペースメトリック／状態変数の使用を示す。

【図9c】図８のレイアウトを有するスペースメトリック／状態変数の使用を示す。

【図10a】図８のレイアウトを有するＣＤメトリック／状態変数の使用を示す。

【図10b】図８のレイアウトを有するＣＤメトリック／状態変数の使用を示す。

【図10c】図８のレイアウトを有するＣＤメトリック／状態変数の使用を示す。

【図11a】図８のレイアウトを有する密度メトリック／状態変数の使用を示す。

【図11b】図８のレイアウトを有する密度メトリック／状態変数の使用を示す。

【図11c】図８のレイアウトを有する密度メトリック／状態変数の使用を示す。

【発明を実施するための形態】

【0035】

図１は、従来技術おける、第２のプロセスを第１のプロセスへ整合させる方法のフローチャートを表す。

【0036】

Ｂｕｒｄｏｆｆの２つの引用米国特許により代表される従来技術では、２つの校正工程、すなわち使用中のプロセス（プロセスＩ）用の第１の校正工程１１０と新しいプロセス（プロセスＩＩ）用の第２の校正工程１２０とが行われなければならない。次に、レイアウト再標的化工程１３０は、プロセスＩにより生成されるレイアウトと等価なレイアウトをプロセスＩＩが生成するように行われる。したがって、従来技術のこのプロセスは複雑な３つの工程を含む、これは本発明の方法が有利な理由の１つである。

【0037】

図２は、本発明の多くの実施形態における、較正レイアウトを使用するプロセス整合法のフローチャートを表す。

【0038】

戦略は、両方のプロセスからの測定結果を使用することと次に一方のプロセスが他方を真似得るようにする差分モデル（ｄｉｆｆｅｒｅｎｔｉａｌ ｍｏｄｅｌ）を校正することとからなる。この手法では、整合されているプロセスからは計測結果以外のいかなる他の情報も要求されない。「この手法はまた、余分な努力無しに、単一モデルを使用することにより両方のプロセスを互いに整合させるという利点を提供する」ということに留意することが重要である。

【0039】

第１の工程２１０は、整合されるプロセス２２０、２３０が使用される設計の支配的特徴に依存し得る較正レイアウトを定義することである。例えば、プロセスが主に、密な線を有するマンハッタン設計の再生に使用されれば、好適には、較正レイアウトは密な線を含むべきである。同様に、プロセスが主に、密なまたは分散した自由形式設計に使用されれば。任意選択的に、較正レイアウトを定義する必要はない。標的設計上で整合される２つのプロセスを実行した計測結果またはそれを実行するシミュレーションを使用することが可能である。

【0040】

本発明の方法の重要な工程２４０は、２つのプロセス２２０、２３０の結果２５０、２６０に関する差分モデルを校正することである。

【0041】

次に、その結果のモデルは、様々なタイプのプロセス整合戦略を使用することにより補正フロー２７０内で適用され得る。例えば、本出願の出願人へ認可された欧州特許出願公開第２５５９０５４号明細書に開示されているような、ドーズおよび幾何学形状変調併用（ｃｏｍｂｉｎｅｄ ｄｏｓｅ ａｎｄ ｇｅｏｍｅｔｒｙ ｍｏｄｕｌａｔｉｏｎ）が適用され得る。また、このようなドーズおよび幾何学形状変調併用補正プロセスは、仏国特許出願公開第１０／５２８６２号明細書において開示されているように標的設計に対して適用され得る。

【0042】

次に差分モデル校正工程２４０について詳細に説明する。

【0043】

半導体ＩＣを製造するプロセスは、製造工程と標的設計のタイプとに依存して多かれ少なかれ重要であり得る多くの変数により特徴付けられる。プロセス効果をモデル化する際、限界寸法（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）、スペース、エッジ、密度のようないくつかの変数が空間領域（ｓｐａｃｅ ｄｏｍａｉｎ）において選択されることになる。いくつかの他の変数（例えば、レジスト閾値）が電子ビームドーズ領域において選択されることになる。輪郭のラフネスもまた、特に自由形式設計がプロセスの使用分野内である場合に使用され得る。

【0044】

したがって、出力変数をベクトル関数となるように表すことが有利であり得る。このベクトルは、使用されなければならない変数を成分として有することになり、その結果、それらの使用分野全体にわたるプロセス間の差がうまく表される。変数のいくつか（例えばＣＤ、スペース、密度）がモデルの状態を定義することになる。これらの変数は「状態変数」またはメトリックと名付けられ得、「状態ベクトル」を定義することになる。いくつかの他の変数（エッジ変位、ドーズ変動、それらの組み合わせ等）がモデルの差分出力を定義することになる。これらの変数は、「出力変数」と名付けられ、「出力ベクトル」を定義することになる。

【0045】

差分モデルは有利には、「入力変数」を定義し「入力ベクトル」内でグループ化され得る較正レイアウト上の測定結果から校正され得る。入力変数はまた、輪郭ラフネス（すなわち、線エッジラフネスＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）または線幅ラフネスＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）などのＣＤ、スペースまたは他のパラメータであり得る。測定は使用分野をカバーするのに十分に大きな数の点においてなされなければならなく、これら点の場所もまた下位レイアウトの多様性を表さなければならない。しかし、本発明はまた、面倒でかつ高価である較正レイアウト工程を使用すること無く行われ得る；

【0046】

較正レイアウトを使用する際、入力ベクトルの第１の系列の値（２５０）はプロセスＩ（２２０）を適用することにより多くの計測点において測定され、パラメータの第２の系列の値（２６０）はプロセスＩＩ（２３０）を適用することにより同じ計測点において測定される。通常、計測点の数は１０００のオーダである。

【0047】

本発明によると、使用分野全体にわたって２つのプロセスの入力変数の差の状態を可能な限り表わすように選択される状態変数または「メトリック」を定義することが有利である。メトリックもまたベクトルにより表されると有利である。状態ベクトルは、第１の成分（例えばＣＤ）を選択し、モデルを試験し、次に第２の成分、第３の成分（例えばスペースと密度）等々を加えることにより、そして計算負荷の増加が所定予算に到達するとプロセスを停止することにより、経験的に構築され得る。

【0048】

メトリックの例は、図８〜図１１に関連する説明において以下に提供される。

【0049】

次に、工程２７０が適用され、これにより、本発明の差分モデルにより判断される出力ベクトルは、プロセスＩＩのデータ準備ファイルを導出するためにプロセスＩのデータ準備ファイルへ適用される。

【0050】

いくつかの例では、補正アルゴリズムにおいてドーズ領域の変数を使用することが有利かもしれない。この場合、空間領域内の変数へ適用され得る変換関数を使用することが有利となる。しかし、ドーズ量またはドーズ量変動は出力変数として直接選択され得る。

【0051】

この変換関数は、最も簡単な選択肢であるハット関数であり得る。しかし、他の選択肢、すなわち数ある中でも矩形関数、三角関数、またはガウス関数が利用可能である。「標的パラメータ（エッジ変位、サイジング等）を定義するスペース関数と合成されると変換関数は有限区間内で定義されるドーズ比関数を生じる」ということが必要である。したがって、変換関数は積分可能であり（定義空間上で有限積分により）かつ半スペース分だけ単調でなければならない。対称である変換関数を使用することも有利かもしれない。

【0052】

ハット関数を有するこのような変換の実施形態の例を以下に示す。

【0053】

ハットの幅Ｗ_ｈは、標的レイアウトの特徴と、計測点ＭＰ_ｉ１とＭＰ_ｉ２における限界寸法（ＣＤ）またはエッジの差とに基づき計算される。

【0054】

満たされるべき第１の条件は、ハット関数の幅が、２つのプロセス間のすべてのエッジ配置差を表すのに少なくとも十分に大きくならなければならないことである。したがって、計測点においてＣＤ_{Ｐｒｏｃｅｓｓ２}−ＣＤ_{Ｐｒｏｃｅｓｓ１}＝ΔＣＤ＝ΔＥｄｇｅであることを考慮すると、ハット関数Ｗ_ｈの幅は次の第１の不等式を満足しなければならない：
Ｗ_ｈ≧Ｍａｘ（ａｂｓ（ΔＥｄｇｅ）） （式１）
ここで、ＭａｘはＭＰ_ｉにおける測定結果の最大であり、測定点の数と場所は代表値を与えるために思慮深く選択される。

【0055】

加えて、ハット関数の幅は、２つのパターンが相互作用するのを妨げるのに十分に小さくなければならない。したがって、ハット関数Ｗ_ｈの幅もまた次の第２の不等式を満足しなければならない：
Ｗ≦ｍｉｎ（ＳｈａｐｅＤｉｓｔａｎｃｅ） （式２）
ここで、ＳｈａｐｅＤｉｓｔａｎｃｅは標的レイアウト内の隣接パターン間の距離である。

【0056】

結果として、ハット関数は、上記２つの条件が同時に満足される場合、モデル内のＰＳＦとしてだけ使用され得る。これは次のことを意味する。
（ｍａｘ（ａｂｓ（ΔＥｄｇｅ））≦ｍｉｎ（スペース） （式３）

【0057】

この条件が満足されないときは常に、異なる変換関数が試みられなければならない。

【0058】

その差が零である任意のパターンの閾値は不変でなければならない。この場合、０．５として維持されるべきである。いかなる差分差も、以下に提示するように、閾値変化に翻訳されなければならない：
Ｔｈ＝０．５−ΔＥｄｇｅ／Ｗ_ｈ （式４）

【0059】

整合されたプロセスの閾値は、数値的例で以下に説明されるように、パターン毎の多くの計測点ＭＰ_ｉにおけるエッジ値の差から判断され得る。

【0060】

目的がプロセス２をプロセス１へ整合させることであることについて検討する。これは「プロセス１を使用することにより露光を行い、プロセス２を使用するにより得られるであろう同じ結果を得ることを期待する」ということを意味する。しかし、計算は逆に行われ得るということに注意されたい。測定の標的／セットについて検討する。

【0061】

【表1】

【0062】

第１の工程は、プロセス１とプロセス２間のＣＤ、エッジの差（ΔＣＤ、ΔＥｄｇｅ）を計算することである。目的はエッジ配置の差（ΔＥｄｇｅ）を得ることである。表１の列（Ｄ）と（Ｅ）の値に基づき、選択された計測点におけるΔＣＤとΔＥｄｇｅを算出することは単純明快である。
Ｗ_ｈ≧ｍａｘ（ａｂｓ（ΔＥｄｇｅ））＝５ｎｍ
一方、最大値はＷ≦ｍｉｎ（スペース）＝６０ｎｍにより与えられる。

【0063】

したがって、ハット関数の幅は５ｎｍ〜６０ｎｍ間の任意の値であり得る。この例に対し、我々は２０ｎｍにおける値を任意に設定するが、式（１）と式（２）の制約を満たす任意の値もまたうまくいくだろう。

【0064】

第２の工程は、ＣＤ（ｎｍ）の各変化をμＣ／ｃｍ^２で表される閾値の百分率の変化へ翻訳することである。これは、表１の列（Ｄ）と（Ｅ）の値の差である次の表２の列（Ｆ）の値に適用される式（３）に基づき行われる：
Ｔｈ＝０．５−ΔＥｄｇｅ／Ｗ_ｈ＝０．５−ΔＥｄｇｅ／２０

【0065】

【表2】

【0066】

したがって、空間領域のパラメータとドーズ領域のパラメータ間の変換が達成される。

【0067】

図３は、本発明の多くの実施形態における、２つの異なるレイアウトを使用するプロセス整合法と内挿／外挿法のフローチャートを表す。

【0068】

較正レイアウトの使用は厄介で高価であり得る。その代りに、本発明の変形形態では、２つの異なるレイアウト３１０と３２０から得られた既存計測結果３３０、３４０を使用することが有利である可能性がある。

【0069】

次に、他のレイアウト（３３０または３４０）の一組の計測点におけるレイアウト（３４０または３３０）の計測結果のうちの１つの結果を計算する工程３５０が行われる。有利には、この工程は内挿と外挿の組み合わせである。この内挿／外挿工程は、線形であってもよいし、レイアウトの差を適切に考慮するように選択された異なる関数を使用してもよい。この工程は、整合の精度を低減するアーチアファクトを導入し得、したがって補正されなければならないないかもしれない。例えば、設計の下位部のスケールに応じて、異なるサイジング因子が補正として適用され得る。または内挿／外挿工程は状態ベクトルへ適用され得る。

【0070】

次に、メトリックベクトルの使用を含む差分モデル較正の工程３６０が上に説明したように適用される。

【0071】

次に、上に説明したように、プロセスＩＩのパラメータを得るためにプロセスＩのデータ準備ファイルの補正の工程３７０が適用される。

【0072】

図３の変形形態の利点の１つは、整合されなければならない２つのプロセスに関する機密データへアクセスする必要無しに差分モデルの較正を可能にするということである。

【0073】

図４は、本発明の多くの実施形態における、２つの基準入力データセットを使用するプロセス整合法と内挿／外挿法のフローチャートを表す。

【0074】

図４の実施形態は、「レイアウトの代わりに、本方法が、整合されるべき２つのプロセスからの計測結果ですらないかもしれない入力データを使用する」ということを除き図３の実施形態とあまり違わない。例として、入力データは既存モデルから模擬された一組のデータであり得る。入力データはまた、ＣＤ対ピッチ曲線の境界などの線形性要件であり得る。

【0075】

内挿／外挿工程は、２つの異なるレイアウトの計測結果の代わりにプロセスＩとプロセスＩＩの入力データ間で行われる。補正工程も適用され得る。

【0076】

前の実施形態の差分モデル校正工程と設計補正工程は上に説明したのと同じやり方で行われる。

【0077】

図５は、本発明の多くの実施形態における内挿／外挿法を示す。

【0078】

第１のレイアウト上のまたはこのプロセスＩの基準データに対するプロセスＩのパラメータの測定結果が多くの点５１０、５２０、５３０に関し得られる。公知の内挿／外挿法を使用することによりこれらの測定結果の最良適合曲線５４０が計算される。

【0079】

第２のレイアウト上のまたはこのプロセスＩＩの基準データに対するプロセスＩＩのパラメータの測定結果が多くの点５５０、５６０、５７０に関し得られる。公知の内挿／外挿法を使用することによりこれらの測定結果の最良適合曲線５８０が計算される。

【0080】

次に、プロセスＩとプロセスＩＩのすべての計測点において差分パラメータ５９０が計算され得る。校正工程２４０と３６０は差分測定結果５９０とメトリックベクトルとに基づき行われ得る。さらに、設計補正工程２７０、３７０が適用され得る。

【0081】

図６と図７は、本発明の変形形態の２つのフローチャートを表す。

【0082】

図６の変形形態では、プロセスＩの計測結果を得るために較正レイアウトが使用され、プロセスＩＩの基準データが使用される。

【0083】

差分校正工程と設計補正工程は上に説明したのと同じやり方で適用される。

【0084】

図７の変形形態では、プロセスＩとプロセスＩＩの計測結果を得るために較正レイアウトが使用される。

【0085】

次に、２つの異なるモデルがプロセスＩとプロセスＩＩに対して校正される、または既存の較正データが再度使用され得る。次に、差分モデルは、計測結果の代わりに、２つのプロセスの較正モデルの出力に適用されるメトリックベクトルを使用することにより、２つのモデルの較正の結果から校正される。

【0086】

この変形形態の欠点は、３つのモデルの較正を必要とするということである。しかし、この変形形態は、図１に関連して説明した従来技術の解決策の再標的化戦略より正確であるという可能性を有する。また、この変形形態は、計測点における結果を直接使用する際に出現し得る外れ値からより少ない影響をもたらす可能性を有する。

【0087】

図８は、測定点を有する３つの異なるレイアウトを示す。

【0088】

レイアウトの部分８４０、８５０、８６０を特徴付けるＣＤ８１０、８２０、８３０を測定するために走査電子顕微鏡（ＳＥＭ：ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）が使用される。より一般的には、ＣＤ、スペース、または密度などのレイアウトの一部分の特徴的寸法により表されるパラメータを測定するために計測ツールが使用される。この文脈では、ＣＤは設計の下位部分内の線の幅として定義され、スペースは設計の下位部分内の２つの線間の幅である、またはレジストのトーンに応じて逆もまた同様である。密度は、設計の全表面に対する線の測定結果である。

【0089】

今説明している図は、前記測定を行うための多くの方法を示す。また、同じ物理的パラメータは、入力パラメータをモデル化するために使用され得るメトリックを定義する。

【0090】

図９ａ、９ｂ、９ｃは、図８のレイアウトを有するスペースメトリックの使用を示す。

【0091】

スペースメトリックは、図８の３つの異なる設計８１０、８２０、８３０内の線の密度を適切に考慮する。一例として、図形８１０の場合、関数は、設計の線の点９１１ａにおいて、線に接する直径９１２ａの円盤の全表面９１０ａに対する隙間面（ｉｎｔｅｒｓｔｉｔｉａｌ ｓｕｒｆａｃｅ）９１３ａの比として定義される。点９１１ａにおける観察者は線の外側方向を見る。この比が大きければ大きいほど線間スペースはより広くなる。図９ａ、９ｂ、９ｃの例は、線自体の寸法が異なったとしても約８０％のほぼ同じスペースを有する。「スペースだけを使用するメトリックベクトルは、設計の差を正確に表ししたがって２つの異なるプロセスをこれらの差へ適合させることができないであろう」ということが容易に理解され得る。

【0092】

図１０ａ、１０ｂ、１０ｃは、図８のレイアウトを有するＣＤメトリックの使用を示す。

【0093】

ＣＤメトリックは図８の３つの異なる設計８１０、８２０、８３０における線の密度を適切に考慮する。一例として図形８１０の場合、関数は、設計の線の点１０１１ａにおいて、線に接する直径１０１２ａの円盤の全表面１０１０ａに対する線の内側の表面１０１３ａの比として定義される。点１０１１ａにおける観察者は線の内側を見る。この比が大きければ大きいほど線はより広くなる。図１０ａ、１０ｂ、１０ｃの例は約８０％、６０％、６０％のＣＤをそれぞれ有する。したがって、この第２の寸法をメトリックベクトルへ加えることで、メトリックベクトルにより捕捉される設計の弁別を改善することになる。

【0094】

図１１ａ、１１ｂ、１１ｃは、図８のレイアウトを有する密度メトリックの使用を示す。

【0095】

密度メトリックは、図８の３つの異なる設計８１０、８２０、８３０における線の密度を適切に考慮する。一例として、図形８１０の場合、関数は、設計の線の点１１１１ａにおいて、設計のこの部分の線と交差する直径１１１２ａの円盤の全表面１１１０ａに対する設計のこの部分における線の内側の表面１１１３ａの３つの部分の比として定義される。点１１１１ａにおける観察者は設計の上記部分の周囲を見る。この比が大きければ大きいほど密度はより大きくなる。図１１ａ、１１ｂ、１１ｃの例は、約５０％、５０％、３０％の密度をそれぞれ有する。したがって、この第３の寸法をメトリックベクトルへ加えることで、メトリックベクトルにより捕捉される設計の弁別を改善することになる。

【0096】

図形９１０ａ、９１０ｂ、９１０ｃにより示されるスペースメトリックは、図８のレイアウト部分８１０、８２０、８３０のものと同一である。ＣＤメトリックを加えることで、一方ではレイアウト部分８１０の弁別を、他方ではレイアウト部分８２０、８３０の弁別を可能にする。次に密度メトリックを加えることで、一方ではレイアウト部分８１０、８２０の弁別を、他方ではレイアウト部分８３０の弁別を可能にする。

【0097】

実際、ＣＤ、スペース、密度は、代表的モデルを校正することができるプロセスを特徴付けるために最も頻繁に使用される入力変数である。

【0098】

プロセスから見た標的設計の状態変数の多くの可能な表現の中でも、「カーネル」の幾何学的概念を使用するものはいくつかの利点をもたらす。これは、この概念が、以下の一組のパターンに関して定義するために使用され得るからである。
−パターンの外側の関心点からの観測範囲内に見られる一組内のパターン間の表面。この表面は、設計の外部密度を表すと考えられ得、スペースメトリックを定義するためにレジスト閾値に対する比を介し使用されることになる表面の寸法のうちの１つにより測定され得る、または逆もまた同様、
−パターンの内側の関心点からの観測範囲内に見られる一組内のパターン間の表面。この表面は設計の内部密度を表すと考えられ得、ＣＤメトリックを定義するためにレジスト閾値に対する比を介し使用されることになる表面の寸法のうちの１つにより測定され得る、または逆もまた同様。

【0099】

メトリックを計算する方法に関する指摘はＰａｒｋにより説明されている（Ｊ．−Ｇ．Ｐａｒｋ，Ｓ．−Ｗ．Ｋｉｍ，Ｓ．−Ｂ．Ｓｈｉｍ，Ｓ．−Ｓ．Ｓｕｈ，ａｎｄ Ｈ．−Ｋ．Ｏｈ（２０１１），‘Ｔｈｅ ｅｆｆｅｃｔｉｖｅ ｅｔｃｈ ｐｒｏｃｅｓｓ ｐｒｏｘｉｍｉｔｙ ｃｏｒｒｅｃｔｉｏｎ ｍｅｔｈｏｄｏｌｏｇｙ ｆｏｒ ｉｍｐｒｏｖｉｎｇ ｏｎ ｃｈｉｐ ＣＤ ｖａｒｉａｔｉｏｎ ｉｎ ２０ ｎｍ ｎｏｄｅ ＤＲＡＭ ｇａｔｅ’，Ｄｅｓｉｇｎ ｆｏｒ Ｍａｎｕｆａｃｔｕｒａｂｉｌｉｔｙ ｔｈｏｕｇｈ Ｄｅｓｉｇｎ−Ｐｒｏｃｅｓｓ Ｉｎｔｅｇｒａｔｉｏｎ Ｖ，ｐｒｏｃ．ＳＰＩＥ ｖｏｌ ７９７４）。

【0100】

Ｐａｒｋはまた、上に論述されたカーネルメトリックに対する変形形態を開示しており、ここでは可視領域がセクタにより定義される。この可視領域は、外部および内部交差点の定義がそれぞれスペースおよびＣＤメトリックを判断できるようにする。

【0101】

この変形形態では、角度θはカーネルのパラメータとして定義される。一例として、メトリックは下記式により計算され得る：

【数1】

ここで、Ｋ（ｒ）はガウスカーネル、Ｔ（ｒ，θ）は標的設計の表面、Ａ（θ）は角度θによるカーネルの変形の因子である。

【0102】

本発明の範囲から逸脱すること無くプロセスメトリックの判断の精度を依然として改善するためにカーネルモデルの他の変形形態が考えられ得る。

【0103】

特に有利な一群の変形形態は、本出願と同じ出願人により同日出願された欧州特許出願第１４３０５８３４．５号明細書に記載されている。具体的には、この発明では、カーネル関数と変換関数との合成関数による設計の視認領域に関する畳み込みの使用が開示されており、前記変換関数は視角とズレ角とに依存する。畳み込み関数の使用は計算負荷を著しく軽減する。

【0104】

本発明の方法は、差分モデルを使用するプロセス整合に関心があり得る以下のような多くの使用ケースにおいて使用され得る。
−半導体ウェハ上の電子ビーム直接描画または光学的投影リソグラフィ：本発明の方法は、異なるレジストまたは新しい機械のような製作の変更を吸収するとともに元のプロセスと同じ結果をウェハ上に提供するために使用され得る、
−マスク描画：本発明の方法はマスク描画フローの変更を吸収するために使用され得、異なるフローから同一の印刷マスクを提供することができる。図４の変形形態を適用することによりマスク描画工程におけるウェハ効果を適切に考慮することが可能である。
−検査：時々、計測標準規格はといえば正確であるより一貫しているほうがより重要である。本発明のプロセス整合の使用は、等価結果を提供するために異なる計測システムを校正できるようにし得る、
−半導体製造プロセスの例えばエッチング、ＣＭＰアニーリングなど他の工程。

【0105】

提案戦略は「ドーズ量だけまたは幾何学形状だけ整合アルゴリズム」において適用され得、このことは、「プロセスの入力レイアウトが、他のプロセスまたは入力データセットと整合するようにされたそのドーズ量または幾何学形状のいずれかを有することになるであろう」ということを意味する。また、この戦略は、例えば本出願の譲受人へ認可された欧州特許出願公開第２５５９０５４号明細書により開示されているように、単一工程において適用される「ドーズ量および幾何学形状整合アルゴリズム」を組み合わせ得る。

【0106】

差分モデルを校正するために、唯一の必要情報は２つのプロセス間の差である。図１の標準的フローの２つのプロセスからの測定結果へアクセスすることすら必要ない。

【0107】

したがって、プロセス毎のモデルを生成する必要が無いので、プロセスは「ブラックボックス」と考えられ得、プロセスの内部を機密扱いにする一方で様々な会社からの整合プロセスを可能にする。

【0108】

加えて、生成された差分モデルは双方に働く、このことは「全く同じモデルがプロセス１をプロセス２に整合させるまたはプロセス２をプロセス１に整合させるために使用され得る」ということを意味する。

【0109】

また、２つのモデル（プロセス毎に１つ）を使用することで２組の関連エラーを生成するので、単一モデルを採用することで、組み合わせエラーを低減することができる。

【0110】

そのフローチャートが図２、４、６、７上に表された本発明のすべての実施形態において、これら図上のプロセスＩは理想的または完全プロセス、すなわち入力レイアウトに一致する標的または出力レイアウトを常に生成するプロセスであり得る。

【0111】

図２の実施形態では、計測結果Ｉ、２５０は、標的レイアウトのすべての点における零ｎｍに等しいエラーとして定義される。図６と図７の実施形態でも同様である。したがって、計測データは仮想的である。

【0112】

図４の実施形態では、プロセスＩの入力データセットもまた、零エラーを有するデータセットである、すなわちメトリックはすべての点において標的レイアウトのメトリックとして定義される。

【0113】

基準理想プロセスの結果に整合するように実際のプロセスへ適用される補正を計算する本発明を使用する利点は、入力レイアウトへ適用される幾何学形状補正が計算の出力において直接判断されるということである。これは、規定公差内の最適解を発見するために通常使用される標準的シミュレーション手法と対照的である。これらの解決策では、レジスト内の標的レイアウトをインプリントするために規定入力レイアウトへ適用される幾何学形状補正を発見するために規定入力レイアウトのレジスト内のインプリントを判断するために使用されるモデルを反転する必要がある。実際的意味では、これらのモデルは一般的には反転可能ではないので、一解決策が公差マージン内で発見されるまですべての解決策を計算することによりブートストラップ法を適用する必要がある。これは、理想基準プロセスにより本発明を適用する際にもはや必要で無いコンピュータ集約型でかつ長くかつ面倒なプロセスである。

【0114】

本発明の方法は標的輪郭の規定点（ＣＤ、スペース、密度メトリックが定義され得る）において適用される変位を与えるということにも留意すべきである。これは、標的輪郭のすべての点において（上記メトリックが定義されない点においても）適用されるドーズ量をモデルが計算するシミュレーション手法による古典的計算と対照的である。

【0115】

本明細書で開示された例は、本発明のいくつかの実施形態の単なる例であり、添付特許請求範囲により定義される前記発明の範囲を決して制限しない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9a】

【図9b】

【図9c】

【図10a】

【図10b】

【図10c】

【図11a】

【図11b】

【図11c】