特許 6452241 イメージセンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6452241

(24)【登録日】2018年12月21日

(45)【発行日】2019年1月16日

(54)【発明の名称】イメージセンサ

(51)【国際特許分類】

   H04N 5/353 20110101AFI20190107BHJP

   H04N 5/374 20110101ALI20190107BHJP

   H04N 5/357 20110101ALI20190107BHJP

【ＦＩ】

   H04N5/353

   H04N5/374

   H04N5/357

【請求項の数】3

【全頁数】10

(21)【出願番号】特願2015-26779(P2015-26779)

(22)【出願日】2015年2月13日

(65)【公開番号】特開2016-149713(P2016-149713A)

(43)【公開日】2016年8月18日

【審査請求日】2017年12月11日

(73)【特許権者】

【識別番号】390009667

【氏名又は名称】セイコーＮＰＣ株式会社

(74)【代理人】

【識別番号】100165179

【弁理士】

【氏名又は名称】田▲崎▼ 聡

(74)【代理人】

【識別番号】100126664

【弁理士】

【氏名又は名称】鈴木 慎吾

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100097629

【弁理士】

【氏名又は名称】竹村 壽

(72)【発明者】

【氏名】小島 俊

(72)【発明者】

【氏名】植草 武雄

(72)【発明者】

【氏名】芳賀 早月

【審査官】 鈴木 明

(56)【参考文献】

【文献】 特開２００６−１９７３３８（ＪＰ，Ａ）

【文献】 特開２０１５−００２４７０（ＪＰ，Ａ）

【文献】 特開２００５−３２２９９６（ＪＰ，Ａ）

【文献】 特開２０１４−０５３６９４（ＪＰ，Ａ）

【文献】 特開２００９−５２８５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３０−５／３７８

(57)【特許請求の範囲】

【請求項1】

受光量に応じた電荷を生成し電圧レベルとして出力する画素部と前記電圧レベルを増幅する増幅回路と、前記増幅回路の出力部に設けられて前記画素部から前記増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路と、前記オフセットキャンセル回路の出力電圧をサンプリングするサンプルホールド回路と、前記オフセットキャンセル回路の出力電圧を所定の基準電圧の値と比較する比較器とを有する画素ブロックが複数配列され、複数の前記画素ブロックに含まれる各々の前記画素部が受光量に応じた電荷を生成しているときに各々の前記サンプルホールド回路はサンプリング動作を開始し、前記サンプリング動作開始から所定時間が経過したとき又は前記所定時間が経過する前に複数の前記画素ブロックの各々に含まれる前記比較器の出力の少なくとも１つが前記基準電圧の値より前記オフセットキャンセル回路の出力電圧が大きくなったことを示したときに前記サンプリング動作を終了させる制御回路とを有すること特徴とするイメージセンサ。

【請求項2】

前記サンプルホールド回路の各々は２つのサンプルホールド手段から構成され、サンプリングとホールドを相補的に動作させることを特徴とする請求項１に記載のイメージセンサ。

【請求項3】

前記オフセットキャンセル回路の出力と出力飽和電圧とを前記複数の比較器で比較し、出力飽和する画素が現れたタイミングでサンプリング動作からホールド動作に移行することを特徴とする請求項１又は請求項２のいずれかに記載のイメージセンサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、いずれか一つの画素の出力電圧が所定の値を超えたときに自動的に露光が終了する自動露光終了回路を有し、光電流を蓄積して出力するイメージセンサに関するものである。

【背景技術】

【0002】

従来のイメージセンサは、画素内のフォトダイオードなどの光電変換素子（受光部）で光を受光し、電荷に変換して蓄積する。蓄積された電荷は、画素内の増幅器で電圧に変換して増幅される。増幅された電圧は、画素選択スイッチのオンオフにより信号線に転送される。そして、画素間にばらつきのあるノイズを除去し、一時的に保管する。保管された電圧は、外部に出力される。
このようなイメージセンサは、複数画素を有し、光電流を蓄積して出力する形式であり、いずれか一つの画素出力が飽和したときに自動的に露光を終了する機能を有し、この機能は、フォトダイオードなどの光電変換素子の電流をスイッチで切断するという形で実現され、例えば、特許文献２に記載されている。
また、従来のイメージセンサとしては、個々の画素から初段増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路及びオフセットキャンセル回路の出力を個々にサンプリングし、出力走査までホールドしておくサンプルホールド回路が備えられているものがある。

【0003】

特許文献１には、このようなイメージセンサにおいて、高コントラスト被写体を撮影した場合でも、明るい部分の白飛び現象を防止し、階調性を保持することができる技術が開示されている。この技術は、複数の画素内電荷を共通にリセットさせる共通電源を有し、蓄積動作中で且つ、露光されている間、複数の画素から前記共通電源に流れる電流をモニタすることで、いずれかの画素が飽和していることを検出する手段（カレントミラー回路）を有する。更に、いずれかの画素が飽和していることを検出したら、露光を停止させる、又は電荷蓄積動作を停止させることで、飽和画素が極めて少ない画像を得ることができる。

【0004】

図３は、イメージセンサの１従来例である。その構成は、受光量に応じた電荷を生成し（ＰＤ）、これを電圧レベルとして出力する画素部及び前記電圧レベルを増幅する増幅回路を有する画素構成部１０１と、前記増幅回路の出力部に設けられて前記画素部から前記増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路１０２と、前記オフセットキャンセル回路１０２の出力電圧をサンプリングするサンプルホールド回路１０３と、前記オフセットキャンセル回路１０２の出力電圧を共通の基準値と比較する比較器１０４とを有するものである。画素構成部１０１は、フォトダイオード（ＰＤ）などの光電変換素子１０１ａ、増幅器１０１ｂ、両者間に接続されたスイッチ（ＳＷ）１０１ｃからなる。

【0005】

図４は、図３に示すイメージセンサの動作を説明する内部タイミングであり、特に、露光時の各スイッチを制御する信号を示している。信号ＡＪＣ、ＰＤＣ、ＣＨＣ、ＨＬＤ、ＳＭＰの各波形は、入力信号ＳＴを基に図示しない制御回路（タイミング信号発生器）によって生成されるタイミング信号を示しており、各信号がＨレベルの時にその信号が与えられるスイッチはオンし、Ｌレベルの時にはオフする構成である。尚、記号ｖａｊｃ、ｐｏ１は図３に示した回路の各節点における電圧レベルを示しており、それらは同一の縦軸で電圧レベルの大小比較ができるよう記載している。露光は、先ずスイッチ１０１ｃを短絡（オン）すると共に、スイッチＳＷ１０１を一時的に短絡（オン）にする（信号ＰＤＣをＨレベル）にすることで増幅器１０１ｂをリセットしたのち開始する。露光開始時にはスイッチＳＷ１０３が開放（オフ）信号に設定され（信号ＳＭＰがＬレベル）、増幅器１０１ｂの出力とサンプルホールド回路１０３の入力とは電気的に分離される。その後、スイッチＳＷ１０４を短絡（信号ＣＨＣをＨレベル）、スイッチＳＷ１０５を短絡（信号ＨＬＤをＨレベル）とし、続いて、露光開始から所定時間が経過したのち又は比較器１０４により光電変換素子１０１ａの飽和を検出した時に、サンプルホールド回路３のサンプリング動作が行われる。サンプリング動作は信号スイッチＳＷ１０３が短絡（オン）の期間（信号ＳＭＰがＨレベル）である。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００９−５２８５号公報

【特許文献2】特開２００５−３２２９９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

図３に示す従来技術では、光電変換素子１０１ａのカソード側にスイッチ１０１ｃを設けており、露光終了の際にそのスイッチ１０１ｃをオフさせるが、オフ時の電荷再配分（光電変換素子、容量素子、ゲート容量）による出力誤差が大きいという問題がある。また、リアルタイムに露光終了制御するためにはサンプルホールド以前の信号をモニタしなければならない。このような信号を用いるにはオフセットキャンセル回路の出力をモニタするのがベストであるが、オフセットキャンセル回路とサンプルホールド回路にはそれぞれ容量が使われており、サンプリング時とホールド時とでモニタ信号が異なる。すなわち、サンプリング動作のために、スイッチＳＷ１０３をオンさせてオフセットキャンセル回路とサンプルホールド回路を接続（オフセットキャンセル回路の容量素子を接続サンプルホールド回路の容量素子に電気的に直列接続）した場合、接続前のオフセットキャンセル回路の容量素子の電荷は、容量比倍されて節点ｖａｊｃの電位は減衰する。（図４の領域Ｂ参照）露光終了制御のためのモニタ信号の検出中に上記減衰が発生すると、露光終了タイミングにおける誤判定の原因となる。

【0008】

本発明は、このような事情によりなされたものであり、光電変換素子部でのスイッチがオフすることに起因した電荷再配分による出力誤差をなくし、オフセットキャンセル回路により画素間の飽和出力ばらつきを軽減させるとともに、オフセットキャンセル回路の出力電圧をモニタ信号としたときの該モニタ信号の減衰に起因する露光終了タイミングの誤判定を防止したイメージセンサを提供する。

【課題を解決するための手段】

【0009】

本発明のイメージセンサは、受光量に応じた電荷を生成し電圧レベルとして出力する画素部と前記電圧レベルを増幅する増幅回路と、前記増幅回路の出力部に設けられて前記画素部から前記増幅回路までのオフセットばらつきをキャンセルするオフセットキャンセル回路と、前記オフセットキャンセル回路の出力電圧をサンプリングするサンプルホールド回路と、前記オフセットキャンセル回路の出力電圧を所定の基準電圧の値と比較する比較器とを有する画素ブロックが複数配列され、複数の前記画素ブロックに含まれる各々の前記画素部が受光量に応じた電荷を生成しているときに各々の前記複数のサンプルホールド回路はサンプリング動作を開始し、前記サンプリング動作開始から所定時間が経過したとき又は前記所定時間が経過する前に複数の前記画素ブロックの各々に含まれる前記比較器の出力の少なくとも１つが前記基準電圧の値より前記オフセットキャンセル回路の出力電圧が大きくなったことを示したときに前記サンプリング動作を終了させる制御回路とを有すること特徴とする。

【0010】

前記サンプルホールド回路の各々は２つのサンプルホールド手段から構成され、サンプリングとホールドを相補的に動作させるようにしても良い。オフセットキャンセル回路出力と出力飽和電圧とをコンパレータで比較し、出力飽和する画素が現れたタイミングでサンプリング動作からホールド動作に移行するようにしても良い。

【発明の効果】

【0011】

本発明のイメージセンサは、光電変換素子部でのスイッチがオフすることに起因した電荷再配分による出力誤差をなくし、オフセットキャンセル回路により画素間の飽和出力ばらつきを軽減させるとともに、オフセットキャンセル回路の出力電圧をモニタ信号としたときの該モニタ信号の減衰に起因する露光終了タイミングの誤判定を防止することができる。２つのサンプルホールド手段から１つのサンプルホールド回路を構成し、サンプリングとホールドを相補的に動作させることにより、リセット〜出力のサイクルを短縮することができる。

【図面の簡単な説明】

【0012】

【図1】実施例１に係るイメージセンサの回路ブロック図。

【図2】図１に係るイメージセンサの動作を説明する内部タイミング図。

【図3】従来のイメージセンサの回路ブロック図。

【図4】図３に示すイメージセンサの動作を説明する内部タイミング図。

【発明を実施するための形態】

【0013】

本発明のイメージセンサは、サンプルホールド回路の前段にオフセットキャンセル回路を有する形態において、光電変換素子の露光とサンプルホールド回路のサンプリング動作を同時に行い、オフセットキャンセル回路の出力電圧と所定の基準電圧の値とを比較器で比較し、前記出力電圧が前記所定の基準電圧の値を超えた画素が現れたタイミングで、サンプルホールド回路をサンプリング動作からホールド動作に移行することを特徴としている。
以下、実施例を参照して発明の実施の形態を説明する。

【実施例1】

【0014】

図１及び図２を参照して実施例１を説明する。
図１に示されているように、この実施例のイメージセンサは、シリコンなどの半導体基板に形成され、例えば、第１の画素ブロック１０ａ及び第２の画素ブロック１０ｂを含む画素群１０を有して構成されており、同様の画素ブロックが複数アレイ状に配列されている。そして、各々の画素ブロックは同様の回路素子から構成されており、図１に示すように、例えば、第１の画素ブロック１０ａの画素は、フォトダイオードＰＤなどの光電変換素子１ａを用いて受光量に応じた電荷を生成し、電圧レベルとして出力する画素部及び前記電圧レベルを増幅する増幅回路１ｂ（インバータアンプ）を有する画素構成部１と、前記増幅回路１ｂの出力部の各々に設けられて前記画素部から前記増幅回路１ｂまでのオフセットばらつきをキャンセルするオフセットキャンセル回路（オフセット補正）２と、前記オフセットキャンセル回路２の出力電圧をサンプリングするサンプルホールド回路３と、前記オフセットキャンセル回路２の出力電圧を比較電位ＡＥＣ（所定の基準電圧の値）と比較する比較器４ａとを有している。サンプルホールド回路３は、並列接続されて相補的に動作する第１の回路３ａ及び第２の回路３ｂからなり、制御回路６によって生成されるタイミング信号によって動作制御される。前記画素部が受光量に応じた電荷を生成するときに前記サンプルホールド回路３の一方（第１の回路３ａまたは第２の回路３ｂ）はサンプリング動作を開始し、前記サンプリング動作開始から所定時間が経過したとき又は前記所定時間が経過する前に、共通接続された前記比較器４ａの出力の少なくとも１つが前記比較電位ＡＥＣより前記オフセットキャンセル回路２の出力電圧が大きくなったことを示したときに前記サンプリング動作は終了する。（サンプリング動作からホールド動作に移行する。）制御回路６は、画素群１０に含まれる各スイッチをオンオフするタイミング信号も生成する。

【0015】

比較器４ａは、その出力をゲートに入力するＮＭＯＳトランジスタ４ｂと共に飽和検出回路４を構成する。そして、サンプリング動作開始から所定時間が経過する前に、飽和検出回路４の出力により、前記比較電位ＡＥＣよりオフセットキャンセル回路２の出力電圧が大きくなった画素ブロックを検出した場合には、サンプリング動作していたサンプルホールド回路３の一方（第１の回路３ａ又は第２の回路３ｂ）は、そのタイミングでサンプリング動作からホールド動作に移行する。
画素構成部１は、フォトダイオード（ＰＤ）１ａ及びインバータアンプ１ｂから構成され、両者の間には従来のようなスイッチ（図３に示すスイッチ１０１ｃ）は設けられていない。インバータアンプ１ｂは、一端がフォトダイオード１ａに接続され、他端が電流源に接続された容量ＣＦ１と、容量ＣＦ１に並列接続されたリセットスイッチＳＷ１と、ゲートにフォトダイオード１ａ及び容量ＣＦ１の一端が接続され、ソースが接地され、他方が電流源に接続されたＮＭＯＳトランジスタＴ１とから構成されている。インバータアンプ１ｂの出力は、フォトダイオード１ａからインバータアンプ１ｂまでのオフセットばらつきの補正を行うオフセットキャンセル回路２に入力する。

【0016】

オフセットキャンセル回路２は、一端がインバータアンプ１ｂの出力に接続され、他端がサンプルホールド回路３の入力に接続される容量ＣＦ２と、一端が前記容量ＣＦ２の他端に接続され、他端が基準電位に接続されたスイッチＳＷ２とから構成されている。オフセットキャンセル回路２の出力は、サンプルホールド回路３に入力する。
サンプルホールド回路３は、第１の回路３ａ及び第２の回路３ｂから構成されている。第１の回路３ａは、容量ＣＨ１と５個のスイッチから構成されている。容量ＣＨ１は、一端がスイッチＳＷ３に接続され、他端がスイッチＳＷ７に接続され、スイッチＳＷ４が並列接続され、前記一端と基準間にスイッチＳＷ５が接続され、前記他端と基準間にスイッチＳＷ６が接続されている。スイッチＳＷ３は、オフセットキャンセル回路２の出力にも接続され、オフセットキャンセル回路２の出力と容量ＣＨ１の入力間の導通・非導通を制御する。スイッチＳＷ７は、他端が画素ブロック１０ａの出力端に接続され、出力信号は、出力アンプ５を介して出力端子（ＯＵＴ）から出力される。

【0017】

第２の回路３ｂは、容量ＣＨ２と５個のスイッチから構成されている。容量ＣＨ２は、一端がスイッチＳＷ８に接続され、他端がスイッチＳＷ１２に接続され、スイッチＳＷ９が並列接続され、前記一端と基準電位間にスイッチＳＷ１０が接続され、前記他端と基準電位間にスイッチＳＷ１１が接続されている。スイッチＳＷ８は、オフセットキャンセル回路２の出力にも接続され、オフセットキャンセル回路２の出力と容量ＣＨ２の入力間の導通・非導通を制御する。スイッチＳＷ１２は、他端が画素ブロック１０ｂの出力端に接続され、出力信号は、出力アンプ５を介して出力端子（ＯＵＴ）から出力される。
出力アンプ５は、画素ブロック１０ａ、１０ｂを含む複数の画素ブロック（画素群１０）の出力信号が入力する。オフセットキャンセル回路２の出力は、飽和検出回路４にも入力する。
飽和検出回路４は、比較器４ａ及び比較器４ａの出力にゲートが接続されたＮＭＯＳトランジスタ４ｂとから構成される。比較器４ａは、第１の入力端子である比較電圧入力端子と、第２の入力端子である比較電位ＡＥＣが入力される基準電圧入力端子と、出力端子とを有する。飽和検出回路４の出力は制御回路６に入力されて、サンプリング動作開始から所定時間が経過する前に、共通接続された比較器４ａの出力の少なくとも１つが比較電位ＡＥＣよりオフセットキャンセル回路２の出力電圧が大きくなったことを検出したときに、サンプルホールド回路３のサンプリング動作は停止する（サンプリング動作からホールド動作に移行する。）前記比較電位ＡＥＣは、画素部を構成する光電変換素子への露光による画素ブロックの飽和状態を検出するために任意に設定した基準電圧の値である。従って、その値をどの程度にするかは当該システムの使用者によるが、画素ブロックのダイナミックレンジぎりぎりの値、即ち飽和電圧に合わせて設定することが望ましい。

【0018】

サンプルホールド回路３は、オフセットキャンセル回路２の出力信号の蓄積・出力を相補的に行い、出力アンプ５を介してイメージセンサの出力端子（ＯＵＴ）から出力される。
イメージセンサは、インバータアンプ１ｂのリセットスイッチＳＷ１及びＳＷ２を開放（オフ）にしてフォトダイオード（ＰＤ）１ａを露光状態にすると共に、スイッチＳＷ３及びＳＷ６、又は、スイッチＳＷ８及びＳＷ１1を短絡（オン）して、サンプルホールド回路３（第１の回路３ａ又は第２の回路３ｂ）をサンプリング動作状態にする。露光終了後にサンプルホールド回路３のホールド状態から出力信号を外部に出力する（VIDEO出力）には、第１の回路３ａから出力するときにはスイッチＳＷ５及びＳＷ７を短絡（オン）させ、第２の回路３ｂから出力するときには、スイッチＳＷ１０及びＳＷ１２を短絡（オン）する。 リセットスイッチＳＷ１の短絡（オン）によって、増幅回路１ｂはリセットされる。また、スイッチＳＷ２、ＳＷ４，ＳＷ６の短絡（オン）によってオフセットキャンセル回路２及び第１の回路３ａはリセットされ、スイッチＳＷ２、ＳＷ９，ＳＷ１１の短絡（オン）によってオフセットキャンセル回路２及び第２の回路３ｂはリセットされる。

【0019】

この実施例では、フォトダイオード１ａが受光量に応じた電荷を生成している時（即ち、露光時間）に各画素のサンプルホールド回路３（第１の回路３ａ又は第２の回路３ｂ）は、サンプリング動作を開始する。そして、このサンプリング動作開始時から所定時間が経過した時又は所定時間が経過する前にイメージセンサに組み込まれた比較器４ａの出力の少なくとも１つが比較電位ＡＥＣ（基準電圧の値）よりオフセットキャンセル回路２の出力電圧が大きくなったことを示したときにサンプリング動作を終了させるように構成されている。
サンプルホールド回路３は、第１の回路３ａ及び第２の回路３ｂからなり、オフセットキャンセル回路２からの出力信号は、これら第１の回路３ａ及び第２の回路３ｂに相補的に出力される。

【0020】

次に図２を参照して詳細な動作タイミングを説明する。図２は、図１に係るイメージセンサの動作を説明する内部タイミング図である。
信号ＡＪＣからＳＴＸ２の各波形は、入力信号ＳＴに基づき制御回路（タイミング信号発生器）６によって生成されるタイミング信号を示しており、各信号がＨレベルの時にその信号が与えられるスイッチはオンし、Ｌレベルの時にはオフする構成である。そして、信号ＡＪＣはスイッチＳＷ２に、信号ＰＤＣはスイッチＳＷ１に、信号ＣＨＣ１はスイッチＳＷ４に、信号ＨＬＤ１はスイッチＳＷ６に、信号ＳＭＰ１はスイッチＳＷ３に、信号ＳＴＸ１はスイッチＳＷ５及びＳＷ７に、信号ＣＨＣ２はスイッチＳＷ９に、信号ＨＬＤ２はスイッチＳＷ１１に、信号ＳＭＰ２はスイッチＳＷ８に、信号ＳＴＸ２はスイッチＳＷ１０及びＳＷ１２に、各々与えられオンオフが制御される。尚、記号ＡＥＣは基準電圧レベル（比較器４ａの基準値）、記号ｖａｊｃ、ｐｏ１は図１に示した回路の各節点における電圧レベルを示しており、それらは同一縦軸で電圧レベルの大小比較ができるよう記載している。

【0021】

図２において、最初のリセット（１）−露光時間（サンプリング動作）（１）のサイクルは、第１の回路３ａにおいて行われ、２回目のリセット（２）−露光時間（サンプリング動作）（２）のサイクルは、第２の回路３ｂにおいて行われ、３回目のリセット（１）−露光時間（サンプリング動作）（１）のサイクルは、第１の回路３ａに戻る。

【0022】

前記１回目のサイクルは、フォトダイオード１ａが受光量に応じた電荷を生成する時（露光時間）に節点ｖａｊｃの電位が比較電位ＡＥＣに達していない場合（画素ブロックが飽和していない場合）である。飽和検出回路４を構成する比較器４ａが検出信号を出力することは無い。この場合、スイッチＳＷ２を短絡（オン）する（信号ＡＪＣがＨレベル）と共にリセットスイッチＳＷ１を短絡（オン）して（信号ＰＤＣがＨレベル）インバータアンプ１ｂをリセット後、スイッチＳＷ４を短絡（オン）し（信号ＣＨＣ１がＨレベル）、スイッチＳＷ６を短絡（オン）して（信号ＨＬＤ１がＨレベル）からスイッチＳＷ３を短絡（オン）して（信号ＳＭＰ１がＨレベル）サンプリング動作と所期の値に設定した時間までの露光とを同時に行う。この１回目のサイクルでは、露光時間が終了後サンプリング動作も終了し、露光によって生成された出力電圧は、スイッチＳＷ３を介して第１の回路３ａに送られてここで蓄えられ、その後、スイッチＳＷ３及びＳＷ６のオフでホールド動作に移行し、スイッチＳＷ５及びＳＷ７を短絡（オン）する（信号ＳＴＸ１がＨレベル）ことによって、これを出力アンプ５を介して外部に出力端子（ＯＵＴ）から出力する(VIDEO出力(1))。

【0023】

リセットスイッチＳＷ１及びスイッチＳＷ２が短絡（オン）すると容量ＣＦ２のインバータアンプ側の節点po1の電位は所定のバイアス電位になり、スイッチＳＷ３側の節点vajcの電位は基準電位になり、インバータアンプ側の節点po1の電位は、リセットスイッチＳＷ１が開放（オフ）してから時間と共に増えてくる。スイッチＳＷ３側の節点vajcの電位は、スイッチＳＷ２が開放（オフ）してから時間と共に増えてくる。

【0024】

次に、２回目のリセット（２）−露光時間（サンプリング動作）（２）のサイクルは、第２の回路３ｂにおいて行われる。
このサイクルは、フォトダイオード（光電変換素子）１ａが受光量に応じた電荷を生成する時（露光時間）に節点ｖａｊｃの電位が比較電位ＡＥＣに達している（画素ブロックが飽和している場合）である。

【0025】

この場合、スイッチＳＷ２を短絡（オン）する（信号ＡＪＣがＨレベル）と共にリセットスイッチＳＷ１を短絡（オン）して（信号ＰＤＣがＨレベル）インバータアンプ１ｂをリセット後、スイッチＳＷ９を短絡（オン）し（信号ＣＨＣ２がＨレベル）、スイッチＳＷ１１を短絡（オン）して（信号ＨＬＤ２がＨレベル）からスイッチＳＷ８を短絡（オン）して（信号ＳＭＰ２がＨレベル）サンプリング動作と露光とを同時に行う。露光によって生成された出力電圧は、スイッチＳＷ８を介して第２の回路３ｂに送られてここで蓄えられ、その後、スイッチＳＷ８及びＳＷ１１のオフでホールド動作に移行し、スイッチＳＷ１０及びＳＷ１２を短絡（オン）する（信号ＳＴＸ２がＨレベル））ことによって、これを出力アンプ５を介して外部に出力端子ＯＵＴから出力する(VIDEO出力(2))。

【0026】

リセットスイッチＳＷ１及びスイッチＳＷ２が短絡（オン）すると容量ＣＦ２のインバータアンプ側の節点po1の電位は所定のバイアス電位になり、スイッチＳＷ８側の節点vajcの電位は基準電位になり、インバータアンプ側の節点po1の電位は、リセットスイッチＳＷ１が開放（オフ）してから時間と共に増えてくる。スイッチＳＷ８側の節点vajcの電位は、スイッチＳＷ２が開放（オフ）してから時間と共に増えてくる。
このサイクルではフォトダイオード１ａが飽和し、スイッチＳＷ８側の節点vajcの電圧は、比較器４ａの比較電位ＡＥＣ（基準電圧の値）に達している。比較電位ＡＥＣは、フォトダイオード１ａの飽和電圧に設定してあるので、飽和検出回路４は飽和を検出した信号を制御回路６に入力し、これにより、制御回路６は信号ＨＬＤ２、信号ＳＭＰ２がＬレベルの信号を生成し、その時点でサンプリング動作を終了させる。このときの露光時間は１回目のサイクル時の所期の値より短くなっている。その後、リセットスイッチＳＷ１及びＳＷ２が一時短絡（オン）状態となり、３回目のサイクルに入る。

【0027】

３回目のリセット（１）−露光時間（サンプリング動作）（１）のサイクルは、第１の回路３ａにおいて行われる。このサイクルは、２回目のサイクルと同様、節点ｖａｊｃの電位が比較電位ＡＥＣに達しているので、飽和検出回路４は飽和を検出した信号を制御回路６に出力し、これにより、制御回路６は信号ＨＬＤ１及び信号ＳＭＰ１がＬレベルの信号を生成し、その時点でサンプリング動作を終了する。

【0028】

以上、この実施例のイメージセンサは、フォトダイオードの一端にスイッチを設けないことにより、スイッチに起因するフォトダイオード部での誤差（スイッチオフ時の電荷再配分による出力誤差）の発生をなくすことが出来る。また、オフセットキャンセル回路により画素間の飽和出力ばらつきを軽減させるとともに、オフセットキャンセル回路の出力電圧をモニタ信号としたときの該モニタ信号の減衰に起因する露光終了タイミングの誤判定を防止することができる。
また、サンプルホールド回路は、２つのサンプルホールド手段（第１の回路及び第２の回路）から構成されているので、一方の外部出力中に他方を使うことにより次の露光が可能である。また、１対のサンプルホールド回路を１つのサンプルホールド回路として用い、サンプリングとホールドを相補的に動作させることにより、リセット〜出力のサイクルを短縮することができる。

【符号の説明】

【0029】

１・・・画素構成部
１ａ・・・フォトダイオード（ＰＤ）
１ｂ・・・インバータアンプ
２・・・オフセットキャンセル回路
３・・・サンプルホールド回路
３ａ・・・第１の回路
３ｂ・・・第２の回路
４・・・飽和検出回路
４ａ・・・比較器
４ｂ・・・ＭＯＳトランジスタ
５・・・出力アンプ
６・・・制御回路
１０・・・画素群
１０ａ、１０ｂ・・・画素ブロック

【図1】

【図2】

【図3】

【図4】