特許 6453612 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6453612

(24)【登録日】2018年12月21日

(45)【発行日】2019年1月16日

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/302 20060101AFI20190107BHJP

   G09F 9/30 20060101ALI20190107BHJP

   H05B 33/08 20060101ALI20190107BHJP

   H01L 51/50 20060101ALI20190107BHJP

【ＦＩ】

   G09F9/302 C

   G09F9/30 365

   G09F9/30 338

   H05B33/08

   H05B33/14 A

【請求項の数】8

【全頁数】13

(21)【出願番号】特願2014-220351(P2014-220351)

(22)【出願日】2014年10月29日

(65)【公開番号】特開2016-90595(P2016-90595A)

(43)【公開日】2016年5月23日

【審査請求日】2017年9月25日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000154

【氏名又は名称】特許業務法人はるか国際特許事務所

(72)【発明者】

【氏名】梶山 憲太

(72)【発明者】

【氏名】佐藤 敏浩

【審査官】 小野 博之

(56)【参考文献】

【文献】 国際公開第２０１４／１３６１４９（ＷＯ，Ａ１）

【文献】 特開２００７−１４９６４０（ＪＰ，Ａ）

【文献】 特開２００５−１０８５２８（ＪＰ，Ａ）

【文献】 特開２０１１−０８１１２８（ＪＰ，Ａ）

【文献】 特開２００２−１０８２４３（ＪＰ，Ａ）

【文献】 特開２００９−０６９３２３（ＪＰ，Ａ）

【文献】 特開２００８−１９７４２１（ＪＰ，Ａ）

【文献】 特開２００６−０６４９９３（ＪＰ，Ａ）

【文献】 特表２００７−５１８１１７（ＪＰ，Ａ）

【文献】 特開２０１４−１８６２５８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０３１６４１３（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｆ ９／００−４６

Ｇ０２Ｆ １／１３−１／１３３５

１／１３３６３−１／１４１

Ｈ０１Ｌ ２７／３２

５１／５０

Ｈ０５Ｂ ３３／００−３３／２８

(57)【特許請求の範囲】

【請求項1】

それぞれが複数のサブ画素を有している複数の画素と、
前記複数のサブ画素のそれぞれに設けられている、画素電極を含んでいる発光素子と、
前記複数のサブ画素のそれぞれに設けられ、前記発光素子への電流供給を制御する画素制御回路と、を備え、
前記複数のサブ画素として、青色で発光する青サブ画素、及び青以外の３色のサブ画素が設けられ、
前記複数の画素のそれぞれは前記青以外の３色のサブ画素を有し、
隣接するｎ個の画素に設けられている前記青サブ画素の数はｎより少なく、
前記複数の画素のうちの隣接する２つの画素は、第１の方向に４つのサブ画素が並んでいる第１の列と、前記第１の方向に３つのサブ画素が並んでいる第２の列とを有し、
前記第２の列の前記３つのサブ画素のうち１つが前記青サブ画素である
ことを特徴とする表示装置。

【請求項2】

請求項１に記載の表示装置において、
前記サブ画素のそれぞれにおける前記画素制御回路が形成されている領域の面積（Ｓ１）に対する発光領域の面積（Ｓ２）の比率（Ｓ２／Ｓ１）を発光面積比率と定義した場合、前記青サブ画素の発光面積比率は前記３色のサブ画素の発光面積比率のうちの最小値よりも大きい
ことを特徴とする表示装置。

【請求項3】

請求項１に記載の表示装置において、
前記サブ画素のそれぞれにおける前記画素制御回路が形成されている領域の面積（Ｓ１）に対する発光領域の面積（Ｓ２）の比率（Ｓ２／Ｓ１）を発光面積比率と定義した場合、前記青サブ画素の発光面積比率は前記３色のサブ画素の発光面積比率のうちの最大値よりも大きい
ことを特徴とする表示装置。

【請求項4】

請求項１に記載の表示装置において、
各サブ画素において前記画素制御回路が形成されている領域の面積を回路面積とした場合、１つの画素に含まれる前記青サブ画素の回路面積は、他の色のサブ画素の回路面積よりも小さい
ことを特徴とする表示装置。

【請求項5】

請求項１に記載の表示装置において、
前記青サブ画素は２つの画素に跨がって配置されている
ことを特徴とする表示装置。

【請求項6】

請求項１に記載の表示装置において、
前記青サブ画素の前記画素制御回路と、前記青サブ画素に隣接する他の色のサブ画素の前記画素制御回路との間に、２つの映像信号線が配置されていることを特徴とする表示装置。

【請求項7】

請求項１に記載の表示装置において、
前記青サブ画素の前記画素制御回路と、前記青サブ画素に隣接する他の色のサブ画素の前記画素制御回路との間に、２つの走査線が配置されている
ことを特徴とする表示装置。

【請求項8】

請求項１に記載の表示装置において、
前記青サブ画素の前記画素電極と平面視で交差し、且つ、前記３色のサブ画素のうちの２つのサブ画素の画素制御回路の間を通る配線が形成され、
前記２つのサブ画素の画素制御回路の双方が前記配線に接続されている
ことを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は表示装置に関する。

【背景技術】

【0002】

表示装置には、１つの画素に、赤、緑、青、及び白の４つのサブ画素を有しているものがある。各サブ画素には、画素電極、画素電極への電流或いは電圧供給を制御する画素制御回路が設けられている。画素制御回路はＴＦＴや容量によって構成されている。

【0003】

下記特許文献１及び２には、１つの画素に、赤、緑、青、及び白の４つの色のサブ画素を有する液晶表示装置が開示されている。文献１の液晶表示装置は、１つの画素に、２つの赤サブ画素、２つの緑サブ画素、１つの青サブ画素、及び１つの白サブ画素を有している。特許文献３には、赤、緑、及び青の３つサブ画素で１つの画素が構成され、緑のサブ画素が他のサブ画素よりも大きく形成されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００５−９９７９７号公報

【特許文献2】特許第４６７９２４２号

【特許文献3】特許第５１４１４１８号

【発明の概要】

【発明が解決しようとする課題】

【0005】

近年、表示装置の高精細化が進んでいる。それに伴って、各画素のサイズが小さくなっている。そのため、画素制御回路が形成可能な領域の面積が小さくなり、画素制御回路の形成が従来に比べて難しくなってきている。特に有機ＥＬ表示装置などの自発光表示装置では、液晶表示装置に比べて、１つの画素制御回路を構成する素子（ＴＦＴや容量）の数が多い。そのため、画素制御回路の形成はより難しい。

【0006】

本発明の目的の一つは、画像品質の劣化を抑えながら、画素制御回路の形成を容易化できる表示装置を提供することにある。

【課題を解決するための手段】

【0007】

本発明に係る表示装置は、それぞれが複数のサブ画素を有している複数の画素と、前記複数のサブ画素のそれぞれに設けられている、画素電極を含んでいる発光素子と、前記複数のサブ画素のそれぞれに設けられ、前記発光素子への電流供給を制御する画素制御回路と、を備える。表示装置には、前記複数のサブ画素として、青色で発光する青サブ画素、及び青以外の３色のサブ画素が設けられる。前記複数の画素のそれぞれは前記青以外の３色のサブ画素を有し、隣接するｎ個の画素に設けられている前記青サブ画素の数はｎより少ない。これによれば、画像品質の劣化を抑えながら、画素制御回路の形成を容易化できる。

【0008】

本発明に係る表示装置は、複数のサブ画素を有する第１の画素と、複数のサブ画素を有し、前記第１の画素と隣接する第２の画素と、前記複数のサブ画素の各々に具備された画素制御回路と、を備える。前記複数のサブ画素には、第１の色のサブ画素が含まれ、前記第１の色のサブ画素は、前記第１の画素と前記第２の画素とに跨って配置され、前記第１の色のサブ画素に具備された画素制御回路は、前記第１の画素と前記第２の画素とに跨って形成されている。これによれば、画素制御回路の形成を容易化できる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態に係る表示装置の斜視図である。

【図2】ＴＦＴ基板における画素のレイアウトの例を示す平面図である。

【図3】図２のＩＩＩ−ＩＩＩ線での断面を示す図である。

【図4】各画素に形成される画素制御回路の例を示す回路図である。

【図5】画素制御回路が形成されている領域を示す図である。

【図6】画素制御回路が形成されている領域を示す図である。この図では、画素制御回路を構成する素子、及び配線が示されている。

【図7】ＴＦＴ基板における画素のレイアウトの変形例を示す平面図である。

【図8】図７の例に係る画素制御回路が形成されている領域を示す図である。

【発明を実施するための形態】

【0010】

以下、本発明の一実施形態について説明する。本明細書の開示は本発明の一例にすぎず、本発明の主旨を保った適宜変更であって当業者が容易に想到し得るものは本発明の範囲に含まれる。また、図で示す各部の幅、厚さ及び形状等は模式的に表されており、本発明の解釈を限定するものではない。本明細書では表示装置の一例として有機ＥＬ表示装置について説明するが、本発明は有機ＥＬ表示装置以外の表示装置に適用されてもよい。

【0011】

図１は本発明の実施形態に係る有機ＥＬ表示装置１の斜視図である。有機ＥＬ表示装置１はＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板２を有している。また、有機ＥＬ表示装置１はＴＦＴ基板２と対向している対向基板２１を有している。

【0012】

図２はＴＦＴ基板２における画素Ｐのレイアウトの例を示す平面図である。この図においてハッチングが施されている部分は後述するバンク層８である。バンク層に形成されている開口Ａ１（以下においてバンク開口と称する）から光が出る。

【0013】

ＴＦＴ基板２には複数の画素Ｐが形成されている。複数の画素Ｐは水平方向（図２においてＸ方向）及び垂直方向（図２においてＹ方向）に並んでいる。各画素Ｐは複数のサブ画素Ｓによって構成されている。ＴＦＴ基板２は、サブ画素として、青色で発光する青サブ画素Ｓ（Ｂ）を有している。また、ＴＦＴ基板２は青以外の３色のサブ画素Ｓを有している。ＴＦＴ基板２の一例は、青サブ画素Ｓ（Ｂ）の他に、赤サブ画素Ｓ（Ｒ）、緑サブ画素Ｓ（Ｇ）、及び白サブ画素Ｓ（Ｗ）を有する。後において説明するように、図２の例では、２つの画素Ｐにつき１つの青サブ画素Ｓ（Ｂ）が設けられている。すなわち、画素Ｐの数に比して青サブ画素Ｓ（Ｂ）の数は減らされている。

【0014】

図３は各サブ画素の断面を示す断面図であり、その切断面は図２のＩＩＩ−ＩＩＩ線で示されている。図４は各サブ画素に形成されている回路を示す回路図である。

【0015】

図３に示すように、ＴＦＴ基板２は基板１０を有している。基板１０は例えばガラス基板や樹脂基板である。ＴＦＴ基板２は回路層３を有している。回路層３は配線を含んでいる。回路層３には、配線として、水平方向に伸びている走査線Ｌｇ、垂直方向に伸びている映像信号線Ｌｄ、及び垂直方向に伸びている電源線Ｌｓが形成されている（図４参照）。

【0016】

また、回路層３には各サブ画素Ｓに設けられている画素制御回路Ｓｃ（図４参照）が形成される。画素制御回路ＳｃはＴＦＴや容量を含み、各サブ画素Ｓに形成されている有機発光ダイオードＯｄへの電流供給を制御する（有機発光ダイオードは請求項の発光素子に対応している）。後において説明するように、有機発光ダイオードＯｄは画素電極１１、有機層１２、及び共通電極１３を有している。画素制御回路Ｓｃは、図４に示すように、駆動ＴＦＴ３１と、保持容量３２と、スイッチングＴＦＴ３３とを有している。スイッチングＴＦＴ３３のゲートは走査線Ｌｇに接続され、スイッチングＴＦＴ３３のドレインは映像信号線Ｌｄに接続されている。スイッチングＴＦＴ３３のソースは保持容量３２及び駆動ＴＦＴ３１のゲートに接続されている。駆動ＴＦＴ３１のドレインは電源線Ｌｓに接続され、駆動ＴＦＴ３１のソースには有機発光ダイオードＯｄが接続されている。走査線Ｌｇにゲート電圧が印加されることにより、スイッチングＴＦＴ３３がＯＮ状態となる。このとき、映像信号線Ｌｄから映像信号が供給されると、保持容量３２に電荷が蓄積される。そして、保持容量３２に電荷が蓄積されることにより、駆動ＴＦＴ３１がＯＮ状態となって、電源線Ｌｓから有機発光ダイオードＯｄに電流が流れて、有機発光ダイオードＯｄが発光する。

【0017】

画素制御回路Ｓｃは有機発光ダイオードＯｄへの電流供給を制御するための回路であり、各サブ画素Ｓに形成されている回路素子のうち有機発光ダイオードＯｄを除く回路素子を含む回路である。画素制御回路Ｓｃの構成は図４に示したものに限られない。例えば、画素制御回路Ｓｃは、保持容量３２の他に、容量を増すための補助容量をさらに含んでもよい。

【0018】

図３に示すように、回路層３上に平坦化膜４が形成されている。ＴＦＴ基板２は、平坦化膜４の上側に、有機発光ダイオードＯｄを構成する画素電極１１、有機層１２、及び共通電極１３を有している。画素電極１１は各サブ画素Ｓに独立して形成されている。有機層１２は電荷輸送層や電荷注入層、発光層などを含み、画素電極１１上に形成されている。共通電極１３は有機層１２上に形成され且つ複数のサブ画素Ｓに亘って配置されている。有機層１２の一例は、各サブ画素Ｓの色に応じた色の光が有機層１２から出るように構成される（塗り分け方式）。有機層１２は、全サブ画素Ｓが同じ色（例えば白）で発光するように構成されてもよい（カラーフィルタ方式）。カラーフィルタ方式の場合、対向基板２１にカラーフィルタが形成される。また、カラーフィルタ方式の場合、有機層１２は全サブ画素Ｓにおいて共通の積層構造を有してもよい。画素電極１１は、平坦化膜４に形成されたコンタクトホール（不図示）を介して、回路層３に形成されている画素制御回路Ｓｃ（より具体的には、駆動ＴＦＴ３１（図４参照））に接続される。

【0019】

図３に示すように、ＴＦＴ基板２は隣接する２つのサブ画素Ｓを区画するバンク層８を有する。バンク層８は平坦化膜４及び画素電極１１上に形成される。バンク層８は、各サブ画素Ｓの位置に開口Ａ１を有する（以下においてこの開口Ａ１をバンク開口と称する）。画素電極１１はバンク開口Ａ１において露出し、有機層１２はバンク開口Ａ１の内側で画素電極１１に接する。有機層１２及び電極１１、１３に電流が流れると、バンク開口Ａ１の内側から光が出る。図３に示すように、共通電極１３及び有機層１２は、有機層１２に水分が浸透するのを防止するための保護層１４によって覆われてもよい。保護層１４と対向基板２１との間に充填材が配置され、対向基板２１はＴＦＴ基板２に貼り付けられている（図３において、充填材及び対向基板２１は省略されている）。

【0020】

ＴＦＴ基板２に形成される積層構造はこれに限られない。例えば、画素制御回路Ｓｃが補助容量を有する場合、補助容量を形成するための金属層が回路層３と画素電極１１との間に形成されてもよい。この場合、画素制御回路Ｓｃは画素電極１１よりも下側の層（回路層３及び金属層）に形成される回路である。また、バンク層８や保護層１４は必ずしも設けられていなくてもよい。

【0021】

図５は画素制御回路Ｓｃが形成されている領域を示す図である。図６は画素制御回路Ｓｃが形成されている領域をより詳細に示す図であり、この図では、画素制御回路Ｓｃを構成する素子及び配線が示されている。以下では、画素制御回路Ｓｃが形成されている領域を画素回路領域Ｅと称する。図５及び図６において、符号Ｅ（Ｒ）、Ｅ（Ｇ）、Ｅ（Ｂ）、及びＥ（Ｗ）は、赤サブ画素Ｓ（Ｒ）の画素回路領域、緑サブ画素Ｓ（Ｇ）の画素回路領域、青サブ画素Ｓ（Ｂ）の画素回路領域、白サブ画素Ｓ（Ｗ）の画素回路領域にそれぞれ対応している。なお、画素回路領域Ｅは画素制御回路Ｓｃの回路素子が形成される領域であり、サブ画素Ｓを挟んで互いに反対側に位置する２つの映像信号線Ｌｄ及びサブ画素Ｓを挟んで互いに反対側に配置される２つの走査線Ｌｇによって規定される。これについては後において詳説する。

【0022】

上述したように、ＴＦＴ基板２は青サブ画素Ｓ（Ｂ）及び青以外の３色のサブ画素Ｓを有している。一例では、図２に示すように、ＴＦＴ基板２は、青サブ画素Ｓ（Ｂ）の他に、赤サブ画素Ｓ（Ｒ）、緑サブ画素Ｓ（Ｇ）、及び白サブ画素Ｓ（Ｗ）を有している。各画素Ｐは赤サブ画素Ｓ（Ｒ）、緑サブ画素Ｓ（Ｇ）、及び白サブ画素Ｓ（Ｗ）を有している。すなわち、これら３色のサブ画素Ｓのそれぞれの数はｎ個の画素Ｐにつきｎ個である。一方、互いに隣接するｎ個の画素Ｐに設けられている青サブ画素Ｓ（Ｂ）の数はｎ個よりも少ない。一例では、図２に示すように、青サブ画素Ｓ（Ｂ）の数は隣接する２つの画素Ｐにつき１つである。青サブ画素Ｓ（Ｂ）の数は適宜変更されてよい。例えば、青サブ画素Ｓ（Ｂ）の数は隣接する３つの画素Ｐにつき２つであったり、隣接する３つの画素Ｐにつき１つであったりしてもよい。

【0023】

本実施形態では、青サブ画素Ｓ（Ｂ）の数が画素Ｐの数に比して少ないので、青サブ画素Ｓ（Ｂ）が各画素に設けられている従来の表示装置に比して、画素回路領域を確保し易くなる。本願発明者は、観察者が高精細な画像を見た場合、他のサブ画素の色と比べ青色は視認性が低いことから、隣り合う２つの青サブ画素を別個には認識し難いことを発見した。本実施形態では、青以外の３色のサブ画素Ｓが各画素に設けられている一方で、青サブ画素Ｓ（Ｂ）の数が画素Ｐの数に比して少ない。そのため、観察者にとっての画像品質の低下を抑えながら画素回路領域を確保することが可能となる。青以外の３色のサブ画素は必ずしも赤サブ画素Ｓ（Ｒ）、緑サブ画素Ｓ（Ｇ）、及び白サブ画素Ｓ（Ｗ）でなくてもよい。また、３色のサブ画素以外に、黄色やマゼンタなどのサブ画素を含んでもよい。更には、青サブ画素Ｓ（Ｂ）以外のサブ画素は３つでなくてもよい。例えば、青サブ画素Ｓ（Ｂ）以外のサブ画素が、赤サブ画素Ｓ（Ｒ）、緑サブ画素Ｓ（Ｇ）から成る構造でも良い。尚、画素Ｐの数に比して数が減らされているサブ画素の色は、必ずしも青色に限定されることは無く、サブ画素の数が減ったことによる精細度を鑑みた画像品質が許容できる場合は、青色以外の色でもよい。

【0024】

本実施形態では、上述したように、青サブ画素Ｓ（Ｂ）の数が減らされている。そのため、１つの画素Ｐにおける各サブ画素Ｓの画素回路領域の面積の平均をＥとした場合、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の画素回路領域の面積は平均Ｅよりも小さい（図５を例にすると、青サブ画素Ｓ（Ｂ）の画素回路領域の半分だけが１の画素Ｐに含まれるためである）。一方、他の３色のサブ画素Ｓの画素回路領域の面積のそれぞれは平均Ｅよりも大きい。言い換えると、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の画素回路領域の面積は他色のサブ画素Ｓの画素回路領域の面積よりも小さい。

【0025】

一例では、青サブ画素Ｓ（Ｂ）の画素回路領域の面積（隣接する２つの画素Ｐに含まれる面積）は、他の色で発光する１つのサブ画素Ｓの画素回路領域の面積と実質的に同じである。青サブ画素Ｓ（Ｂ）の画素回路領域の面積はこれに限られない。例えば、青サブ画素Ｓ（Ｂ）の画素回路領域の面積は、他の色で発光する１つのサブ画素Ｓの画素回路領域の面積より僅かに大きくてもよい。青以外の３色のサブ画素Ｓの画素回路領域の面積は互いに異なっていてもよい。

【0026】

各サブ画素において画素回路領域の面積（Ｓ１）に対する発光領域の面積（Ｓ２）の比率（Ｓ２／Ｓ１）を発光面積比率と定義した場合、青サブ画素Ｓ（Ｂ）の発光面積比率は他の３色のサブ画素の発光面積比率よりも大きくてもよい。発光領域は、バンク層８がＴＦＴ基板２に設けられている場合にはバンク開口Ａ１の領域として定義できる。また、発光領域は画素電極１１の領域として定義されてもよい。一例では、１画素Ｐにおける青サブ画素Ｓ（Ｂ）の画素回路領域は他の色のサブ画素の画素回路領域よりも小さい一方で、１画素Ｐにおける青サブ画素Ｓ（Ｂ）の発光領域は他の色のサブ画素の発光領域と同程度のサイズを有する。

【0027】

発光面積比率を上述のように設定することにより、有機層１２の劣化が早まるのを抑えることができる。つまり、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の発光領域を、画素回路領域と同様に、他の色のサブ画素の発光領域に比して小さくした場合、青の輝度を確保するためには青サブ画素Ｓ（Ｂ）の有機発光ダイオードＯｄに供給する電流を増す必要が生じる。そうすると、有機層１２が青サブ画素Ｓ（Ｂ）において劣化し易くなる。青サブ画素Ｓ（Ｂ）の発光面積比率を他の３色のサブ画素の発光面積比率よりも大きくすることによって、そのような有機層１２の劣化を抑えることができる。

【0028】

青以外の３色のサブ画素Ｓの発光面積比率は互いに異なってもよい。この場合、青サブ画素Ｓ（Ｂ）の発光面積比率は他の３色のサブ画素Ｓの発光面積比率のうちの最小値よりも大きく、最大値よりも小さくてもよい。また、青サブ画素Ｓ（Ｂ）の発光面積比率は他の３色のサブ画素Ｓの発光面積比率のうちの最大値よりも大きくてもよい。

【0029】

一例では、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の発光領域の面積は、他の３色のサブ画素Ｓのそれぞれの発光領域の面積と同じである。すなわち、１つの画素Ｐにおける発光領域の面積の平均をＦとした場合、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の発光領域の面積はＦである。他の例では、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の発光領域の面積はＦよりも大きくてもよい。こうすることにより、青の輝度を高めやすくなる。青サブ画素Ｓ（Ｂ）の発光領域は青サブ画素Ｓ（Ｂ）の画素回路領域よりも大きくてもよい。

【0030】

図２の例では、各画素Ｐは矩形であり垂直方向に並ぶ２つの列によって構成されている。図２において、水平方向において隣接する２つの画素Ｐに注目した場合、第１の列に４つのサブ画素Ｓが水平方向に並んでいる。具体的には、赤サブ画素Ｓ（Ｒ）及び緑サブ画素Ｓ（Ｇ）が交互に並んでいる。第２の列では３つのサブ画素Ｓが水平方向に並んでいる。この３つのサブ画素Ｓのうち１つが青サブ画素Ｓ（Ｂ）となっている。したがって、隣接する２つの画素Ｐは７つのサブ画素Ｓによって構成されている。

【0031】

また、図２の例では、青サブ画素Ｓ（Ｂ）は隣接する２つの画素Ｐに跨がって配置されている。換言すると、青サブ画素Ｓ（Ｂ）は２つの画素Ｐに共有され、青サブ画素Ｓ（Ｂ）の半分は一方の画素Ｐの領域に位置し、青サブ画素Ｓ（Ｂ）の残りの半分は他方の画素Ｐの領域に位置している。青サブ画素Ｓ（Ｂ）は隣接する２つの画素Ｐがそれぞれ有する２つのサブ画素Ｓの間に配置されている。図２の例では青サブ画素Ｓ（Ｂ）は２つの白サブ画素Ｓ（Ｗ）の間に配置されている。青サブ画素Ｓ（Ｂ）の配置はこれに限られない。例えば、隣接する２つの画素Ｐのうち一方にだけ青サブ画素Ｓ（Ｂ）が設けられ、他方に青サブ画素Ｓ（Ｂ）が設けられなくてもよい。

【0032】

各画素Ｐにおけるサブ画素Ｓの配置は、図２に示す例に限られない。例えば、サブ画素Ｓの配置はストライプ形式でもよい。すなわち、各画素Ｐのサブ画素Ｓは水平方向に１列でならんでもよい。この場合においても、青サブ画素Ｓ（Ｂ）は２つの画素Ｐに跨がって配置されてもよい。また、サブ画素Ｓの配置はモザイク形式でもよい。

【0033】

青サブ画素Ｓ（Ｂ）に隣接するサブ画素Ｓの画素制御回路Ｓｃと、青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃとの間に種類が同じ２本の配線が形成されることが好ましい。こうすることにより、青サブ画素Ｓ（Ｂ）の画素回路領域を通過する配線を減らすことができる。回路層３には、垂直方向に延び且つ水平方向に並んでいる複数の映像信号線Ｌｄが形成されている。図６の例では、青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃと、青サブ画素Ｓ（Ｂ）と水平方向において隣接するサブ画素Ｓの画素制御回路Ｓｃとの間に、２つの映像信号線Ｌｄが形成されている。言い換えると、青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃの右側と左側のそれぞれに２つの映像信号線が形成されている。これにより、青サブ画素Ｓ（Ｂ）の画素回路領域Ｅを通過する映像信号線を無くすことができ、画素制御回路Ｓｃのレイアウトが容易となる。図６の例では、白サブ画素Ｓ（Ｗ）が青サブ画素Ｓ（Ｂ）と水平方向において隣接し、それらの間に２つの映像信号線Ｌｄが形成されている。

【0034】

図６に示すように、回路層３には、垂直方向に延びている複数の電源線Ｌｓが形成されている。複数の電源線Ｌｓは水平方向に並んでいる。電源線Ｌｓは青サブ画素Ｓ（Ｂ）の画素電極１１と平面視で交差してもよい。すなわち、電源線Ｌｓは青サブ画素Ｓ（Ｂ）の画素回路領域Ｅ（Ｂ）を通過してもよい。青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃはこの電源線Ｌｓに接続されてもよい。また、電源線Ｌｓは、青以外の３色のサブ画素Ｓのうちの２つのサブ画素Ｓの画素制御回路Ｓｃの間を通っている。そして、２つのサブ画素Ｓの画素制御回路Ｓｃの双方が電源線Ｌｓに接続されている。図６の例では、電源線Ｌｓは、赤サブ画素Ｓ（Ｒ）の画素制御回路Ｓｃと、緑サブ画素Ｓ（Ｇ）の画素制御回路Ｓｃとの間、及び２つの白サブ画素Ｓ（Ｗ）の画素制御回路Ｓｃの間を通っている。電源線Ｌｓのこのレイアウトによると、電源線Ｌｓの数を減らすことができるので、画素回路領域Ｅを確保し易くなる。電源線Ｌｓのレイアウトは図６に示す例に限られない。例えば、電源線Ｌｓは、映像信号線Ｌｄと同様に、青サブ画素Ｓ（Ｂ）と隣接するサブ画素Ｓ（Ｗ）の画素制御回路Ｓｃと、青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃとの間に形成されてもよい。

【0035】

図６に示すように、ＴＦＴ基板２の回路層３には、水平方向に延びている複数の走査線Ｌｇが形成されている。複数の走査線Ｌｇは垂直方向に並んでいる。走査線Ｌｇは、垂直方向に隣接する２つのサブ画素Ｓの画素制御回路Ｓｃの間を通っている。

【0036】

上述した画素回路領域Ｅは、サブ画素Ｓを挟んで互いに反対側に位置する２つの映像信号線Ｌｄ、及びサブ画素Ｓを挟んで互いに反対側に配置される２つの走査線Ｌｇによって規定される領域である。２つの映像信号線Ｌｄ及び２つの走査線Ｌｇで規定される領域に２つのサブ画素Ｓが対応している場合、この２つの映像信号線Ｌｄ及び２つの走査線Ｌｇで規定される領域の半分が１つのサブ画素Ｓの画素回路領域Ｅである。図６を参照すると、水平方向において隣り合う緑サブ画素Ｓ（Ｇ）の画素回路領域Ｅ（Ｇ）と赤サブ画素Ｓ（Ｒ）の画素回路領域Ｅ（Ｒ）とに注目した場合、この２つの領域Ｅ（Ｇ）、Ｅ（Ｒ）の間に映像信号線Ｌｄは形成されていない。この場合、２つの領域Ｅ（Ｇ）、Ｅ（Ｒ）を挟む２つの映像信号線Ｌｄと２つの走査線Ｌｇとで囲まれる領域の半分が、１つの画素回路領域Ｅ（Ｇ）、Ｅ（Ｒ）である。

【0037】

上述したように、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の画素回路領域Ｅの面積は他色のサブ画素Ｓの画素回路領域Ｅの面積よりも小さい。図６に示すように、映像信号線Ｌｄと走査線Ｌｇは、青サブ画素Ｓ（Ｂ）の画素回路領域がこのように小さくなるように、屈曲しながら垂直方向及び水平方向にそれぞれ延びている。電源線Ｌｓは、図６に示すように、垂直方向に直線的に延びてもよい。

【0038】

図６に示すように、各サブ画素Ｓの画素制御回路Ｓｃはそれに近接する映像信号線Ｌｄに接続されている。青サブ画素Ｓ（Ｂ）は、これを挟む２つの映像信号線Ｌｄのうち一方に接続されている。一例では、映像信号線Ｌｄを通して青サブ画素Ｓ（Ｂ）に供給される信号は、水平方向において隣接する２つの画素Ｐの輝度の平均に対応する。他の例として、青サブ画素Ｓ（Ｂ）に供給される信号は、水平方向において隣接する２つの画素Ｐのうち一方の画素Ｐの輝度だけに対応してもよい。

【0039】

図７はＴＦＴ基板２における画素Ｐのレイアウトの変形例を示す平面図である。図８は、図７の例に係る画素制御回路Ｓｃが形成されている領域を示す図である。これらの図においてこれまで説明した箇所と同一箇所には同一符合を付している。ここでは、これまで説明した事項と異なる事項を中心に説明し、説明のない事項は図１乃至図６の例と同様である。

【0040】

図７の例では、各画素Ｐは水平方向に並ぶ２つの列で構成されている。垂直方向において隣接する２つの画素Ｐに注目した場合、第１の列では４つのサブ画素Ｓが垂直方向に並んでいる。具体的には、図７の例では、赤サブ画素Ｓ（Ｒ）及び緑サブ画素Ｓ（Ｇ）は第１の列において交互に並んでいる。また、第２の列では３つのサブ画素Ｓが垂直方向に並んでいる。そして、３つのサブ画素Ｓのうち１つが青サブ画素Ｓ（Ｂ）となっている。したがって、垂直方向において隣接する２つの画素Ｐは７つのサブ画素によって構成されている。

【0041】

図７に示すように、青サブ画素Ｓ（Ｂ）は垂直方向において隣接する２つの画素Ｐに跨がって配置されてもよい。換言すると、青サブ画素Ｓ（Ｂ）は垂直方向において隣接する２つの画素Ｐにおいて共有され、青サブ画素Ｓ（Ｂ）の半分は一方の画素Ｐの領域に位置し、青サブ画素Ｓ（Ｂ）の残りの半分は他方の画素Ｐの領域に位置してもよい。図７の例では青サブ画素Ｓ（Ｂ）は２つの白サブ画素Ｓ（Ｗ）の間に配置されている。

【0042】

図８に示すように、青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃと、青サブ画素Ｓ（Ｂ）に垂直方向において隣接するサブ画素Ｓの画素制御回路Ｓｃとの間に、２つの走査線Ｌｇが形成されてもよい。言い換えると、青サブ画素Ｓ（Ｂ）の画素制御回路Ｓｃの上側と下側のそれぞれに２つの走査線Ｌｇが形成されてもよい。これにより、青サブ画素Ｓ（Ｂ）の画素回路領域を通過する走査線Ｌｇを無くすことができ、画素制御回路Ｓｃのレイアウトが容易となる。図８の例では、白サブ画素Ｓ（Ｗ）が青サブ画素Ｓ（Ｂ）と垂直方向において隣接し、それらの間に２つの走査線Ｌｇが形成されている。映像信号線Ｌｄと電源線Ｌｓのそれぞれは、水平方向において隣接する２つのサブ画素Ｓの画素制御回路Ｓｃの間を通っている。上述したように図７及び図８の例では、青サブ画素Ｓ（Ｂ）を垂直方向において隣接する２つの画素Ｐに跨がるように配置されている。これにより、青サブ画素Ｓ（Ｂ）の画素回路領域Ｅ（Ｂ）を通過する配線を無くすことができている。

【0043】

図８の例においても、図６の例と同様に、１つの画素Ｐに含まれる青サブ画素Ｓ（Ｂ）の画素回路領域Ｅ（Ｂ）の面積は他色のサブ画素Ｓの画素回路領域Ｅの面積よりも小さい。映像信号線Ｌｄと電源線Ｌｓは、青サブ画素Ｓ（Ｂ）の画素回路領域Ｅ（Ｂ）が小さくなるように、屈曲しながら垂直方向に延びている。また、走査線Ｌｇは、青サブ画素Ｓ（Ｂ）の画素回路領域Ｅ（Ｂ）が小さくなるように、屈曲しながら水平方向に延びている。

【0044】

映像信号線Ｌｄを通して青サブ画素Ｓ（Ｂ）に供給される信号は垂直方向において隣接する２つの画素Ｐの輝度の平均に対応する。青サブ画素Ｓ（Ｂ）に供給される信号は垂直方向において隣接する２つの画素Ｐのうち一方の画素Ｐの輝度だけに対応してもよい。

【0045】

以上説明したように、各画素Ｐには青以外の３色のサブ画素Ｓが設けられている。一方、隣接するｎ個の画素Ｐに設けられている青サブ画素Ｓ（Ｂ）の数はｎ個よりも少ない。これにより、観察者にとっての画像品質の低下を抑えながら画素回路領域を確保することが可能となっている。

【0046】

また、青サブ画素Ｓ（Ｂ）の発光面積比率は他の３色のサブ画素の発光面積比率よりも大きい。青サブ画素Ｓ（Ｂ）における有機層１２の劣化が早まることを抑えることができる。

【0047】

なお、本発明は以上説明した実施形態に限られず、種々の変更がなされてよい。

【0048】

上述したように、サブ画素Ｓの配置は図２及び図７で示したものに限られず、ストライプ形式やモザイク形式でもよい。

【0049】

また、青サブ画素Ｓ（Ｂ）の発光面積比率は他の３色のサブ画素の発光面積比率と同じでもよい。

【符号の説明】

【0050】

１ 有機ＥＬ表示装置、２ ＴＦＴ基板、３ 回路層、４ 平坦化膜、８ バンク層、Ｅ 画素回路領域、Ｓ サブ画素、Ｓ（Ｂ） 青サブ画素、Ｓ（Ｒ） 赤サブ画素、Ｓ（Ｗ） Ｓ 白サブ画素、Ｓ（Ｇ） 緑サブ画素、１０ 基板、１１ 画素電極、１２ 有機層、１３ 共通電極、１４ 保護層、２１ 対向基板、３２ 保持容量、Ｏｄ 有機発光ダイオード（発光素子）、Ｓｃ 画素制御回路、３１ 駆動ＴＦＴ、３２ 保持容量、３３ スイッチングＴＦＴ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】