特許 6454169 ボルテージレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6454169

(24)【登録日】2018年12月21日

(45)【発行日】2019年1月16日

(54)【発明の名称】ボルテージレギュレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20190107BHJP

【ＦＩ】

   G05F1/56 310C

【請求項の数】2

【全頁数】6

(21)【出願番号】特願2015-20601(P2015-20601)

(22)【出願日】2015年2月4日

(65)【公開番号】特開2016-143341(P2016-143341A)

(43)【公開日】2016年8月8日

【審査請求日】2017年12月25日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】鈴木 照夫

【審査官】 柳下 勝幸

(56)【参考文献】

【文献】 特開２０１１−２４８８６９（ＪＰ，Ａ）

【文献】 特開２００５−０９２６９３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１４／０２１０４３０（ＵＳ，Ａ１）

【文献】 特開２０１０−１９１８８５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

基準電圧と帰還電圧の差を増幅し出力する差動増幅器と、
前記差動増幅器の出力端子がゲートに接続された出力トランジスタと、
前記出力トランジスタのゲートとドレインの間に設けられた位相補償容量と、
を備えたボルテージレギュレータであって、
前記出力トランジスタのゲートと前記位相補償容量の間に設けられた第一スイッチと、
入力端子に前記差動増幅器の出力端子が接続されたボルテージフォロアと、
前記位相補償容量と前記第一スイッチの接続点と前記ボルテージフォロアの出力端子との間に設けられた第二スイッチと、
前記基準電圧と前記帰還電圧を比較するコンパレータと、を備え、
前記第一スイッチと前記第二スイッチは、前記コンパレータの出力信号で制御される、ことを特徴とするボルテージレギュレータ。

【請求項2】

前記帰還電圧が前記基準電圧より高くなったときに、前記第一スイッチはオフして、前記第二スイッチはオンする、
ことを特徴とする請求項１記載のボルテージレギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入力電圧を受けて一定の出力電圧を発生するボルテージレギュレータに関し、より詳しくは出力電圧のオーバーシュートを抑制する技術に関する。

【背景技術】

【0002】

一般的に、ボルテージレギュレータは、入力端子に入力される入力電圧Ｖｉｎを受けて、出力端子に一定の出力電圧Ｖｏｕｔを発生する。

【0003】

図２は、従来のボルテージレギュレータの回路図である。
ブリーダ抵抗回路２４は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する。基準電圧回路２３は、基準電圧Ｖｒｅｆを出力する。差動増幅器２１は、入力端子に基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂが入力され、出力端子がＭＯＳトランジスタ２５のゲートに接続される。出力電圧検出回路２６は、入力端子がボルテージレギュレータの出力端子に接続され、出力端子が差動増幅器２１のバイアス電流を流す電流源２２に接続される。

【0004】

従来のボルテージレギュレータの動作について説明する。
基準電圧Ｖｒｅｆが帰還電圧Ｖｆｂよりも大きい場合は、差動増幅器２１の出力は低くなる。ＭＯＳトランジスタ２５のＯＮ抵抗が小さくなるので、ボルテージレギュレータの出力電圧Ｖｏｕｔは高くなる。従って、ボルテージレギュレータは、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなる様に働く。帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、上記と逆の動作をして、出力電圧Ｖｏｕｔが低くなる。ボルテージレギュレータは、常に、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆを等しく保つことで、一定の出力電圧Ｖｏｕｔを出力する。

【0005】

入力電圧が過渡的に上昇した際に、ＭＯＳトランジスタ２５のゲート電圧は時間t遅れて追従するため、ＭＯＳトランジスタ２５のゲート電圧とソース電圧の電圧差が大きくなり、ボルテージレギュレータの出力電圧Ｖｏｕｔにオーバーシュートが発生する。

【0006】

出力電圧検出回路２６は、出力電圧Ｖｏｕｔをモニタして、出力電圧Ｖｏｕｔにオーバーシュートが発生すると、検出信号を電流源２２に出力して、差動増幅器２１のバイアス電流を増加させる。従って、差動増幅器２１の過渡応答特性を向上することで、出力電圧Ｖｏｕｔのオーバーシュートを抑制する（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００７−２８００２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら従来のボルテージレギュレータは、増加した電流源２２の電流によってＭＯＳトランジスタ２５のゲート電圧は、より高い電圧で制御されることとなる。
従って、従来のボルテージレギュレータでは、ＭＯＳトランジスタ２５のゲート電圧が定常動作電圧以上に上昇するため、オーバーシュート抑制直後にアンダーシュートが発生するという課題があった。

【0009】

本発明は、上記課題に鑑みてなされ、アンダーシュートが発生しないオーバーシュート抑制回路を備えたボルテージレギュレータを提供する。

【課題を解決するための手段】

【0010】

本発明は、上記課題を解決するためになされたものであり、ボルテージレギュレータは、出力トランジスタのゲートと位相補償容量の間に設けられた第一スイッチと、入力端子に差動増幅器の出力端子が接続されたボルテージフォロアと、ボルテージフォロアの出力端子と位相補償容量の間に設けられた第二スイッチと、基準電圧と帰還電圧を比較するコンパレータと、を備え、第一スイッチと第二スイッチはコンパレータの出力信号で制御される構成とした。

【発明の効果】

【0011】

本実施形態のボルテージレギュレータによれば、位相補償コンデンサを切り離すことで、出力電圧のオーバーシュートをすばやく抑制することが出来て、且つ、アンダーシュートを抑制することが可能となる。また、位相補償コンデンサは、切り離されている間、ボルテージフォロアによって差動増幅器の出力電圧と同電位になるようにプリチャージされているため、スイッチの切替え動作があっても、出力電圧が安定している。

【図面の簡単な説明】

【0012】

【図1】本実施形態のボルテージレギュレータを示す回路図である。

【図2】従来のボルテージレギュレータを示す回路図である。

【発明を実施するための形態】

【0013】

図１は、本実施形態のボルテージレギュレータを示す回路図である。
本実施形態のボルテージレギュレータは、差動増幅器１１と、基準電圧回路１２と、出力ＭＯＳトランジスタであるＭＯＳトランジスタ１３と、ブリーダ抵抗回路１４と、位相補償用のコンデンサ１５と、ボルテージフォロア１６と、コンパレータ１７と、インバータ１８と、スイッチ１９及び２０と、を備えている。

【0014】

ＭＯＳトランジスタ１３は、ボルテージレギュレータの入力端子と出力端子の間に接続される。ブリーダ抵抗回路１４は、ボルテージレギュレータの出力端子と接地端子の間に接続される。差動増幅器１１は、反転入力端子に基準電圧回路１２の出力端子が接続され、非反転入力端子にブリーダ抵抗回路１４の出力端子が接続され、出力端子はボルテージフォロア１６の非反転入力端子とＭＯＳトランジスタ１３のゲートに接続される。スイッチ１９とスイッチ２０は、差動増幅器１１の出力端子とボルテージフォロア１６の出力端子の間に直列に接続される。コンデンサ１５は、スイッチ１９とスイッチ２０の接続点とボルテージレギュレータの出力端子の間に接続される。コンパレータ１７は、非反転入力端子にブリーダ抵抗回路１４の出力端子が接続され、反転入力端子に基準電圧回路１２の出力端子が接続される。スイッチ１９の制御端子は、コンパレータ１７の出力端子が接続される。スイッチ２０の制御端子は、コンパレータ１７の出力端子がインバータ１８を介して接続される。

【0015】

ブリーダ抵抗回路１４は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する。基準電圧回路１２は、基準電圧Ｖｒｅｆを出力する。差動増幅器１１は、入力端子に基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂが入力され、基準電圧回路１２と帰還電圧Ｖｆｂとを比較する。

【0016】

次に、本実施形態のボルテージレギュレータの動作について説明する。
入力電圧Ｖｉｎが急激に上昇をすると、ＭＯＳトランジスタ１３のソース電圧も上昇をする。この時、ＭＯＳトランジスタ１３のゲート電圧は、入力電圧Ｖｉｎの変動に追従しない差動増幅器１１の出力電圧となっている。従って、ＭＯＳトランジスタ１３は、ゲート・ソース間電圧が大きくなるので、ＯＮ抵抗は小さくなる。そして、ボルテージレギュレータの出力電圧Ｖｏｕｔは上昇して、帰還電圧Ｖｆｂも上昇する。

【0017】

ここで、コンパレータ１７は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合にＳＷ回路１９をオープンに制御し、ＳＷ回路２０をショートに制御する。従って、ボルテージフォロア１６は、ＳＷ回路２０を介してコンデンサ１５に差動増幅器１１の出力電圧と同電位になるようにプリチャージをおこなう。

【0018】

また、ＭＯＳトランジスタ１３のゲート電圧は、ＳＷ回路２０がオープンとなってコンデンサ１５が切り離されているため、差動増幅器１１の出力電圧にすばやく追従することが出来る。従って、ボルテージレギュレータの出力電圧Ｖｏｕｔは、オーバーシュートがすばやく抑制される。このとき、ＭＯＳトランジスタ１３のゲート電圧は、バイアス電流が通常状態と同じ差動増幅器１１の出力電圧で制御されるため、ボルテージレギュレータの出力電圧Ｖｏｕｔにアンダーシュートが発生しづらい。

【0019】

その後、ボルテージレギュレータの出力電圧Ｖｏｕｔが所望の電圧になると、帰還電圧Ｖｆｂは基準電圧Ｖｒｅｆと等しい電圧になるため、コンパレータ１７の出力信号は、ＳＷ回路１９をショートに制御し、ＳＷ回路２０をオープンに制御する。このとき、コンデンサ１５には、ボルテージフォロア１６によって予め差動増幅器１１の出力電圧と同電位になるようにプリチャージをおこなっているため、ＳＷ回路１９をショートした時にＭＯＳトランジスタ１３のゲート電圧は影響を受けることはない。従って、ＳＷ回路１９とＳＷ回路２０の切替え動作があっても、ボルテージレギュレータの出力電圧Ｖｏｕｔは安定して所望の電圧を出力することが出来る。

【0020】

以上説明したように、本実施形態のボルテージレギュレータによれば、位相補償コンデンサを切り離すことで、出力電圧のオーバーシュートをすばやく抑制することが出来て、且つ、アンダーシュートを抑制することが可能となる。また、位相補償コンデンサは、切り離されている間、ボルテージフォロアによって差動増幅器１１の出力電圧と同電位になるようにプリチャージされているため、スイッチの切替え動作があってもボルテージレギュレータの出力電圧は安定している。

【符号の説明】

【0021】

１１ 差動増幅器
１２ 基準電圧回路
１４ ブリーダ抵抗回路
１６ ボルテージフォロア
１７ コンパレータ

【図1】

【図2】