特許 6454283 ３次元実装方法および３次元実装装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6454283

(24)【登録日】2018年12月21日

(45)【発行日】2019年1月16日

(54)【発明の名称】３次元実装方法および３次元実装装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20190107BHJP

   H01L 25/065 20060101ALI20190107BHJP

   H01L 25/07 20060101ALI20190107BHJP

   H01L 25/18 20060101ALI20190107BHJP

【ＦＩ】

   H01L21/60 311T

   H01L25/08 Y

   H01L25/08 C

【請求項の数】9

【全頁数】13

(21)【出願番号】特願2015-550668(P2015-550668)

(86)(22)【出願日】2014年11月19日

(86)【国際出願番号】JP2014080610

(87)【国際公開番号】WO2015079991

(87)【国際公開日】20150604

【審査請求日】2017年10月3日

(31)【優先権主張番号】特願2013-244496(P2013-244496)

(32)【優先日】2013年11月27日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000219314

【氏名又は名称】東レエンジニアリング株式会社

(72)【発明者】

【氏名】西村 幸治

(72)【発明者】

【氏名】寺田 勝美

(72)【発明者】

【氏名】川上 幹夫

【審査官】 秋山 直人

(56)【参考文献】

【文献】 特開２０１１−０７７１７３（ＪＰ，Ａ）

【文献】 特開２０１１−０７１２２５（ＪＰ，Ａ）

【文献】 国際公開第２０１１／０８７００３（ＷＯ，Ａ１）

【文献】 国際公開第２００９／０９６４５４（ＷＯ，Ａ１）

【文献】 特開２００６−０４１００６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／４４７−２１／４４９、２１／５２

Ｈ０１Ｌ ２１／５８−２１／６０７、２１／６７−２１／６８３

Ｈ０１Ｌ ２５／００−２５／１８

(57)【特許請求の範囲】

【請求項1】

電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、前記最下層被接合物のアライメント用位置の位置座標を記憶し、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を認識して位置座標を記憶し、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法。

【請求項2】

電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、前記最下層被接合物のアライメント用位置の位置座標を記憶し、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶し、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法。

【請求項3】

請求項１または請求項２に記載の３次元実装方法であって、
前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する作業を、
前記２視野認識手段の下側視野で行うことを特徴とする３次元実装方法。

【請求項4】

請求項１から請求項３のいずれかに記載の３次元実装方法であって、
前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標の比較から、前記最下層被接合物と第１の上層被接合物の実装ズレを評価し、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標の比較から、前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価することを特徴とする３次元実装方法。

【請求項5】

請求項１から請求項４のいずれかに記載の３次元実装方法であって、
上層被接合物の下面アライメント用位置と上面アライメント用位置の、少なくとも１方として、面上に露出した電極を用いることを特徴とする３次元実装方法。

【請求項6】

電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
前記最下層被接合物を保持するステージを備え、
順次積層される前記上層被接合物を保持するヘッドを備え、
上下に２視野を有する２視野画像認識手段を備え、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行うとともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせを行うとともに、第ｎの上層被接合物の上面アライメント用位置の位置座標を記憶する機能と、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置。

【請求項7】

電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
前記最下層被接合物を保持するステージを備え、
順次積層される前記上層被接合物を保持するヘッドを備え、
上下に２視野を有する２視野画像認識手段を備え、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行とともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶する機能と、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置。

【請求項8】

請求項６または請求項７に記載の３次元実装装置であって、
前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する機能を、
前記２視野認識手段の下側視野が有することを特徴とする３次元実装装置。

【請求項9】

請求項６から請求項８のいずれかに記載の３次元実装装置であって、
前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標を比較して、前記最下層被接合物と第１の上層被接合物の実装ズレを評価する機能と、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標を比較して前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価する機能とを有したことを特徴とする３次元実装装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子等の被接合物を上下方向に順次積層していく３次元実装方法および実装装置に関する。

【背景技術】

【0002】

半導体素子の３次元実装方法として、チップの上にチップを順次積層していくＣＯＣ工法（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）、ウエハーの上にチップを順次積層していくＣＯＷ工法（Ｃｈｉｐ Ｏｎ Ｗａｆｅｒ）、ウエハーの上にウエハーを順次積層していくＷＯＷ工法（Ｗａｆｅｒ Ｏｎ Ｗａｆｅｒ）等がある。いずれの３次元実装方法においても、下層の被接合物の電極（バンプを含む）の位置に対し上層の被接合物の電極の位置を合わせた状態で上層被接合物を順次積層、接合していく必要がある（例えば特許文献１）。

【0003】

このような３次元実装において、上層被接合物を順次積層するのに際し、まずは、最下層の被接合物のアライメント用位置（電極やアライメントマークの位置）を上方から認識手段（例えば、ＣＣＤカメラ）で認識し、認識した最下層の被接合物のアライメント用位置を基準にその上に積層される第１の上層被接合物の下面のアライメント用位置（下側電極や下側アライメントマークの位置）を下方からの認識手段で認識し、最下層の被接合物と第１の上層被接合物の位置合わせを行った後に第１の上層被接合物を最下層の被接合物に加熱圧着により接合して実装する。次に接合後の第１の上層被接合物の上面のアライメント用位置（上側電極のや上側アライメントマークの位置）を上方から認識手段で認識し、認識した第１の上層被接合物の位置を基準に、その上に積層される第２の上層被接合物の位置を下方からの認識手段で認識し、第１の上層被接合物と第２の上層被接合物の位置合わせを行った後に第２の上層被接合物を第１の上層被接合物に加熱圧着により接合して実装する。同様に第ｎの上層被接合物（ここでｎは１以上の整数）の位置を上方から認識手段で認識し、認識した第ｎの上層被接合物の位置を基準に、その上に積層される第ｎの上層被接合物の位置を下方からの認識手段で認識し、第ｎの上層被接合物と第ｎ＋１の上層被接合物の位置合わせを行った後に第ｎ＋１の上層被接合物を第ｎの上層被接合物に加熱圧着により接合して実装する。

【0004】

また、特許文献２においては、個々の接合対象間の位置合わせを行うのではなく、最下層の被接合物の位置を基準にして、上層被接合物の位置合わせと接合による実装を順次行って、上層被接合物を積層する工程が示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００９−１１０９９５号公報

【特許文献2】国際公開第２０１１／０８７００３号

【発明の概要】

【発明が解決しようとする課題】

【0006】

被接合物間の位置合わせを行っても、加熱圧着によって実装ズレが生じることがある。すなわち、各積層時の接合に際して、下層被接合物と上層被接合物の位置合わせが高精度に行われていても、それは積層後の品質を保証するものではない。特に、積層高さに傾きが生じたような場合では、位置合わせを正確に行っても、接合時の加圧力が被接合物の面方向にも働くことになり、実装ズレを引き起こす。そこで、この実装ズレの発生状況を確認する必要があるが、多層積層であるため、Ｘ線撮像機を用いた検査では各層の像が重なりあってしまい、正確な評価ができない。また、積層断面の観察は、破壊試験であることから全数検査を行うことは出来ず、サンプリング数が限られるので、不良品を全て見出すことは出来ない。

【0007】

そこで、本発明の課題は、被接合物を複数積層した３次元実装の、各被接合物間の実装ズレを非破壊で容易に評価することが出来る３次元実装方法および３次元実装装置を提供することにある。

【課題を解決するための手段】

【0008】

上記課題を解決するために、請求項１に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、前記最下層被接合物のアライメント用位置の位置座標を記憶し、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を認識して位置座標を記憶し、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法である。

【0009】

請求項２に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、前記最下層被接合物のアライメント用位置の位置座標を記憶し、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶し、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法である。

【0010】

請求項３に記載の発明は、請求項１または請求項２に記載の３次元実装方法であって、前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する作業を、
前記２視野認識手段の下側視野で行うことを特徴とする３次元実装方法である。

【0011】

請求項４に記載の発明は、求項１から請求項３のいずれかに記載の３次元実装方法であって、
前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標の比較から、前記最下層被接合物と第１の上層被接合物の実装ズレを評価し、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標の比較から、前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価することを特徴とする３次元実装方法である。

【0012】

請求項５に記載の発明は、請求項１から請求項４のいずれかに記載の３次元実装方法であって、
上層被接合物の下面アライメント用位置と上面アライメント用位置の、少なくとも１方として、面上に露出した電極を用いることを特徴とする３次元実装方法である。
を認識して座標位置を記憶する機能を有したことを特徴とする３次元実装装置である。

【0013】

請求項６に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
前記最下層被接合物を保持するステージを備え、
順次積層される前記上層被接合物を保持するヘッドを備え、
上下に２視野を有する２視野画像認識手段を備え、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行うとともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせを行うとともに、第ｎの上層被接合物の上面アライメント用位置の位置座標を記憶する機能と、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置である。

【0014】

請求項７に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
前記最下層被接合物を保持するステージを備え、
順次積層される前記上層被接合物を保持するヘッドを備え、
上下に２視野を有する２視野画像認識手段を備え、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行とともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶する機能と、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置である。

【0015】

請求項８に記載の発明は、請求項６または請求項７に記載の３次元実装装置であって、前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する機能を、
前記２視野認識手段の下側視野が有することを特徴とする３次元実装装置である。

【0016】

請求項９に記載の発明は、請求項６から請求項８のいずれかに記載の３次元実装装置であって、
前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標を比較して、前記最下層被接合物と第１の上層被接合物の実装ズレを評価する機能と、
１≦ｎ≦Ｎ−１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標を比較して前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価する機能とを有したことを特徴とする３次元実装装置である。

【発明の効果】

【0017】

本発明に係る３次元実装方法および３次元実装装置によれば、実装しながら非破壊で容易に被接合物間の実装ズレを評価することが出来る。このため、全数検査が出来るとともに、実装ズレを見出した段階で、それ以上上層の実装を止めることが可能なので、不必要に材料を浪費することが防げる。

【図面の簡単な説明】

【0018】

【図1】本発明の一実施態様に係る３次元実装装置の構成図であり、基板に第１の上層チップを実装する過程を示す図である。

【図2】基板と第１の上層チップの位置合わせと実装後の状態を示す斜視図である。

【図3】図１の３次元実装装置で、第１の上層チップ上に第２の上層チップを実装する過程を示す図である。

【図4】第１の上層チップと第２の上層チップの位置合わせと実装後の状態を示す斜視図である。

【図5】基板と第の上層チップの実装ズレに関する説明図である。

【図6】図１の３次元実装装置で、第２の上層チップ上に第３の上層チップを実装する過程を示す図である。

【図7】第２の上層チップと第３の上層チップの位置合わせと実装後の状態を示す斜視図である。

【図8】図１の３次元実装装置で、最上層チップの上面アライメント用位置を認識する過程を示す図である。

【図9】最上層チップの上面アライメント用位置を認識する状態を示す斜視図である。

【発明を実施するための形態】

【0019】

以下に、本発明の望ましい実施態様について、図面を参照しながら説明する。

【0020】

図１は、本発明の一実施形態に係わる３次元実装装置１を示している。３次元実装装置１は、電極２を備えた最下層被接合物としての基板３の上に、上下に電極４を備えた上層被接合物として、Ｎ個のチップ（基板３に近い順で、第１の上層チップＣ１、第２の上層チップＣ２、・・、第Ｎの上層チップＣＮ）を、位置を合わせた状態で順次積層するものからなる。３次元実装装置１は、図１に示すように、基板３を吸着保持するステージ６と、チップＣ（第１の上層チップＣ１、第２の上層チップＣ２、・・、第Ｎの上層チップＣＮのいずれかを特定しない表記）を吸着保持して基板３に加熱圧着する機能を有するヘッド７と、接合対象となる下層被接合物のアライメント用位置（例えば、アライメント用マークの位置）を認識する第１の認識手段８Ｄと、ヘッド７に保持されたチップＣのアライメント用位置（例えば、アライメントマーク用の位置）を認識する第２の認識手段８Ｕとを基本構成要素としており、ステージ６、ヘッド７、第１の認識手段８Ｄおよび第２の認識手段８Ｕは、実装制御装置９に接続している。

【0021】

本実施態様では、第１の認識手段と第２の認識手段が上下２方向に視野を有する２視野認識手段としての２視野カメラ８として構成されている。すなわち、図１の２視野カメラ８では、第１の認識手段８Dが下側視野で、第２の認識手段８Ｕが上側視野となっている。また、２視野カメラ８は、下方の被接合物（基板３または下方のチップＣ）と上方のチップＣとの間に、上方のチップＣの実装位置に対し、必要に応じて進退できるように設けられている。

【0022】

３次元実装装置１は、順次積層されていく上方のチップＣを保持するヘッド７と基板３を保持するステージ６との相対位置を制御可能な移動手段を有しており、実装制御手段９による該移動手段の制御により、下方の被接合物（基板３または下方のチップＣ）に対して上方のチップＣが位置合わせされる。本実施態様では、この位置合わせのために、ステージ６側の位置が制御されるようになっているが、ヘッド７側の位置が制御されるように構成してもよく、両方の位置が制御されるように構成してもよい。

【0023】

なお、２視野カメラ８の制御と信号処理も実装制御装置９によって行われる。実装制御装置９は記憶手段９Ｍを備えており、第１の認識手段８Ｄで認識された下方の被接合物（基板３または下方のチップC）のアライメント用位置を記憶手段９Ｍに記憶する機能と、記憶した下方の被接合物（基板３または下方のチップC）のアライメント用位置を基準として第２の認識手段で認識される上方のチップCを所定の位置に合わせて接合するよう制御する機能も有している。

【0024】

３次元実装は、例えば、以下に示すように行われる。

【0025】

まず、図１に示すように、ステージ６上に保持されている基板３のアライメント用位置３Ａ（アライメント用マークの位置）が第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第１の上層チップＣ１の下面アライメント用位置（アライメント用マークの位置）ＣＢ１は、第２の認識手段８Ｕで認識され、この位置情報が、基板３のアライメント用位置３Ａの情報と突き合わされ、電極２、４同士の位置が合うように、第１の上層チップＣ１を保持するヘッド７と基板３を保持するステージ６の相対位置が制御される。本実施態様では、ステージ６側の位置が制御されるので、両位置情報に基づいて、ステージ６の位置制御が行われる。その後、ヘッド７が下降して、第１の上層チップＣ１を基板３に加熱圧着し、第１の上層チップＣ１は基板３と接合し実装される。

【0026】

以上の内容を、視点を変えて、基板３のアライメント用位置３Ａと第１の上層チップＣ１の下面アライメント用位置ＣＢ１に着目したのが図２（Ａ）であり、上記の過程を経て、第１の上層チップＣ１が基板３に実装された状態を示したのが図２（Ｂ）である。

【0027】

次に、図３に示すように基板３に実装された第１の上層チップの上面に記されている上面アライメント用位置ＣＡ１が第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第２の上層チップＣ２の下面アライメント用位置ＣＢ２は第２の認識手段８Ｕで認識され、この位置情報が、第１の上層チップＣ１の上面アライメント用位置ＣＡ１の情報と突き合わされ、電極４同士の位置が合うように、第２の上層チップＣ２を保持するヘッド７と、ステージ６の相対位置が制御される。その後、ヘッド７が下降して第２の上層チップＣ２を第１の上層チップＣ１に加熱圧着し、第２の上層チップＣ２は第１の上層チップＣ１と接合する。結果として第２の上層チップＣ２は、第１の上層チップＣ１とともに基板３に積層した状態で実装される。

【0028】

この内容を、第１の上層チップＣ１の上面アライメント用位置ＣＡ１と第２の上層チップＣ２の下面アライメント用位置ＣＢ２に着目したのが図４（Ａ）であり、上記の過程を経て、第２の上層チップＣ２が第１の上層チップＣ１上に積層され実装された状態を示したのが図４（Ｂ）である。

【0029】

以上の段階において、実装制御装置９内の記憶手段９Ｍには、基板３のアライメント用位置３Ａと、第１の上層チップＣ１の上面アライメント用位置ＣＡ１の位置情報が記憶されている。ここで、第１の上層チップＣ１の上面アライメント用位置ＣＡ１の位置情報は、第１の上層チップＣ１が基板３上に実装され固定された状態での位置情報であることから、記憶された両アライメント用位置から、基板３と上層チップＣ１の実装ズレが算出できる。実装位置ズレの算出として種々の方法が考えられるが、一例として、Ｘ方向、Ｙ方向および回転方向（θ方向）のズレを求める例を図５に示す。

【0030】

この後に、図６に示すように、基板３に積層した状態で固定された第の上層チップＣ１と第２の上層チップＣ２の、第２の上層チップＣ２の上面に記されている上面アライメント用位置ＣＡ２が第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第３の上層チップＣ３の下面アライメント用位置ＣＢ３は第２の認識手段８Ｕで認識され、この位置情報が、第２の上層チップＣ２の上面アライメント用位置ＣＡ２の情報と突き合わされ、電極４同士の位置が合うように、第３の上層チップＣ３を保持するヘッド７と、ステージ６の相対位置が制御される。その後、ヘッド７が下降して第３の上層チップＣ３を第２の上層チップＣ２に加熱圧着し、第３の上層チップＣ３は、第２の上層チップＣ２および第１の上層チップＣ１とともに基板３に積層された状態で実装される。

【0031】

この内容を、第２の上層チップＣ２の上面アライメント用位置ＣＡ２と第３の上層チップＣ３の下面アライメント用位置ＣＢ３に着目したのが図７（Ａ）であり、上記の過程を経て、第３の上層チップＣ３が第１の上層チップＣ２上に積層され実装された状態を示したのが図７（Ｂ）である。

【0032】

この段階において、実装制御装置９内の記憶手段９Ｍには、第１の上層チップＣ１の上面アライメント用位置ＣＡ１と、第２の上層チップＣ２の上面アライメント用位置ＣＡ２の位置情報も記憶されている。ここで、第２の上層チップＣ２の上面アライメント用位置Ｃ２Ａの位置情報は、第２の上層チップＣ２が第１の上層チップＣ１上に実装され固定された状態での位置情報であることから、記憶された両アライメント用位置から、上層チップＣ１と上層チップＣ２の実装ズレが算出できる。

【0033】

以後も、積層すべき上層チップＣの数Ｎに応じて同様な走査が行われるが、これを一般式で表すと、以下のようになる。すなわち、１≦ｎ≦Ｎ−１となるｎにおいて、基板３上に積層した状態で固定された第１の上層チップＣ１から第ｎ（ｎは１以上の整数）の上層チップＣｎの、第ｎの上層チップＣｎの上面に記されているアライメント用位置ＣＡｎが第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第ｎ＋１の上層チップＣｎ＋１の下面アライメント用位置ＣＢｎ＋１は第２の認識手段８Ｕで認識され、この位置情報が第ｎの上層チップＣｎの上面アライメント位置ＣＡｎの情報と突き合わされ、電極４同士の位置が合うように、第ｎ＋１の上層チップＣｎ＋１を保持するヘッド７と、ステージ６の相対位置が制御される。その後、ヘッド７が下降して第ｎ＋１の上層チップＣｎ＋１を第ｎの上層チップＣｎに加熱圧着し、第ｎ＋１の上層チップＣｎ＋１は、第１の上層チップＣ１から第ｎの上層チップＣｎとともに基板３に積層された状態で実装される。

【0034】

また、この段階では、実装制御装置９内の記憶手段には、第ｎ−１上層チップＣｎ−１の上面アライメント用位置ＣＡｎ−１と、第ｎの上層チップＣｎの上面アライメント用位置ＣＡｎの位置情報も記憶されている。ここで、第ｎの上層チップＣｎの上面アライメント用位置ＣＡｎの位置情報は、第ｎの上層チップＣｎが第ｎ−１の上層チップＣｎ−１上に実装され固定された状態での位置情報であることから、記憶された両アライメント用位置から、上層チップＣｎ−１と上層チップＣｎの実装ズレが算出できる。

【0035】

ここまでで、基板３上に、積層すべきＮ個の上層チップＣが積層されることで積層工程は完了するが、ｎ≦Ｎ−１なので、第Ｎ−１と第Ｎの上層チップの位置ズレは求まっていない。そこで、第Ｎの上層チップＣＮの上面に記されている上面アライメント用位置ＣＡＮが第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。なお、積層すべき上層チップの数であるＮの値は記憶手段９Ｍに事前に記憶されており、チップＣが第Ｎの上層チップＣＮであるか否かは実装制御手段９が積層チップ段数を数えて判断する。

【0036】

以上の過程により、最下層被接合物である基板３から、最上層被接合物である第Ｎの上層チップＣＮに至るまでの積層の、各被接合物間の実装ズレが非破壊で、しかも高価な検査装置も必要とせずに容易に求まることになる。

【0037】

また、最上層被接合物である第Ｎの上層チップＣＮのアライメント用位置ＣＡＮを認識する作業以外は、位置合わせとアライメント用位置の記憶を同時に行うことが出来る。このため、３次元実装行う上での時間的なロスも殆どなく、生産性への影響も極めて小さい。

【0038】

なお、上記実施の形態においては、第１の上層チップＣ１のみが基板３を位置合わせの基準とし、上層チップＣｎ＋１では上層チップＣｎを位置合わせの基準としているが、第１の上層チップＣ１から第Ｎの上層チップＣＮの全ての位置合わせ基準を基板３としてもよい。すなわち、第２の上層チップＣ２から第Ｎの上層チップＣＮの位置合わせに際しては、実装制御装置９内の記憶手段９Ｍに記憶されている基板３のアライメント位置情報を用いても良く、位置合わせのために第１の認識手段８Ｄを用いる必要はない。ただし、基板３を位置合わせ基準とする場合も、各積層間の実装ズレを求めるためには、基板３のアライメント用位置および、第１の上層チップＣ１から第Ｎの上層チップＣＮについて、上面に記されている上面アライメント用位置（ＣＡ１からＣＡＮ）を第１の認識手段８Ｄで認識して、その位置情報を実装制御装置９内の記憶手段９Ｍに記憶していく必要がある。

【0039】

また、基板３のアライメント用位置として電極２を、上層チップの上面アライメント用位置および下面アライメント用位置として、上層チップが上下に備える電極４を用いても良い。

【0040】

以上の実施態様において、最下層被接合物を基板としたが、最下層被接合物がチップやインターポーザなどの基板以外のものであっても良い。

【0041】

この３次元実装方法および３次元実装装置において、各積層間の実装ズレを順次求められることから、実装ズレが許容範囲を超えた場合に、それ以後は上層チップの積層を止めても良い。このようにすることにより、不良品に使用されるチップ数を削減することが出来る。

【産業上の利用可能性】

【0042】

本発明に係る３次元実装方法および３次元実装装置は、電極を備えた被接合物を積層していくあらゆる３次元実装に適用可能である。

【符号の説明】

【0043】

１ ３次元実装装置
２ 最下層にある基板の電極
３ 最下層にある基板
３Ａ 基板アライメント用位置
４ チップの電極
６ ステージ
７ ヘッド
８ ２視野カメラ
８Ｄ 第１の認識手段
８Ｕ 第２の認識手段
９ 実装制御装置
９Ｍ 記憶手段
Ｃ１ 第１の上層チップ
ＣＡ１ 第１の上層チップの上面アライメント用位置
ＣＢ１ 第１の上層チップの下面アライメント用位置
Ｃｎ 第ｎの上層チップ
ＣＡｎ 第ｎの上層チップの上面アライメント用位置
ＣＢｎ 第ｎの上層チップの下面アライメント用位置
ＣＮ 最上層チップ
ＣＡＮ 最上層チップの上面アライメント用位置
ＣＢＮ 最上層チップの下面アライメント用位置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】