特許 6454411 高抵抗率シリコンオンインシュレータ基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6454411

(24)【登録日】2018年12月21日

(45)【発行日】2019年1月16日

(54)【発明の名称】高抵抗率シリコンオンインシュレータ基板の製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20190107BHJP

   H01L 27/12 20060101ALI20190107BHJP

【ＦＩ】

   H01L27/12 B

【請求項の数】32

【全頁数】18

(21)【出願番号】特願2017-512673(P2017-512673)

(86)(22)【出願日】2015年9月2日

(65)【公表番号】特表2017-526190(P2017-526190A)

(43)【公表日】2017年9月7日

(86)【国際出願番号】US2015048041

(87)【国際公開番号】WO2016036792

(87)【国際公開日】20160310

【審査請求日】2018年7月26日

(31)【優先権主張番号】62/045,605

(32)【優先日】2014年9月4日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】514165336

【氏名又は名称】サンエディソン・セミコンダクター・リミテッド

【氏名又は名称原語表記】ＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ

(74)【代理人】

【識別番号】100100158

【弁理士】

【氏名又は名称】鮫島 睦

(74)【代理人】

【識別番号】100103115

【弁理士】

【氏名又は名称】北原 康廣

(72)【発明者】

【氏名】ショーン・ジー・トーマス

(72)【発明者】

【氏名】リウ・チンミン

【審査官】 宇多川 勉

(56)【参考文献】

【文献】 特開２０１０−１１４４０９（ＪＰ，Ａ）

【文献】 特開２０１０−２５８０８３（ＪＰ，Ａ）

【文献】 特表２０１４−５０９０８７（ＪＰ，Ａ）

【文献】 特表２０１３−５１３２３４（ＪＰ，Ａ）

【文献】 特表２００７−５０７０９３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０１６８８３５（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２７／１２

(57)【特許請求の範囲】

【請求項1】

一方は半導体ハンドル基板の前面であり、他方は半導体ハンドル基板の裏面である、２つの主要な、概して平行な表面と、該半導体ハンドル基板の前面および裏面を接合する周縁エッジと、該半導体ハンドル基板の前面および裏面の間のバルク領域と、を含む半導体ハンドル基板；
該半導体ハンドル基板の前面に接触した界面層；
該界面層に接触した炭素ドープしたアモルファスシリコン層；
該炭素ドープしたアモルファスシリコン層と接触した誘電層；並びに
該誘電層と接触した半導体素子層；
を含み、
該半導体ハンドル基板が、２０００［Ω・ｃｍ］〜約１００，０００［Ω・ｃｍ］のバルク領域抵抗率を有し、
該界面層が、二酸化ケイ素、窒化ケイ素および酸窒化ケイ素から成る群から選択される材料を含み、
該炭素ドープしたアモルファスシリコン層が、約２５ｎｍ〜約７５００ｎｍの平均厚さを有し、
該炭素ドープしたアモルファスシリコン層が、約１％〜約１０％の炭素濃度を有することを特徴とする、多層構造体。

【請求項2】

前記半導体ハンドル基板がシリコンを含む、請求項１記載の多層構造体。

【請求項3】

前記半導体ハンドル基板が、Ｃｚｏｃｈｒａｌｓｋｉ法やフロートゾーン法により成長させた単結晶シリコンインゴットからスライスしたシリコンウエハを含む、請求項１記載の多層構造体。

【請求項4】

前記半導体ハンドル基板が、約２０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］のバルク抵抗率を有する、請求項１記載の多層構造体。

【請求項5】

前記半導体ハンドル基板が、約３０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］のバルク抵抗率を有する、請求項１記載の多層構造体。

【請求項6】

前記半導体ハンドル基板が、約３０００［Ω・ｃｍ］〜約５０００［Ω・ｃｍ］のバルク抵抗率を有する、請求項１記載の多層構造体。

【請求項7】

前記界面層が、窒化ケイ素または酸窒化ケイ素を含む、請求項１記載の多層構造体。

【請求項8】

前記界面層が二酸化ケイ素を含む、請求項１記載の多層構造体。

【請求項9】

前記界面層が、約１ｎｍ〜約５ｎｍの平均厚さを有する、請求項１記載の多層構造体。

【請求項10】

前記界面層が、約２ｎｍ〜約４ｎｍの平均厚さを有する、請求項１記載の多層構造体。

【請求項11】

前記炭素ドープしたアモルファスシリコン層が、約５０ｎｍ〜約５０００ｎｍの平均厚さを有する、請求項１記載の多層構造体。

【請求項12】

前記炭素ドープしたアモルファスシリコン層が、約１００ｎｍ〜約３０００ｎｍの平均厚さを有する、請求項１記載の多層構造体。

【請求項13】

前記炭素ドープしたアモルファスシリコン層が、約５００ｎｍ〜約２５００ｎｍの平均厚さを有する、請求項１記載の多層構造体。

【請求項14】

前記炭素ドープしたアモルファスシリコン層と接触した誘電層が、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウムおよびそれらの組み合わせから成る群から選択される、請求項１記載の多層構造体。

【請求項15】

界面層を半導体ハンドル基板の前面上に形成する工程；
炭素ドープしたアモルファスシリコン層を、半導体ハンドル基板の前面上の界面層上に形成する工程；および
半導体ドナー基板の前面上の誘電層を該炭素ドープしたアモルファスシリコン層に接合して、それによって接合構造体を形成する工程；
を含む、多層構造体を形成する方法であって、
該半導体ハンドル基板が、一方は半導体ハンドル基板の前面であり、他方は半導体ハンドル基板の裏面である、２つの主要な、概して平行な表面と、該半導体ハンドル基板の前面および裏面を接合する周縁エッジと、該半導体ハンドル基板の前面および裏面の間のバルク領域と、を含み、
該半導体ハンドル基板が、２０００［Ω・ｃｍ］〜約１００，０００［Ω・ｃｍ］のバルク領域抵抗率を有し、該界面層が約１ｎｍ〜約５ｎｍの厚さを有し、
該界面層が、二酸化ケイ素、窒化ケイ素および酸窒化ケイ素から成る群から選択される材料を含み、
該炭素ドープしたアモルファスシリコン層が、約２５ｎｍ〜約７５００ｎｍの平均厚さを有し、
該炭素ドープしたアモルファスシリコン層が、約１％〜約１０％の炭素濃度を有し、
該半導体ドナー基板が、一方は半導体ドナー基板の前面であり、他方は半導体ドナー基板の裏面である、２つの主要な、概して平行な表面と、該半導体ドナー基板の前面および裏面を接合する周縁エッジと、該半導体ドナー基板の前面および裏面の間の中心平面と、を含み、
更に該半導体ドナー基板の前面が誘電層を含む、多層構造体を形成する方法。

【請求項16】

前記半導体ハンドル基板がシリコンウエハを含む、請求項１５記載の方法。

【請求項17】

前記半導体ハンドル基板が、Ｃｚｏｃｈｒａｌｓｋｉ法やフロートゾーン法により成長させた単結晶シリコンインゴットからスライスしたシリコンウエハを含む、請求項１５記載の方法。

【請求項18】

前記半導体ハンドル基板が、約２０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］のバルク抵抗率を有する、請求項１５記載の方法。

【請求項19】

前記半導体ハンドル基板が、約３０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］のバルク抵抗率を有する、請求項１５記載の方法。

【請求項20】

前記半導体ハンドル基板が、約３０００［Ω・ｃｍ］〜約５０００［Ω・ｃｍ］のバルク抵抗率を有する、請求項１５記載の方法。

【請求項21】

前記界面層が、窒化ケイ素または酸窒化ケイ素を含む、請求項１５記載の方法。

【請求項22】

前記界面層が二酸化ケイ素を含む、請求項１５記載の方法。

【請求項23】

前記界面層が、約２ｎｍ〜約４ｎｍの平均厚さを有する、請求項１５記載の方法。

【請求項24】

前記炭素ドープしたアモルファスシリコン層が、化学蒸着によって形成される、請求項１５記載の方法。

【請求項25】

前記半導体ドナー基板の前面上の誘電層に接合させる前に、前記炭素ドープしたアモルファスシリコン層上に二酸化ケイ素層を形成する工程を更に含む、請求項１５記載の方法。

【請求項26】

前記半導体ドナー基板が、Ｃｚｏｃｈｒａｌｓｋｉ法やフロートゾーン法により成長させた単結晶シリコンインゴットからスライスしたシリコンウエハを含む、請求項１５記載の方法。

【請求項27】

前記半導体ドナー基板が、Ｃｚｏｃｈｒａｌｓｋｉ法により成長させた単結晶シリコンインゴットからスライスしたシリコンウエハを含む、請求項１５記載の方法。

【請求項28】

前記誘電層が、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウムおよびそれらの組み合わせから成る群から選択される、請求項１５記載の方法。

【請求項29】

前記半導体ドナー基板の誘電層および前記半導体ハンドル基板の前面の間の接合を強化するのに十分な時間および期間、前記接合構造体を加熱する工程を更に含む、請求項１５記載の方法。

【請求項30】

前記半導体ドナー基板はイオン注入ダメージ層を含む、請求項１５記載の方法。

【請求項31】

前記半導体ドナー基板のイオン注入ダメージ層において前記接合構造体を機械的に劈開して、それによって半導体ハンドル基板、界面層、該界面層に接触した炭素ドープしたアモルファスシリコン層、該炭素ドープしたアモルファスシリコン層と接触した誘電層、および該誘電層と界面接触した半導体素子層を含む劈開構造体を作製する工程を更に含む、請求項３０記載の方法。

【請求項32】

前記半導体素子層および単結晶半導体ハンドル構造体の間の接合を強化するのに十分な時間および期間、前記劈開構造体を加熱する工程を更に含む、請求項３１記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願）
本願は、２０１４年９月４日に出願した米国仮特許出願第６２／０４５，６０５号に対して優先権を主張し、全ての目的のためにその全体が参照により本明細書中に組み込まれる。

【0002】

本発明は、概して、半導体ウエハ製造の分野に関する。より具体的には、本発明は、絶縁体上半導体（例えば、シリコンオンインシュレータ）構造体の製造方法に関し、特に、絶縁体上半導体構造体のハンドルウエハに電荷トラップ層を製造する方法に関する。

【背景技術】

【0003】

半導体ウエハは、一般的に、その後の手順におけるウエハの好適な位置決め基準点のための１つ以上の平面やノッチを有するようにトリミングおよび研磨された単結晶インゴット（例えば、シリコンインゴット）から製造される。上記インゴットは、次いで、個々のウエハにスライスされる。本明細書中では、シリコンから構成された半導体ウエハを指すが、ゲルマニウム、シリコンカーバイド、シリコンゲルマニウム、またはガリウム砒素などの他の材料を用いて、半導体ウエハを製造してもよい。

【0004】

半導体ウエハ（例えば、シリコンウエハ）を、複合層構造体の製造に利用してもよい。複合層構造体（例えば、絶縁体上半導体、およびより具体的には、シリコンオンインシュレータ（ＳＯＩ）構造体）は一般に、ハンドルウエハまたはハンドル層、素子層、およびハンドル層と素子層との間に絶縁（即ち、誘電体）膜（典型的には酸化膜層）を含む。一般に、上記素子層は、０．０１〜２０μｍの厚さである。一般に、このようなシリコンオンインシュレータ（ＳＯＩ）、シリコンオンサファイア（ＳＯＳ）、シリコンオンクォーツなどの複合層構造体は、密着して２つのウエハを配置し、次いで熱処理して接合を強化することによって製造される。

【0005】

熱アニール後に、上記接合構造体は、層転写を達成するために、ドナーウエハの実質的部分を除去するための更なる処理を受ける。多くの場合、エッチバックＳＯＩ（即ち、ＢＥＳＯＩ）と呼ばれる、エッチングまたは研磨などの例えば、ウエハ薄化技術を用いてもよく、シリコンウエハをハンドルウエハに貼り合わせた後、シリコンの薄層のみがハンドルウエハ上に残るまでゆっくりエッチング除去される。その全体が記載されているかのように、その開示が参照により本明細書に組み込まれる、例えば、特許文献１参照。この方法は時間がかかり、経費がかかり、基板の内の１つを無駄にし、一般的に数ミクロンよりも薄い層の好適な厚さ均一性を有していない。

【0006】

層転写を達成するための別の一般的な方法は、水素注入、次いで熱誘起された層の分裂を用いる。粒子（例えば、水素原子または水素原子とヘリウム原子との組み合わせ）を、ドナーウエハの前面下の所定の深さに注入する。注入された粒子は、それらが注入される規定された深さでドナーウエハに劈開面を形成する。ドナーウエハの表面は、注入方法時にウエハ上に付着された有機化合物を除去するために洗浄される。

【0007】

ドナーウエハの前面は、次いで、親水性接合方法によって貼り合わせたウエハを形成するために、ハンドルウエハに接合される。接合前に、ドナーウエハおよび／またはハンドルウエハは、例えば、酸素または窒素を含有するプラズマにウエハの表面を暴露することにより活性化される。プラズマへの暴露により、活性化方法がドナーウエハおよびハンドルウエハの一方または両方の表面を親水性化する、多くの場合、表面活性化と呼ばれる方法で表面の構造体を修正する。ウエハは次いで、共にプレスされ、そして接合がその間に形成される。この接合は比較的弱く、更なる処理が生じる可能性がある前に強化されなければならない。

【0008】

いくつかの方法では、ドナーウエハおよびハンドルウエハの間の親水性の接合（すなわち、接合したウエハ）は、接合したウエハのペアを加熱またはアニーリングすることによって強化される。いくつかの方法では、ウエハの接合は、約３００℃から５００℃などの低い温度で生じてもよい。いくつかの方法では、ウエハの接合は、約８００℃〜１１００℃などの高温で生じてもよい。上記高温は、上記ドナーウエハとハンドルウエハの隣接表面の間に共有接合を形成し、従って、ドナーウエハとハンドルウエハとの間の接合を固化する。接合したウエハの加熱またはアニーリングと同時に、より早くドナーウエハに注入された粒子は劈開面を弱める。

【0009】

ドナーウエハの一部は、次いで、劈開面に沿って接合したウエハからに分離されて（即ち、劈開されて）、ＳＯＩウエハを形成する。劈開は、接合したウエハから離れてドナーウエハの一部を引くために、機械的な力を接合したウエハの両側に垂直に加える固定具に接合したウエハを配置することによって行ってもよい。いくつかの方法によれば、吸引カップが、機械的な力を加えるのに用いられる。ドナーウエハの部分の分離は、劈開面に沿ったクラックの伝播を開始するために、劈開面で接合したウエハの縁部に機械的くさびを適用することによって開始される。吸引カップによって加えられる機械的な力は、次いで、ドナーウエハの一部を接合したウエハから引っ張って、それによりＳＯＩウエハを形成する。

【0010】

他の方法によれば、その代わりに、接合したウエハからドナーウエハの一部を分離するために、接合したペアをある期間にわたって高温にさらしてもよい。高温への暴露は、このように、劈開面に沿ってクラックの開始および伝播を引き起こして、それによりドナーウエハの一部を分離する。この方法は、転写された層のより良好な均一性を可能にし、ドナーウエハの再利用を可能にするが、通常、注入し、接合したペアを５００℃に近い温度にまで加熱する必要がある。

【0011】

アンテナスイッチなどのＲＦ関連装置用の高抵抗の絶縁体上半導体（例えば、シリコンオンインシュレータ）ウエハを使用することは、コストおよび集積化の面で従来の基板を超える優位性を提供する。高周波用の導電性基板を使用する場合に固有の、寄生電力損失を低減し、高調波歪みを最小化するためには、高い抵抗率を有する基板ウエハを使用することが、十分ではなくとも、必要である。従って、ＲＦ装置のハンドルウエハの抵抗率は一般的に約５００［Ω・ｃｍ］よりも大きい。ここで図１を参照すると、シリコンオンインシュレータ構造体２は、非常に高抵抗のシリコンウエハ４、埋め込み酸化膜（ＢＯＸ）層６、およびシリコン素子層１０を含む。このような基板は、自由キャリア（電子または正孔）を生じるＢＯＸ／ハンドル界面に、高導電性の電荷反転または電荷蓄積層１２を形成する傾向があり、上記装置をＲＦ周波数で動作させた場合、上記基板の有効な抵抗を低減し、寄生電力損失および装置の非線形性を引き起こす。これらの反転／蓄積層は、装置自体に適用される、ＢＯＸ固定電荷、酸化物トラップ電荷、界面トラップ電荷をトラップすることができ、更にＤＣバイアスに起因する。

【0012】

従って、基板の高抵抗が非常に表面近傍の領域において維持されるように、どのような誘導された反転層または蓄積層においても電荷をトラップする方法が必要とされる。高抵抗ハンドル基板と埋め込み酸化膜（ＢＯＸ）の間の電荷トラップ層（ＣＴＬ）は、ＳＯＩウエハを用いて製造されるＲＦ装置の性能を向上させることができることが知られている。これらの高界面トラップ層を形成するための多くの方法が提案されている。例えば、ここで図２を参照すると、ＲＦ装置用途のためのＣＴＬを有する絶縁体上半導体２０（例えば、シリコンオンインシュレータ、またはＳＯＩ）を形成する方法の１つは、高抵抗を有するシリコン基板２２上にドープしていないポリシリコン膜２８を付着させる工程、次いで、その上に酸化膜２４および上部シリコン層２６のスタックを形成する工程に基づく。多結晶シリコン層２８は、シリコン基板２２と埋め込み酸化膜層２４との間の高欠陥層として作用する。シリコンオンインシュレータ構造体２０における高抵抗基板２２と埋め込み酸化膜２４との間の電荷トラップ層として使用するための多結晶シリコン膜２８を示す図２を参照。表面近傍ダメージ層を形成する別の方法は、重イオンの注入である。高周波装置などの装置は、上部シリコン層２６に内蔵されている。

【0013】

なお、酸化物と基板との間のポリシリコン層は、素子分離を向上させる伝送路損失を減少させ、高調波歪みを低減する学術研究において示されている。例えば、非特許文献１〜非特許文献５参照。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】米国特許第５，１８９，５００号明細書

【0015】

【非特許文献1】Ｈ．Ｓ．Ｇａｍｂｌｅらの「Ｌｏｗ−ｌｏｓｓ ＣＰＷ ｌｉｎｅｓ ｏｎ ｓｕＲＦａｃｅ ｓｔａｂｉｌｉｚｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ｓｉｌｉｃｏｎ」、Ｍｉｃｒｏｗａｖｅ Ｇｕｉｄｅｄ Ｗａｖｅ Ｌｅｔｔ．、 ９（１０）、３９５−３９７頁、１９９９年

【非特許文献2】Ｄ．Ｌｅｄｅｒｅｒ、Ｒ．ＬｏｂｅｔおよびＪ．−Ｐ．Ｒａｓｋｉｎの、「Ｅｎｈａｎｃｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ ｆｏｒ ＲＦ ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ Ｉｎｔｌ． ＳＯＩ Ｃｏｎｆ．、４６−４７頁、２００４年

【非特許文献3】Ｄ．ＬｅｄｅｒｅｒおよびＪ．−Ｐ．Ｒａｓｋｉｎの、「Ｎｅｗ ｓｕｂｓｔｒａｔｅ ｐａｓｓｉｖａｔｉｏｎ ｍｅｔｈｏｄ ｄｅｄｉｃａｔｅｄ ｔｏ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅＲＦａｂｒｉｃａｔｉｏｎ ｗｉｔｈ ｉｎｃｒｅａｓｅｄ ｓｕｂｓｔｒａｔｅ ｒｅｓｉｓｔｉｖｉｔｙ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２６巻、第１１号、８０５−８０７頁、２００５年

【非特許文献4】Ｄ．Ｌｅｄｅｒｅｒ、Ｂ．Ａｓｐａｒ、Ｃ．ＬａｇｈａｅおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「ＰｅＲＦｏｒｍａｎｃｅ ｏｆ ＲＦ ｐａｓｓｉｖｅ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ＳＯＩ ＭＯＳＦＥＴｓ ｔｒａｎｓｆｅｒｒｅｄ ｏｎ ａ ｐａｓｓｉｖａｔｅｄ ＨＲ ＳＯＩ ｓｕｂｓｔｒａｔｅ」、ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ、２９−３０頁、２００６年

【非特許文献5】Ｄａｎｉｅｌ Ｃ． Ｋｅｒｒらの、「Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｏｆ ＲＦ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｉｔｓ ｒｅｄｕｃｔｉｏｎ ｕｓｉｎｇ ａ ｔｒａｐ−ｒｉｃｈ ｌａｙｅｒ」、Ｓｉｌｉｃｏｎ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ ｉｎ ＲＦ Ｓｙｓｔｅｍｓ、２００８．ＳｉＲＦ ２００８ (ＩＥＥＥ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ)、１５１−１５４頁、２００８年

【発明の概要】

【0016】

本発明の規定において、多層構造体は、
一方は半導体ハンドル基板の前面であり、他方は半導体ハンドル基板の裏面である、２つの主要な、概して平行な表面と、上記半導体ハンドル基板の前面および裏面を接合する周縁エッジと、上記半導体ハンドル基板の前面および裏面の間のバルク領域と、を含む半導体ハンドル基板；
上記半導体ハンドル基板の前面に接触した界面層；
上記界面層に接触した炭素ドープしたアモルファスシリコン層；
上記炭素ドープしたアモルファスシリコン層と接触した誘電層；並びに
上記誘電層と接触した半導体素子層；
を含み、
上記半導体ハンドル基板が、少なくとも約５００［Ω・ｃｍ］の最小バルク領域抵抗率を有する。

【0017】

本発明は更に、
界面層を半導体ハンドル基板の前面上に形成する工程；
炭素ドープしたアモルファスシリコン層を、半導体ハンドル基板の前面上の界面層上に形成する工程；および
半導体ドナー基板の前面を上記炭素ドープしたアモルファスシリコン層に接合して、それによって接合構造体を形成する工程；
を含む、多層構造体を形成する方法であって、
上記半導体ハンドル基板が、一方は半導体ハンドル基板の前面であり、他方は半導体ハンドル基板の裏面である、２つの主要な、概して平行な表面と、上記半導体ハンドル基板の前面および裏面を接合する周縁エッジと、上記半導体ハンドル基板の前面および裏面の間のバルク領域と、を含み、
上記半導体ハンドル基板が、少なくとも約５００［Ω・ｃｍ］の最小バルク領域抵抗率を有し、上記界面層が約１ｎｍ〜約５ｎｍの厚さを有し、
上記半導体ドナー基板が、一方は半導体ドナー基板の前面であり、他方は半導体ドナー基板の裏面である、２つの主要な、概して平行な表面と、上記半導体ドナー基板の前面および裏面を接合する周縁エッジと、上記半導体ドナー基板の前面および裏面の間の中心平面と、を含み、
更に上記半導体ドナー基板の前面が誘電層を含む、多層構造体を形成する方法に関する。

【0018】

他の目的および特徴は、ある程度明らかであり、ある程度以下に指摘する。

【図面の簡単な説明】

【0019】

【図1】高抵抗基板と埋め込み酸化膜層を有するシリコンオンインシュレータウエハの図である。

【図2】従来技術によるシリコンオンインシュレータウエハの図であり、上記ＳＯＩウエハは、高抵抗基板と埋め込み酸化膜との間にポリシリコンの電荷トラップ層を含む。

【図3】埋め込み炭素ドープアモルファスシリコン層と高抵抗のシリコンオンインシュレータ複合構造体の図である。

【図4】図４Ａは、どのような高温処理工程より前の、付着した炭素をドープしたアモルファスシリコン層中のホウ素濃度を示すグラフ図である。炭素ドープしたアモルファスシリコン層は、約２μｍの厚さである。図４Ｂは、高温アニール処理後の炭素ドープしたアモルファスシリコン層と高抵抗基板中のホウ素濃度を示すグラフ図である。

【図5】図５Ａおよび図５Ｂは、本発明のＣＴＬを有するＳＯＩ基板上の導波路構造体上、およびＣＴＬを有さないＳＯＩ基板上の同様の導波路構造体上で測定した、それぞれ２次高調波電力および３次高調波出力電力を示すグラフ図である。入力電力は、９００ＭＨｚで＋２０ｄＢｍであった。

【発明を実施するための形態】

【0020】

本発明によれば、半導体ハンドル基板、例えば単結晶シリコンウエハなどの単結晶半導体ハンドルウエハの上に炭素ドープしたアモルファスシリコン層を含む絶縁体上半導体複合構造体を製造する方法を提供する。本発明は更に、その表面に炭素をドープしたアモルファスシリコン層を含む半導体ハンドルウエハに関する。炭素ドープアモルファスシリコン層を有する単結晶半導体ハンドルウエハは、絶縁体上半導体（例えば、シリコンオンインシュレータ）構造体の製造に有用である。従って、本発明は更に、炭素をドープしたアモルファスシリコン層を含む半導体ハンドルウエハを含む絶縁体上半導体複合構造体に関する。炭素ドープアモルファスシリコン層は、半導体ハンドルウエハと誘電体層、例えば、埋め込み酸化膜、またはそれ自体が半導体素子層と相互作用するＢＯＸ層との界面に位置する。

【0021】

本発明によれば、炭素ドープアモルファスシリコン層を、酸化膜界面近傍領域において、半導体ハンドル基板、例えば、単結晶シリコンウエハの表面上に形成する。炭素ドープアモルファスシリコン層における欠陥は深いエネルギー準位を有する傾向があるため、高抵抗半導体ウエハ‐埋め込み酸化膜の界面近傍領域に、炭素ドープしたアモルファスシリコン層を組み込むことが有利である。バンドギャップ内に深くトラップされたキャリアは、電荷トラップ層として炭素ドープアモルファスシリコン層の有効性を高める、放出されるより多くのエネルギーを必要とする。また、炭素ドープアモルファスシリコン層は、多結晶シリコン電荷トラップ層よりも平滑であるように作製されてもよく、炭素ドープアモルファスシリコン層内のトラップ密度は、多結晶シリコンＣＴＬよりも高い。更に、炭素ドープアモルファスシリコン層中の炭素は、その後の高温処理工程中に炭素クラスターを形成する可能性がある。炭素クラスターは、例えば、ホウ素の活性化を阻害することができ、それによりＲＦ性能の低下を誘導したホウ素汚染を低減するのに役立つ。

【0022】

本発明で使用するための基材には、半導体ハンドル基板、例えば、単結晶半導体ハンドルウエハ、および半導体ドナー基板、例えば、単結晶半導体ドナーウエハが挙げられる。図３は、埋め込み炭素ドープアモルファスシリコン層１１０を有する例示的な、非限定的な高抵抗シリコンオンインシュレータ複合構造体の図である。絶縁体上半導体複合構造体１００中の半導体素子層１０６は、単結晶半導体ドナーウエハから誘導される。半導体素子層１０６は、半導体ドナー基板をエッチングするなどのウエハ薄化技術により、または損傷面を含む半導体ドナー基板を劈開することによって、半導体ハンドル基板１０２上に転写してもよい。一般に、単結晶半導体ハンドルウエハと単結晶半導体ドナーウエハは、２つの主要な、概して平行な表面を含む。平行表面の一方は、上記基板の前面であり、他方の平行表面は、上記基板の裏面である。上記基板は、前面および裏面を接合する周縁エッジ、並びに前面および裏面間の中心平面を含む。上記基板は、更に、中心平面に対して垂直な仮想中心軸および上記中心軸から周縁エッジまで延びる半径方向の長さを含む。また、半導体基板、例えば、シリコンウエハは、典型的には、いくつかの全厚さ変動（ＴＴＶ）、歪み、および反りを有するため、上記前面上の各点と上記裏面上の各点との間の中間点は、正確には平面内に含まれないことがある。しかし、実際問題として、上記ＴＴＶ、歪み、および反りは、間近に接近して、上記中間点が前面および裏面の間でほぼ等距離にある仮想中心平面内にあると言うことができるほど非常にわずかである。

【0023】

本明細書中に記載されるように、どのような操作の前にも、上記基板の前面および裏面は、実質的に同一であってもよい。表面は、単に便宜のために、および一般的に本発明の方法の操作が実行される表面を区別するために、「前面」または「裏面」と称する。本明細書中において、単結晶シリコンハンドルウエハなどの単結晶半導体ハンドル基板１０２の「前面」は、接合構造体の内表面となる基板の主表面を意味する。炭素ドープアモルファスシリコン層１１０が形成されるのは、この前面上である。従って、単結晶半導体ハンドル基板、例えば、ハンドルウエハの「裏面」は、接合構造体の外表面となる主表面を意味する。同様に、単結晶半導体ドナー基板、例えば、単結晶シリコンドナーウエハの「前面」とは、接合構造体の内表面となる単結晶半導体ドナー基板の主表面を意味し、単結晶半導体ドナー基板、例えば、単結晶シリコンドナーウエハの「裏面」は、接合構造体の外表面となる主表面を意味する。従来の接合と、ウエハ薄化工程が完了すると、単結晶半導体ドナー基板は、絶縁体上半導体（例えば、シリコンオンインシュレータ）複合構造体の半導体素子層１０６を形成する。

【0024】

単結晶半導体ハンドル基板および単結晶半導体ドナー基板は、単結晶半導体ウエハであってもよい。好ましい態様において、上記半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、およびこれらの組み合わせからなる群から選択される材料を含む。単結晶半導体ウエハ、例えば、本発明の単結晶シリコンハンドルウエハと単結晶シリコンドナーウエハは、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、少なくとも約４５０ｍｍ、またはそれ以上の公称直径を有する。ウエハの厚さは、約２５０μｍ〜約１５００μｍ、好適には約５００μｍ〜約１０００μｍの範囲内で変化してもよい。

【0025】

特に好ましい態様において、単結晶半導体ウエハは、従来のＣｚｏｃｈｒａｌｓｋｉ法やフロートゾーン法にしたがって、成長させた単結晶インゴットからスライスした単結晶シリコンウエハを含む。標準的なシリコンスライス、ラッピング、エッチング、および研磨技術だけでなく、このような方法が、例えば、Ｆ．Ｓｈｉｍｕｒａの、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌ Ｔｅｃｈｎｏｌｏｇｙ、Ａｃａｄｅｍｉｃ Ｐｒｅｓｓ、１９８９年、およびＳｉｌｉｃｏｎ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ、（Ｊ．Ｇｒａｂｍａｉｅｒ発行）Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ、Ｎ．Ｙ．、１９８２年に開示されている（参照により本明細書中に組み込まれる）。好ましくは、当業者に公知の標準的な方法により、ウエハを研磨し、洗浄する。例えば、Ｗ．Ｃ．Ｏ’Ｍａｒａらの、Ｈａｎｄｂｏｏｋ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙ、Ｎｏｙｅｓ Ｐｕｂｌｉｃａｔｉｏｎｓを参照。所望であれば、ウエハは、例えば、標準的なＳＣ１／ＳＣ２溶液中で、洗浄されてもよい。いくつかの態様において、本発明の単結晶シリコンウエハは、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、少なくとも約４５０ｍｍ、またはそれ以上の公称直径を有する、従来のチョクラルスキー（「Ｃｚ」）結晶成長法に従って成長させた単結晶インゴットからスライスされた単結晶シリコンウエハである。好ましくは、単結晶シリコンハンドルウエハと単結晶シリコンドナーウエハの両方は、引っ掻き傷、大きな粒子などの表面欠陥を含まない鏡面研磨前面仕上げを有する。ウエハの厚さは、約２５０μｍ〜約１５００μｍ、好適には約５００μｍ〜約１０００μｍの範囲内で変化してもよい。いくつかの特定の態様において、ウエハの厚さは約７２５μｍであってもよい。

【0026】

いくつかの態様において、単結晶半導体ウエハ、即ち、ハンドルウエハとドナーウエハは、一般的にチョクラルスキー成長方法によって達成される濃度で格子間酸素を含む。いくつかの態様において、上記半導体ウエハは、約４ＰＰＭＡ〜約１８ＰＰＭＡの濃度の酸素を含む。いくつかの態様において、上記半導体ウエハは、約１０ＰＰＭＡ〜約３５ＰＰＭＡの濃度の酸素を含む。格子間酸素は、ＳＥＭＩ ＭＦ １１８８‐１１０５に準じて測定してもよい。

【0027】

いくつかの態様において、半導体ハンドル基板１０２、例えば、単結晶シリコンハンドルウエハなどの単結晶半導体ハンドル基板は、比較的高い最小バルク抵抗率を有する。高抵抗ウエハは、一般的にチョクラルスキー法やフロートゾーン法により成長させた単結晶インゴットからスライスされる。Ｃｚ成長シリコンウエハは、結晶成長時に組み込まれる酸素により生じる熱ドナーを消滅させるために、約６００℃〜約１０００℃の範囲の温度で熱アニールを施してもよい。いくつかの態様において、単結晶半導体ハンドルウエハは、少なくとも１００［Ω・ｃｍ］、例えば約１００［Ω・ｃｍ］〜約１００，０００［Ω・ｃｍ］、約５００［Ω・ｃｍ］〜約１００，０００［Ω・ｃｍ］、または約１０００［Ω・ｃｍ］〜約１００，０００［Ω・ｃｍ］、または約５００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］、または約７５０［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］、または約１０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］、約２０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］、約３０００［Ω・ｃｍ］〜約１０，０００［Ω・ｃｍ］、または約３０００［Ω・ｃｍ］〜約５，０００［Ω・ｃｍ］の最小バルク抵抗率を有する。高抵抗率ウエハを製造する方法は、当技術分野で知られており、このような高抵抗ウエハは、ＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｔｄ．（Ｓｔ．Ｐｅｔｅｒｓ、ＭＯ；以前のＭＥＭＣ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）などの市販供給先から入手してもよい。

【0028】

いくつかの態様において、炭素ドープアモルファスシリコン層１１０を形成する前に、界面層１０８形成するために、半導体ハンドルウエハ１０２の前面を処理する。上記界面層１０８には、二酸化ケイ素、窒化ケイ素、および酸窒化ケイ素から選択される材料を含んでもよい。いくつかの好ましい態様において、界面層１０８は、二酸化ケイ素を含んでもよい。二酸化ケイ素の界面層１０８を形成するために、炭素ドープアモルファスシリコン層１１０の形成前に、半導体ハンドルウエハ１０２の前面を酸化し、そして上記ウエハの前面が酸化膜を含む。いくつかの態様において、上記酸化膜層は、半導体ハンドル基板１０２の前面を酸化することによって形成してもよい二酸化ケイ素を含む。これは、熱酸化（付着した半導体材料膜の一部が消費される）、またはＣＶＤ酸化膜形成などの当技術分野で公知の手段によって達成してもよい。いくつかの態様において、単結晶半導体ハンドル基板１０２、例えば、単結晶シリコンハンドルウエハを、ＡＳＭ Ａ４００などの炉内で熱酸化してもよい。温度は酸化性雰囲気中で７５０℃〜１２００℃の範囲であってもよい。酸化性雰囲気は、ＡｒやＮなどの不活性ガス、およびＯ_２の混合物であってもよい。酸素含有量は１〜１０％、またはそれ以上に変化してもよい。いくつかの態様において、酸化性雰囲気は、１００％（「ドライ酸化」）までであってもよい。例示的な態様において、半導体ハンドルウエハは、Ａ４００などの縦型炉内に入れてもよい。温度は、Ｎ_２とＯ_２との混合物を用いて、酸化温度まで上昇される。所望の酸化膜厚さが得られた後、Ｏ_２を止め、炉内温度が低下し、ウエハを炉から出す。界面層中に窒素を組み込んで窒化ケイ素または酸窒化ケイ素を付着させるために、上記雰囲気は、窒素単独、または酸素および窒素の組み合わせを含んでもよく、温度は１１００℃〜１４００℃に上昇させてもよい。代替的な窒素源はアンモニアである。いくつかの態様において、界面層１０８を上記ハンドル基板の前面に形成して、約１ｎｍ〜約５ｎｍ、例えば約１ｎｍ〜約４ｎｍ、または約２ｎｍ〜約４ｎｍの平均厚さを有する界面層を提供する。

【0029】

いくつかの態様において、炭素ドープされたアモルファスシリコン層１１０を、半導体ハンドルウエハ１０２の前面上に付着させる。いくつかの態様において、炭素ドープアモルファスシリコン層１１０を、半導体ハンドルウエハの前面上に二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素を含有する界面層１０８上に付着させる。本発明の炭素ドープアモルファスシリコン層１１０は、有機金属化学気相成長（ＭＯＣＶＤ）、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、低圧化学蒸着（ＬＰＣＶＤ）、プラズマ強化化学蒸着（ＰＥＣＶＤ）、または分子線エピタキシャル成長法（ＭＢＥ）によって付着させてもよい。

【0030】

いくつかの好ましい態様において、本発明の炭素ドープされたアモルファスシリコン層１１０を、低圧化学蒸着（ＬＰＣＶＤ）によって付着させてもよい。ＬＰＣＶＤは、ＡＳＭ Ｅｐｓｉｌｏｎ ｒｅｄｕｃｅｄ ｐｒｅｓｓｕｒｅ ＣＶＤ ｓｙｓｔｅｍなどの、市販の装置で行ってもよい。ＬＰＣＶＤでは、ガス状の前駆体を反応器に注入し、上記前駆体間の化学反応によって、準大気圧での半導体ウエハ上に原子の層を付着させる。ＬＰＣＶＤ反応器チャンバ内の圧力は、約１トール〜約７６０トール、好ましくは約１トール〜約４０トールであってもよい。ケイ素および炭素前駆体の表面反応は、成長のための条件を作成する。成長温度は、約１００℃〜約８００℃、例えば、約２００℃〜約６００℃、好ましくは約３００℃〜約５００℃であってもよい。

【0031】

いくつかの好ましい態様において、本発明の炭素ドープされたアモルファスシリコン層１１０を、プラズマ強化化学蒸着（ＰＥＣＶＤ）によって付着させてもよい。ＰＥＣＶＤは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐｒｏｄｕｃｅｒ ＰＥＣＶＤ ｓｙｓｔｅｍなどの、市販の装置で行ってもよい。ＰＥＣＶＤでは、ガス状前駆体を反応器に注入し、プラズマ中の前駆体間の化学反応により、半導体ウエハ上に原子の層を付着させる。ケイ素および炭素前駆体の表面反応は、成長のための条件を作成する。ＰＥＣＶＤ反応器チャンバ内の圧力は、約１０^−６トール（約０．０００１３ｋＰａ）〜約１０トール（約１．３３ｋＰａ）、例えば、約１トール（約０．１３３ｋＰａ）であってもよい。成長温度は、約５０℃〜約８００℃、例えば約１００℃〜約７００℃、好ましくは約１００℃〜約５００℃であってもよい。

【0032】

ＬＰＣＶＤまたはＰＥＣＶＤのためのケイ素前駆体には、とりわけ、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）、四塩化ケイ素（ＳｉＣｌ_４）が挙げられる。ＣＶＤまたはＰＥＣＶＤのための好適な炭素前駆体は、とりわけ、メチルシラン、メタン、エタン、エチレンが挙げられる。これは、炭素およびケイ素の両方を提供するので、ＬＰＣＶＤ付着のために、メチルシランが特に好ましい前駆体である。ＰＥＣＶＤ付着のために、好適な前駆体は、シランとメタンが挙げられる。いくつかの態様において、炭素ドープされたアモルファスシリコン層は、原子ベースで少なくとも約１％、例えば約１％〜約１０％の炭素濃度を含む。

【0033】

ＬＰＣＶＤまたはＰＥＣＶＤに適したＣＶＤ反応器は、反応器壁、ライナ、サセプタ、ガス注入ユニット、および温度制御ユニットを備えたチャンバを含む。反応器の部品は、前駆体材料に耐性を有し、および前駆体材料と非反応性である材料から形成する。過熱を防ぐために、冷却水を、反応器の壁内のチャネルを通して流してもよい。基板は、制御された温度であるサセプタ上に配置される。サセプタは、グラファイトなどの使用される有機金属化合物に耐性を有する材料から形成される。反応ガスは、前駆体反応物の比率を制御する入口によって導入される。水素、窒素、アルゴン、およびヘリウム、好ましくは水素またはアルゴンなどのキャリアガスを用いてもよい。ＰＥＣＶＤにおいて、化学反応は、反応性ガスのプラズマの生成後に生じる工程に含まれる。プラズマは、一般的に２つの電極間のＲＦ（ＡＣ）周波数またはＤＣ放電によって形成され、それらの間の空間は反応ガスで満たされている。いくつかの態様において、炭素ドープされたアモルファスシリコン層は、約２５ｎｍ〜約７５００ｎｍ、例えば約５０ｎｍ〜約５０００ｎｍ、約１００ｎｍ〜約３０００ｎｍ、または約５００ｎｍ〜約２５００ｎｍの平均厚さに付着させる。

【0034】

炭素ドープアモルファスシリコン層１１０の付着後、必要に応じて、誘電体層を、上記炭素ドープされたアモルファスシリコン層１１０の上に形成してもよい。いくつかの態様において、上記誘電体層は、酸化膜または窒化膜を含む。好適な誘電体層は、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから選択される材料を含んでもよい。いくつかの態様において、上記誘電体層は、酸化膜を含む。このような酸化膜は、任意に酸化された半導体素子基板との接合面として機能してもよく、またはそれによって、最終的な絶縁体上半導体複合構造体１００中の誘電体層１０４に組み込んでもよい。いくつかの態様において、誘電体層は、炭素ドープアモルファスシリコン層１１０を含む半導体ハンドル基板１０２の表面を酸化することにより形成してもよい二酸化ケイ素を含む。これは、例えば熱酸化（付着した半導体材料膜の一部が消費される）および／またはＣＶＤ酸化膜付着などの当技術分野で公知の手段によって達成されてもよい。いくつかの態様において、炭素ドープされたアモルファスシリコン層１１０を有する単結晶シリコンハンドルウエハ１０２は、ＡＳＭ Ａ４００などの炉内で熱酸化されていてもよい。温度は、酸化性雰囲気中で７５０℃〜１１００℃の範囲であってもよい。酸化性雰囲気は、ＡｒまたはＮ_２などの不活性ガスおよびＯ_２の混合物であってもよい。酸素含有量は、１〜１０％、またはそれ以上に変化してもよい。いくつかの態様において、酸化性雰囲気は、１００％（「ドライ酸化」）までであってもよい。いくつかの態様において、周囲の雰囲気は、ＡｒまたはＮ_２などの不活性ガスならびにＯ_２および水蒸気（「湿式酸化」）などの酸化性ガスの混合物を含んでもよい。例示的な態様において、半導体ハンドルウエハは、Ａ４００などの縦型炉内に入れてもよい。温度は、Ｎ_２とＯ_２との混合物を用いて、酸化温度まで上昇される。所望の温度で、水蒸気をガス流に導入する。所望の酸化膜厚さが得られた後、水蒸気およびＯ_２を止め、炉内温度が低下し、ウエハを炉から出す。いくつかの態様において、上記ハンドル基板を酸化して、約１００ｎｍ〜約５μｍ、例えば約５００ｎｍ〜約２μｍ、または約７００ｎｍ〜約１μｍの厚さの酸化膜層を提供する。

【0035】

酸化膜付着後、ウエハ洗浄は任意である。所望であれば、ウエハは、例えば、標準的なＳＣ１／ＳＣ２溶液中で、洗浄してもよい。更に、ウエハは、好ましくは、ＲＭＳ_{２×２μｍ２}のレベルを約５０Å未満、更により好ましくは約５Å未満まで、表面粗さを減少させるために化学機械研磨（ＣＭＰ）を施してもよく、上記表面粗さは以下の式の二乗平均平方根

（式中、粗さプロファイルは、トレースに沿って順序付けられた、等間隔の点が含まれており、ｙ_ｉはデータ点までの平均線からの垂直距離である。）
で表される。

【0036】

本明細書中に記載される方法に従って製造されて、炭素ドープアモルファスシリコン層１１０と、必要に応じて、酸化膜を含む半導体処理基板１０２、例えば単結晶シリコンハンドルウエハなどの単結晶半導体ハンドルウエハを、次いで、従来の層転写法に従って製造された半導体ドナー基板、例えば、単結晶半導体ドナーウエハと接合する。即ち、単結晶半導体ドナーウエハに、酸化、注入、および注入後洗浄を含む標準的な処理工程を行ってもよい。従って、エッチング、研磨、および必要に応じて酸化された多層半導体構造体、例えば、単結晶シリコンドナーウエハの製造に従来から使用される材料の単結晶半導体ウエハなどの半導体ドナー基板に、イオン注入を行って、ドナー基板にダメージ層を形成する。いくつかの態様において、半導体ドナー基板は、誘電体層を含む。好適な誘電体層には、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから選択される材料を含んでもよい。いくつかの態様において、誘電体層は、約１０ｎｍ〜約５００ｎｍ、例えば約１００ｎｍ〜約４００ｎｍの厚さを有する酸化膜層を含む。

【0037】

イオン注入は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ ＩＩなどの市販の器械で行ってもよい。注入されたイオンには、Ｈｅ、Ｈ、Ｈ_２、またはそれらの組み合わせを含む。イオン注入は、半導体ドナー基板にダメージ層を形成するのに十分な密度と期間として行われる。注入密度は、約１０^１２イオン／ｃｍ^２〜約１０^１６イオン／ｃｍ^２の範囲であってもよい。注入エネルギーは、約１ｋｅＶ〜約３，０００ｋｅＶの範囲であってもよい。いくつかの態様において、単結晶半導体ドナーウエハ、例えば、単結晶シリコンドナーウエハに注入後の洗浄を施すことが望ましいことがある。いくつかの好ましい態様において、上記洗浄は、Ｐｉｒａｎｈａ洗浄、次いで脱イオン水濯ぎおよびＳＣ１／ＳＣ２洗浄を含んでもよい。

【0038】

いくつかの態様において、イオン注入および任意に洗浄された単結晶半導体ドナー基板には、酸素プラズマおよび／または窒素プラズマ表面活性化を施す。いくつかの態様において、酸素プラズマ表面活性化ツールは、市販のツール、例えばＥＶＧ（登録商標）８１０ＬＴ Ｌｏｗ Ｔｅｍｐ Ｐｌａｓｍａ Ａｃｔｉｖａｔｉｏｎ ＳｙｓｔｅｍなどのＥＶ Ｇｒｏｕｐから入手可能なものである。イオン注入および任意に洗浄した単結晶半導体ドナーウエハをチャンバ内に入れる。上記チャンバを排気し、大気圧未満の圧力までＯ_２で充填して、それによってプラズマを生成する。上記単結晶半導体ドナーウエハを、約１〜約１２０秒の範囲であってもよい所望の時間の間、このプラズマに暴露する。単結晶半導体ドナー基板の前面を親水性化し、上記の方法に従って製造された単結晶半導体ハンドル基板に接合可能にするために、酸素プラズマ表面酸化を行う。

【0039】

単結晶半導体ドナー基板の親水性前面層、および必要に応じて酸化された単結晶半導体ハンドル基板の表面を、次いで密着させて、それによって接合構造体を形成する。機械的な接合は比較的弱いので、上記接合構造体を更にアニールして、上記ドナーウエハとハンドルウエハとの間の接合を固化する。本発明のいくつかの態様において、上記接合構造体を、単結晶半導体ドナー基板において熱活性化劈開面を形成するのに十分な温度でアニールする。好適なツールの例は、Ｂｌｕｅ Ｍ ｍｏｄｅｌなどの単純な箱型炉であってもよい。いくつかの好ましい態様において、接合構造体を、約２００℃〜約３５０℃、約２２５℃〜約３２５℃、好ましくは約３００℃の温度でアニールする。熱アニーリングは、約０．５〜約１０時間、好ましくは約２時間の間、行ってもよい。これらの温度範囲内での熱アニールは、熱活性化劈開面を形成するのに十分である。劈開面を活性化させるための熱アニールの後、接合構造体を劈開してもよい。

【0040】

熱アニール後、上記単結晶半導体ドナー基板と単結晶半導体ハンドル基板との間の接合は、劈開面で接合構造体を劈開することによって、層転写を開始するのに十分な強度を有する。劈開は、当技術分野で公知の技術に従って行ってもよい。いくつかの態様において、接合構造体は、片側を固定吸引カップに固定された、および他方の側をヒンジ付きアームに追加の吸引カップにより固定された従来の劈開ステーションに配置してもよい。ウエハを劈開して分離するヒンジ付近の吸引カップ取り付け部および可動アームピボット近傍でクラックが生じる。劈開により、半導体ドナーウエハの一部を除去し、それによって絶縁体上半導体複合構造体上に半導体素子層、好ましくは、シリコン素子層を残す。

【0041】

劈開後、劈開された構造体には、転写素子層と単結晶半導体ハンドル基板との間の接合を更に強化するために高温アニールを施す。好適なツールの例は、ＡＳＭ Ａ４００などの縦型炉であってもよい。いくつかの好ましい態様において、接合構造体を、約１０００℃〜約１２００℃、好ましくは約１０００℃の温度でアニールする。熱アニーリングは、約０．５時間〜約８時間、好ましくは約４時間行ってもよい。これらの温度範囲内での熱アニーリングは、転写素子層と単結晶半導体ハンドル基板との間の接合を強化するのに十分である。

【0042】

劈開および高温アニールの後、接合構造体には、表面から薄い熱酸化膜を除去し、微粒子を取り除くように設計された洗浄処理を施してもよい。いくつかの態様において、単結晶半導体ドナーウエハを、キャリアガスとしてＨ_２を用いる水平流単一ウエハエピタキシャル反応器内の気相のＨＣｌエッチング処理を施すことにより、所望の厚さと平滑性にしてもよい。いくつかの態様において、エピタキシャル層を、転写素子層上に付着させてもよい。完成したＳＯＩウエハは、半導体ハンドル基板、炭素ドープアモルファスシリコン層、誘電体層（例えば、埋め込み酸化膜層）、および半導体素子層を含み、次いで、最後のライン計測検査を行って、典型的なＳＣ１‐ＳＣ２法を用いて最後の洗浄を行ってもよい。

【0043】

本発明によれば、および図３を参照して、図３に示すように、絶縁体上半導体複合構造体１００は、界面層１０８および誘電体層１０４と界面を形成する炭素ドープアモルファスシリコン層１１０を用いて得られる。上記界面層１０８は、半導体ハンドル基板１０２、例えば単結晶シリコンハンドルウエハなどの単結晶半導体ハンドルウエハとの界面にある。上記誘電体層１０４は、半導体素子層１０６との界面にある。上記誘電体層１０４は、埋め込み酸化膜、またはＢＯＸを含んでもよい。炭素ドープアモルファスシリコン層１１０は、絶縁体上半導体複合構造体１００における誘電体層１０４との界面にあり、高温処理時に上記膜の電荷トラップ効率を維持するために有効であってもよい。

【0044】

本発明を詳細に説明したが、添付の特許請求の範囲に規定される本発明の範囲から逸脱することなく、修正および変形が可能であることは明らかである。

【実施例】

【0045】

以下の非限定的な実施例は、本発明を更に説明するために提供される。

【0046】

実施例１：炭素ドープしたアモルファスシリコン電荷トラップ層を含むシリコンオンインシュレータ構造体
本発明の絶縁体上半導体複合構造体１００は、図３に示されている。ＳＯＩ構造体１００は、高抵抗シリコン基板１０２、埋め込み酸化膜層１０４、およびシリコン素子層１０６を含む。上記高抵抗シリコン基板１０２および埋め込み酸化膜層１０４との界面には、二酸化ケイ素層１０８および炭素ドープアモルファスシリコン層１１０がある。上記二酸化ケイ素層１０８および炭素ドープアモルファスシリコン層１１０を、化学蒸着（ＣＶＤ）システムで付着させた。

【0047】

まず、薄い二酸化ケイ素層１０８を、約４ｎｍ未満の厚さに高抵抗シリコン基板１０２上に付着させた。上記薄い二酸化ケイ素層１０８を、酸素プラズマ化学酸化、または熱酸化によって付着させてもよい。上記二酸化ケイ素層１０８は、上記炭素ドープアモルファスシリコン層１１０が、後続の高温処理時に再結晶化するのを防止するのに有用であった。

【0048】

二酸化ケイ素層１０８の形成後、炭素ドープアモルファスシリコン層１１０を、減圧化学蒸着（ＣＶＤ）システムにより付着させた。その後、炭素ドープアモルファスシリコン層１１０を、薄い埋め込み酸化膜層１０４によってキャップした。上記埋め込み酸化膜層１０４を、ＰＥＣＶＤ、ＬＰＣＶＤによってＳｉＯ_２付着させるか、または熱酸化炉内で成長させた。上記埋め込み酸化膜層１０４の合計厚さは、約７６００Åであった。約２４００ÅのＳｉＯ_２を有する従来のドナーウエハを、次いで従来の方法を用いて、イオン注入し、高抵抗シリコン基板１０２に接合させた。絶縁上半導体複合構造体１００を、次いで、熱処理し、劈開し、複数の熱処理工程を行って、標準的な工程フローの終わりに到達した。

【0049】

実施例２：炭素ドープアモルファスシリコン電荷トラップ層を含むホウ素汚染シリコンオンインシュレータ構造体のＲＦ性能
高抵抗基板上に作製した炭素ドープアモルファスシリコン層中のホウ素濃度を、二次イオン質量分析法により測定した。図４Ａおよび４Ｂを参照。図４Ａは、どのような高温処理工程より前の、付着した炭素をドープしたアモルファスシリコン層中のホウ素濃度を示すグラフ図である。炭素ドープしたアモルファスシリコン層は、約２μｍの厚さである。図４Ｂは、高温アニール処理後の炭素ドープしたアモルファスシリコン層と高抵抗基板中のホウ素濃度を示すグラフ図である。ホウ素がアニール時に高抵抗基板の中に拡散しているので、基板の抵抗率が減少した。抵抗率の減少により、ＲＦ性能の低下をもたらすことが予想される。しかし、炭素ドープされたアモルファスシリコン層を欠いたＳＯＩ構造体に比べて、炭素ドープアモルファスシリコン層を含む高抵抗基板を含むＳＯＩ構造体では、測定されたＲＦ性能は低下しなかった。９００ＭＨｚで＋２０ｄＢｍの入力電力を用いてＳＯＩ構造体において測定した、それぞれ２次高調波電力および３次高調波出力電力を示すグラフ図である図５Ａおよび図５Ｂを参照。

【0050】

本発明の要素またはそれらの好ましい態様を導入する場合、「ａ」、「ａｎ」、「ｔｈｅ」および「ｓａｉｄ」の冠詞は、１つ以上の要素が存在することを意味することを意図するものである。「〜を含有する（ｃｏｍｐｒｉｓｉｎｇ）」、「〜を含む（ｉｎｃｌｕｄｉｎｇ）」および「〜を有する（ｈａｖｉｎｇ）」という用語は、包括していることを意図するものであり、列挙された要素以外の追加の要素が存在してもよいことを意味することを意図するものである。

【0051】

上記の観点から、本発明のいくつかの目的が達成され、他の有利な結果が達成されることが理解されるであろう。

【0052】

様々な変更が本発明の範囲から逸脱することなく、上記の製品および方法においてなされ得るように、上記記載に含まれ、添付の図面に示されるすべての事項が、例示として解釈されるべきであり、限定的でないと解釈されるべきであると意図されるものである。

【符号の説明】

【0053】

２ … シリコンオンインシュレータ（ＳＯＩ）構造体
４ … 高抵抗シリコンウエハ
６、２４ … 埋め込み酸化膜（ＢＯＸ）層
１０ … シリコン素子層
１２ … 電荷反転または電荷蓄積層
２０ … 絶縁体上半導体
２２ … シリコン基板
２６ … 上部シリコン層
２８ … 多結晶シリコン膜（層）
１００ … 絶縁体上半導体複合構造体
１０２ … 半導体ハンドル基板（ウエハ）
１０４ … 誘電体層（埋め込み酸化膜層）
１０６ … 半導体素子層
１０８ … 界面層（二酸化ケイ素層）
１１０ … 炭素ドープアモルファスシリコン層

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】