特許 6458826 ゲート駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6458826

(24)【登録日】2019年1月11日

(45)【発行日】2019年1月30日

(54)【発明の名称】ゲート駆動回路

(51)【国際特許分類】

   H02M 1/08 20060101AFI20190121BHJP

   H02M 1/38 20070101ALI20190121BHJP

   H03K 17/687 20060101ALI20190121BHJP

   H03K 17/16 20060101ALI20190121BHJP

【ＦＩ】

   H02M1/08 A

   H02M1/38

   H03K17/687 A

   H03K17/16 L

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2017-104706(P2017-104706)

(22)【出願日】2017年5月26日

(65)【公開番号】特開2018-201297(P2018-201297A)

(43)【公開日】2018年12月20日

【審査請求日】2017年11月15日

(73)【特許権者】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100101247

【弁理士】

【氏名又は名称】高橋 俊一

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(74)【代理人】

【識別番号】100098327

【弁理士】

【氏名又は名称】高松 俊雄

(72)【発明者】

【氏名】佐々木 正宏

(72)【発明者】

【氏名】井上 隆

【審査官】 佐藤 匡

(56)【参考文献】

【文献】 特開２００２−１９９７０５（ＪＰ，Ａ）

【文献】 特開２０００−３２４８５０（ＪＰ，Ａ）

【文献】 特開平１１−６９８０８（ＪＰ，Ａ）

【文献】 特開昭６３−７１７１（ＪＰ，Ａ）

【文献】 特開昭６３−１６７６７９（ＪＰ，Ａ）

【文献】 特開昭６２−２９５４４３（ＪＰ，Ａ）

【文献】 特開２０１７−１７９１７（ＪＰ，Ａ）

【文献】 特開平５−１９９７６９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／０８，１／３８，３／００，７／４８

Ｈ０３Ｋ １７／１６，１７／６８７

(57)【特許請求の範囲】

【請求項1】

直流電源の両端にハイサイドの第１スイッチング素子と第１ダイオードとローサイドの第２スイッチング素子とが直列に接続された直列回路と、
一端が前記第１スイッチング素子の第１主電極と前記第１ダイオードのアノードとに接続され他端が負荷に接続されたリアクトルと、
カソードが前記リアクトルの一端に接続されアノードが基準電位に接続された還流ダイオードと、
一端が前記直流電源の一端と前記第１スイッチング素子の第２主電極に接続され他端が前記第１ダイオードのカソードと前記第２スイッチング素子の第２主電極に接続されたインピーダンス素子と、
前記第１スイッチング素子と前記第２スイッチング素子とを所定のデットタイムを設けて交互にオンオフさせる制御回路と、
を備えることを特徴とするゲート駆動回路。

【請求項2】

前記負荷は、第１コンデンサを有し、
前記インピーダンス素子は、第１抵抗又は前記第１抵抗と第２コンデンサとの直列回路又は前記第１抵抗と前記第２コンデンサとの並列回路であることを特徴とする請求項１記載のゲート駆動回路。

【請求項3】

直流電源の両端にハイサイドの第１スイッチング素子と第１ダイオードとローサイドの第２スイッチング素子とが直列に接続された直列回路と、
一端が前記第１スイッチング素子の第１主電極と前記第１ダイオードのアノードとに接続され他端が負荷に接続されたリアクトルと、
カソードが前記リアクトルの一端に接続されアノードが基準電位に接続された還流ダイオードと、
前記第１スイッチング素子と前記第２スイッチング素子とを所定のデットタイムを設けて交互にオンオフさせる制御回路と、
を備え、
前記第１ダイオードは、前記リアクトルと前記負荷に有するコンデンサと前記第２スイッチング素子の第２主電極及び制御電極間の寄生容量とによる共振現象における高周波において、順方向インピーダンスが増大することを特徴とするゲート駆動回路。

【請求項4】

前記第１ダイオードは、ファストリカバリダイオードからなることを特徴とする請求項３記載のゲート駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ハイサイドのスイッチング素子とローサイドのスイッチング素子を交互にオンオフさせるとともに、ローサイドのスイッチング素子のドレイン及びゲート間の容量によるゲート電位の上昇を抑制するゲート駆動回路に関する。

【背景技術】

【0002】

従来のゲート駆動回路として、特許文献１に記載されたゲートドライブ回路が知られている。このゲートドライブ回路は、ハイサイドのスイッチング素子とローサイドのスイッチング素子のデットタイムを調整し、ハイサイドのスイッチング素子とローサイドのスイッチング素子との同時オンを防止することで、貫通電流を防止している。

【0003】

図７に示すゲート駆動回路は、直流電源Ｖｉｎ、ハイサイドのスイッチング素子ＳＷ１、ＰＮ接合されたダイオードＤｉ１、ローサイドのスイッチング素子ＳＷ２、還流ダイオードＤｉ２、リアクトルＬ、コンデンサＣ１、電子制御ユニット（ＥＣＵ）１１、制御回路１２を備えている。スイッチング素子ＳＷ１，ＳＷ２は、Ｎ型のＭＯＳＦＥＴからなる。

【0004】

直流電源Ｖｉｎの両端にはスイッチング素子ＳＷ１とダイオードＤｉ１とスイッチング素子ＳＷ２との直列回路が接続され、スイッチング素子ＳＷ１のソースとダイオードＤｉ１のアノードには、リアクトルＬの一端と還流ダイオードＤｉ２のカソードが接続されている。リアクトルＬの他端は、コンデンサＣ１の一端に接続され、還流ダイオードＤｉ２のアノードとコンデンサの他端とは接地されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００６−３４０３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、負荷に接続される中点電位Ｖ１が共振動作により高周波発振することがある。この高周波発振現象を図８に示すタイミングチャートを用いて説明する。ここで、Ｖ１はダイオードＤｉ１のアノードの電位、Ｖ２はダイオードＤｉ１のカソードの電位を示す。

【0007】

まず、時刻ｔ１０において、スイッチング素子ＳＷ１がオンすると、Ｖｉｎ→ＳＷ１→Ｌ→Ｃ１と電流が流れる。このため、電圧Ｖ１，Ｖ２は所定電圧となる。時刻ｔ１１において、スイッチング素子ＳＷ２がオンすると、Ｃ１→Ｌ→Ｄｉ１→ＳＷ２と電流が流れる。このため、電圧Ｖ１，Ｖ２は零電圧となる。

【0008】

次に、時刻ｔ１２において、スイッチング素子ＳＷ１がオンすると、Ｖｉｎ→ＳＷ１→Ｌ→Ｃ１と電流が流れるが、時刻ｔ１３〜ｔ１４において、負荷が接続される中点電位Ｖ１が共振現象により発振動作に至る。

【0009】

スイッチング素子ＳＷ２のドレインとゲート間電圧と寄生容量Ｃｄｓにより、寄生容量Ｃｄｓを介してスイッチング素子ＳＷ２のドレインからゲートに流れる電流ｉＧ+とゲートからドレインに流れる電流ｉＧ-が発生する。

【0010】

逆方向電流ブロック素子であるダイオードＤｉ１がドレインに接続されているため、電流ｉＧ-が電位Ｖ２から先に流れる経路がない。このため、共振現象による発振動作により、ｉＧ+＝ｉＧ-の関係が維持できず、ｉＧ+＞ｉＧ-となる。

【0011】

このため、スイッチング素子ＳＷ２のゲート電圧が上昇し、時刻ｔ１７において、スイッチング素子ＳＷ２のゲート電圧がしきい値電圧Ｖｔｈを超えるため、スイッチング素子ＳＷ２がオンしてしまう。このため、スイッチング素子ＳＷ１，ＳＷ２が同時にオンするため、貫通電流が流れてしまう。

【0012】

本発明の課題は、ローサイドのスイッチング素子のドレイン及びゲート間の容量によるゲート電位の上昇を抑制して、意図しないスイッチング素子のオン動作をなくすゲート駆動回路を提供することにある。

【課題を解決するための手段】

【0013】

本発明に係るゲート駆動回路は、直流電源の両端にハイサイドの第１スイッチング素子と第１ダイオードとローサイドの第２スイッチング素子とが直列に接続された直列回路と、一端が前記第１スイッチング素子の第１主電極と前記第１ダイオードのアノードとに接続され他端が負荷に接続されたリアクトルと、カソードが前記リアクトルの一端に接続されアノードが基準電位に接続された還流ダイオードと、一端が前記直流電源の一端と前記第１スイッチング素子の第２主電極に接続され他端が前記第１ダイオードのカソードと前記第２スイッチング素子の第２主電極に接続されたインピーダンス素子と、前記第１スイッチング素子と前記第２スイッチング素子とを所定のデットタイムを設けて交互にオンオフさせる制御回路とを備えることを特徴とする。

【0014】

また、本発明は、直流電源の両端にハイサイドの第１スイッチング素子と第１ダイオードとローサイドの第２スイッチング素子とが直列に接続された直列回路と、一端が前記第１スイッチング素子の第１主電極と前記第１ダイオードのアノードとに接続され他端が負荷に接続されたリアクトルと、カソードが前記リアクトルの一端に接続されアノードが基準電位に接続された還流ダイオードと、前記第１スイッチング素子と前記第２スイッチング素子とを所定のデットタイムを設けて交互にオンオフさせる制御回路とを備え、前記第１ダイオードは、前記リアクトルと前記負荷に有するコンデンサと前記第２スイッチング素子の前記第２主電極及び制御電極間の寄生容量とによる共振現象における高周波において、順方向インピーダンスが増大することを特徴とする。

【発明の効果】

【0015】

本発明によれば、一端が直流電源の一端と第１スイッチング素子の第２主電極に接続され他端が第１ダイオードのカソードと第２スイッチング素子の第２主電極に接続されたインピーダンス素子を設けたので、第２スイッチング素子の第２主電極の電位が直流電源の電位に保持される。

【0016】

このため、１回目の第２スイッチング素子の制御電極から第２主電極への電流ｉＧ-が抑制される。１回目の電流ｉＧ-が流れないことで、２回目以降の電流ｉＧ+が流れる動作が抑制され、第２スイッチング素子の制御電極の電位の上昇が無くなる。この動作により、意図しない第２スイッチング素子のオン動作が無くなる。

【0017】

また、本発明では、第１ダイオードが、リアクトルと負荷に有するコンデンサと第２スイッチング素子の第２主電極及び制御電極間の寄生容量とによる共振現象における高周波において、順方向インピーダンスが増大するので、第２スイッチング素子の第２主電極に発生する発振動作を抑制する。

【0018】

このため、１回目の第２スイッチング素子の制御電極から第２主電極への電流ｉＧ-が抑制される。１回目の電流ｉＧ-が流れないことで、２回目以降の電流ｉＧ+が流れる動作が抑制され、第２スイッチング素子の制御電極の電位の上昇が無くなる。この動作により、意図しない第２スイッチング素子のオン動作が無くなる。

【図面の簡単な説明】

【0019】

【図1】本発明の実施例１に係るゲート駆動回路の回路構成図である。

【図2】本発明の実施例１に係るゲート駆動回路の各部の動作を説明するためのタイミングチャートである。

【図3】本発明の実施例１に係るゲート駆動回路の第１の変形例の回路構成図である。

【図4】本発明の実施例１に係るゲート駆動回路の第２の変形例の回路構成図である。

【図5】本発明の実施例２に係るゲート駆動回路の回路構成図である。

【図6】本発明の実施例２に係るゲート駆動回路のファストリカバリダイオードの高周波信号の順方向電圧に対する順方向電流の特性を示す図である。

【図7】従来のゲート駆動回路の回路構成図である。

【図8】従来のゲート駆動回路の各部の動作を説明するためのタイミングチャートである。

【発明を実施するための形態】

【0020】

以下、本発明の実施の形態のゲート駆動回路について、図面を参照しながら詳細に説明する。

【0021】

（実施例１）
図１は、本発明の実施例１に係るゲート駆動回路の回路構成図である。図１に示す実施例１に係るゲート駆動回路は、図７に示す従来のゲート駆動回路に対して、さらに、一端がスイッチング素子ＳＷ２のドレインとダイオードＤｉ１のカソードとに接続され、他端が直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとに接続された抵抗Ｒを備えたことを特徴とする。

【0022】

スイッチング素子ＳＷ１は、本発明の第１スイッチング素子に対応する。スイッチング素子ＳＷ１のソースは、本発明の第１主電極に対応し、スイッチング素子ＳＷ１のドレインは、本発明の第２主電極に対応する。

【0023】

スイッチング素子ＳＷ２は、本発明の第２スイッチング素子に対応する。スイッチング素子ＳＷ２のソースは、本発明の第１主電極に対応し、スイッチング素子ＳＷ２のドレインは、本発明の第２主電極に対応する。

【0024】

ダイオードＤｉ１は、本発明の第１ダイオードに対応し、ＰＮ接合ダイオードであり、逆方向電流をブロックする機能を有する。抵抗Ｒは、本発明のインピーダンス素子で且つ第１抵抗に対応する。コンデンサＣ１は、負荷であり、本発明の第１コンデンサに対応する。グランドは、本発明の基準電位に対応する。基準電位は、グランドではない固定電位でも良い。

【0025】

制御回路１２は、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２とを所定のデットタイムを設けて交互にオンオフさせる。

【0026】

なお、図１に示す実施例１に係るゲート駆動回路のその他の構成は、図７に示す従来のゲート駆動回路の構成と同一であり、同一部分には同一符号を付し、その説明は省略する。

【0027】

次に、このように構成された実施例１に係るゲート駆動回路の動作を図２に示すタイミングチャートを用いて説明する。なお、図２に示すスイッチング素子ＳＷ１，ＳＷ２のゲート信号の周波数は、例えば、３００ｋＨｚであり、発振動作する高周波は、例えば５ＭＨｚである。

【0028】

まず、時刻ｔｏにおいて、スイッチング素子ＳＷ１がオンすると、Ｖｉｎ→ＳＷ１→Ｌ→Ｃ１と電流が流れる。このため、電圧Ｖ１，Ｖ２は、直流電源Ｖｉｎの電圧と略同一電圧となる。

【0029】

次に、時刻ｔ１において、スイッチング素子ＳＷ２がオンすると、Ｖｉｎ→Ｒ→ＳＷ２と電流が流れる。すると、抵抗Ｒを直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとに接続しドレインとソースとは短絡しているので、電位Ｖ２はほぼ零電圧になる。

【0030】

このとき、Ｌ→Ｃ１→Ｄｉと電流が流れて、コンデンサＣ１が放電される。このため、リアクトルＬとコンデンサＣ１のエネルギーがなくなり、電圧Ｖ１は零電圧となる。このとき、ダイオードＤｉ１は、オフされる。

【0031】

次に、時刻ｔ２において、スイッチング素子ＳＷ１がオンすると、Ｖｉｎ→ＳＷ１→Ｌ→Ｃ１と電流が流れ、時刻ｔ３において、スイッチング素子ＳＷ１がオフする。即ち、スイッチング素子ＳＷ１もスイッチング素子ＳＷ２もオフである。すると、抵抗Ｒを直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとに接続しているので、直流電源Ｖｉｎの電圧が抵抗Ｒを介してスイッチング素子ＳＷ２のドレインに印加される。このため、電位Ｖ２はＶｉｎに保持される。

【0032】

このため、１回目のスイッチング素子ＳＷ２のゲートからドレインへの電流ｉＧ-が抑制される。１回目の電流ｉＧ-が流れないことで、２回目以降の電流ｉＧ+が流れる動作が抑制され、スイッチング素子ＳＷ２のゲートの電位の上昇が無くなる。

【0033】

このため、時刻ｔ３〜ｔ４、ｔ６〜ｔ７においても、スイッチング素子ＳＷ２のゲート電圧は、しきい値Ｖｔｈに達しない。これにより、意図しないスイッチング素子ＳＷ２のオン動作が無くなる。

【0034】

（実施例１の第１の変形例）
図３は、本発明の実施例１に係るゲート駆動回路の第１の変形例の回路構成図である。第１の変形例は、図３に示すように、一端がスイッチング素子ＳＷ２のドレインとダイオードＤｉ１のカソードとに接続され、他端が直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとに接続された抵抗ＲとコンデンサＣ２との直列回路を備えたことを特徴とする。

【0035】

このように、第１の変形例のように、直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとの間に、抵抗ＲとコンデンサＣ２との直列回路を接続しても、直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとの間に抵抗Ｒを接続した場合と同様な効果が得られる。

【0036】

（実施例１の第２の変形例）
図４は、本発明の実施例１に係るゲート駆動回路の第２の変形例の回路構成図である。第２の変形例は、図４に示すように、一端がスイッチング素子ＳＷ２のドレインとダイオードＤｉ１のカソードとに接続され、他端が直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとに接続された抵抗ＲとコンデンサＣ２との並列回路を備えたことを特徴とする。

【0037】

このように、第２の変形例のように、直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとの間に、抵抗ＲとコンデンサＣ３との並列回路を接続しても、直流電源Ｖｉｎの正極とスイッチング素子ＳＷ２のドレインとの間に抵抗Ｒを接続した場合と同様な効果が得られる。

【0038】

（実施例２）
図５は、本発明の実施例２に係るゲート駆動回路の回路構成図である。実施例２に係るゲート駆動回路は、図７に示す従来のゲート駆動回路のダイオードＤｉ１に代えて、ファストリカバリダイオードＦＲＤを用いたことを特徴とする。

【0039】

図６は、本発明の実施例２に係るゲート駆動回路のファストリカバリダイオードの高周波信号の順方向電圧に対する順方向電流の特性を示す図である。

【0040】

通常のダイオードは、図６に示すように、低周波において、順方向電圧に対する順方向電流が二次曲線のように増大する。実施例１で説明した逆方向電流ブロックのダイオードＤｉ１は、図６に示すように、高周波動作においても、順方向インピーダンスは一定の値を維持する。

【0041】

ここで、高周波は、図２に示す時刻ｔ３〜ｔ４、ｔ６〜ｔ７においての電圧Ｖ１の発振動作の周波数である。この周波数は、リアクトルＬとコンデンサＣ１とスイッチング素子ＳＷ２のドレイン及びゲート間の容量Ｄｄｇとによる共振現象における高周波である。

【0042】

これに対して、実施例２に係るゲート駆動回路で用いられるファストリカバリダイオードＦＲＤが、リアクトルＬとコンデンサＣ１とスイッチング素子ＳＷ２のドレイン及びゲート間の容量Ｄｄｇとによる共振現象における高周波において、図６に示すように、順方向インピーダンスが増大する。

【0043】

このため、スイッチング素子ＳＷ２のドレインに発生する発振動作を抑制することができる。このため、１回目のスイッチング素子ＳＷ２のゲートからドレインへの電流ｉＧ-が抑制される。１回目の電流ｉＧ-が流れないことで、２回目以降の電流ｉＧ+が流れる動作が抑制され、スイッチング素子ＳＷ２のゲートの電位の上昇が無くなる。この動作により、意図しないスイッチング素子ＳＷ２のオン動作が無くなる。

【0044】

なお、実施例２に係るゲート駆動回路では、ファストリカバリダイオードＦＲＤを例示したが、リアクトルＬとコンデンサＣ１とスイッチング素子ＳＷ２のドレイン及びゲート間の容量Ｄｄｇとによる共振現象における高周波において、順方向インピーダンスが増大する素子であれば、その他の素子であっても良い。

【符号の説明】

【0045】

１１ ＥＣＵ
１２ 制御回路
Ｖｉｎ 直流電源
ＳＷ１，ＳＷ２ スイッチング素子
Ｄｉ１ ダイオード
Ｄｉ２ 還流ダイオード
ＦＲＤ ファストリカバリダイオード
Ｌ リアクトル
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ，Ｒ１ 抵抗
Ｃｄｓ 寄生容量
Ｖｔｈ しきい値

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】