特許 6459743 超音波検査装置及び超音波検査装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6459743

(24)【登録日】2019年1月11日

(45)【発行日】2019年1月30日

(54)【発明の名称】超音波検査装置及び超音波検査装置の制御方法

(51)【国際特許分類】

   A61B 8/14 20060101AFI20190121BHJP

【ＦＩ】

   A61B8/14ZDM

【請求項の数】6

【全頁数】17

(21)【出願番号】特願2015-84827(P2015-84827)

(22)【出願日】2015年4月17日

(65)【公開番号】特開2016-202354(P2016-202354A)

(43)【公開日】2016年12月8日

【審査請求日】2018年3月8日

(73)【特許権者】

【識別番号】514315159

【氏名又は名称】株式会社ソシオネクスト

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100192636

【弁理士】

【氏名又は名称】加藤 隆夫

(72)【発明者】

【氏名】足立 直人

【審査官】 宮川 哲伸

(56)【参考文献】

【文献】 特公昭５６−２００１６（ＪＰ，Ｂ２）

【文献】 特開昭５４−９６０６６（ＪＰ，Ａ）

【文献】 特開平１０−１１８０６３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ａ６１Ｂ ８／００ − ８／１５

(57)【特許請求の範囲】

【請求項1】

一列に配列された複数個のトランスデューサと、
前記複数個のトランスデューサのうちの選択された複数個のトランスデューサに超音波パルスを送信させ受信信号を受信させる選択回路と、
前記配列の方向に対応して並ぶ複数奇数個の前記受信信号を中央の１つの信号を中心として両側で対称に遅延させて互いに加算する第１の動作と、前記配列の方向に対応して並ぶ複数偶数個の前記受信信号を中央の２つの信号の間を中心として両側で対称に遅延させて互いに加算する第２の動作とを実行するデジタル信号処理回路と
を含む超音波検査装置。

【請求項2】

前記受信信号をアナログ信号からデジタル信号に変換して、変換後の受信信号を前記デジタル信号処理回路に供給する複数個のＡＤ変換器を更に含み、
前記第１の動作において、前記複数個のＡＤ変換器のうち前記奇数個の数のＡＤ変換器が駆動され、前記第２の動作において、前記複数個のＡＤ変換器のうち前記偶数個の数のＡＤ変換器が駆動されることを特徴とする請求項１記載の超音波検査装置。

【請求項3】

前記第１の動作において、前記奇数個の数のトランスデューサが前記選択回路により選択的に駆動され、前記第２の動作において、前記偶数個の数のトランスデューサが前記選択回路により選択的に駆動されることを特徴とする請求項１又は２記載の超音波検査装置。

【請求項4】

前記デジタル信号処理回路は、
複数の前記受信信号をそれぞれの遅延量で遅延させる遅延調整回路と、
前記遅延調整回路により遅延された前記複数の受信信号同士を加算する整相加算回路と、
を含み、前記遅延調整回路による複数の前記受信信号の遅延量は、前記第１の動作のときと前記第２の動作のときとで異なる値に設定されることを特徴とする請求項１乃至３いずれか一項記載の超音波検査装置。

【請求項5】

一列に配列された複数個のトランスデューサのうち奇数個のトランスデューサに超音波を送受信させて得られた受信信号を整相加算する第１の動作と、前記複数個のトランスデューサのうち偶数個のトランスデューサに超音波を送受信させて得られた受信信号を整相加算する第２の動作とを、交互に実行する超音波検査装置。

【請求項6】

一列に配列された複数個のトランスデューサのうちの選択された複数個のトランスデューサに超音波パルスを送信させ第１の受信信号を受信させ、
前記配列の方向に対応して並ぶ複数奇数個の前記第１の受信信号を中央の１つの信号を中心として両側で対称に遅延させて互いに加算し、
前記一列に配列された複数個のトランスデューサのうちの選択された複数個のトランスデューサに超音波パルスを送信させ第２の受信信号を受信させ、
前記配列の方向に対応して並ぶ複数偶数個の前記第２の受信信号を中央の２つの信号の間を中心として両側で対称に遅延させて互いに加算する
各段階の動作を実行する超音波検査装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願開示は、超音波検査装置及び超音波検査装置の制御方法に関する。

【背景技術】

【0002】

超音波画像診断装置等の超音波検査装置においては、パルサ回路からトランスデューサにパルス電圧信号が印加され、当該パルス電圧信号に応じてトランスデューサが超音波パルスを生体内に送信する。筋肉と脂肪との間等の音響インピーダンスが異なる生体組織の境界において超音波パルスが反射され、反射波がトランスデューサにより受信される。一回の超音波パルス送信により得られる受信信号は、時間と共に振幅が変化する信号となり、受信信号中の時間位置がトランスデューサから生体内反射点までの距離に対応し、受信信号の振幅が生体内反射点の反射の強さに対応する。一回の超音波パルス送信により得られる時間と共に振幅が変化する受信信号は、空間的な輝度変化を有する一本の走査線に対応する輝線として表示画面上に表示される。超音波パルスを発射する位置を横方向に順次ずらしながら得られた複数の受信信号を、複数の走査ラインに対する複数の輝線として表示画面上に位置をずらして表示することにより、超音波断層像を形成することができる。

【0003】

超音波パルスを走査するために、多数のトランスデューサ素子が例えば一次元に配列されたトランスデューサアレイが用いられる。一回の超音波パルスの送信動作においては、一列に配置されたｎ個のトランスデューサ素子のうち、ｍ個（ｍ＜ｎ）のトランスデューサ素子を一緒に駆動する。この際、互いに若干のタイミングのずれを持たせたバルス電圧信号をｍ個のトランスデューサ素子に印加して、ｍ個のトランスデューサ素子から僅かに異なるタイミングで超音波パルスを発射してよい。これにより、ｍ個のトランスデューサ素子に相当する大きさの開口を有する発射面から、焦点に向かって進行する波面を有する超音波ビームを形成することができる。ｎ個のトランスデューサ素子のうち駆動するｍ個のトランスデューサの位置を、一次元配列上で順次ずらしていくことにより、横方向（トランスデューサ素子の並び方向）に超音波ビームを走査することができる。

【0004】

反射波の受信時には、超音波送信時に用いたのと同一のｍ個のトランスデューサを用いて反射波を受信してよい。ｍ個のトランスデューサが出力するｍ個のアナログ受信信号は、ｍ個のＡＤＣ（アナログデジタル変換器）によりデジタル受信信号に変換される。ｍ個のデジタル受信信号は、上記焦点からｍ個のトランスデューサまでの距離の差に応じた互いの時間差がゼロになるよう遅延調整され、焦点位置からの反射波の信号が同一の時間位置に配置された受信信号となるようタイミング調整される。この遅延調整後のｍ個のデジタル受信信号は、互いに加算され、加算結果として１つのデジタル受信信号が得られる。この１つのデジタル受信信号に対してノイズ除去、ゲイン補正、包絡線検出等の処理を施す。これらの処理により得られた処理後のデジタル信号が、超音波断層像を形成する一本の輝線として表示画面に表示されてよい。

【0005】

近年、超音波検査装置のモバイル機器化が期待されており、装置の小型化及び低消費電力化が進められている。装置の小型化及び低消費電力化のためには、ＡＤＣの数を少なくしたり、トランスデューサの駆動電圧を低電圧化することが考えられる。従来の高額な医療用の超音波画像診断装置では、ＡＤＣのチャネル数即ち同時に送受信するトランスデューサ素子の数は例えば３２個或いは６４個等であり、高いフォーカス能力を有した超音波ビームにより高品質な画像を提供している。小型化及び低消費電力化のためにＡＤＣのチャネル数即ち同時駆動するトランスデューサ素子の数を少なくして例えば８個等にすると、超音波パルス及び受信信号の総体的な強度が弱くなり、画質が低下してしまう。更には、低消費電力化のためにトランスデューサの駆動電圧を低電圧化すると、各々のトランスデューサ素子についても送信超音波パルス及び受信信号の強度が弱くなり、画質が低下してしまう。特に、ＡＤＣのチャネル数即ち同時駆動するトランスデューサ素子の数を少なくすると、フォーカス能力が低下して、分解能が劣化してしまうという問題がある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００９−１４２６８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

以上を鑑みると、分解能を上げることにより画質を改善した超音波検査装置が望まれる。

【課題を解決するための手段】

【0008】

超音波検査装置は、一列に配列された複数個のトランスデューサと、前記複数個のトランスデューサのうちの選択された複数個のトランスデューサに超音波パルスを送信させ受信信号を受信させる選択回路と、前記配列の方向に対応して並ぶ複数奇数個の前記受信信号を中央の１つの信号を中心として両側で対称に遅延させて互いに加算する第１の動作と、前記配列の方向に対応して並ぶ複数偶数個の前記受信信号を中央の２つの信号の間を中心として両側で対称に遅延させて互いに加算する第２の動作とを実行するデジタル信号処理回路とを含む。

【0009】

超音波検査装置は、一列に配列された複数個のトランスデューサのうち奇数個のトランスデューサに超音波を送受信させて得られた受信信号を整相加算する第１の動作と、前記複数個のトランスデューサのうち偶数個のトランスデューサに超音波を送受信させて得られた受信信号を整相加算する第２の動作とを交互に実行する。

【0010】

超音波検査装置の制御方法は、一列に配列された複数個のトランスデューサのうちの選択された複数個のトランスデューサに超音波パルスを送信させ第１の受信信号を受信させ、前記配列の方向に対応して並ぶ複数奇数個の前記第１の受信信号を中央の１つの信号を中心として両側で対称に遅延させて互いに加算し、前記一列に配列された複数個のトランスデューサのうちの選択された複数個のトランスデューサに超音波パルスを送信させ第２の受信信号を受信させ、前記配列の方向に対応して並ぶ複数偶数個の前記第２の受信信号を中央の２つの信号の間を中心として両側で対称に遅延させて互いに加算する各段階の動作を実行する。

【発明の効果】

【0011】

少なくとも１つの実施例によれば、超音波検査装置において分解能を上げることにより画質を改善することができる。

【図面の簡単な説明】

【0012】

【図1】超音波検査装置の構成の一例を示す図である。

【図2】８個のトランスデューサ素子を選択的に駆動したときの送信動作の一例を示す図である。

【図3】８個のトランスデューサ素子を選択的に駆動したときの受信動作の一例を示す図である。

【図4】７個のトランスデューサ素子を選択的に駆動したときの送信動作の一例を示す図である。

【図5】７個のトランスデューサ素子を選択的に駆動したときの受信動作の一例を示す図である。

【図6】７個のトランスデューサ素子を選択的に駆動したときの送信動作の別の一例を示す図である。

【図7】７個のトランスデューサ素子を選択的に駆動したときの受信動作の別の一例を示す図である。

【図8】図１の超音波検査装置における超音波ビームの走査動作を示すフローチャートである。

【図9】複数の異なる焦点位置に対する８個のチャネルの遅延時間の一例を示す図である。

【図10】複数の異なる焦点位置に対する７個のチャネルの遅延時間の一例を示す図である。

【図11】パルサ＆スイッチ回路の構成の一例を示す図である。

【図12】アンプ＆ＡＤ変換回路の構成の一例を示す図である。

【図13】遅延調整回路の構成の一例を示す図である。

【図14】整相加算回路の構成の一例を示す図である。

【発明を実施するための形態】

【0013】

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお以下の図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。

【0014】

図１は、超音波検査装置の構成の一例を示す図である。図１に示す超音波検査装置は、パルサ＆スイッチ回路１０、トランスデューサアレイ１１、アンプ＆ＡＤ変換回路（ＡＭＰ＆ＡＤＣ）１２、及びデジタル信号処理回路１３を含む。デジタル信号処理回路１３は、タイミング制御回路２１、遅延調整回路２２、整相加算回路２３、デジタルフィルタ２４、ゲイン補正回路２５、包絡線処理回路２６、間引き回路２７、及びゲイン制御回路２８を含む。超音波検査装置が生成した生体１００の超音波断層像のデータは、ブルートゥース等のインターフェース２００を介してパーソナルコンピュータ（ＰＣ）１４やタブレット等の情報処理及び表示機器に送信されてよい。

【0015】

図１及び以降の同様の図において、各ボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。

【0016】

トランスデューサアレイ１１には、複数個（図１の例では６４個）のトランスデューサ素子が一列に配列されている。パルサ＆スイッチ回路１０は、トランスデューサアレイ１１の一列に配列された複数個のトランスデューサ素子のうちの選択された複数個（例えば７個又は８個）のトランスデューサ素子に、超音波パルスを送信させ且つ受信信号を受信させる。具体的には、デジタル信号処理回路１３のタイミング制御回路２１による制御の下で、パルサ＆スイッチ回路１０から、トランスデューサアレイ１１の配列方向に連続して配置される選択された複数のトランスデューサ素子にパルス電圧信号が印加される。当該パルス電圧信号に応じて、複数のトランスデューサ素子が超音波パルスを生体１００内に送信する。筋肉と脂肪との間等の音響インピーダンスが異なる生体組織の境界において超音波パルスが反射され、反射波が上記の選択されたトランスデューサ素子により受信される。

【0017】

一回の超音波パルスの送信動作においては、一列に配置されたｎ個（例えば６４個）のトランスデューサ素子のうち、ｍ個（ｍ＜ｎ）のトランスデューサ素子を一緒に駆動する。この個数ｍは、例えば８個又は７個であってよい。例えば８個のトランスデューサ素子を選択的に駆動する動作と、例えば７個のトランスデューサ素子を選択的に駆動する動作とについては、後ほど詳細に説明する。なお、例えば８個を選択的に駆動する動作と例えば７個を選択的に駆動する動作とを実行する場合、７個のトランスデューサ素子を選択的に駆動する動作においては、８個のトランスデューサ素子を選択的に駆動する動作と比較して消費電力を削減することができる。

【0018】

ｍ個のトランスデューサ素子を一緒に駆動する際、互いに若干のタイミングのずれを持たせたバルス電圧信号をｍ個のトランスデューサ素子に印加して、ｍ個のトランスデューサ素子から僅かに異なるタイミングで超音波パルスを発射する。これにより、ｍ個のトランスデューサ素子に相当する大きさの開口を有する発射面から、焦点に向かって進行する波面を有する超音波ビームを形成することができる。トランスデューサアレイ１１のｎ個のトランスデューサ素子のうち駆動するｍ個のトランスデューサの位置を、一次元配列上で順次ずらしていくことにより、横方向（トランスデューサ素子の並び方向）に超音波ビームを走査することができる。ｍ個のトランスデューサ素子に印加するパルス電圧信号のタイミングは、デジタル信号処理回路１３のタイミング制御回路２１により制御されてよい。

【0019】

反射波の受信時には、超音波送信時に用いたのと同一のｍ個のトランスデューサ素子を用いて反射波を受信してよい。ｍ個のトランスデューサ素子が出力するｍ個のアナログ受信信号は、アンプ＆ＡＤ変換回路１２に供給され増幅され、アンプ＆ＡＤ変換回路１２のｍ個のＡＤＣ（アナログデジタルコンバーター）によりデジタル受信信号に変換される。変換後のデジタル受信信号は、アンプ＆ＡＤ変換回路１２からデジタル信号処理回路１３の遅延調整回路２２に供給される。

【0020】

遅延調整回路２２によりｍ個のデジタル受信信号は、焦点からｍ個のトランスデューサ素子までの距離の差に応じた互いの時間差がゼロになるよう遅延調整され、焦点位置からの反射波の信号が同一の時間位置に配置された受信信号となるようタイミング調整される。この遅延調整後のｍ個のデジタル受信信号は、整相加算回路２３により互いに加算され、加算結果として１つのデジタル受信信号が生成される。この１つのデジタル受信信号に対してデジタルフィルタ２４によるノイズ除去、ゲイン補正回路２５によりゲイン補正、包絡線処理回路２６による包絡線検出等の処理を施す。また間引き回路２７が、必要に応じて走査線や画素を間引くことにより、表示画像形式に適した画像データを形成する。

【0021】

なおゲイン補正回路２５は、ゲイン制御回路２８の制御の下で動作し、受信信号中の時間位置が後になる程大きな増幅率でデジタル受信信号の振幅を増幅する。即ち、生体１００中の反射点の位置がトランスデューサアレイ１１から遠くなるほど、当該位置に対応する受信信号の振幅が大きな増幅率で増幅される。

【0022】

図１に示す超音波検査装置では、デジタル信号処理回路１３の制御の下で、例えば７個のトランスデューサ素子を選択的に駆動する第１の動作と、例えば８個のトランスデューサ素子を選択的に駆動する第２の動作とが交互に実行されてよい。第１の動作においては、トランスデューサアレイ１１のトランスデューサ素子の配列の方向に対応して並ぶ複数奇数個の受信信号を中央の１つの信号を中心として両側で対称に遅延させて互いに加算する。第２の動作においては、トランスデューサアレイ１１のトランスデューサ素子の配列の方向に対応して並ぶ複数偶数個の受信信号を中央の２つの信号の間を中心として両側で対称に遅延させて互いに加算する。

【0023】

図２は、８個のトランスデューサ素子を選択的に駆動したときの送信動作の一例を示す図である。図２において、トランスデューサ素子１１−１乃至１１−８は、トランスデューサアレイ１１の一列に配列された複数（例えば６４個）のトランスデューサ素子のうちの連続する８個である。８個のトランスデューサ素子１１−１乃至１１−８にパルス電圧信号Ｓ１乃至Ｓ８がそれぞれ印加されると、トランスデューサ素子１１−１乃至１１−８から焦点ＦＰ１に向かい超音波パルスが発射される。この際、両端のトランスデューサ素子１１−１及び１１−８に一番始めにパルス電圧信号Ｓ１及びＳ８を印加し、所定の遅延時間後に両端から２番目のトランスデューサ素子１１−２及び１１−７にパルス電圧信号Ｓ２及びＳ７を印加する。その後所定の遅延時間後に両端から３番目のトランスデューサ素子１１−３及び１１−６にパルス電圧信号Ｓ３及びＳ６を印加し、更にその後所定の遅延時間後に両端から４番目のトランスデューサ素子１１−４及び１１−５にパルス電圧信号Ｓ４及びＳ５を印加する。即ち、トランスデューサアレイ１１のトランスデューサ素子１１−１乃至１１−８について、中央の２つの素子の間を中心として両側で対称な遅延を持たせ、中心に近いほど遅延を大きくして超音波パルスを発射している。これにより、トランスデューサ素子１１−１乃至１１−８から焦点ＦＳ１に向けて収束する波面を有する超音波パルスを生成することができる。

【0024】

図３は、８個のトランスデューサ素子を選択的に駆動したときの受信動作の一例を示す図である。図３において、トランスデューサアレイ１１の一列に配列された複数（例えば６４個）のトランスデューサ素子のうちの連続する８個のトランスデューサ素子１１−１乃至１１−８は、焦点ＦＰ１からの反射波を受信する。トランスデューサ素子１１−１乃至１１−８が受信した受信信号Ｒ１乃至Ｒ８は、図１に示すパルサ＆スイッチ回路１０及びアンプ＆ＡＤ変換回路１２を介して遅延調整回路２２に供給され、遅延調整回路２２によりそれぞれ遅延される。この際、両端のトランスデューサ素子１１−１及び１１−８に対応する受信信号Ｒ１及びＲ８については例えば遅延をゼロとし、両端から２番目のトランスデューサ素子１１−２及び１１−７に対応する受信信号Ｒ２及びＲ７については所定の第１の遅延を与える。また両端から３番目のトランスデューサ素子１１−３及び１１−６に対応する受信信号Ｒ３及びＲ６については、上記第１の遅延よりも長い第２の遅延を与える。両端から４番目のトランスデューサ素子１１−４及び１１−５に対応する受信信号Ｒ４及びＲ５については、第２の遅延よりも更に長い第３の遅延を与える。即ち、トランスデューサアレイ１１のトランスデューサ素子１１−１乃至１１−８に対応する８個の受信信号について、中央の２つの素子の間を中心として両側で対称な遅延を持たせ、中心に近いほど遅延を大きくする。これにより、トランスデューサ素子１１−１乃至１１−８で受信した焦点ＦＳ１からの超音波パルスに対応する受信信号を、時間軸上の同一位置に揃え、整相加算処理に供することができる。

【0025】

図２及び図３に示すように８個のトランスデューサ素子を超音波の送受信に用いた場合、焦点の横方向位置（トランスデューサ素子の配列方向の位置）は中央の２つのトランスデューサ素子の中間の位置となる。従って、駆動する８個のトランスデューサ素子を１つずらして走査ビームを移動させる場合、８個のトランスデューサ素子の焦点位置は、１つのトランスデューサ素子の大きさ（或いはトランスデューサ素子の配列のピッチ）に相当する距離だけ移動することになる。即ち、一本ずつ走査される複数の超音波ビームのうち隣接する超音波ビーム間の距離は、トランスデューサ素子の配列のピッチに等しくなる。図１に示す超音波検査装置においては、奇数個のトランスデューサ素子を選択的に駆動する動作を実行することにより、隣接する超音波ビーム間の距離（隣接する走査線の焦点間の距離）をトランスデューサ素子の配列のピッチよりも短くする。

【0026】

図４は、７個のトランスデューサ素子を選択的に駆動したときの送信動作の一例を示す図である。図４において、トランスデューサ素子１１−１乃至１１−７は、トランスデューサアレイ１１の一列に配列された複数（例えば６４個）のトランスデューサ素子のうちの連続する７個である。７個のトランスデューサ素子１１−１乃至１１−７にパルス電圧信号Ｓ１乃至Ｓ７がそれぞれ印加されると、トランスデューサ素子１１−１乃至１１−７から焦点ＦＰ２に向かい超音波パルスが発射される。この際、両端のトランスデューサ素子１１−１及び１１−７に一番始めにパルス電圧信号Ｓ１及びＳ７を印加し、所定の遅延時間後に両端から２番目のトランスデューサ素子１１−２及び１１−６にパルス電圧信号Ｓ２及びＳ６を印加する。その後所定の遅延時間後に両端から３番目のトランスデューサ素子１１−３及び１１−５にパルス電圧信号Ｓ３及びＳ５を印加し、更にその後所定の遅延時間後に中央のトランスデューサ素子１１−４にパルス電圧信号Ｓ４を印加する。即ち、トランスデューサアレイ１１のトランスデューサ素子１１−１乃至１１−７について、中央の１つの素子を中心として両側で対称な遅延を持たせ、中心に近いほど遅延を大きくして超音波パルスを発射している。これにより、トランスデューサ素子１１−１乃至１１−７から焦点ＦＳ２に向けて収束する波面を有する超音波パルスを生成することができる。

【0027】

図５は、７個のトランスデューサ素子を選択的に駆動したときの受信動作の一例を示す図である。図５において、トランスデューサアレイ１１の一列に配列された複数（例えば６４個）のトランスデューサ素子のうちの連続する７個のトランスデューサ素子１１−１乃至１１−７は、焦点ＦＰ２からの反射波を受信する。トランスデューサ素子１１−１乃至１１−７が受信した受信信号Ｒ１乃至Ｒ７は、図１に示すパルサ＆スイッチ回路１０及びアンプ＆ＡＤ変換回路１２を介して遅延調整回路２２に供給され、遅延調整回路２２によりそれぞれ遅延される。この際、両端のトランスデューサ素子１１−１及び１１−７に対応する受信信号Ｒ１及びＲ７については例えば遅延をゼロとし、両端から２番目のトランスデューサ素子１１−２及び１１−６に対応する受信信号Ｒ２及びＲ６については所定の第１の遅延を与える。また両端から３番目のトランスデューサ素子１１−３及び１１−５に対応する受信信号Ｒ３及びＲ５については、上記第１の遅延よりも長い第２の遅延を与える。更に、中央のトランスデューサ素子１１−４に対応する受信信号Ｒ４については、第２の遅延よりも更に長い第３の遅延を与える。即ち、トランスデューサアレイ１１のトランスデューサ素子１１−１乃至１１−７に対応する７個の受信信号について、中央の素子を中心として両側で対称な遅延を持たせ、中心に近いほど遅延を大きくする。これにより、トランスデューサ素子１１−１乃至１１−７で受信した焦点ＦＳ２からの超音波パルスに対応する受信信号を、時間軸上の同一位置に揃え、整相加算処理に供することができる。

【0028】

図４及び図５に示すように７個のトランスデューサ素子１１−１乃至１１−７を超音波の送受信に用いた場合、焦点の横方向位置（トランスデューサ素子の配列方向の位置）は中央の１つのトランスデューサ素子１１−４の中間の位置となる。従って、図２及び図３に示すように８個のトランスデューサ素子１１−１乃至１１−８を超音波の送受信に用いた場合の焦点位置に対して、１つのトランスデューサ素子の大きさ（或いは素子配列のピッチ）の１／２に相当する距離だけ焦点が移動することになる。即ち、一本ずつ走査される複数の超音波ビームのうち隣接する超音波ビーム間の距離は、トランスデューサ素子の配列のピッチの１／２に等しくなる。

【0029】

図６は、７個のトランスデューサ素子を選択的に駆動したときの送信動作の別の一例を示す図である。図６において、トランスデューサ素子１１−２乃至１１−８は、トランスデューサアレイ１１の一列に配列された複数（例えば６４個）のトランスデューサ素子のうちの連続する７個である。７個のトランスデューサ素子間の超音波パルス送信タイミングの時間差については、図４に示す場合と同様である。７個のトランスデューサ素子１１−２乃至１１−８を用いることにより、中央のトランスデューサ素子１１−５の位置において焦点ＦＣ３が形成される。

【0030】

図７は、７個のトランスデューサ素子を選択的に駆動したときの受信動作の別の一例を示す図である。図７において、トランスデューサアレイ１１の一列に配列された複数（例えば６４個）のトランスデューサ素子のうちの連続する７個のトランスデューサ素子１１−２乃至１１−８は、焦点ＦＰ３からの反射波を受信する。７個のトランスデューサ素子からの７個の受信信号の間の遅延時間差については、図５に示す場合と同様である。

【0031】

図４及び図５のように７個のトランスデューサ素子１１−１乃至１１−７を第１の走査に用い、次に図２及び図３のように８個のトランスデューサ素子１１−１乃至１１−８を第２の走査に用いれば、走査線間の間隔を素子のピッチの１／２にすることができる。また図２及び図３のように８個のトランスデューサ素子１１−１乃至１１−８を第２の走査に用い、次に図６及び図７のように７個のトランスデューサ素子１１−２乃至１１−８を第３の走査に用いれば、走査線間の間隔を素子のピッチの１／２にすることができる。このようにして奇数個のトランスデューサ素子を選択的に駆動する第１の動作と偶数個のトランスデューサ素子を選択的に駆動する第２の動作とを交互に実行することで、トランスデューサ素子の大きさ（又は配列のピッチ）の１／２に相当する分解能を実現できる。

【0032】

図８は、図１の超音波検査装置における超音波ビームの走査動作を示すフローチャートである。このフローチャートでは、選択的に駆動されるトランスデューサ素子の数は７個及び８個である。またこのフローチャートの処理では、７チャネル用遅延テーブル及び８チャネル用遅延テーブルが用いられる。図９は８チャネル用遅延テーブルの一例を示す図である。図１０は７チャネル用遅延テーブルの一例を示す図である。これらの遅延テーブルについては、後ほど詳細に説明する。

【0033】

図８に戻り、まずこのフローチャートの動作開始時において、変数ｉは初期値１に設定される。その後、ステップＳ１において、７個のチャネルｉ乃至ｉ＋６を送受信する。即ち、図１の超音波検査装置において、タイミング制御回路２１の制御の下で、パルサ＆スイッチ回路１０がトランスデューサアレイ１１のｉ番目乃至ｉ＋６番目のトランスデューサ素子を選択的に駆動し、超音波パルスを送受信させる。この時、７個のトランスデューサ素子の送信時の遅延時間の設定（各チャネルに対するパルス電圧信号の遅延時間の設定）、及び、７個のトランスデューサ素子が受信する受信信号の各チャンネルに対する遅延時間の設定には、７チャネル用遅延テーブルを使用する。

【0034】

図１０には、複数の異なる焦点位置（深さ）に対する７個のチャネルの遅延時間の一例が示されている。所望の深さの点にフォーカスするように超音波パルスを送受信したい場合には、図１０に示す遅延テーブルにおいて当該深さに対応する遅延時間を、超音波バルスの送信時のパルス電圧信号のタイミング制御と受信信号の遅延制御との両方において用いる。即ち例えば、深さ４０ｍｍの点にフォーカスしたい場合の送信時には、ｉ番目乃至ｉ＋６番目のトランスデューサ素子に印加するバルス電圧信号のそれぞれに対して、０、１７．７８、２８．４５、３２．０１、２８．４５、１７．７８，０の遅延時間を与える。また例えば深さ４０ｍｍの点にフォーカスしたい場合の受信時には、ｉ番目乃至ｉ＋６番目のトランスデューサ素子からの受信信号のそれぞれに対して、０、１７．７８、２８．４５、３２．０１、２８．４５、１７．７８，０の遅延時間を与える。

【0035】

なお想定する焦点位置が深い程、当該焦点位置と７個のトランスデューサ素子との距離については、チャネル間での差が小さくなるので、遅延テーブルに示される７個のチャネル間の遅延時間の差も小さくなる。逆に言えば、想定する焦点位置が浅い程、当該焦点位置と７個のトランスデューサ素子との距離については、チャネル間での差が大きくなるので、遅延テーブルに示される７個のチャネル間の遅延時間の差も大きくなる。

【0036】

図１に示す超音波検査装置における深さの設定としては、例えば１つの超音波断層像を得る際に、予め設定された１つの深さに焦点が合う画像を収集して表示してよい。或いは、１つの超音波断層像を得る際に、複数の異なる深さに焦点が合う複数の画像を収集し、各画像から焦点近傍の高画質である部分を取り出して、複数の画像の高画質部分同士を組み合わせて合成することにより、全体的に高画質な１つの画像を形成してもよい。

【0037】

図８に戻り、ステップＳ２において、８個のチャネルｉ乃至ｉ＋７を送受信する。即ち、図１の超音波検査装置において、タイミング制御回路２１の制御の下で、パルサ＆スイッチ回路１０がトランスデューサアレイ１１のｉ番目乃至ｉ＋７番目のトランスデューサ素子を選択的に駆動し、超音波パルスを送受信させる。この時、８個のトランスデューサ素子の送信時の遅延時間の設定（各チャネルに対するパルス電圧信号の遅延時間の設定）、及び、７個のトランスデューサ素子が受信する受信信号の各チャンネルに対する遅延時間の設定には、８チャネル用遅延テーブルを使用する。

【0038】

図９には、複数の異なる焦点位置（深さ）に対する８個のチャネルの遅延時間の一例が示されている。この遅延テーブルに記載される遅延時間の技術的意味は図１０の場合と同様である。即ち、所望の深さの点にフォーカスするように超音波パルスを送受信したい場合には、図９に示す遅延テーブルにおいて当該深さに対応する遅延時間を、超音波バルスの送信時のパルス電圧信号のタイミング制御と受信信号の遅延制御との両方において用いる。

【0039】

図８に戻り、ステップＳ３において、ｉ＋７がチャネル総数よりも大きいか否かを判定する。なおステップＳ３の前に、変数ｉは１増加される。チャネル総数とは、トランスデューサアレイ１１に設けられるトランスデューサ素子の総数であり、図１の超音波検査装置の例では６４である。ｉ＋７がチャネル総数よりも大きくない場合、処理はステップＳ１に戻り、ステップＳ１の処理及び以降のステップの処理を繰り返す。

【0040】

ｉ＋７がチャネル総数よりも大きい場合、処理はステップＳ４に移り、７個のチャネルｉ乃至ｉ＋６を送受信する。この時、７個のトランスデューサ素子の送信時の遅延時間の設定、及び、７個のトランスデューサ素子が受信する受信信号の各チャンネルに対する遅延時間の設定には、７チャネル用遅延テーブルを使用する。

【0041】

以上で超音波検査装置における一回の超音波ビームの走査が完了する。即ち、横方向（トランスデューサ素子の配列方向）における一回の超音波ビームの走査が完了する。

【0042】

図１１は、パルサ＆スイッチ回路１０の構成の一例を示す図である。図１１に示すパルサ＆スイッチ回路１０は、パルス出力及び受信出力回路３１、及び、送受信チャネル選択回路３２−１乃至３２−８を含む。

【0043】

送受信チャネル選択回路３２−１乃至３２−８はそれぞれ、図１のデジタル信号処理回路１３のタイミング制御回路２１から制御信号ＣＮＴ１乃至ＣＮＴ８を受け取る。制御信号ＣＮＴ１乃至ＣＮＴ８は、選択するチャネル番号を示す情報と各チャネルの遅延時間を示す情報とを含んでよい。各チャネルの遅延時間を示す情報は、タイミング制御回路２１が図９及び図１０に示す遅延テーブルを参照して生成してよい。制御信号ＣＮＴ１乃至ＣＮＴ８に応じて送受信チャネル選択回路３２−１乃至３２−８がパルス出力及び受信出力回路３１を制御することで、パルス出力及び受信出力回路３１が、選択されたチャネル番号のトランスデューサ素子を指定された遅延時間で駆動する。具体的には、第１の動作において、７個の数のトランスデューサがパルス出力及び受信出力回路３１により選択的に駆動され、第２の動作において、８個の数のトランスデューサがパルス出力及び受信出力回路３１により選択的に駆動される。

【0044】

パルス出力及び受信出力回路３１は更に、送受信チャネル選択回路３２−１乃至３２−８の制御の下で、選択されたチャネル番号のトランスデューサ素子からの受信信号を受け取り、受け取った受信信号をアンプ＆ＡＤ変換回路１２（図１参照）に供給する。第１の動作においては、選択された７個の数のトランスデューサからの受信信号が、パルス出力及び受信出力回路３１からアンプ＆ＡＤ変換回路１２に供給される。パルス出力及び受信出力回路３１からアンプ＆ＡＤ変換回路１２への信号経路は８チャネルであるため、第１の動作においては、１つの信号経路には受信信号は伝送されていないことになる。第２の動作においては、選択された８個の数のトランスデューサからの受信信号が、パルス出力及び受信出力回路３１からアンプ＆ＡＤ変換回路１２に供給される。

【0045】

図１２は、アンプ＆ＡＤ変換回路１２の構成の一例を示す図である。図１２に示すアンプ＆ＡＤ変換回路１２は、増幅機能とＡＤ変換機能とを有する複数個のＡＭＰ＆ＡＤＣ４０−１乃至４０−８を含む。

【0046】

ＡＭＰ＆ＡＤＣ４０−１乃至４０−８は、パルサ＆スイッチ回路１０から受信信号を受け取り、受け取った受信信号を増幅する。ＡＭＰ＆ＡＤＣ４０−１乃至４０−８は更に、増幅後の受信信号をアナログ信号からデジタル信号に変換して、変換後の受信信号をデジタル信号処理回路１３の遅延調整回路２２に供給する。第１の動作においては、ＡＭＰ＆ＡＤＣ４０−１乃至４０−８のうち７個のＡＭＰ＆ＡＤＣ（例えば４０−１乃至４０−７）が駆動され、第２の動作において、ＡＭＰ＆ＡＤＣ４０−１乃至４０−８のうち８個のＡＭＰ＆ＡＤＣが駆動される。第１の動作においては、ＡＭＰ＆ＡＤＣ４０−１乃至４０−８のうちの１つのＡＭＰ＆ＡＤＣの動作が停止されるので、その分の消費電力が削減される。

【0047】

図１３は、遅延調整回路２２の構成の一例を示す図である。図１３に示される遅延調整回路２２は、遅延回路５０−１乃至５０−８を含む。

【0048】

遅延回路５０−１乃至５０−８は、アンプ＆ＡＤ変換回路１２から８個又は７個の受信信号を受け取ると共に、タイミング制御回路２１から遅延時間を設定するための遅延時間データを受け取る。遅延回路５０−１乃至５０−８は、遅延時間データに応じて設定された遅延時間だけそれぞれの受信信号を遅延させる。第１の動作において７個のトランスデューサ素子からの受信信号が供給される場合には、図１０に示される７チャネル用の遅延テーブルに示される遅延時間が遅延回路５０−１乃至５０−８に設定されてよい。また第２の動作において、８個のトランスデューサ素子からの受信信号が供給される場合には、図９に示される８チャネル用の遅延テーブルに示される遅延時間が遅延回路５０−１乃至５０−８に設定されてよい。即ち、遅延回路５０−１乃至５０−８により遅延される複数の受信信号の遅延量は、第１の動作のときと第２の動作のときとで異なる値に設定される。これにより、後段の整相加算回路２３においてタイミングを揃えた適切な整相加算を実現することができる。なお焦点深さに関しては、当該遅延処理対象の受信信号に対して想定されている焦点深さに対応する遅延時間のデータを、図９又は図１０の遅延テーブルから抽出し、当該遅延時間を設定する遅延時間データを遅延回路５０−１乃至５０−８に供給すればよい。

【0049】

図１４は、整相加算回路２３の構成の一例を示す図である。図１４に示される整相加算回路２３は、加算器６０、乗算器６１、及び除算器６２を含む。加算器６０は、遅延調整回路２２から適宜遅延された受信信号を受け取る。第１の動作において７個のトランスデューサ素子からの７個の受信信号が供給され、第２の動作において８個のトランスデューサ素子からの８個の受信信号が供給される。

【0050】

加算数制御信号ＮＣがタイミング制御回路２１から供給され、第１の動作においては例えば"０"の値をとり、第２の動作においては例えば"１"の値をとってよい。加算器６０に入力される８個のチャネルのうち１つのチャネルには乗算器６１が挿入されており、乗算器６１には加算数制御信号ＮＣが供給される。乗算器６１は、遅延調整回路２２から供給される受信信号に加算数制御信号ＮＣを乗算することにより、第１の動作においては０を出力し、第２の動作においては供給される受信信号に等しい信号を出力する。なお第１の動作においてトランスデューサアレイ１１の送受信に７個のトランスデューサ素子のみが用いられており、８番目のチャネルの信号は雑音がなく完全に０であるならば、必ずしも乗算器６１が設けられている必要はない。

【0051】

加算器６０は、８個のチャネルの信号を互いに加算する。但し第１の動作においては、乗算器６１の出力は０であるので、加算器６０は７個のチャネルの信号を互いに加算することになる。即ち、加算器６０は、第１の動作において７個のトランスデューサ素子からの７個の受信信号を互いに加算し、第２の動作において８個のトランスデューサ素子からの８個の受信信号を互いに加算する。加算結果は除算器６２に供給される。

【0052】

除算器６２は、加算器６０からの加算結果を受け取ると共に、加算数制御信号ＮＣをタイミング制御回路２１から受け取る。除算器６２は、加算数制御信号ＮＣが０のときには加算結果を７で除算し、加算数制御信号ＮＣが１のときには加算結果を８で除算する。即ち、除算器６２は、第１の動作において７個のトランスデューサ素子からの７個の受信信号が供給される場合には加算結果を７で除算し、第２の動作において８個のトランスデューサ素子からの８個の受信信号が供給される場合には加算結果を８で除算する。このように加算対象の信号数に等しい数での除算が実行されることにより除算後の信号の振幅が正規化され、第１の動作と第２の動作とで整相加算される信号の数が異なっても、第１の動作と第２の動作とで互いに同等の振幅の信号が得られる。

【0053】

上記実施例の説明では、第１の動作における奇数個の駆動チャネル数が７個であり、第２の動作における偶数個の駆動チャネル数が８個である構成を例として用いた。これらの数は一例にすぎず、第１の動作における個数と第２の動作における個数との大小関係は任意であってよく、第１の動作における個数と第２の動作における個数との差は１である必要は必ずしもない。例えば、第１の動作における奇数個の駆動チャネル数が９個であり、第２の動作における偶数個の駆動チャネル数が８個であってもよい。また例えば、第１の動作における奇数個の駆動チャネル数が５個であり、第２の動作における偶数個の駆動チャネル数が８個であってもよい。また近い焦点に対しては第１及び第２の動作における駆動チャネル数がそれぞれ例えば５個と６個であり、遠い焦点に対しては第１及び第２の動作における駆動チャネル数がそれぞれ例えば７個と８個であるというように、焦点距離に応じて数が変化してもよい。

【0054】

また上記実施例の説明では、第１の動作における奇数個のチャネルについて超音波パルスの送受信が行われ、第２の動作における偶数個のチャネルについて超音波パルスの送受信が行われる構成を例として用いた。しかしながら、２つのトランスデューサ素子の間に焦点を位置させるためには、駆動数を必ずしも奇数個のチャネルする必要はない。非対称な適切な遅延を持たせて偶数個のトランスデューサ素子を駆動すれば、２つのトランスデューサ素子の間に焦点を位置させることができる。そのように偶数個のトランスデューサ素子を駆動しながらも、受信時に駆動するＡＭＰ＆ＡＤＣをトランスデューサ素子の駆動数よりも少ない奇数個にし、整相加算回路２３により加算対象の信号数を奇数個にしてもよい。この構成によっても、ある程度の分解能の向上と消費電力の削減との効果を得ることができる。

【0055】

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【符号の説明】

【0056】

１０ パルサ＆スイッチ回路
１１ トランスデューサアレイ
１２ アンプ＆ＡＤ変換回路
１３ デジタル信号処理回路
２１ タイミング制御回路
２２ 遅延調整回路
２３ 整相加算回路
２４ デジタルフィルタ
２５ ゲイン補正回路
２６ 包絡線処理回路
２７ 間引き回路
２８ ゲイン制御回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】