特許 6467075 パルス電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6467075

(24)【登録日】2019年1月18日

(45)【発行日】2019年2月6日

(54)【発明の名称】パルス電源装置

(51)【国際特許分類】

   H02M 9/06 20060101AFI20190128BHJP

   C23C 14/34 20060101ALI20190128BHJP

   H05H 1/46 20060101ALN20190128BHJP

【ＦＩ】

   H02M9/06 Z

   C23C14/34 T

   !H05H1/46 R

【請求項の数】5

【全頁数】10

(21)【出願番号】特願2018-7823(P2018-7823)

(22)【出願日】2018年1月22日

【審査請求日】2018年10月19日

【早期審査対象出願】

(73)【特許権者】

【識別番号】507342157

【氏名又は名称】東京電子株式会社

(73)【特許権者】

【識別番号】599035627

【氏名又は名称】学校法人加計学園

(74)【代理人】

【識別番号】100113022

【弁理士】

【氏名又は名称】赤尾 謙一郎

(74)【代理人】

【識別番号】100110249

【弁理士】

【氏名又は名称】下田 昭

(74)【代理人】

【識別番号】100116090

【弁理士】

【氏名又は名称】栗原 和彦

(72)【発明者】

【氏名】岡野 忠之

(72)【発明者】

【氏名】津布久 卓美

(72)【発明者】

【氏名】菊地 拓也

(72)【発明者】

【氏名】黒岩 雅英

(72)【発明者】

【氏名】中谷 達行

【審査官】 高野 誠治

(56)【参考文献】

【文献】 特開２００５−２７２９４８（ＪＰ，Ａ）

【文献】 特開２０１４−１９２２６４（ＪＰ，Ａ）

【文献】 特開２０１４−０６７９４３（ＪＰ，Ａ）

【文献】 特開２０１６−１３８３２３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ９／００ − １１／００

Ｃ２３Ｃ １４／００ − １４／５８

Ｈ０５Ｈ １／００ − １／５４

(57)【特許請求の範囲】

【請求項1】

直流電源部と、
該直流電源に接続され、所定電圧のパルスを発生するスイッチ回路部と、
該スイッチ回路部に接続され、前記パルスのパルス幅を設定するパルス設定部と、
を備えたパルス電源装置であって、
前記パルス設定部は、前記パルスの立ち上がりから第１パルス幅Ｔ１で前記パルスを生成し、続いて第２オフ幅Ｔ２で前記パルスをオフし、続いて第３パルス幅Ｔ３で前記パルスを生成するパルス群を設定し、
かつＴ２＜Ｔ１≦Ｔ３に設定すると共に、Ｔ３に続いて、連続パルスを生成するよう設定するパルス電源装置。

【請求項2】

前記パルス設定部は、Ｔ３に続いて、さらに前記連続パルスとして、第５オフ幅Ｔ５で前記パルスをオフした後に第６パルス幅Ｔ６で前記パルスを生成する１組の波形を２組以上繰り返す連続パルスを生成するよう設定し、
かつＴ５とＴ６がいずれもＴ３の１／１０以下、
前記連続パルスの合計幅をＴ４とし、前記パルス群のパルス周期をＴｃとしたとき、Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＜Ｔｃに設定する請求項１に記載のパルス電源装置。

【請求項3】

前記パルス設定部は、前記連続パルスにおけるＴ５＋Ｔ６で表される周期を一定とし、Ｔ６の比率を変えて前記連続パルスにおける電流を制御する請求項２に記載のパルス電源装置。

【請求項4】

Ｔ１＝５〜２０μｓ、Ｔ２＝１〜３０μｓ、Ｔ３＝５〜１００μｓである請求項１記載のパルス電源装置。

【請求項5】

Ｔ１＝５〜２０μｓ、Ｔ２＝１〜３０μｓ、Ｔ３＝５〜１００μｓ、Ｔ４＝１０〜１００μｓ、Ｔ５＝０．１〜５μｓ、Ｔ６＝０．１〜５μｓである請求項２又は３記載のパルス電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えばスパッタリング等の成膜装置に好適に使用できるパルス電源装置に関する。

【背景技術】

【0002】

従来から、各種の被膜を対象物に成膜する方法としてスパッタリングが知られているが、近年、高出力インパルスマグネトロンスパッタリング（HiPIMS）が開発されている（特許文献１参照）。
図９に示すように、このHiPIMSは、従来のパルス（図９の破線）に比べて短いパルス幅Ｗで高い電圧（電力）Ｖのパルス波を瞬間的にカソードに投入することで、高密度のプラズマを形成する成膜方法であり、高密度のプラズマにより被膜の硬度、平滑性、密着性が向上するとして注目されている（特許文献１）。
又、HiPIMSは、デューティ比が低いので、カソードが過熱せず、低温成膜が可能となる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許5647337号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、HIPIMSは、パルス電源の適用例の一つであり、大きな電力を瞬間的に加えることによってプラズマ密度を高め、スパッタ粒子の反応性を向上させ、緻密で表面平滑性の高く硬い膜を形成することを目指した技術である。HIPIMSの定義としては、パルスの付加時間であるON時間を極端に小さくし、OFF時間を長く採ることにより、電力を貯めて瞬間的に放電することが出来るものとされ、OFF時間が長いことでターゲットが冷却され、繰り返し放電を可能としている。HIPIMSのターゲットに与えられるピークパワーはおよそ500〜2000W/cm2程度、平均電力は、通常のパルスと同等、デューティー比（１周期でのON時間比）は0.5〜5%程度である。そして、HIPIMSのピーク時でのプラズマ密度は、通常のスパッタリングに比べて３桁程度向上する。
すなわち、OFF時間を長く、ON時間が極端に短いのがHIPIMS技術の特徴であり、これによりイオン化を促進し、コーティング膜として密着性の向上や、基板バイアスや基板加熱が無くても高い緻密性、複雑な形状基材へのカバレッジ性、溝への良好な成膜などが可能となっている。

【0005】

しかしながら、HIPIMSはOFF時間を長く採るため、コーティングの成膜時間が制限され、成膜レートが小さくなるので、生産コストの増加につながる問題がある。
又、図１０に示すように、HIPIMSでは、パルスの電流の立ち上がりに時間を要し、この点でも電圧と電流の積で表される電力、ひいては成膜レートが小さくなる。なお、電力は図１０のハッチング部分の面積である。

【0006】

さらに、HIPIMSは瞬間的に大きな電圧を加えるため、アーキング現象が生じ、正常なスパッタが困難になりやすいという問題がある。ここで、放電開始電圧をイグニッション電圧と称するが、イグニッション電圧は、安定な放電状態であるスパッタ電圧よりかなり高い電圧となるため、アーキングを生じやすい傾向にある。そして、HIPIMSでは、このイグニッション電圧も従来のパルス電圧に比べ、さらに高くなるため、アーキング発生の頻度が増大する。

【0007】

一方、単純にデューティ比を高くするためのパルスを生成すると、カソードに投入される電力が高くなり過ぎてカソードが過熱するおそれがあると共に、電圧パルスを供給するパルス電源が高価になる。
そこで、本発明は、高電力のパルスを供給しつつ、電流の立ち上げを早くすることができるパルス電源装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

ところで、高電力のパルスの電流の立ち上げを早くすれば、上述の成膜レートの向上を図ることができる。そこで、本発明者らは、パルスの構成を、最初に立ち上がるイグニッション部分（第１パルス幅Ｔ１）と、その後の高電力のメインパルス（第３パルス幅Ｔ３）とで構成することで電流の立ち上げを早くすることが可能となることを見出した。
すなわち、電流の立ち上りを早くするために、高電力のメインパルスの前段にパルスを形成することにより、高電力メインパルスの電力（電圧と電流の積）が大きくなり、例えばスパッタでは成膜レートが向上する。

【0009】

上記課題を解決するため、本発明のパルス電源装置は、直流電源部と、該直流電源に接続され、所定電圧のパルスを発生するスイッチ回路部と、該スイッチ回路部に接続され、前記パルスのパルス幅を設定するパルス設定部と、を備えたパルス電源装置であって、前記パルス設定部は、前記パルスの立ち上がりから第１パルス幅Ｔ１で前記パルスを生成し、続いて第２オフ幅Ｔ２で前記パルスをオフし、続いて第３パルス幅Ｔ３で前記パルスを生成するパルス群を設定し、かつＴ２＜Ｔ１≦Ｔ３に設定すると共に、Ｔ３に続いて、連続パルスを生成するよう設定する。

【0010】

このパルス電源装置によれば、第１のオンパルスの後段で電流が少し流れ始めるが、続いてパルスオフをすることで、流れ始めた電流が下がる。そして、電流が下がりきらないようにＴ２を設定し、続いて第２のオンパルスを印加すると、メインの放電が始まって電流が一気に流れ始める。従って、従来の単一のオンパルスに比べ、メインの放電である第２のオンパルスの電流の立ち上がりが早くなる。
又、Ｔ１≦Ｔ３とすることで、メインの放電である第２のオンパルスの放電時間（Ｔ３）が長くなり、パルスの電力×電流の積である電力もより大きくなる。又、Ｔ２＜Ｔ１とすることで、電流が下がりきらないうちに第２のオンパルスを印加できる。なお、Ｔ２≧Ｔ１の場合、電流が大幅に減少（例えば０）になってしまい、単一のオンパルスと変わらなくなってしまう。

【0011】

本発明のパルス電源装置において、前記パルス設定部は、Ｔ３に続いて、さらに前記連続パルスとして、第５オフ幅Ｔ５で前記パルスをオフした後に第６パルス幅Ｔ６で前記パルスを生成する１組の波形を２組以上繰り返す連続パルスを生成するよう設定し、かつＴ５とＴ６がいずれもＴ３の１／１０以下、前記連続パルスの合計幅をＴ４とし、前記パルス群のパルス周期をＴｃとしたとき、Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＜Ｔｃに設定するとよい。
このパルス電源装置によれば、第２のオンパルスの後にＴ３の１／１０以下の幅のパルスが断続的に生成されるので、第２のオンパルスのＴ３を長くした場合に比べ、パルス電流の上昇を抑制しつつ、連続パルス部分でオンパルスの時間を稼いで、電力ひいては成膜レートも向上できる。又、Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＜Ｔｃに設定することで、連続パルスが終了した後、十分なパルスオフ時間（周期Ｔｃ）を置いてから、次のパルスを生成することができる。

【0012】

本発明のパルス電源装置において、前記パルス設定部は、前記連続パルスにおけるＴ５＋Ｔ６で表される周期を一定とし、Ｔ６の比率を変えて前記連続パルスにおける電流を制御するとよい。
このパルス電源装置によれば、Ｔ６の比率（ディーティ比）を変えることで、いわゆるＰＷＭ制御を行うことで、パルス電流を制御し、例えばスパッタにおけるアーキングを抑制できる。

【0013】

本発明のパルス電源装置において、Ｔ１＝５〜２０μｓ、Ｔ２＝１〜３０μｓ、Ｔ３＝５〜１００μｓであるとよい。

【0014】

本発明のパルス電源装置において、Ｔ１＝５〜２０μｓ、Ｔ２＝１〜３０μｓ、Ｔ３＝５〜１００μｓ、Ｔ４＝１０〜１００μｓ、Ｔ５＝０．１〜５μｓ、Ｔ６＝０．１〜５μｓであるとよい。

【発明の効果】

【0015】

この発明によれば、高電力のパルスを供給しつつ、パルスの電流の立ち上げを早くすることができる。

【図面の簡単な説明】

【0016】

【図1】本発明の実施形態に係るパルス電源装置の全体構成を示す回路図である。

【図2】パルス電源装置から出力されるパルスの波形を示す波形図である。

【図3】パルス電源装置から出力されるパルスの電圧及び電流を示す図である。

【図4】第２のオンパルスの放電時間（第３パルス幅Ｔ３）を長くしたときのパルス電流を示す図である。

【図5】第２のオンパルスに続き、連続パルスを生成したときのパルス電流を示す図である。

【図6】連続パルスにおけるＴ５の比率を変えたときのパルス電流を示す図である。

【図7】連続パルスにおけるＴ５の比率を変えたときのパルス電流を示す別の図である。

【図8】連続パルスにおけるＴ５の比率を変えたときのパルス電流を示すさらに別の図である。

【図9】従来のHiPIMSに適用される電圧パルスの波形を示す波形図である。

【図10】従来のHIPIMSにおけるパルス電流を示す図である。

【発明を実施するための形態】

【0017】

以下に、本発明を、図面を参照しながら詳細に説明する。図１は、本発明の実施形態におけるパルス電源装置の全体構成を示すブロック図である。図２は、パルス電源装置から出力される電圧パルスの波形を示す波形図である。なお、本実施形態では、パルス電源装置はHIPIMによるスパッタ用の電源としているが、これに限られない。

【0018】

図１において、パルス電源装置１００は、直流電源部１０と、直流電源部１０に接続されて高周波のパルス電圧を発生するスイッチ回路部２０と、アーキング発生時に出力電流を制限し直流電源部１０及び高周波のスイッチ部２０を保護する抵抗器部３０と、直流電源部１０を制御するコントロール部４０と、スイッチ回路部２０に接続され、スイッチ回路部２０のオンオフを制御するパルス設定部（ファンクションジェネレータ）５０と、を備えている。

【0019】

直流電源部１０は、昇圧型スイッチングレギュレータ（ＤＣ−ＤＣコンバータ）であり、マイコン等からなる全体を制御する電源制御部と、交流電圧が入力される入力部と、入力された交流電圧を直流電圧に変換する直流電圧供給回路と、入力側と出力側を絶縁するための高周波トランスと、絶縁、昇圧された交流電圧を直流電圧に変換する直流電圧供給回路と、を備えている。

【0020】

スイッチ回路部２０は直流電源部１０に接続され、高周波の所定電圧のパルスを出力するため、高周波５０ｋＨｚ〜５００ｋＨｚで動作するようシリコンカーバイトで構成されたスイッチである電界効果トランジスタと、電界効果トランジスタを駆動するためのドライバー回路部と、を備えている。

【0021】

抵抗器部３０は、アーキング発生時、出力に過大な電流が流れることを制限して直流電源部１０及びスイッチ回路部２０の破損を防止するための抵抗器部と、抵抗器部を冷却するためのファンモーターと、を備えている。

【0022】

コントロール部４０は、直流電源部１０と接続され、直流電源部１０のオン、オフ、リセットを制御する回路部と、出力電圧を可変させるための可変抵抗器部と、異常が発生した際、異常信号を受け、異常表示及び異常信号を出力する回路部と、を備えている。

【0023】

ファンクションジェネレータ５０は、スイッチ回路部２０と接続され、任意のパルス波形を出力する。具体的には、ファンクションジェネレータ５０は、所定の設定信号に基づいて周波数（パルス幅）を設定し、その設定に応じてスイッチ回路部２０が実際の出力パルス電圧を発生（生成）する。

【0024】

図２は、パルス電源装置１００から出力されるパルス電圧の波形を示す。
まず、ファンクションジェネレータ５０の設定により、スイッチ回路部２０は所定の周波数ｆ（図２の周期Ｔｃの逆数）及び所定電圧で、オン時間ＴｎｏｎのパルスＴｘを生成する。
さらに、図２の拡大部に示すように、パルスＴｘは、第１パルス幅Ｔ１の第１のオンパルスと、第２オフ幅Ｔ２のパルスオフと、第３パルス幅Ｔ３の第２のオンパルスと、その後に形成される連続パルスＴ４からなり、Ｔ１，Ｔ２，Ｔ３，Ｔ４の順に連続して生成される一連のパルス群から構成される。従って、パルスＴｘが特許請求の範囲の「パルス群」に相当する。
周波数ｆは、パルス電圧によっても異なるが、例えば５０〜５００Ｈｚ（２ｍｓ〜２０ｍｓ）である。

【0025】

第１のオンパルスは、上述のイグニッション電圧の役割を持つパルス電圧であり、詳しくは図３に説明するが、第１のオンパルスの後半部分でパルス電流が立ち上がる（放電電流が流れ出す）ようにＴ１を設定することが好ましい。パルス電圧によっても異なるが、Ｔ１は例えば５〜２０μｓである。

【0026】

パルスオフは、図３に示すように、第１のオンパルスの後半部分でパルス電流が立ち上がる（放電電流が流れ出す）範囲からスタート（パルスがオフ）するように、Ｔ１が設定されることが好ましい。パルス電圧によっても異なるが、Ｔ２は例えば１〜３０μｓである。

【0027】

第２のオンパルスは、パルスＴｘの放電電圧及び電力の大部分を占め、上記第１のオンパルス、パルスオフと組み合わせることにより、電流の立ち上りを早めてパルスの電力（電圧と電流の積）が大きくすることが可能となる。これにより、例えばスパッタでは成膜の硬さ及び成膜レートの向上に繋がる。パルス電圧によっても異なるが、Ｔ３は例えば５〜１００μｓである。

【0028】

図３に示すように、第１のオンパルスの第１パルス幅Ｔ１と、パルスオフの第２オフ幅Ｔ２と、第２のオンパルスの第３パルス幅Ｔ３とが、Ｔ２＜Ｔ１≦Ｔ３となるよう、ファンクションジェネレータ５０が設定されている。
これにより、第１のオンパルスの後段で電流Ｉ１が少し流れ始めるが、続いてパルスオフをすることで、流れ始めた電流Ｉ１が下がる。そして、電流Ｉ１が下がりきらないようにＴ２を設定し、続いて第２のオンパルスを印加すると、メインの放電が始まって電流Ｉ３が一気に流れ始める。従って、図１０の従来の単一のオンパルスに比べ、メインの放電である第２のオンパルスの電流の立ち上がりが早くなる。これに対し、図１０の単一のオンパルスでは、第１のオンパルスＴ１が無いため、電流が流れ出すタイミングが遅くなる。それに伴い、オンパルスのパルス幅が一定（Ｔ３）であれば、電流が流れ出すタイミングが遅い図１０の方が、パルス電圧の最高到達電圧も低くなり、電圧×電流で表される電力も低くなる。

【0029】

なお、Ｔ１≦Ｔ３とすることで、メインの放電である第２のオンパルスの放電時間（Ｔ３）が長くなり、パルスの電力×電流の積である電力もより大きくなる。又、Ｔ２＜Ｔ１とすることで、電流Ｉ１が下がりきらないうちに第２のオンパルスを印加できる。Ｔ２≧Ｔ１の場合、電流Ｉ１が大幅に減少（例えば０）になってしまい、図１０の単一のオンパルスと変わらなくなってしまう。

【0030】

ところで、第２のオンパルスの放電時間（Ｔ３）を長くするほど、パルスの電力も大きくなるが、図４に示すように、Ｔ３が長くなるにつれて電流が過大となり、例えばスパッタではアーキング現象が発生し、さらにアーク放電が発生することで、成膜自体に悪影響（ドロップレット等）を及ぼすことがある。そのため、実際にはＴ３をあまり長くすることが出来ず、アーキング現象が発生する手前のＴ３で成膜するので、成膜レート向上には限界がある。
そこで、アーキング現象が出始める直前から、連続パルスを生成して電流を制御できれば、アーキング現象を抑制しつつ、連続パルス部分でオンパルスの時間を稼ぐことができるため、電力ひいては成膜レートも向上できると考えられる。

【0031】

このようなことから、図５に示すように、第２のオンパルスに続き、連続パルスを生成することが好ましい。
連続パルスは、第５オフ幅Ｔ５のパルスオフ、第６パルス幅Ｔ６のオンパルスを交互に生成して構成され、パルスオフとパルスオンからなる１組の波形を２組以上繰り返すものとする。例えば、それぞれ図２、図５の場合、連続パルスを構成するパルスオフとパルスオンの波形がそれぞれ５組、４組からなっている。
パルス電圧によっても異なるが、連続パルスの合計幅（Ｔ５とＴ６の合計）をＴ４としたとき、Ｔ４は例えば１０〜１００μｓである。Ｔ５は例えば０．１〜５μｓである。Ｔ６は例えば０．１〜５μｓである。

【0032】

Ｔ５とＴ６がいずれもＴ３の１／１０以下、パルスＴｘのパルス周期をＴｃとしたとき、Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＜Ｔｃとなるよう、ファンクションジェネレータ５０が設定されている。
これにより、第２のオンパルスの後にＴ３の１／１０以下の幅のパルスが断続的に生成されるので、図５に示すように、第２のオンパルスのＴ３を長くした場合に比べ、パルス電流の上昇を抑制しつつ、連続パルス部分でオンパルスの時間を稼いで、電力ひいては成膜レートも向上できる。
なお、Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＜Ｔｃに設定することで、連続パルスが終了した後、十分なパルスオフ時間（周期Ｔｃ）を置いてから、次のパルスＴｘを生成することができる。

【0033】

さらに、図６〜図８に示すように、連続パルスにおけるＴ５＋Ｔ６で表される周期を一定とし、Ｔ５の比率を変えて連続パルスにおける電流を制御するよう、ファンクションジェネレータ５０が設定されていてもよい。
Ｔ５＋Ｔ６で表される周期を一定とし、Ｔ６の比率（ディーティ比）を変える、いわゆるＰＷＭ制御を行うことで、パルス電流を制御し、例えばスパッタにおけるアーキングを抑制できる。

【0034】

図６は、第２のオンパルスの終了時点でパルス電流が目標値より高過ぎた場合を示す。この場合は、ディーティ比を低く（Ｔ５を長く）することで電流を低下させる制御を行い、例えばスパッタにおけるアーキングを抑制できる。
図７は、第２のオンパルスの終了時点でパルス電流が目標値付近の場合を示す。この場合は、ディーティ比を変えないことで、電流をこのままに保つことができ、電流が過大になることを抑制できる。
図８は、第２のオンパルスの終了時点でパルス電流が目標値より低過ぎた場合を示す。この場合は、ディーティ比を高く（Ｔ５を短く）することで電流を上昇させる制御を行い、パルス電流が目標値になるよう制御でき、連続パルス部分でオンパルスの時間を稼いで、電力ひいては成膜レートを向上できる。

【符号の説明】

【0035】

１０ 直流電源部
２０ スイッチ回路部
５０ ファンクションジェネレータ（パルス設定部）
１００ パルス電源装置
Ｔ１ 第１パルス幅
Ｔ２ 第２オフ幅
Ｔ３ 第３パルス幅
Ｔ４ 連続パルスの合計幅
Ｔ５ 第５オフ幅
Ｔ６ 第６パルス幅

【要約】      （修正有）

【課題】高電力のパルスを供給しつつ、電流の立ち上げを早くすることができるパルス電源装置パルス電源装置を提供する。
【解決手段】直流電源部１０と、該直流電源に接続され、所定電圧のパルスを発生するスイッチ回路部２０と、該スイッチ回路部に接続され、パルスのパルス幅を設定するパルス設定部５０と、を備えたパルス電源装置であって、パルス設定部５０は、パルスの立ち上がりから第１パルス幅Ｔ１でパルスを生成し、続いて第２オフ幅Ｔ２でパルスをオフし、続いて第３パルス幅Ｔ３でパルスを生成するパルス群を設定し、かつ、Ｔ２＜Ｔ１≦Ｔ３に設定する。
【選択図】図１

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】