特許 6471237 表示装置及び表示装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6471237

(24)【登録日】2019年1月25日

(45)【発行日】2019年2月13日

(54)【発明の名称】表示装置及び表示装置の製造方法

(51)【国際特許分類】

   G09F 9/30 20060101AFI20190204BHJP

   G09F 9/00 20060101ALI20190204BHJP

   G02F 1/1368 20060101ALI20190204BHJP

   G02F 1/1345 20060101ALI20190204BHJP

   H01L 29/786 20060101ALI20190204BHJP

   H01L 21/336 20060101ALI20190204BHJP

   H01L 21/20 20060101ALI20190204BHJP

【ＦＩ】

   G09F9/30 338

   G09F9/00 338

   G02F1/1368

   G02F1/1345

   H01L29/78 618E

   H01L29/78 618C

   H01L29/78 612B

   H01L29/78 627G

   H01L21/20

【請求項の数】8

【全頁数】19

(21)【出願番号】特願2017-538802(P2017-538802)

(86)(22)【出願日】2015年9月10日

(86)【国際出願番号】JP2015075759

(87)【国際公開番号】WO2017042941

(87)【国際公開日】20170316

【審査請求日】2018年3月8日

(73)【特許権者】

【識別番号】512225287

【氏名又は名称】堺ディスプレイプロダクト株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】特許業務法人朝日奈特許事務所

(72)【発明者】

【氏名】石田 茂

(72)【発明者】

【氏名】野寺 伸武

(72)【発明者】

【氏名】高倉 良平

(72)【発明者】

【氏名】松島 吉明

(72)【発明者】

【氏名】松本 隆夫

(72)【発明者】

【氏名】小林 和樹

(72)【発明者】

【氏名】桶谷 大亥

【審査官】 小野 博之

(56)【参考文献】

【文献】 特開平５−２２６６５６（ＪＰ，Ａ）

【文献】 特開平５−５５５７０（ＪＰ，Ａ）

【文献】 特開２００９−９９６３６（ＪＰ，Ａ）

【文献】 特開平７−３８１１０（ＪＰ，Ａ）

【文献】 特開平１０−１９７８９６（ＪＰ，Ａ）

【文献】 特開２００９−２６０２７７（ＪＰ，Ａ）

【文献】 特開２０１３−１６１９６３（ＪＰ，Ａ）

【文献】 特開２００７−２７２０２（ＪＰ，Ａ）

【文献】 特開２０１０−２４５４８０（ＪＰ，Ａ）

【文献】 特開２００９−１６３２４７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｆ ９／００−４６

Ｇ０２Ｆ １／１３−１／１３３５

１／１３３６３−１／１４１

Ｈ０１Ｌ ２７／３２

３３／００−３３／６４

５１／５０

Ｈ０５Ｂ ３３／００−３３／２８

(57)【特許請求の範囲】

【請求項1】

第１薄膜トランジスタを有する絵素と、第２薄膜トランジスタを有し、前記絵素を駆動する駆動回路とを備える表示装置において、
前記第１薄膜トランジスタおよび前記第２薄膜トランジスタは、それぞれ、ゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成されている第１のアモルファスシリコン層と、前記第１のアモルファスシリコン層を覆う第２のアモルファスシリコン層と、前記第２のアモルファスシリコン層の上側に積層されていて所定の間隔を挟んで離隔されているソース電極およびドレイン電極と、を含み、
前記第１薄膜トランジスタは第１チャネル領域を有し、前記第２薄膜トランジスタは第２チャネル領域を有しており、
前記第１チャネル領域および前記第２チャネル領域は、前記第１のアモルファスシリコン層における上面視で前記ソース電極と前記ドレイン電極とに挟まれた領域を含み、
前記第１チャネル領域は前記第１のアモルファスシリコン層における上面視で前記ソース電極と前記ドレイン電極とに挟まれた領域においてアモルファスシリコン領域及びポリシリコン領域を含み、
前記第２チャネル領域は前記第１のアモルファスシリコン層における上面視で前記ソース電極と前記ドレイン電極とに挟まれた領域においてアモルファスシリコン領域を含まずにポリシリコン領域を含み、
前記第１チャネル領域及び前記第２チャネル領域は、電気的特性が相違することを特徴とする表示装置。

【請求項2】

前記第１チャネル領域に含まれる第１ポリシリコン領域は離隔された２ヶ所であり、
一方の前記第１ポリシリコン領域は、前記積層の方向にて、前記ソース電極と重なっており、
他方の前記第１ポリシリコン領域は、前記積層の方向において、前記ドレイン電極と重なっていることを特徴とする請求項１に記載の表示装置。

【請求項3】

前記第１チャネル領域に含まれる第１ポリシリコン領域は前記ソース電極及び前記ドレイン電極の離隔の方向に長く、
前記第１ポリシリコン領域の両端側が、前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端の一部と夫々重なっていることを特徴とする請求項１に記載の表示装置。

【請求項4】

前記第１ポリシリコン領域は、前記ソース電極及び前記ドレイン電極の両対向端の中間にて、前記離隔の方向と直交する方向の寸法が大きくなることを特徴とする請求項３に記載の表示装置。

【請求項5】

前記第１チャネル領域に含まれる第１ポリシリコン領域は１ヶ所であって、前記ソース電極及び前記ドレイン電極の両対向端の間に介在し、
前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端と重なっていないことを特徴とする請求項１に記載の表示装置。

【請求項6】

前記第１チャネル領域に含まれる第１ポリシリコン領域と、前記第２チャネル領域に含まれる第２ポリシリコン領域とは、ポリシリコンの結晶性が異なることを特徴とする請求項１記載の表示装置。

【請求項7】

第１薄膜トランジスタを有する複数の画素と、第２薄膜トランジスタを有し、該画素を駆動する駆動回路とを備える表示装置の製造方法において、
複数のゲート電極に係るゲート電極絶縁層を形成する工程と、
該ゲート電極絶縁層の上にアモルファスシリコン層を形成する工程と、
前記第１薄膜トランジスタに係る第１チャネル領域を形成するチャネル工程と、
ソース電極及びドレイン電極を形成する工程と、を含み、
前記チャネル工程では、前記アモルファスシリコン層における前記ゲート電極の上側であって上面視で前記ソース電極および前記ドレイン電極の間となるべき前記第１チャネル領域にポリシリコン領域が選択的に形成されることを特徴とする表示装置の製造方法。

【請求項8】

前記チャネル工程では
前記アモルファスシリコン層にエネルギービームを部分的に照射してポリシリコン層に変化させるアニール工程と、
前記ポリシリコン層を覆って他のアモルファスシリコン層を形成する工程と、
前記他のアモルファスシリコン層の表面にｎ＋シリコン層を形成する工程と
を含むことを特徴とする請求項７に記載の表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、第１薄膜トランジスを有する絵素と、第２薄膜トランジスタを有し、前記絵素を駆動する駆動回路とを備える表示装置及び該表示装置の製造方法に関する。

【背景技術】

【0002】

近年、液晶パネル等を有する表示装置においては、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が主に用いられる。具体的には、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）をチャネル領域に用いたａ−Ｓｉ ＴＦＴ、又はポリシリコン（ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）をチャネル領域に用いたＰ−Ｓｉ ＴＦＴが用いられる。また、Ｐ−Ｓｉ ＴＦＴは、基板全面にレーザーを照射後、パターニングを行うレーザーアニール方式により製造される。

【0003】

特許文献１には、ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたポリシリコン膜と、前記ポリシリコン膜の端部の上方に形成されたソース電極と、前記ポリシリコン膜における前記ソース電極が形成された端部と対向する端部の上方に形成され、前記ソース電極と離間しているドレイン電極とを具備する薄膜トランジスタにおいて、前記ポリシリコン膜におけるソース電極又はドレイン電極が形成されている前記ポリシリコン膜の端部から、前記ポリシリコン膜におけるソース電極又はドレイン電極が形成されていない前記ポリシリコン膜の中央部に向かって、前記ポリシリコン膜の結晶化率が小さくなることについて開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１２−１１４１３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一方、ピクセル（絵素）を駆動する周辺回路又は駆動回路は、回路として駆動する為に高いオン電流が要求される。一方、ピクセルでは頻繁にオン・オフのスイッチングが行われることから、オフ電流が低い方が望ましい。

【0006】

これに対して、上述したＰ−Ｓｉ ＴＦＴは、オン時に流れる電流（オン電流）、及び、オフ時に流れる電流（オフ電流）が共に高いという特性を有している。従って、周辺回路又は駆動回路用のＴＦＴには適しているものの、ピクセル用のＴＦＴには好ましくない。

【0007】

このように、同一基板上、又は同一装置内においても、その機能に応じて、電子移動度（電気的特性）の異なる複数種のＴＦＴが要求されている。しかしながら、従来のレーザーアニール方式を用いて斯かる複数種のＴＦＴを設けることは複雑な工程であり、手間の掛かるものである。また、このような問題に対して、特許文献１に係る薄膜トランジスタにおいては工夫も言及もされていない。

【0008】

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、第１薄膜トランジスタを有する絵素と、第２薄膜トランジスタを有し、前記絵素を駆動する駆動回路とを備える表示装置において、前記第１薄膜トランジスタに係る第１チャネル領域、及び、前記第２薄膜トランジスタに係る第２チャネル領域を、電気的特性（例えば、電子移動度）が相違するように構成することにより、第１薄膜トランジス及び第２薄膜トランジスタが夫々の役割に適した作動ができる表示装置及び該表示装置の製造方法を提供することにある。

【課題を解決するための手段】

【0009】

本発明に係る表示装置は、第１薄膜トランジスタを有する絵素と、第２薄膜トランジスタを有し、前記絵素を駆動する駆動回路とを備える表示装置において、前記第１薄膜トランジスタは第１チャネル領域を有し、前記第２薄膜トランジスタは第２チャネル領域を有しており、前記第１チャネル領域はアモルファスシリコン領域及びポリシリコン領域を含み、前記第１チャネル領域及び前記第２チャネル領域は、電気的特性が相違することを特徴とする。

【0010】

本発明にあっては、例えば、前記第１チャネル領域はアモルファスシリコン領域及びポリシリコン領域を含み、前記第２チャネル領域はポリシリコン領域のみを含むように構成することにより、前記第１チャネル領域及び前記第２チャネル領域において、電気的特性が相違するように構成する。

【0011】

本発明に係る表示装置は、前記第１薄膜トランジスタでは、ゲート電極の上側に、前記第１チャネル領域を挟んで、ソース電極及びドレイン電極が所定の間隔を離れて積層されており、前記第１チャネル領域には、アモルファスシリコン領域及びポリシリコン領域が混在してあることを特徴とする。

【0012】

本発明にあっては、前記第１薄膜トランジスタでは、前記第１チャネル領域にアモルファスシリコン領域及びポリシリコン領域が混在してある。

【0013】

本発明に係る表示装置は、前記ポリシリコン領域は離隔された２ヶ所であり、一方のポリシリコン領域は、前記積層の方向にて、前記ソース電極と重なっており、他方のポリシリコン領域は、前記積層の方向において、前記ドレイン電極と重なっていることを特徴とする。

【0014】

本発明にあっては、前記２ヶ所のポリシリコン領域うち一方のポリシリコン領域は、前記積層の方向にて、前記ソース電極と重なっており、他方のポリシリコン領域は、前記積層の方向において、前記ドレイン電極と重なっている。換言すれば、前記２ヶ所のポリシリコン領域は夫々ソース電極及びドレイン電極周囲に形成されている。

【0015】

本発明に係る表示装置は、前記ポリシリコン領域は前記ソース電極及び前記ドレイン電極の離隔の方向に長く、前記ポリシリコン領域の両端側が、前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端の一部と夫々重なっていることを特徴とする。

【0016】

本発明にあっては、前記ポリシリコン領域の両端側が、前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端の一部と夫々重なっており、前記ソース電極及び前記ドレイン電極に隣接する領域又は近傍の領域をアモルファスシリコン領域とする。

【0017】

本発明に係る表示装置は、前記ポリシリコン領域は、前記ソース電極及び前記ドレイン電極の両対向端の中間にて、前記離隔の方向と直交する方向の寸法が大きくなることを特徴とする。

【0018】

本発明にあっては、前記ポリシリコン領域は斯かる両端側が、前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端の一部と夫々重なっており、前記ソース電極及び前記ドレイン電極の両対向端の中間にて、前記離隔の方向と直交する方向の寸法が大きくなる。従って、前記ソース電極及び前記ドレイン電極に隣接する領域又は近傍の領域がアモルファスシリコン領域となる。

【0019】

本発明に係る表示装置は、前記ポリシリコン領域は１ヶ所であって、前記ソース電極及び前記ドレイン電極の両対向端の間に介在し、前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端と重なっていないことを特徴とする。

【0020】

本発明にあっては、前記積層の方向にて、前記ソース電極及び前記ドレイン電極の両対向端と重ならないように、前記ポリシリコン領域が、前記ソース電極及び前記ドレイン電極の両対向端の間に介在し、前記ソース電極及び前記ドレイン電極に隣接する領域又は近傍の領域をアモルファスシリコン領域とする。

【0021】

本発明に係る表示装置は、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタ夫々は、ゲート電極の上側に、前記第１チャネル領域又は前記第２チャネル領域を挟んで、ソース電極及びドレイン電極が所定の間隔を離れて積層されており、前記第１チャネル領域及び前記第２チャネル領域にはポリシリコン領域のみが存在し、前記第１チャネル領域と、前記第２のチャネル領域とは、ポリシリコンの結晶性が異なることを特徴とする。

【0022】

本発明にあっては、前記第１チャネル領域及び前記第２チャネル領域にはポリシリコン領域のみが存在し、前記第１チャネル領域と、前記第２のチャネル領域とは、ポリシリコンの結晶性が異なる。

【0023】

本発明に係る表示装置の製造方法は、第１薄膜トランジスタを有する複数の画素と、第２薄膜トランジスタを有し、該画素を駆動する駆動回路とを備える表示装置の製造方法において、複数のゲート電極に係るゲート電極絶縁層を形成する工程と、該ゲート電極絶縁層の上にアモルファスシリコン層を形成する工程と、前記第１薄膜トランジスタに係る第１チャネル領域を形成するチャネル工程を含み、前記チャネル工程では、前記アモルファスシリコン層にポリシリコン領域が選択的に形成されることを特徴とする。

【0024】

本発明にあっては、複数のゲート電極に係るゲート電極絶縁層が形成された後、該ゲート電極絶縁層の上にアモルファスシリコン層が形成され、以後、該アモルファスシリコン層にポリシリコン領域が選択的に形成されて、前記第１薄膜トランジスタに係る第１チャネル領域が形成される。

【0025】

本発明に係る表示装置の製造方法は、前記チャネル工程では前記アモルファスシリコン層にエネルギービームを部分的に照射してポリシリコン層に変化させるアニール工程と、前記ポリシリコン層を覆って他のアモルファスシリコン層を形成する工程と、前記他のアモルファスシリコン層の表面にｎ＋シリコン層を形成する工程とを含むことを特徴とする。

【0026】

本発明にあっては、前記チャネル工程で、前記アモルファスシリコン層にエネルギービームを部分的に照射してポリシリコン層に変化させた後、前記ポリシリコン層を覆って他のアモルファスシリコン層が形成され、該他のアモルファスシリコン層の表面にｎ＋シリコン層が形成される。

【発明の効果】

【0027】

本発明によれば、オフ電流を下げる必要のあるピクセル（絵素）に対しては、前記第１薄膜トランジスタがオフ電流を確実に抑えることができ、オン電流を高める必要のある駆動回路（周辺回路）に対しては、前記第２薄膜トランジスタがオン電流を確実に高めることができるので、前記第１薄膜トランジス及び前記第２薄膜トランジスタが夫々の役割に適した作動を行うことが出来る。

【図面の簡単な説明】

【0028】

【図1】実施の形態１のテレビジョン受信機の要部構成を示す機能ブロック図である。

【図2A】本実施の形態１に係るテレビジョン受信機の駆動回路及びピクセルに用いられる薄膜トランジスタの一例を模式的に示す模式図である。

【図2B】本実施の形態１に係るテレビジョン受信機の駆動回路及びピクセルに用いられる薄膜トランジスタの一例を模式的に示す模式図である。

【図3】図２ＡのＩ−Ｉ線による要部断面図である。

【図4】図２ＢのII−II線による要部断面図である。

【図5】本実施の形態１に係るテレビジョン受信機のピクセル薄膜トランジスタの製造方法の一例を示す製造工程図である。

【図6】本実施の形態に係る部分照射型レーザーの構成の一例を示す模式図である。

【図7】本実施の形態２に係るテレビジョン受信機のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図である。

【図8】図７のIV−IV線による要部断面図である。

【図9】本実施の形態３に係るテレビジョン受信機のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図である。

【図10】図９のVI−VI線による要部断面図である。

【図11】本実施の形態４に係るテレビジョン受信機のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図である。

【図12】図１１のVII −VII 線による要部断面図である。

【図13】本実施の形態５に係るテレビジョン受信機のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図である。

【図14】レーザーアニール積算エネルギー密度及び移動度の関係を説明するグラフである。

【図15】第１チャネル領域及び第２チャネル領域の電気的特性が相違するように構成した場合における、オン・オフ時の電流値変化を示すグラフである。

【発明を実施するための形態】

【0029】

以下に、本発明の実施の形態に係る表示装置及び該表示装置の製造方法を、いわゆる液晶パネルを有するテレビジョン受信機に適用した場合を例として、図面に基づいて詳述する。

【0030】

（実施の形態１）
図１は実施の形態１のテレビジョン受信機１００の要部構成を示す機能ブロック図である。

【0031】

テレビジョン受信機１００は、ＴＶＳｏＣ(System on a Chip)１０（送信部）と、ＴＶＳｏＣ１０からデータを受信するＴｃｏｎ（Timing Controller）２０と、更にＴｃｏｎ２０からデータを受信するソースドライバ３０及びゲートドライバ４０とを備えており、ソースドライバ３０及びゲートドライバ４０は斯かるデータに基づいて画像が表示される液晶表示パネル５０に接続されている。

【0032】

請求の範囲に記載の駆動回路は、例えば、ソースドライバ３０又はゲートドライバ４０である。

【0033】

ＴＶＳｏＣ１０はいわゆるテレビ受信回路であり、ＣＶＢＳ信号，ＨＤＭＩ（登録商標）信号などを受け取ってテレビ映像を生成し、テレビ画像信号，水平同期信号，垂直同期信号，及びクロックを含む画像信号を、例えば、Ｖ−ｂｙ−Ｏｎｅ信号規格を用いてＴｃｏｎ２０に出力する。

【0034】

Ｔｃｏｎ２０は、ＴＶＳｏＣ１０からの信号に基づいて、デジタル画像信号、液晶表示パネル５０の駆動回路の動作を制御するための制御信号等を生成する。そして、Ｔｃｏｎ２０は、デジタル画像信号及び制御信号をソースドライバ３０及びゲートドライバ４０に送信する。すなわちＴｃｏｎ２０は、ＴＶＳｏＣ１０からの垂直同期信号、水平同期信号、データイネーブル信号、クロック信号などのタイミング信号を用いて、ソースドライバ３０の動作タイミングを制御するためのソースタイミング制御信号と、ゲートドライバ４０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。

【0035】

また、Ｔｃｏｎ２０及びソースドライバ３０の間は、例えば２４本のバスによって接続されている。

【0036】

液晶表示パネル５０の図示しない各ピクセル（絵素）は、ソースライン及びゲートラインを介して、ソースドライバ３０及びゲートドライバ４０に接続されている。

【0037】

図２は本実施の形態１に係るテレビジョン受信機１００の駆動回路及びピクセルに用いられる薄膜トランジスタ（ＴＦＴとも称する）の一例を模式的に示す模式図である。図２Ａはテレビジョン受信機１００のピクセルに用いられる薄膜トランジスタ（以下、ピクセル薄膜トランジスタと称する）を示し、図２Ｂはテレビジョン受信機１００の駆動回路（周辺回路）に用いられる薄膜トランジスタ（以下、駆動回路薄膜トランジスタと称する）を示している。

【0038】

また、図３は図２ＡのＩ−Ｉ線による要部断面図であり、図４は図２ＢのII−II線による要部断面図である。

【0039】

図３及び図４に示すように、夫々の薄膜トランジスタは、ガラス基板１（基板とも称する）の表面にゲート電極２を積層してあり、ゲート電極２を覆ってゲート絶縁膜３（例えば、ＳｉＯ₂ 膜、ＳｉＯ₂ ／ＳｉＮ膜積層、ＳｉＮ膜、ＳｉＯＮ膜など）を積層してある。

【0040】

また、図２〜図４に示すように、ゲート絶縁膜３の表面であってゲート電極２の上側には、ポリシリコン層５（ｐ−Ｓｉ膜とも称する。なお、ポリシリコン層には多結晶だけでなく、多結晶よりも比較的結晶粒径の小さい微結晶、あるいは、より結晶性の高い単結晶も含む）を積層してある。また、ポリシリコン層５（ポリシリコン領域）を取り囲むように第１のアモルファスシリコン層４（ａ−Ｓｉ膜とも称する）が形成され、ポリシリコン層５及び第１のアモルファスシリコン層４を覆うように第２のアモルファスシリコン層６（ａ−Ｓｉ膜とも称する）を積層してある。以下においては、第１のアモルファスシリコン層４及び第２のアモルファスシリコン層６を纏めてアモルファスシリコン層とも称する。

【0041】

第２のアモルファスシリコン層６の表面の所要位置には、ｎ＋シリコン層７（ｎ＋Ｓｉ膜）を積層してある。ｎ＋シリコン層７は、ソース電極８及びドレイン電極９とのコンタクト層であり、リンなどの不純物濃度が高い半導体層である。

【0042】

ｎ＋シリコン層７の表面、第２のアモルファスシリコン層６及び第１のアモルファスシリコン層４の側面、ゲート絶縁膜３の表面には、所要のパターンを有するソース電極８及びドレイン電極９を形成してある。

【0043】

第１のアモルファスシリコン層４及び第２のアモルファスシリコン層６は、抵抗が大きくオフ電流（漏れ電流）が小さい。また、ポリシリコン層５は、アモルファスシリコン層に比べて電子の移動度が格段に大きい。

【0044】

ソース電極８とドレイン電極９とは夫々の一端が対向するように、所定の間隔を挟んで離隔されており、ソース電極８とドレイン電極９との間はいわゆるチャネル領域に該当し、キャリア（電子又はホール）の移動が生じる。すなわち、斯かるチャネル領域は、前記積層方向において、ソース電極８とドレイン電極９との間隔に該当する部分であり、ポリシリコン層５と、第１のアモルファスシリコン層４及び第２のアモルファスシリコン層６とで構成されている。以下においては、前記ピクセル薄膜トランジスタ（第１薄膜トランジスタ）に係るチャネル領域を第１チャネル領域Ｃ１といい、前記駆動回路薄膜トランジスタ（第２薄膜トランジスタ）に係るチャネル領域を第２チャネル領域Ｃ２という。

【0045】

ソース電極８及びドレイン電極９を覆うようにして、ＴＦＴ全体には、例えば、ＳｉＮで構成されるパッシベーション膜１０を形成してあり、パッシベーション膜１０の表面には有機膜１１を形成して表面を平坦化している。パッシベーション膜１０及び有機膜１１の所要の位置には、スルーホールを形成してあり、当該スルーホールを通して画素電極１２とドレイン電極９とが導通するようにしてある。画素電極１２は、透明導電膜（例えば、ＩＴＯ）により形成されている。

【0046】

図２Ａ及び図２Ｂでは、第１のアモルファスシリコン層４、ポリシリコン層５、ソース電極８及びドレイン電極９を基板１の表面に射影した射影状態を模式的に示す。なお、図２Ａ及び図２Ｂでは、説明の便宜上、第２のアモルファスシリコン層６及び他の構成の図示を省略している。

【0047】

本実施の形態に係るテレビジョン受信機１００においては、第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２は、電気的特性が相違するように構成されている。以下、詳しく説明する。

【0048】

前記ピクセル薄膜トランジスタにおいては、図２Ａに示すように、第１チャネル領域Ｃ１がアモルファスシリコン領域及びポリシリコン領域を含むように構成されている。すなわち、前記ピクセル薄膜トランジスタでは、第１チャネル領域Ｃ１のうち、ソース電極８とドレイン電極９との間隔に対応する部分に、第１のアモルファスシリコン層４に係る領域及びポリシリコン層５に係る領域が共に混在してある。

【0049】

図２Ａのピクセル薄膜トランジスタにおいては、図面視、矩形の領域であるポリシリコン層５が夫々２ヶ所に形成されており、ソース電極８とドレイン電極９との離隔方向に沿って離隔されている。換言すれば、図２Ａの図面視、第１のアモルファスシリコン層４内の離れた２ヶ所には、ポリシリコン層５が形成されている。

【0050】

以下においては、説明の便宜上、図面視、２つのポリシリコン層５の離隔方向（又は並設方向）を横方向、該離隔方向に直交する方向を縦方向と称する。

【0051】

２つのポリシリコン層５のうち、一方のポリシリコン層５は、前記積層の方向にて、ソース電極８の端部８１と重なっており、他方のポリシリコン層５は、前記積層の方向において、ドレイン電極９の端部９１と重なっている。

【0052】

また、図２Ａに示すように、前記２つのポリシリコン層５の縦方向の寸法ｄは、ソース電極８及びドレイン電極９の縦方向の寸法Ｗより大きい。一方、前記２つのポリシリコン層５の間には第１のアモルファスシリコン層４が介在している。

【0053】

このように、２つのポリシリコン層５が夫々離隔され、これらの間には第１のアモルファスシリコン層４が介在する。すなわち、第１チャネル領域Ｃ１としては、抵抗が大きいアモルファスシリコン層４の領域がポリシリコン層５の領域の間に介在するので、第１のアモルファスシリコン層４が介在しない場合に比べて、オフ電流を確実に抑えることができる。一方、各ポリシリコン層５の一部と、ソース電極８及びドレイン電極９の相互対向する両端部８１，９１とが前記積層の方向にて重なるようにしてあるので、オン電流の低下を抑制することもできる。

【0054】

また、図３に示すように、アモルファスシリコン層は、ポリシリコン層５の周囲に形成され、ポリシリコン層５と同程度の厚みを有する第１のアモルファスシリコン層４と、ポリシリコン層５及び第１のアモルファスシリコン層４の表面に形成された第２のアモルファスシリコン層６とを有する。

【0055】

すなわち、ポリシリコン層５は、ゲート電極２の上側に形成された第１のアモルファスシリコン層４のうち、斯かるチャネル領域の一部の領域を多結晶状態であるポリシリコン層５に変化させたものであり、該チャネル領域を形成するために、露光、現像及びエッチング処理の各処理を行っていないことが分かる。また、第２のアモルファスシリコン層６は、ソース電極８及びドレイン電極９とチャネル領域とが直接接触しないようにするためのもので、オフ電流（漏れ電流）が小さい特性を用いている。これにより、オフ電流をより低減することができる。

【0056】

一方、前記駆動回路薄膜トランジスタにおいては、図２Ｂに示すように、第２チャネル領域Ｃ２がポリシリコン領域のみを含むように構成されている。すなわち、前記駆動回路薄膜トランジスタでは、第２チャネル領域Ｃ２のうち、ソース電極８とドレイン電極９との間隔に対応する部分には、アモルファスシリコン領域が存在していない。

【0057】

図２Ｂの駆動回路薄膜トランジスタにおいては、第１のアモルファスシリコン層４内に、ポリシリコン層５が、ソース電極８とドレイン電極９との両対向端部８１，９１に亘って、第２チャネル領域Ｃ２より広い領域にて形成されている。

【0058】

このように、第２チャネル領域Ｃ２としては、第１のアモルファスシリコン層４に比べて抵抗が小さいポリシリコン層５の領域がソース電極８とドレイン電極９との両対向端部８１，９１に亘って形成されているので、換言すれば第２チャネル領域Ｃ２がポリシリコン層５の領域のみからなるので、第１のアモルファスシリコン層４が存在する場合に比べて、オン電流を確実に高めることができる。一方、ポリシリコン層５の一部と、ソース電極８及びドレイン電極９の対向する両端部８１，９１とが前記積層の方向にて重なるようにしてあるので、オン電流の増加を一層高めることができる。

【0059】

図２Ａ及び図２Ｂにおいては、説明の便宜上、第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２を図示しているが、これによって本発明に係る第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２が定義されるものでない。

【0060】

また、一般に、斯かるチャネル領域は、ドレイン電極９及びソース電極８の間の距離であるチャネル長と、該チャネル長に直交する方向における、ドレイン電極９及びソース電極８の寸法であるチャネル幅によって定義することができる。

【0061】

図５は本実施の形態１に係るテレビジョン受信機１００のピクセル薄膜トランジスタの製造方法の一例を示す製造工程図である。以下、本実施の形態１のピクセル薄膜トランジスタの製造工程について説明する。図５に示すように、ガラス基板１上にゲート電極２を形成し（Ｓ１１）、ゲート電極２を覆ってガラス基板１の表面にゲート絶縁膜３を形成する（Ｓ１２）。

【0062】

ゲート絶縁膜３が形成されたガラス基板１の表面に第１のアモルファスシリコン層としてのａ−Ｓｉ膜４を形成する（Ｓ１３）。
以後、チャネル領域（第１チャネル領域Ｃ１）を形成する工程が行われ、上述したように、第１チャネル領域Ｃ１内にポリシリコン層５の領域を選択的に形成する。

【0063】

まず、ａ−Ｓｉ膜４をレーザーアニールするために、脱水素アニール処理を行い（Ｓ１４）、レーザー前洗浄を行う（Ｓ１５）。次に、部分照射型レーザーによるａ−Ｓｉ膜４の結晶化を行う（Ｓ１６）。結晶化の工程は、アニール工程（レーザーアニール工程とも称する）であり、例えば、ａ−Ｓｉ膜４の所要箇所にマルチレンズアレイを介してエネルギービームを照射して当該所要箇所をポリシリコン層５（ｐ−Ｓｉ膜）に変化させる。所要箇所は、ゲート電極２の上側であり、ソース・ドレイン間の第１チャネル領域Ｃ１である。これにより、第１のアモルファスシリコン層４に図２Ａに示すように、離隔された２つのポリシリコン層５が形成される。エネルギービームは、例えば、アモルファスシリコン層（ａ−Ｓｉ膜）の吸収の大きい紫外光のエキシマレーザーを用いることができる。

【0064】

図６は本実施の形態に係る部分照射型レーザーの構成の一例を示す模式図である。図６に示すように、ａ−Ｓｉ膜４が表面に形成されたガラス基板１は載置台（図示せず）に載置され、図６中の矢印の方向に所要の速度で平行移動するようにしてある。ガラス基板１の上方には、ガラス基板１の移動方向と交差する方向に沿って個々のレンズが適長離隔して並んだマルチレンズアレイを配置してある。レーザー光源（図示せず）からのレーザー光をマルチレンズアレイへ入射することにより、レーザー光は、レンズ毎に異なる光路を経由して離隔した複数の所要箇所に対して部分照射される。すなわち、部分レーザーアニールを行うことができる。これにより、ａ−Ｓｉ膜４のうち、チャネル領域の所要の領域だけを選択的にポリシリコン層５（ｐ−Ｓｉ膜）に変化させる。

【0065】

次に、成膜前洗浄を行い（Ｓ１７）、アニール工程により多結晶状態となったポリシリコン層５及び第１のａ−Ｓｉ膜４を覆って第２のアモルファスシリコン層としてのａ−Ｓｉ膜６を形成する（Ｓ１８）。また、ａ−Ｓｉ膜６の表面にｎ＋Ｓｉ膜（ｎ＋シリコン層）７を形成する（Ｓ１９）。ｎ＋Ｓｉ膜７は、ソース電極８及びドレイン電極９とのコンタクト層であり、リンなどの不純物濃度が高い半導体層である。

【0066】

次に、ａ−Ｓｉ膜４、ａ−Ｓｉ膜６及びｎ＋Ｓｉ膜７に対してエッチングが施され、例えば、矩形の島状に形成される。

【0067】

そして、ｎ＋Ｓｉ膜７の上にソース・ドレイン用の金属の成膜が行われ、斯かる金属膜に対してエッチングが施され、ソース電極８及びドレイン電極９が形成される（Ｓ２０）。

【0068】

以降、半導体層を所要の構造とするために、ソース電極８及びドレイン電極９をマスクとしてチャンネル部分に係るｎ＋Ｓｉ膜７及びａ−Ｓｉ膜６に対して、その厚み方向に、ａ−Ｓｉ膜６の途中までエッチングを施す（Ｓ２１）。これによってチャンネル領域が形成される。

【0069】

以上では、ａ−Ｓｉ膜４、ａ−Ｓｉ膜６及びｎ＋Ｓｉ膜７を島状に形成する工程を含む場合について説明したが、本発明はこれに限るものでない。マスク枚数を減らすために斯かる工程を省いて、所定のパターンにて前記ソース・ドレイン用の金属膜をエッチングし、引き続いてｎ＋Ｓｉ膜７及びａ−Ｓｉ膜６に対して、その厚み方向にエッチングを施すようにしても良い。

【0070】

本実施の形態の製造方法によれば、基板全面にエネルギービーム（例えば、レーザー）を照射するのではなく、ａ−Ｓｉ膜４のうち、該ポリシリコン層５となるべき領域だけにエネルギービームを部分的に照射し、アニール工程だけで第１チャネル領域Ｃ１を形成することが出来る。このため、第１チャネル領域Ｃ１を形成するため、基板表面全体に結晶化されたポリシリコン層を形成し、該ポリシリコン層に対して露光処理、現像処理及びエッチング処理の各工程が不要となり、製造工程を短縮することができる。

【0071】

以上においては、ピクセル薄膜トランジスタに対して、図５に示したように、部分照射型レーザーによるａ−Ｓｉ膜４の選択的結晶化を行う場合を例に挙げて説明したが、本発明はこれに限るものでない。斯かる結晶化の処理を駆動回路薄膜トランジスタに対して行うようにしても良い。

【0072】

以上のような構成を有することから、本実施の形態１に係るテレビジョン受信機１００においては、前記第１チャネル領域Ｃ１及び前記第２チャネル領域Ｃ２が、電気的特性が相違し、ピクセル薄膜トランジスタは画像表示が行われるピクセルに適したトランジスタとして作動し、駆動回路薄膜トランジスタは該ピクセルの駆動回路に適したトランジスタとして作動する。

【0073】

すなわち、オフ電流を下げる必要のあるピクセルに対しては、前記ピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）が上述したような構成を有することから、オン電流の低下を抑制しつつ、オフ電流を確実に抑えることができる。また、オン電流を高める必要のある駆動回路（周辺回路）に対しては、前記駆動回路薄膜トランジスタ（第２チャネル領域Ｃ２）が上述したような構成を有することから、オン電流を確実に高めることができる。

【0074】

（実施の形態２）
本発明は実施の形態１の記載に限るものでない。実施の形態２に係るテレビジョン受信機１００においては、ピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）の構成が実施の形態１とは異なるものの、実施の形態１と同様、斯かる第１チャネル領域Ｃ１及び斯かる第２チャネル領域Ｃ２は、電気的特性が相違するように構成されている。以下、詳しく説明する。

【0075】

図７は本実施の形態２に係るテレビジョン受信機１００のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図であり、図８は図７のIV−IV線による要部断面図である。また、図７のIII −III 線による要部断面図は図４と同様であり、省略する。なお、実施の形態２に係る駆動回路薄膜トランジスタについては、実施の形態１と同様であり、詳しい説明を省略する。

【0076】

実施の形態２に係るピクセル薄膜トランジスタにおいては、図７に示すように、第１チャネル領域Ｃ１がアモルファスシリコン領域及びポリシリコン領域を含むように構成されている。すなわち、前記ピクセル薄膜トランジスタでは、第１チャネル領域Ｃ１のうち、ソース電極８とドレイン電極９との間隔に対応する部分に、アモルファスシリコン層４に係る領域及びポリシリコン層５に係る領域が共に混在してある。

【0077】

図７及び図８に示すように、本実施の形態２のピクセル薄膜トランジスタにおいては、ポリシリコン層５が、ソース電極８の端部８１からドレイン電極９の端部９１に亘って、横方向に細長く形成されている。

【0078】

すなわち、ポリシリコン層５に係る領域は、図面視短冊状をなしており、ポリシリコン層５の両端のうち、一方は、前記積層の方向にて、ソース電極８の端部８１と重なっており、他方は、前記積層の方向において、ドレイン電極９の端部９１と重なっている。より詳しくは、ポリシリコン層５の両端部は、前記縦方向におけるソース電極８及びドレイン電極９の中間部にて夫々ソース電極８の端部８１又はドレイン電極９の端部９１と重なっている。

【0079】

換言すれば、ポリシリコン層５の縦方向の寸法ｄは、ソース電極８及びドレイン電極９の縦方向の寸法Ｗより小さく、ポリシリコン層５の両端部は、前記積層の方向においてソース電極８の端部８１及びドレイン電極９の端部９１と夫々部分的に重なっている。

【0080】

本実施の形態２に係るテレビジョン受信機１００においては、斯かるピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）が上述したような構成を有することから、オフ電流を下げる必要のあるピクセル用薄膜トランジスタに適したトランジスタとして作動する。

【0081】

すなわち、ポリシリコン層５の縦方向の寸法ｄをソース電極８及びドレイン電極９の縦方向の寸法Ｗより小さくすることにより、第１チャネル領域Ｃ１のうち、ソース電極８及びドレイン電極９に隣接する領域又は近傍の領域をアモルファスシリコン層４にすることができ、オフ電流を抑えることができる。

【0082】

実施の形態１と同様の部分については、同一の符号を付して詳細な説明を省略する。

【0083】

（実施の形態３）
本発明は実施の形態１、２の記載に限るものでない。実施の形態３に係るテレビジョン受信機１００においては、ピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）の構成が実施の形態１、２とは異なるものの、実施の形態１、２と同様、斯かる第１チャネル領域Ｃ１及び斯かる第２チャネル領域Ｃ２は、電気的特性が相違するように構成されている。以下、詳しく説明する。

【0084】

図９は本実施の形態３に係るテレビジョン受信機１００のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図であり、図１０は図９のVI−VI線による要部断面図である。また、図９のV −V 線による要部断面図は図４と同様であり、省略する。なお、実施の形態３に係る駆動回路薄膜トランジスタについては、実施の形態１と同様であり、詳しい説明を省略する。

【0085】

実施の形態３に係るピクセル薄膜トランジスタにおいては、図９に示すように、第１チャネル領域Ｃ１がアモルファスシリコン領域及びポリシリコン領域を含むように構成されている。すなわち、前記ピクセル薄膜トランジスタでは、第１チャネル領域Ｃ１のうち、ソース電極８とドレイン電極９との間隔に対応する部分に、アモルファスシリコン層４に係る領域及びポリシリコン層５に係る領域が共に混在してある。

【0086】

図９及び図１０に示すように、本実施の形態３のピクセル薄膜トランジスタにおいては、ポリシリコン層５が、ソース電極８の端部８１からドレイン電極９の端部９１に亘って、横方向に細長く形成されている。また、ポリシリコン層５は、横方向における中間部にて、換言すればソース電極８及びドレイン電極９の両対向端部８１，９１の中間にて、縦方向に寸法が大きくなるように形成されている。

【0087】

すなわち、ポリシリコン層５に係る領域は、図面視十字状をなしており、横方向に沿うポリシリコン層５の両端のうち、一方は、前記積層の方向にて、ソース電極８の端部８１と重なっており、他方は、前記積層の方向において、ドレイン電極９の端部９１と重なっている。より詳しくは、横方向に沿うポリシリコン層５の両端部は、前記縦方向におけるソース電極８及びドレイン電極９の中間部にて夫々ソース電極８の端部８１又はドレイン電極９の端部９１と重なっている。

【0088】

換言すれば、ポリシリコン層５の縦方向の寸法ｄ１は、ソース電極８及びドレイン電極９の縦方向の寸法Ｗより小さく、横方向に沿うポリシリコン層５の両端部は、前記積層の方向においてソース電極８の端部８１及びドレイン電極９の端部９１と部分的に重なっている。また、ポリシリコン層５の縦方向に延びる部分においても、横方向の寸法ｄ２はソース電極８及びドレイン電極９の縦方向の寸法Ｗより小さくなるように構成しても良い。

【0089】

本実施の形態３に係るテレビジョン受信機１００においては、斯かるピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）が上述したような構成を有することから、オフ電流を下げる必要のあるピクセル用薄膜トランジスタに適したトランジスタとして作動する。

【0090】

すなわち、ポリシリコン層５の縦方向の寸法ｄ１をソース電極８及びドレイン電極９の縦方向の寸法Ｗより小さくすることにより、第１チャネル領域Ｃ１のうち、ソース電極８及びドレイン電極９に隣接する領域又は近傍の領域をアモルファスシリコン層４にすることができ、オフ電流を抑えることができる。

【0091】

一方、ポリシリコン層５に係る領域が図面視十字状をなしているので、ポリシリコン層５の縦方向の寸法ｄ１は、横方向におけるポリシリコン層５の中間部にて拡大される。従って、オン電流の増加を図ることが出来る。

【0092】

実施の形態１と同様の部分については、同一の符号を付して詳細な説明を省略する。

【0093】

（実施の形態４）
本発明は実施の形態１〜３の記載に限るものでない。実施の形態４に係るテレビジョン受信機１００においては、ピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）の構成が実施の形態１〜３とは異なるものの、実施の形態１〜３と同様、斯かる第１チャネル領域Ｃ１及び斯かる第２チャネル領域Ｃ２は、電気的特性が相違するように構成されている。以下、詳しく説明する。

【0094】

図１１は本実施の形態４に係るテレビジョン受信機１００のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図であり、図１２は図１１のVII −VII 線による要部断面図である。また、実施の形態４に係る駆動回路薄膜トランジスタについては、実施の形態１と同様であり、詳しい説明を省略する。

【0095】

実施の形態４に係るピクセル薄膜トランジスタにおいては、図１１に示すように、第１チャネル領域Ｃ１がアモルファスシリコン領域及びポリシリコン領域を含むように構成されている。すなわち、前記ピクセル薄膜トランジスタでは、第１チャネル領域Ｃ１のうち、ソース電極８とドレイン電極９との間隔に対応する部分に、アモルファスシリコン層４に係る領域及びポリシリコン層５に係る領域が共に混在してある。

【0096】

図１１及び図１２に示すように、本実施の形態４のピクセル薄膜トランジスタにおいては、ポリシリコン層５が、ソース電極８の端部８１及びドレイン電極９の端部９１の間にて、１ヶ所に形成されている。

【0097】

すなわち、ポリシリコン層５に係る領域は矩形状をなしており、ソース電極８の端部８１及びドレイン電極９の端部９１の間にて、ソース電極８の端部８１及びドレイン電極９の端部９１から離れて形成されている。

【0098】

ポリシリコン層５の縦方向の寸法ｄは、ソース電極８及びドレイン電極９の縦方向の寸法Ｗより大きいが、ポリシリコン層５は前記積層の方向においてソース電極８の端部８１及びドレイン電極９の端部９１と重なっていない。

【0099】

本実施の形態４に係るテレビジョン受信機１００においては、斯かるピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）が上述したような構成を有することから、オフ電流を下げる必要のあるピクセル用薄膜トランジスタに適したトランジスタとして作動する。

【0100】

上述したように、本実施の形態４に係るピクセル薄膜トランジスタにおいては、ポリシリコン層５に係る領域が、第１のアモルファスシリコン層４に係る領域を挟んで、ソース電極８の端部８１及びドレイン電極９の端部９１の間に形成されている。すなわち、ポリシリコン層５に係る領域と、ソース電極８の端部８１及びドレイン電極９の端部９１との間には、抵抗が大きいアモルファスシリコン層４の領域が夫々形成されている。従って、第１チャネル領域Ｃ１のうち、ソース電極８及びドレイン電極９に隣接する領域又は近傍の領域をアモルファスシリコン層４にすることができ、オフ電流を抑えることができる。

【0101】

実施の形態１と同様の部分については、同一の符号を付して詳細な説明を省略する。

【0102】

（実施の形態５）
本発明は実施の形態１〜４の記載に限るものでない。実施の形態５に係るテレビジョン受信機１００においては、ピクセル薄膜トランジスタ（第１チャネル領域Ｃ１）の構成が実施の形態１〜４とは異なるものの、実施の形態１〜４と同様、斯かる第１チャネル領域Ｃ１及び斯かる第２チャネル領域Ｃ２は、電気的特性が相違するように構成されている。以下、詳しく説明する。

【0103】

図１３は本実施の形態５に係るテレビジョン受信機１００のピクセルに用いられるピクセル薄膜トランジスタの一例を模式的に示す模式図であり、図１３のVIII−VIII線による要部断面図は図４と同様であり、図示を省略する。また、実施の形態４に係る駆動回路薄膜トランジスタについては、実施の形態１（図２Ｂ）と同様であり、詳しい説明を省略する。

【0104】

実施の形態５に係るピクセル薄膜トランジスタにおいては、図１３及び図２Ｂに示すように、第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２には、すなわち、ソース電極８の端部８１及びドレイン電極９の端部９１間の間隔に対応する部分にはポリシリコン層５に係る領域のみが形成されている。

【0105】

このように、実施の形態５に係るピクセル薄膜トランジスタにおいては、第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２が同一の構成を有するものの、斯かるポリシリコン層５の結晶性が異なるように構成されている。

【0106】

より詳しくは、図５のＳ１６の工程において、例えば、ハーフトーンマスクを用いることにより、又は、エネルギービーム（レーザー）のパワー密度、照射回数を変更することにより、第１チャネル領域Ｃ１のポリシリコン層５の結晶性を低く形成し、第２チャネル領域Ｃ２のポリシリコン層５の結晶性を高く（少なくとも、第１チャネル領域Ｃ１より高く）形成する。該ハーフトーンマスクは、レーザー光の透過部及び遮光部の他に、前記透過部の光透過率及び遮光部の透過率と異なる、例えば、半透過部を備えたマスクである。

【0107】

これによって、実施の形態５に係るピクセル薄膜トランジスタにおいては第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２における電子（又はホール）の移動度を適宜制御することが出来る。

【0108】

図１４はレーザーアニール積算エネルギー密度及び移動度の関係を説明するグラフである。一般に、レーザーアニール積算エネルギー密度が高い場合、すなわち、アモルファスシリコンのレーザーアニール時にレーザーアニール積算エネルギー密度を高くした場合、ポリシリコンの結晶性が高くなる。ここで、レーザーアニール積算エネルギー密度は、レーザーパワー密度に照射回数をかけた値である。

【0109】

図１４に示しているように、レーザーアニール積算エネルギー密度が高いほど、換言すれば、レーザーアニールによるポリシリコンの結晶性が高いほど、電子（ホール）の移動度が高いことが見て取れる。

【0110】

以上のように、本実施の形態５に係るテレビジョン受信機１００においては、前記第１チャネル領域Ｃ１及び前記第２チャネル領域Ｃ２における電子移動度（電気的特性）が相違するように構成し、ピクセル薄膜トランジスタは画像表示が行われるピクセルに適したトランジスタとして作動し、駆動回路薄膜トランジスタは該ピクセルの駆動回路に適したトランジスタとして作動する。

【0111】

すなわち、オフ電流を下げる必要のあるピクセルに対しては、第１チャネル領域Ｃ１のポリシリコン層５の結晶性を低くすることから、オフ電流を確実に抑えることができる。また、オン電流を高める必要のある駆動回路（周辺回路）に対しては、第２チャネル領域Ｃ２のポリシリコン層５の結晶性を高くすることから、オン電流を確実に高めることができる。

【0112】

実施の形態１と同様の部分については、同一の符号を付して詳細な説明を省略する。

【0113】

図１５は、上述したように、第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２の電気的特性が相違するように構成した場合における、オン・オフ時の電流値変化を示すグラフである。すなわち、図１５はいわゆるＴＦＴ特性カーブを示している。図１５において、実線はアモルファスシリコン（ａ−Ｓｉ）のみからなる薄膜トランジスタの場合、太線はピクセル薄膜トランジスタの場合、点線は駆動回路薄膜トランジスタの場合を示す。

【0114】

図１５に示すように、駆動回路薄膜トランジスタにおいては、オン・オフ時の電流値が共に高い特性を示している。一方、ピクセル薄膜トランジスタにおいては、オン・オフ時の電流値が、特にオフ時の電流値が駆動回路薄膜トランジスタの場合に比べて大きく下がっている。また、ピクセル薄膜トランジスタでは、アモルファスシリコンのみからなる薄膜トランジスタの場合に比べてオン時の電流値が高いことが見てとれる。

【0115】

以上の記載においては、ピクセル薄膜トランジスタ又は駆動回路薄膜トランジスタに対して部分照射型レーザーによるａ−Ｓｉ膜４の結晶化を行うことにより、第１チャネル領域Ｃ１及び第２チャネル領域Ｃ２の電気的特性が相違するように構成する場合を例として説明した。しかし、本発明はこれに限るものでない。

【0116】

すなわち、基板表面の全体に形成されたアモルファスシリコン層に対してエネルギービーム（例えば、レーザー）を基板全面に照射してポリシリコン層に変化させた後、ポリシリコン層に対して露光、現像及びエッチング処理の各工程を行ってチャネル領域を形成するようにしても良い。

【符号の説明】

【0117】

４ アモルファスシリコン層
５ ポリシリコン層
８ ソース電極
９ ドレイン電極
８１ 端部
９１ 端部
１００ テレビジョン受信機
Ｃ１ 第１チャネル領域
Ｃ２ 第２チャネル領域

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】