特許第6474111号(P6474111)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本テキサス・インスツルメンツ合同会社の特許一覧
特許6474111高調波相殺を備えた差動サンプリング回路
<>
  • 特許6474111-高調波相殺を備えた差動サンプリング回路 図000003
  • 特許6474111-高調波相殺を備えた差動サンプリング回路 図000004
  • 特許6474111-高調波相殺を備えた差動サンプリング回路 図000005
  • 特許6474111-高調波相殺を備えた差動サンプリング回路 図000006
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6474111
(24)【登録日】2019年2月8日
(45)【発行日】2019年2月27日
(54)【発明の名称】高調波相殺を備えた差動サンプリング回路
(51)【国際特許分類】
   H03M 1/12 20060101AFI20190218BHJP
   H03F 3/70 20060101ALI20190218BHJP
   H03F 1/32 20060101ALI20190218BHJP
【FI】
   H03M1/12 A
   H03F3/70
   H03F1/32 141
【請求項の数】13
【全頁数】10
(21)【出願番号】特願2016-513059(P2016-513059)
(86)(22)【出願日】2014年5月8日
(65)【公表番号】特表2016-523048(P2016-523048A)
(43)【公表日】2016年8月4日
(86)【国際出願番号】US2014037257
(87)【国際公開番号】WO2014182876
(87)【国際公開日】20141113
【審査請求日】2017年4月24日
(31)【優先権主張番号】13/890,031
(32)【優先日】2013年5月8日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ロスワルド フランシス
【審査官】 工藤 一光
(56)【参考文献】
【文献】 特表2002−535861(JP,A)
【文献】 米国特許出願公開第2005/0035810(US,A1)
【文献】 欧州特許出願公開第2654204(EP,A2)
(58)【調査した分野】(Int.Cl.,DB名)
H03M 1/12
H03F 3/70
H03F 1/32
(57)【特許請求の範囲】
【請求項1】
差動サンプリング回路であって、
一対の入力段であって、各々が、差動入力信号に結合されるサンプリングスイッチと、前記サンプリングスイッチに直列に結合される入力と出力とを有するサンプリングキャパシタと、ブースト回路とを有し、各サンプリングスイッチが、前記入力信号に結合されるゲートと、前記入力信号に結合されるドレインと、前記サンプリングキャパシタの前記入力に結合されるソースとを有する電界効果トランジスタであり、各ブースト回路が前記入力信号と前記電界効果トランジスタの前記ゲートとの間に結合される、前記一対の入力段
前記サンプリングキャパシタの前記出力間で前記入力段をシャントするパススルー(pass−throug)ネットワークであって、線形領域において動作する複数の電界効果トランジスタを含む、前記パススルーネットワーク
前記パススルーネットワークに並列に結合される相殺ネットワークであって、飽和領域において動作する複数の電界効果トランジスタを含む、前記相殺ネットワーク
を含む、差動サンプリング回路。
【請求項2】
請求項1に記載の差動サンプリング回路であって、
前記パススルーネットワークが、
第1の電圧源に結合される第1の電流源
前記第1の電流源と前記入力段の一方からの前記サンプリングキャパシタの前記出力との間に結合される第1の電界効果トランジスタ
前記第1の電圧源に結合される第2の電流源
前記第2の電流源と前記入力段の他方からの前記サンプリングキャパシタの前記出力との間に結合される第2の電界効果トランジスタ
両方の入力段からの前記サンプリングキャパシタの前記出力間に結合される第3の電界効果トランジスタ
を含む、差動サンプリング回路。
【請求項3】
請求項に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記入力段の第1の入力段からの前記サンプリングキャパシタの前記出力と接地との間に結合される第4の電界効果トランジスタ
前記入力段の第2の入力段からの前記サンプリングキャパシタの前記出力と接地との間に結合される第5の電界効果トランジスタ
を含む、差動サンプリング回路。
【請求項4】
請求項に記載の差動サンプリング回路であって、
前記第4及び第5の電界効果トランジスタの各々が、前記第3の電界効果トランジスタと同じチャネル幅及び長さを有するように形成される、差動サンプリング回路。
【請求項5】
請求項に記載の差動サンプリング回路であって、
前記第4及び第5の電界効果トランジスタが各々、それぞれのキャパシタ出力に共通に結合されるドレイン及びゲートを有する、差動サンプリング回路。
【請求項6】
請求項に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第1の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第4の電界効果トランジスタの前記ドレインに結合されるソースとを有する第6の電界効果トランジスタであって、前記第4の電界効果トランジスタの前記ドレインが、前記第1の入力段の前記サンプリングキャパシタの出力に結合されない、前記第6の電界効果トランジスタ
前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第2の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第5の電界効果トランジスタの前記ドレインに結合されるソースとを有する第7の電界効果トランジスタであって、前記第5の電界効果トランジスタの前記ドレインが、前記第2の入力段の前記サンプリングキャパシタの出力に結合されない、前記第7の電界効果トランジスタ
を更に含む、差動サンプリング回路。
【請求項7】
請求項1に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記入力段の第1の入力段からの前記サンプリングキャパシタの前記出力に結合されるゲートと、接地に結合されるソースと、ドレインとを有する第4の電界効果トランジスタと、
前記入力段の第2の入力段からの前記サンプリングキャパシタの前記出力に結合されるゲートと、接地に結合されるソースと、ドレインとを有する第5の電界効果トランジスタと、
前記パススルーネットワークに結合されるゲートと、前記第1の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第4の電界効果トランジスタの前記ドレインに結合されるソースとを有する第6の電界効果トランジスタと、
前記パススルーネットワークに結合されるゲートと、前記第2の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第の電界効果トランジスタの前記ドレインに結合されるソースとを有する第7の電界効果トランジスタと、
を含む、差動サンプリング回路。
【請求項8】
請求項に記載の差動サンプリング回路であって、
前記パススルーネットワークが、
第1の電圧源に結合される第1の電流源
前記第1の電流源と前記第1の入力段からの前記サンプリングキャパシタの前記出力との間に結合される第8の電界効果トランジスタ
前記第1の電圧源に結合される第2の電流源
前記第2の電流源と前記第2の入力段からの前記サンプリングキャパシタの前記出力との間に結合される第9の電界効果トランジスタ
両方の入力段からの前記サンプリングキャパシタの前記出力間に結合される第3の電界効果トランジスタ
を含み、
前記第6及び第7の電界効果トランジスタの前記ゲートが、前記第3の電界効果トランジスタのゲートに結合される、差動サンプリング回路。
【請求項9】
請求項に記載の差動サンプリング回路であって、
前記第4及び第5の電界効果トランジスタが、前記第3の電界効果トランジスタと同じ面積を有して形成される、差動サンプリング回路。
【請求項10】
差動サンプリング回路であって、
第1の差動入力信号に結合される第1の電界効果トランジスタ
前記第1の電界効果トランジスタに直列に結合される第1のサンプリングキャパシタ
第2の差動入力信号に結合される第2の電界効果トランジスタ
前記第2の電界効果トランジスタに直列に結合される第2のサンプリングキャパシタ
前記第1のサンプリングキャパシタの出力に結合されるドレインと、前記第2のサンプリングキャパシタの出力に結合されるソースと、基準電圧に結合されるゲートとを有する第3の電界効果トランジスタ
第1の電流源に結合されるドレインと、前記第1のサンプリングキャパシタの前記出力に結合されるソースと、前記基準電圧に結合されるゲートとを有する第4の電界効果トランジスタ
第2の電流源に結合されるドレインと、前記第2のサンプリングキャパシタの前記出力に結合されるソースと、前記基準電圧に結合されるゲートとを有する第5の電界効果トランジスタ
前記第1のサンプリングキャパシタの前記出力に共通に結合されるゲート及びドレインと、接地に結合されるソースとを有する第6の電界効果トランジスタ
前記第2のサンプリングキャパシタの前記出力に共通に結合されるゲート及びドレインと、接地に結合されるソースとを有する第7の電界効果トランジスタ
を含み、
前記第3、第4及び第5の電界効果トランジスタが線形領域において動作され、前記第6及び第7の電界効果トランジスタが飽和領域において動作される、差動サンプリング回路。
【請求項11】
請求項10に記載の差動サンプリング回路であって、
前記第6の電界効果トランジスタの前記ドレインが、第8の電界効果トランジスタのソースに結合され、前記第8の電界効果トランジスタがまた、前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第1のサンプリングキャパシタの前記出力に結合されるドレインとを有
前記第7の電界効果トランジスタの前記ドレインが、第9の電界効果トランジスタのソースに結合され、前記第9の電界効果トランジスタがまた、前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第2のサンプリングキャパシタの前記出力に結合されるドレインとを有する、差動サンプリング回路。
【請求項12】
請求項10に記載の差動サンプリング回路であって、
前記第1の差動入力信号と前記第1の電界効果トランジスタのゲートとの間に結合される第1のブースト回路
前記第2の差動入力信号と前記第2の電界効果トランジスタのゲートとの間に結合される第2のブースト回路
を更に含む、差動サンプリング回路。
【請求項13】
請求項10に記載の差動サンプリング回路であって、
前記第6及び第7の電界効果トランジスタが、前記第3の電界効果トランジスタと同じ面積を備えて形成される、差動サンプリング回路。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、概して電子回路要素に関し、更に特定して言えば、高調波相殺を備えた差動サンプリング回路に関連する。
【背景技術】
【0002】
アナログデジタルコンバータ(ADC)は、対応する時点における入力信号の強度を表すデジタルコードのシーケンスを生成するために用いられる。ADCは、逐次比較(SAR)ADC、パイプラインADCなど、種々の周知の形式において実装され得る。
【0003】
ADCの「スプリアスフリーダイナミックレンジ」(SFDR)という用語は概して、高調波コンテント(content)がADCの出力に存在する範囲を定量化する。理想的には、ADCの出力に高調波コンテントがないようにするべきである。一つの慣習に従うと、SFDRは、キャリア周波数(最大信号成分又は基本周波数)のRMS(二乗平均平方根)振幅の、次に最も大きいノイズ又は高調波歪み成分(キャリア周波数の整数倍の周波数を有する成分)のRMS値に対する比と称される。SFDRは、dBc(キャリア周波数振幅に対するデシベル)又はdBFS(ADCのフルスケール範囲に対するデシベル)で測定され得る。この定義を用いて、SFDRは理想的には無限の値を有するべきである。
【0004】
幾つかの要因が、ADCにおける低いSFDRに寄与し得る。例えば、ADCの入力におけるサンプルアンドホールド回路が、MOSサンプリングスイッチ、接合ダイオード、及びサンプリンググリッチの固有の非線形性のため、高調波成分の生成を起こし得る。第2高調波HD2及び第3高調波HD3は、たいてい、高入力周波数におけるSFDRに影響を与える主な成分である。
【発明の概要】
【0005】
差動サンプリング回路が、位相不均衡に起因する高調波コンテントを相殺するための補償回路を含む。補償回路は、飽和モードで動作する一対の電界効果トランジスタを含み、各電界効果トランジスタは、線形モードで動作するサンプリング回路の差動スイッチに並列に結合される。差動スイッチの両端の飽和領域トランジスタにより、高調波コンテントが、サンプリング回路のサンプリングキャパシタの代わりに補償回路を介して流れ得る。
【図面の簡単な説明】
【0006】
図1】アナログ・デジタルコンバータのための従来のサンプリング回路のフロントエンドを図示する概略図である。
【0007】
図2】位相不均衡に起因する差動スイッチにおける高調波コンテントの生成を図示する図1の概略図の一部である。
【0008】
図3】差動スイッチにおいて生成される高調波コンテントのための補償を有するサンプリング回路を図示する概略図である。
【0009】
図4図4は、高調波コンテントのための補償を備えた個別の代替のサンプリング回路を図示する概略図である。
【発明を実施するための形態】
【0010】
記載される例は、差動スイッチに起因する差動サンプリング回路における位相不均衡から生じる第2高調波コンテントを低減するか又はなくすための補償回路を含む。差動回路における入力不均衡は、例えば、幅広いミスマッチ、駆動変圧器ミスマッチなどの、幾つかの要因により生じる。補償回路は、線形モードで動作するサンプリング回路の差動スイッチに並列に結合される、飽和モードで動作する電界効果トランジスタを提供する。飽和領域トランジスタを差動スイッチの両端に置くことにより、高調波コンテントは、サンプリング回路のサンプリングキャパシタを介して流れず、代わりに、補償回路を介して流れる。
【0011】
図1は、例えば、アナログデジタルコンバータ(ADC)のフロントエンドにおいて用いられるような差動入力INP及びINMのための既知のサンプリング回路10の典型的な実施例を図示する。図1は、簡略化した表現であり、例示のみが意図される。特定のADC又はその他の応用例を実装するために、付加的な回路要素が必要とされ得る。例えば、サンプリング回路10のアナログ帯域幅を設定するために2つの入力INP及びINMをシャントするためにRCRフィルタ(図示せず)が通常用いられ、パッケージの寄生要素(parasitics)を表すためにRLCネットワーク(図示せず)が用いられ得、サンプリングされている信号をストアし更に処理するために、1つ又は複数の増幅器及び/又は他の処理及び論理回路要素がサンプリング回路に続き得る。
【0012】
入力段2及び3の対が、入力信号INP及びINMをパススルー(pass-through)ネットワーク20にフィードし、パススルーネットワーク20において、これらの信号はADC回路(図示せず)の残りに渡され得る。入力段2、3において、サンプリングキャパシタ12及び13が、差動入力INP及びINMを受け取り且つ一時的にストアするために、対応するサンプリングスイッチ14及び15に直列に結合される。サンプリングスイッチ14、15(及び本明細書に記載されるその他のスイッチ)は、図に示されるように、回路の帯域幅が、対象の最も高い入力周波数よりずっと大きくなるように選ばれたサイズの電界効果トランジスタと共に実装される。サンプリングスイッチ14、15のゲートが、それぞれ、ブースト回路16及び17により駆動される。ブースト回路16、17の各々は、そのそれぞれの入力信号(INP又はINM)を受け取り、Vによりシフトされる入力レベルに等しい出力信号(ブースト回路においてIN+Vとして示される)を生成し、ここで、クロック信号CLKが高であるときVは定電圧である。クロック信号CLKが低であるとき、ブースト回路16、17の各々は、ゼロ又は低レベル出力を生成する。このようにして、サンプリングスイッチ14、15は、信号独立ゲート・ソース電圧(図1においてVとして示される)を及び従って信号独立スイッチ抵抗を認識し、一方で、入力信号を伝送する。
【0013】
パススルーネットワーク20において、ノードINCMの対は、例えば、典型的に増幅器回路である、このサンプリング段に続く回路により定義される値を有する電圧源(図示せず)により駆動され、電圧INCMは、2つのシングルエンドスイッチ21及び23により回路に渡される。
【0014】
理想的には差動サンプリング回路において、高調波は全く存在しない。しかし、差動入力INP及びINM間の位相差が180度とは異なる場合、即ち、位相不均衡がある場合、差動閉鎖スイッチ22は、図1に示されるように第2高調波電流IHD2を生成する。キャパシタインピーダンスで乗算された高調波コンテントを表す電流IHD2は、サンプリングキャパシタ12、13の両端の電圧降下をつくる。また、シングルエンドスイッチ21、23を、同じ長さでの差動スイッチ22よりずっと小さく(およそ1/7小さく)することが典型的である。そのため、HD2電流がトランジスタ両端間の特定の電圧スイングに対する幅に比例するため、差動スイッチ22に起因する高調波コンテントHD2の寄与が優位である。しかし、以下に説明するように、その線形領域において動作する差動スイッチ22に関連付けられる非線形性は、その飽和領域において動作する並列の同様のトランジスタを付加することにより相殺され得る。
【0015】
図2は、位相不均衡に起因して第2高調波コンテントがどのように生成されるかを図示する。その線形領域において動作するスイッチ22を介する電流は、下記数式により与えられる。
DS=(K/2)((VGS−V)VDS−VDS/2)
ここで、K=μOX(W/L)及びΦは、入力位相不均衡に起因する位相不均衡であり(COXはエリア毎のゲート酸化物静電容量である)、
GS=V+vSin(ωt+Φ)−VINCM
ここで、VINCMは、トランジスタ22のドレイン及びソースにおけるDC動作ポイントであり、Vはトランジスタ22を深い反転(deep inversion)に保つために充分な定電圧である。
V(TOPP)=VINCM+vSin(ωt)、
V(TOPM)=VINCM−vSin(ωt+Φ)、及び
DS=V(TOPP)−V(TOPM)=vSin(ωt)+vSin(ωt+Φ)である。
【0016】
GS及びVDSに対して代入し、第2高調波項について解くと下記となる。
HD2=K(v/2)sin(ωt+Φ)−K(v/2)sin(ωt)
ここで、電流IHD2は、トランジスタ22のドレイン(ノードTOPP)からソース(ノードTOPM)へ流れる。予期されるように、Φ=0であり、従って、IHD2=0である。これらの式から、IHD2はKvに比例し、ここで、KはWに比例し、vは1/Wに比例する。従って、IHD2は1/Wに比例する。
【0017】
これは、高調波電流IHD2を低減するには、トランジスタ22の幅Wが増大される必要があることを意味する。しかし、トランジスタ22の幅Wを増大することは、ノードTOPP及びTOPMにおける寄生要素も増大させ、これにより、後続の増幅器回路のための仕様が一層タイトになる。しかし、ノードTOPP及びTOPMにおける一層少ない寄生容量の利点を有し、高調波コンテントが理論的に完全に相殺される相殺方法についてこれから説明する。
【0018】
図3のサンプリング回路100において、パススルーネットワーク120はネットワーク20と基本的に同じであり、差動トランジスタ122が、線形領域において動作し、シングルエンドスイッチ121及び123のいずれかの端部に結合される。シングルエンドスイッチ121のドレインは電流源IINPに結合され、電流源IINPは電圧AVDDに結合される。一方、シングルエンドスイッチ123のドレインは電流源IINMに結合され、電流源IINMは電圧AVDDに結合される。補償ネットワーク140が、パススルーネットワーク120に並列に付加される。より具体的には、補償ネットワーク140は、各々差動トランジスタ122と同じ幅W及び長さLを有する、2つの補償トランジスタ142及び143を付加する。電流源131及び133は、差動スイッチ122の両端のスイング下の飽和領域において補償トランジスタ142、143を動作させるために充分なサイズとされるDC電流源である。
【0019】
上述の高調波電流IHD2のための表現は、2つの成分、即ち、K(v/2)sin(ωt+Φ)及びK(v/2)sin(ωt)、を有する。これら2つの高調波成分は、図3に示す並列補償ネットワーク140により相殺され得る。シングルエンドトランジスタ121、123は、電流経路においてスイッチのように働き、ディスクリート時間ドメインにおいて、シングルエンドトランジスタを用いて電流がオフに切り替えられ得る。
【0020】
概して、飽和領域においてトランジスタを介する電流は、下記式により与えられる。
DS=(K/2)(VGS−V
そのため、シングルエンドトランジスタ142を介する電流は、下記式により与えられる。
DS142=(K/2)(VINCM+vSin(ωt)−V
この式を、第2高調波項について解くことにより、
HD2142=K(v/2)sin(ωt)
となり、これは、ノードTOPPから接地へ流れる。
同様に、シングルエンドトランジスタ143を介する電流は、下記式により与えられる。
DS143=(K/2)(VINCM−vSin(ωt+Φ)−V
この式において第2高調波項について解くことにより、
HD2143=K(v/2)sin(ωt+Φ)
が得られ、これは、ノードTOPMから接地へ流れる。
そのため、ノードTOPMからノードTOPPへ流れる総高調波電流IHD2’はIHD2’=IHD2143−IHD2142である。
従って、IHD2’=K(v2/2)sin2(ωt+Φ)-K(v2/2)sin2(ωt)=IHD2142である。
【0021】
この解決策を用いて、図3に示すように、高調波電流IHD2は、補償回路140及びトランジスタ122内を循環し、入力へ流れたりHD2電圧をつくったりしない。差動スイッチトランジスタ122の両端のスイングは非常に小さいため、差動スイッチにおいて生成される第3高調波電流HD3の量は、この解決策を用いて無視し得る。実際、補償回路がトランジスタ122のインピーダンスを線形にするので、この解決策によりトランジスタ122により生成される第3高調波電流HD3が低減される。PSP(物理表面電位)モデルはVDS=0のあたりのスイッチに関連付けられる線形性を最もよく定めるため、この回路の性能は、全てのトランジスタをシミュレートするためにPSPモデルを用いて実証されている。
【0022】
例えば、下記の表1は、図3に示す回路のための回路シミュレーションにおいて用いられるような、サンプリングキャパシタ及び電流源のトランジスタサイズ及び値を示す。
【表1】
【0023】
サンプリングトランジスタ14及び15のソース−ドレイン接合キャパシタに関連付けられる非線形性を排除するため、理想的な差動電圧源が想定され、差動2Vピークトゥピーク入力が0.95Vの同相で印加される。用いられる電源は1.8Vである。ブースト回路16及び17は、入力のレベルを1.7Vシフトする理想的なブーストを呈する。電圧VINCMは0.88Vである。
【0024】
図4は、サンプリング回路200の全ディスクリート時間ドメインバージョンを図示する。サンプリング回路200において、パススルーネットワーク220は、差動トランジスタ222のゲート及びシングルエンドスイッチ221及び223が、電圧VgではなくクロックパルスCLKPで駆動されることを除き、ネットワーク120と基本的に同じである。
【0025】
2つのMOSスイッチ244及び245が、それぞれ、補償トランジスタ242及び243のドレイン側において付加され、補償トランジスタをオフに切り替えるために用いられる。補償トランジスタ242、243により引き出される電流がVGSに依存するため、MOSスイッチ244、245はサイズを小さくし得る。補償トランジスタに関連付けられる有限gdsに起因する小さな二次効果がある。差動スイッチ222、シングルエンドスイッチ221、223、及びMOSスイッチ244、245は、すべて同じバイアス電圧を認知するため、スイッチングオフ状態は、図1におけるものと同じである。
【0026】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、多くの他の実施例が可能である。
図1
図2
図3
図4