特許 6476494 リードフレーム及び半導体装置、並びにそれらの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6476494

(24)【登録日】2019年2月15日

(45)【発行日】2019年3月6日

(54)【発明の名称】リードフレーム及び半導体装置、並びにそれらの製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20190225BHJP

【ＦＩ】

   H01L23/12 501T

【請求項の数】20

【全頁数】17

(21)【出願番号】特願2015-169347(P2015-169347)

(22)【出願日】2015年8月28日

(65)【公開番号】特開2017-45945(P2017-45945A)

(43)【公開日】2017年3月2日

【審査請求日】2018年1月24日

(73)【特許権者】

【識別番号】513237652

【氏名又は名称】ＳＨマテリアル株式会社

(73)【特許権者】

【識別番号】390022471

【氏名又は名称】アオイ電子株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】細樅 茂

(72)【発明者】

【氏名】鈴木 敬史

(72)【発明者】

【氏名】黒羽 淳史

(72)【発明者】

【氏名】大西 憲貴

【審査官】 豊島 洋介

(56)【参考文献】

【文献】 特開２００７−０５３３２７（ＪＰ，Ａ）

【文献】 特開２００２−２７０７１５（ＪＰ，Ａ）

【文献】 特開２０００−０２１９１９（ＪＰ，Ａ）

【文献】 特開平０９−１６２３４８（ＪＰ，Ａ）

【文献】 特開２００６−０９３５７５（ＪＰ，Ａ）

【文献】 特開２００６−０６６５１７（ＪＰ，Ａ）

【文献】 特開２００２−１５８３１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２３／１２−２３／１５

２３／４８

２３／５０

(57)【特許請求の範囲】

【請求項1】

半導体素子を実装可能な半導体素子実装領域を表面に有し、該半導体素子実装領域の周囲に形成された凹部を有する導電性基板と、
該凹部に埋め込まれた第１のめっき層からなる外部リード部と、
該外部リード部に接合されるとともに、前記半導体素子実装領域に向かって延びて前記導電性基板の表面上に形成された第２のめっき層からなる内部リード部と、を有するリードフレーム。

【請求項2】

前記外部リード部の表面は、前記導電性基板の表面と略同一平面上にあり、前記内部リード部は、前記外部リード部の表面と接合されている請求項１に記載のリードフレーム。

【請求項3】

前記内部リード部の表面は、フリップチップ方式で前記半導体素子を実装可能な平坦度を有する請求項１又は２に記載のリードフレーム。

【請求項4】

前記内部リード部は、前記外部リード部の表面の一部のみを覆う請求項１乃至３のいずれか一項に記載のリードフレーム。

【請求項5】

前記内部リード部は、前記外部リード部の外周端を枠状に覆い、前記第１のめっき層の中央領域を露出させる形状を有する請求項４に記載のリードフレーム。

【請求項6】

半導体素子と、
該半導体素子の電極と接続可能な位置に設けられ、該半導体素子の電極と接続可能な位置から外側に延びた第１のめっき層からなる内部リード部と、
前記内部リード部の底面を除き前記半導体素子及び前記内部リード部を封止する第１の封止樹脂と、
前記内部リード部の下方に設けられ、表面の一部が前記内部リード部の底面と接合し、前記内部リード部との接合箇所から外側に延びるとともに、底面が平坦面をなす外部接続端子として構成された第２のめっき層からなる外部リード部と、
該外部リード部の底面を露出させるとともに、前記内部リード部の底面及び前記外部リード部の側面を封止する第２の封止樹脂と、を有する半導体装置。

【請求項7】

前記内部リード部の底面は、前記第１の封止樹脂の底面と略同一平面上にあり、
前記外部リード部の表面は、前記第２の封止樹脂の表面と略同一平面上にあり、
前記第１の封止樹脂の底面と前記第２の封止樹脂の表面は接合されている請求項６に記載の半導体装置。

【請求項8】

前記半導体素子は、前記内部リード部にフリップチップ方式で実装されている請求項６又は７に記載の半導体装置。

【請求項9】

前記内部リード部は、前記外部リード部の表面の一部のみを覆う請求項６乃至８のいずれか一項に記載の半導体装置。

【請求項10】

前記内部リード部は、前記外部リード部の外周端を枠状に覆い、前記外部リード部の中央領域を露出させる形状を有する請求項９に記載の半導体装置。

【請求項11】

半導体素子を実装可能なリードフレームの製造方法であって、
導電性基板の半導体素子実装領域の周囲に凹部を形成する凹部形成工程と、
該凹部内に第１のめっき層を埋め込んで外部リード部を形成する外部リード部形成工程と、
該外部リード部に接合されるとともに、前記半導体素子実装領域に向かって延びる内部リード部を前記導電性基板の表面上に第２のめっき層を形成することにより形成する内部リード部形成工程と、を有するリードフレームの製造方法。

【請求項12】

前記外部リード部の形成は、前記凹部の箇所に開口が形成されたマスクを用いて行われ、
前記外部リード部形成工程と前記内部リード部形成工程との間に、前記マスクを除去するマスク除去工程と、
前記凹部の周辺部に形成されためっき厚の厚い所を除去するめっき研磨工程と、を更に有する請求項１１に記載のリードフレームの製造方法。

【請求項13】

前記外部リード部の前記めっき厚の厚い所の除去は、前記導電性基板の表面を研磨することにより行われる請求項１２に記載のリードフレームの製造方法。

【請求項14】

前記マスクは、前記凹部形成工程においてはエッチングマスクとして用いられる請求項１２又は１３に記載のリードフレームの製造方法。

【請求項15】

前記外部リード部は、表面が前記導電性基板の表面と略同一平面となるように形成され、前記内部リード部は、前記外部リード部の表面と接合されるように形成される請求項１２乃至１４のいずれか一項に記載のリードフレームの製造方法。

【請求項16】

前記内部リード部の表面は、フリップチップ方式で前記半導体素子を実装可能な平坦度を有するように形成される請求項１２乃至１５のいずれか一項に記載のリードフレームの製造方法。

【請求項17】

前記内部リード部は、前記外部リード部の表面の一部のみを覆うように形成される請求項１２乃至１６のいずれか一項に記載のリードフレームの製造方法。

【請求項18】

前記内部リード部は、前記外部リード部の外周端を枠状に覆い、前記外部リード部の中央領域を露出させる形状を有して形成される請求項１７に記載のリードフレームの製造方法。

【請求項19】

請求項１２乃至１８のいずれか一項に記載のリードフレームの製造方法により製造されたリードフレームの前記半導体素子実装領域上に半導体素子を実装し、該半導体素子の電極を前記外部リード部に電気的に接続する工程と、
前記導電性基板上に設けられた前記半導体素子及び前記内部リード部を含めて、前記導電性基板上を第１の封止樹脂で封止する工程と、
前記導電性基板を除去し、前記外部リード部の底面及び側面を露出させる工程と、
露出した前記外部リード部の底面及び側面を第２の封止樹脂で封止する工程と、を有する半導体装置の製造方法。

【請求項20】

前記半導体素子の前記半導体素子実装領域上への実装は、フリップチップ方式により行われる請求項１９に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、リードフレーム及び半導体装置、並びにそれらの製造方法に関する。

【背景技術】

【0002】

近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化が要求されている。特に、半導体装置の厚みについて、薄型化が要求されている。かかる要求に応えるため、ＱＦＰ（Quad Flat Package）等の金属材料を加工したリードフレームを用いた半導体装置ではなく、リードフレームに用いられた導電性基板を最終的に除去して完成させる形態の半導体装置が開発されてきている。

【0003】

具体的には、導電性を有する基板の一面側に、所定のパターニングを施したレジストマスクを形成する。レジストマスクから露出した基板に導電性金属をめっきし、半導体素子搭載用のダイパッド部と外部と接続するためのリード部とを形成し、そのレジストマスクを除去することでリードフレームを形成する。形成したリードフレームに半導体素子を搭載し、ワイヤーボンディングした後に樹脂封止を行い、導電性基板を除去してダイパッド部やリード部を露出させ、半導体装置を完成させる。また、導電性基板の一部に凹部を形成し、その部分に導電性金属をめっきする方法も提案されている（例えば、特許文献１、２参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１０−１１６９３５号公報

【特許文献2】特開２００６−９３５７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、半導体素子とリード部を連結するには、一般的には金線を使用したワイヤーボンディング方式が採用されていた。しかしながら、近年のＡｕ価格の高騰に起因して、金線を使用せず、半導体素子とリード部とを直接接続するフリップチップ方式の採用が増加してきている。かかるフリップチップ方式では、外部機器と接続する外部端子部と、半導体素子と接続する内部端子部の位置が異なっている。この理由は、外部端子部の配置は標準化され、指定のピッチで配置されるが、チップサイズはコストダウンのため集積化されて小さくなる傾向にあり、内部端子部は、フリップチップ方式ではほぼチップサイズの外周部近隣に配置されるからである。このため、特許文献１、２の半導体装置では、外部端子部と内部端子部をめっき層で連結する配線部を形成する旨の記載がある。例えば、特許文献１の図２７や、特許文献２の図１がこれに該当する。

【0006】

上述の外部端子部と内部端子部の位置が異なる半導体装置において、特許文献１の半導体装置では、外部端子部を樹脂の突起で形成し、その表面層をめっきしている。このため、めっき層と樹脂との密着性が弱くめっきが剥がれる等不具合が発生することがある。特許文献２においては、導電性基板の一部に凹部を形成し、この凹部に配線基板等で使用するビアフィリング液を使用した穴埋め電気銅めっきを施している。しかし、特許文献２に記載のめっき構成で、またビアフィルめっき方法では、めっき時間が長く生産性が著しく悪い。

【0007】

そこで、本発明は、外部端子部の樹脂の密着性不良等の品質不具合が少なくかつ生産性が高いめっき構成とし、フリップチップ実装に適したリードフレーム及び半導体装置、並びにそれらの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するため、本発明の一態様に係るリードフレームは、半導体素子を実装可能な半導体素子実装領域を表面に有し、該半導体素子実装領域の周囲に形成された凹部を有する導電性基板と、
該凹部に埋め込まれた第１のめっき層からなる外部リード部と、
該外部リード部に接合されるとともに、前記半導体素子実装領域に向かって延びて前記導電性基板の表面上に形成された第２のめっき層からなる内部リード部と、を有する。

【0009】

本発明の他の態様に係る半導体装置は、半導体素子と、
該半導体素子の電極と接続可能な位置に設けられ、該半導体素子の電極と接続可能な位置から外側に延びた第１のめっき層からなる内部リード部と、
前記内部リード部の底面を除き前記半導体素子及び前記内部リード部を封止する第１の封止樹脂と、
前記内部リード部の下方に設けられ、表面の一部が前記内部リード部の底面と接合し、前記内部リード部との接合箇所から外側に延びるとともに、底面が平坦面をなす外部接続端子として構成された第２のめっき層からなる外部リード部と、
該外部リード部の底面を露出させるとともに、前記内部リード部の底面及び前記外部リード部の側面を封止する第２の封止樹脂と、を有する。

【0010】

本発明の他の態様に係るリードフレームの製造方法は、導電性基板の半導体実装領域の周囲に凹部を形成する凹部形成工程と、
該凹部内に第１のめっき層を埋め込んで外部リード部を形成する外部リード部形成工程と、
該外部リード部に接合されるとともに、前記半導体実装領域に向かって延びる内部リード部を前記導電性基板の表面上に第２のめっき層を形成することにより形成する内部リード形成工程と、を有するリードフレームの製造方法。

【0011】

本発明の他の態様に係る半導体装置の製造方法は、前記リードフレームの製造方法により製造されたリードフレームの前記半導体素子実装領域上に半導体素子を実装し、該半導体素子の電極を前記外部リード部に電気的に接続する工程と、
前記導電性基板上に設けられた前記半導体素子及び前記内部リード部を含めて、前記導電性基板上を第１の封止樹脂で封止する工程と、
前記導電性基板を除去し、前記外部リード部の底面及び側面を露出させる工程と、
露出した前記外部リード部の底面及び側面を第２の封止樹脂で封止する工程と、を有する。

【発明の効果】

【0012】

本発明によれば、外部端子部の樹脂の密着性不良等の品質不具合を減少させ、かつ、生産性を向上させることができる。

【図面の簡単な説明】

【0013】

【図1】本発明の実施形態に係るリードフレームの一例を示す断面図である。

【図2】本発明の実施形態に係る半導体装置の一例を示す断面図である。

【図3】本発明の実施形態に係るリードフレームのリード部の構成例を示した図である。図３（ａ）は、本発明の実施形態に係るリードフレームのリード部の一例を示す平面図である。図３（ｂ）は、本発明の実施形態に係るリードフレームのリード部の一例を示す断面図である。図３（ｃ）は、本発明の実施形態に係るリードフレームのリード部の他の一例を示す平面図である。図３（ｄ）は、本発明の実施形態に係るリードフレームのリード部の他の一例を示す断面図である。

【図4】本発明の実施形態に係るリードフレームの製造方法の一例の前半の一連の工程を示した図である。図４（ａ）は、導電性基板用意工程の一例を示した図である。図４（ｂ）は、エッチング用レジスト形成工程の一例を示した図である。図４（ｃ）は、エッチング工程の一例を示した図である。図４（ｄ）は、第１のめっき工程の一例を示した図である。図４（ｅ）は、エッチング用レジスト剥離工程の一例を示した図である。

【図5】本発明の実施形態に係るリードフレーム５０の製造方法の一例の後半の一連の工程を示した図である。図５（ａ）は、第１めっき研磨工程の一例を示した図である。図５（ｂ）は、第２のめっき用レジスト形成工程の一例を示した図である。図５（ｃ）は、第２のめっき工程の一例を示した図である。図５（ｄ）は、第２のめっき用レジスト剥離工程の一例を示した図である。

【図6】本発明の実施形態に係る半導体装置の製造方法の一例の前半の一連の工程を示した図である。図６（ａ）は、バンプ形成工程の一例を示した図である。図６（ｂ）は、半導体素子実装工程の一例を示した図である。図６（ｃ）は、第１の樹脂封止工程の一例を示した図である。

【図7】本発明の実施形態に係る半導体装置の製造方法の一例の後半の一連の工程を示した図である。図７（ａ）は、導電性基板除去工程の一例を示した図である。図７（ｂ）は、第２の樹脂封止工程の一例を示した図である。図７（ｃ）は、切断工程の一例を示した図である。

【発明を実施するための形態】

【0014】

以下、図面を参照して、本発明を実施するための形態の説明を行う。

【0015】

［リードフレーム及び半導体装置］
図１は、本発明の実施形態に係るリードフレームの一例を示す断面図である。本実施形態に係るリードフレーム５０は、導電性基板１０と、その表面１１上に設けられた半導体素子実装領域１２と、内部リード部２０と、外部リード部３０とを有する。また、導電性基板１０の表面１１の一部には、凹部１３が形成され、凹部１３内に外部リード部３０が設けられる。

【0016】

内部リード部２０は、半導体素子実装領域１２の周囲又は周縁部から周囲に亘り配置される。また、外部リード部３０は、外部機器と接続するためのリード部であり、導電性基板１０の凹部１３内に形成され、内部リード部２０よりも外側に延び、かつ内部リード部２０よりも下方に配置される。なお、以後、内部リード部２０と外部リード部３０とを特に区別する必要が無い場合には、包括的にリード部２０、３０と呼んでもよいこととする。

【0017】

なお、リードフレーム５０は、パターンにより半導体素子実装領域を確保した上で、半導体素子を搭載するダイパッド部を作製する態様や、ダイパッド部を作製しない態様もある。つまり、本実施形態において、ダイパッド部の有無は構成上必須ではなく、半導体素子を実装可能な半導体素子実装領域１２が確保されていれば、ダイパッド部は設けられていても設けられていなくてもよい。但し、以下の説明においては、半導体素子実装領域にダイパッド部を設けない態様について説明する。なお、ダイパッド部が設けられる場合、ダイパッド部と内部リード部２０は、同一のめっき層で構成されてもよい。この場合、材質及び構造的にはダイパッド部と内部リード部２０とは同一のめっき層として構成され、配置箇所、形状及び大きさのみが相違点である。また、ダイパッド部は、必ずしも内部リード部２０と同一のめっき層で構成されなくてもよい。

【0018】

導電性基板１０は、表面１１上及び凹部１３内にリード部２０、３０が形成される基板であり、電気めっきによりリード部２０、３０を形成することが可能なように、導電性を有する材料から構成される。使用する導電性基板１０の材質は、導電性を有すれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等あるいはＳＵＳ材が使用される。ＣｕまたはＣｕ合金にＮｉめっき等を被覆した材料でも良い。

【0019】

導電性基板１０は、半導体装置製造過程で、半導体素子等を樹脂封止後、除去され得る基板である。除去方法としては導電性基板１０を溶解除去する方法と、引き剥がし除去等の方法がある。溶解除去では、選択除去が可能なＣｕまたはＣｕ合金等が用いられる。引き剥がし除去法では、めっき層２０、３０と導電性基板１０との密着力が比較的弱いＳＵＳ材やＣｕまたはＣｕ合金にＮｉめっき等被覆した材料が使用される。

【0020】

リード部２０、３０は、導電性基板１０の片面（表面１１）にめっき加工により形成されためっき層である。内部リード部２０と外部リード部３０は、各々独立した２つのめっき層にて形成されている。外部リード部３０を構成するめっき層は、導電性基板に凹部（窪み）１３を作製し、電気めっきにより、凹部１３をめっき金属で埋め込んで形成されためっき層である。内部リード部２０を構成するめっき層は、導電性基板１０の表面上に形成されためっき層である。内部リード部２０及び外部リード部３０を構成するめっき層同士の一部は接合されている。即ち、外部リード部３０の内側寄りの表面上に内部リード部２０の外側部分が形成され、両者は外部リード部３０の表面と内部リード部２０の底面との重なり部分において接触し、接合されている。なお、内部リード部２０及び外部リード部３０の構成、機能、製造方法等の詳細については、後述する。

【0021】

次に、図２を用いて、本発明の実施形態に係るリードフレームを用いた半導体装置の一例について説明する。図２は、本発明の実施形態に係る半導体装置の一例を示す断面図である。

【0022】

図２に示すように、本発明の実施形態に係る半導体装置１００においては、半導体素子６０が、半導体素子６０の電極部６１と内部リード部２０とが、フリップチップ方式によりバンプ７０等を介して接続されている。また、半導体素子６０、バンプ７０等の接続部、及び内部リード部２０を含めて全体が第１の封止樹脂８１により樹脂封止されている。また、外部リード部３０は、底面を除き第２の封止樹脂８２で樹脂封止されている。外部リード部３０の底面は、第２の封止樹脂８２から露出し、外部機器とはんだ接合するための外部接続端子３１となる。

【0023】

このように、内部リード部２０は、フリップチップ方式にて半導体素子６０が直接搭載される場合には、半導体素子実装領域１２内の外周側端部領域まで到達するように設けられる。また、フリップチップ方式にて半導体素子６０を内部リード部２０上に実装する場合、内部リード部２０の表面は、ワイヤーボンディングによる接続に用いられる場合よりも平坦であること（各内部リード部間の厚さのばらつきを小さくすること）が要求される。よって、内部リード部２０の表面は、フリップチップ方式で半導体素子６０を実装可能な平坦度を有することが好ましい。一方、ワイヤーボンィング方式で半導体素子６０の内部リード部２０への電気的接続が行われる場合には、内部リード部２０は、半導体素子実装領域１２外の周囲に設けられていれば十分である。

【0024】

外部リード部３０の底面は、フリップチップ方式の場合も、ワイヤーボンディング方式の場合も、外部機器と接続される外部接続端子として機能する。よって、外部リード部３０を形成する間隔は、ある程度標準規格で定まっている。一方で、半導体素子６０の製作においては、サイズの制限は特に無く、小さければ小さいほど１枚のウエハ当たりの生産性は高いので、小型化が進んでいる。よって、半導体素子６０の電極と、外部リード部３０との間には距離差が生じる場合が多く、この距離差を、内部リード部２０で接続することにより解消する。本発明の実施形態に係るリードフレーム５０及び半導体装置１００では、外部リード部３０と内部リード部２０のめっき層を別個独立に形成し、特に内部リード部２０を平坦面上に形成されるめっき層とすることにより、フリップチップ方式に要求される平坦度を十分に満たすことができる。

【0025】

また、図２に示す半導体装置には、図１で存在していた導電性基板１０は存在しない。導電性基板１０は、第１の封止樹脂８１により樹脂封止が行われた後、除去されている。つまり、図１で示したリードフレーム５０の内部リード部２０と半導体素子６０の電極部６１とがフリップチップ実装によりバンプ７０を介して接続された後、リードフレーム５０上で第１の封止樹脂８１により樹脂封止が行われる。樹脂封止の後、導電性基板１０が除去される（詳細は後述）。

【0026】

次に、図３を用いて、本発明の実施形態に係るリードフレーム５０の特徴である、導電性基板１０に形成する内部リード部２０及び外部リード部３０の構成について説明する。なお、内部リード部２０及び外部リード部３０の構成は、製造プロセスとも関連しているので、適宜それらの製造プロセスにも言及する。

【0027】

図３は、本発明の実施形態に係るリードフレーム５０のリード部２０、３０の構成例を示した図である。図３（ａ）は、本発明の実施形態に係るリードフレーム５０のリード部２０、３０の一例を示す平面図である。図３（ｂ）は、本発明の実施形態に係るリードフレーム５０のリード部２０、３０の一例を示す断面図である。図３（ｃ）は、本発明の実施形態に係るリードフレーム５０のリード部２０ａ、３０の他の一例を示す平面図である。図３（ｄ）は、本発明の実施形態に係るリードフレーム５０のリード部２０ａ、３０の他の一例を示す断面図である。

【0028】

図３（ａ）に示されるように、本発明の実施形態に係るリードフレーム５０の特徴は、内部リード部２０と外部リード部３０とが各々独立した別個のめっき層にて構成されていることにある。上述のように、外部リード部３０は、導電性基板１０に凹部１３を作製し、電気めっきにより、凹部１３をめっきにより埋めためっき層から構成される。内部リード部２０は、外部リード部３０と一部が接合している。即ち、内部リード部２０は、外部リード部３０の表面の一部を覆うように形成され、重なった領域にて、内部リード部２０の底面と外部リード部３０の表面とが接合され、電気的に接続されている。

【0029】

同種の半導体装置においては、例えば、特許文献２には、導電性基板に凹部を設け、その後凹部を含めめっき用レジストを作製し、レジストのない導電性基板が露出している部分を電気めっきにてめっき層を形成する旨の記載がある。この凹部の穴埋めめっきについては、配線基板等で使用するビアフィリング液を使用すると良いと記載されている。このめっき液は、めっき電流が凹部底面に集中して凹部のめっきが厚くなり穴埋めを行うとこができる。但し、凹部と導電性基板上の配線部とを同時にめっきを行うため凹部と配線部の先端部にはめっき厚さに差が生じ、凹部が高くなる傾向にある。また、ビアフィリング液を使用した穴埋めめっきのため、凹部でない配線部のめっき厚さを個々に制御することは難しく、ばらつきが生じやすい。このため、平坦性を確保すること（配線部のめっき厚さのばらつきを抑えること）が難しい。特にフリップチップ方式の接続方法では、一般的に一つの半導体装置内のめっき厚の差を少なくとも３μｍ以下、好ましくは２μｍに抑える必要があり、特許文献２に記載の半導体装置の製造方法では非常に難しい。また、ビアフィリング液を使用した穴埋めめっきの生産性は非常に悪く、一回のめっき時間は４時間との記載有り量産には向かないことが解る。

【0030】

本発明は、上述の問題点を解消すべく発明されたものである。本発明では、外部リード部３０を形成するための凹部１３の穴埋めめっきと、内部リード部２０を形成するための導電性基板１０上の表面めっきとを分けてめっきを行っている。工程を分けることで、各めっき層のめっき厚とめっきの平坦性を確保することが出来る。まず、外部リード部２０を構成するめっき層について説明する。最初に、導電性基板１０に凹部１３を形成する（図４（ｃ）参照）。凹部１３を作製する位置や大きさは、半導体装置１００に形成した時の外部端子部３１に相当する位置や大きさに設定する。凹部１３の深さは特に限定しないが、半導体装置１００を作製する上で、第１の封止樹脂８１で封止後、外部リード部３０の底面を露出するように第２の封止樹脂８２を樹脂封止する必要がある。凹部１３の深さは、ほぼ第２の封止樹脂８２の厚さになるため、凹部１３の深さは、０．０２ｍｍ以上が好ましい。凹部１３の深さが０．０２ｍｍ未満のときには、第２の封止樹脂８２の厚さが薄く、第１の封止樹脂８１との密着が不十分で、剥がれが生じる可能性が高い。外部リード部３０と第２の封止樹脂８２との密着性を考慮すると、凹部１３の深さは０．０３ｍｍ〜０．１０ｍｍの範囲である。より好ましくは０．０３ｍｍ〜０．０５ｍｍの範囲である。

【0031】

次に、凹部１３に穴埋めめっきを施す（図４（ｄ）参照）。めっきの種類は、特に限定しないが、外部リード部３０の底面は、外部接続端子３１になるため、最表面層は、はんだ合金と接続性の良いめっき金属の種類を選定する。例えば、Ａｕめっき、Ｎｉめっきの順にめっきをした２層めっき、あるいは、Ａｕめっき、Ｐｄめっき、Ｎｉめっきの順にめっきをした３層めっき等でも良い。

【0032】

めっき方法は、特許文献２にある様なビアフィリング液のような、穴埋め用のめっき液は使用せず、通常の電気めっきで使用する液を使用し高速めっきを行う。なお、この時のめっきマスクは、凹部を形成するために使用したエッチング用のレジストマスクをそのまま使用してもよい。ここで、上記高速めっきの凹部中央付近を埋めるように行うと、エッジ効果により、図４（ｄ）に示すように、凹部周辺部が凹部中央付近に比べめっき厚が厚くなる。

【0033】

図４（ｄ）に示す凹部周辺部のめっき厚の厚い部分が生じた状態のまま、内部リード部２０のめっき層を外部リード部３０のめっき層の一部に接合してめっきを行った場合、内部リード部２０のめっき層は、外部リード部３０のめっき層の凹部１３の周辺部のめっき厚の厚い所を中心にめっきがされるため、内部リード部２０のめっき層のめっき厚にばらつきが生じやすい。また、凹部１３周辺部のめっき厚さ自体にもばらつきがあるため、内部リード部２０の接続部の厚さも、めっき厚さのばらつきに影響されやすくなる。ワイヤーボンディング方式であれば、内部リード部毎にボンディング行うため、ある程度のめっき厚みを確保できれば接合可能であるが、フリップチップ実装では、一つの半導体装置内の各内部リード部を同時に実装するため、個々の内部リード部の接合する部分のめっき厚の厚さが同一でないと未着不具合の発生が起きる。

【0034】

そこで、外部リード部３０のめっき層を形成後、バフ研磨等を用いて、凹部１３周辺部のめっき厚が厚い部分を研磨することにより取り除き、外部リード部３０の表面が、ほぼ導電性基板１０の表面と同一平面になるようにする（図５（ａ）参照）。また、より平坦度を高めるため、バフ研磨後、電解研磨等、表面を平滑にする処理を行っても良い。

【0035】

なお、この凹部周辺部のめっき厚の厚い所が、比較的小さい場合は、バフ研磨等機械方式でははく、電解研磨、化学研磨等化学処理でも良い。

【0036】

これにより、内部リード部２０については、ほぼ、平面の状態にめっきを施すことができ、めっき厚のばらつきの少ないめっき層からなる内部リード部２０を得ることができる。

【0037】

内部リード部２０のめっき層のめっき金属の種類は、特に限定は無いが、最表層は、半導体素子６０と接続されるため、Ａｕ、Ａｇ、Ｐｄ等貴金属めっきが好ましい。また、Ｃｕ，Ｎｉ等を含め複数層にしても良い。例えば、Ｎｉめっき、Ｐｄめっきの順でめっきを行う２層めっきでもよい。Ｎｉめっき、Ｐｄめっき、Ａｕめっきの順でめっきを行う３層めっき、Ｎｉめっき、Ｐｄめっき、Ａｕめっき、Ａｇめっきの順でめっきを行う４層めっきでもよい。外部リード部３０のめっき層と接合する必要があるため、この接続部は同種のめっき層の方が好ましい。

【0038】

外部リード部３０と内部リード部２０とは、接合により一部が重複する。この、重複する部分には特に限定は無いが、例えば、図３（ａ）、図３（ｂ）に示すように一方向に重複してもよい。図３（ａ）において、内部リード部２０は、外部リード部３０よりも延在方向に垂直な幅が狭く形成されており、内部リード部２０と外部リード部３０とで段差が生じるような構造となっている。かかる段差構造は、第１の封止樹脂８１による樹脂封止の際、第１の封止樹脂８１との密着性を高めるのに寄与する。

【0039】

また、図３（ｃ）、図３（ｄ）に示すように、外部リード部３０を内部リード部２０ａが取り囲むように設定しても良い。内部リード部２０ａは、外部リード部３０の外周端部を覆う枠状の形状を有し、外部リード部３０の中央領域のみを露出させるような形状を有する。かかる構成により、内部リード部２０ａの中央部に空間ができ、ここに第１の封止樹脂８１を充填でき、第１の封止樹脂８１とリード部２０ａ、３０との密着性を向上させることが出来る。

【0040】

次に、樹脂封止について説明する（図２参照）。本半導体装置の樹脂封止は、半導体素子６０及びバンプ７０等の接続部、内部リード部２０を含めて全体が第１の封止樹脂８１により樹脂封止されている。また、外部リード部３０は、底面を除き第２の封止樹脂８２で樹脂封止されている。第１の封止樹脂８１と第２の封止樹脂８２の種類は、同種であっても良いし、異なっていても良い。例えば、一般的な半導体装置であれば同種で良いが、光半導体装置等であれば、第１の封止樹脂８１を透明樹脂に、第２の封止樹脂８２は光を反射させる樹脂にする等、異なった樹脂とすることが好ましい。このように、用途に応じて第１の封止樹脂８１及び第２の封止樹脂８２は、種々の組み合わせとすることができる。

【0041】

第２の封止樹脂８２は、外部リード部３０の底面を除き、第１の封止樹脂８１の下方全体を樹脂封止している。外部リード部３０の底面のみを露出することで、内部リード部２０等を露出させず、外部機器との接触をなくしている。

【0042】

特許文献１では、樹脂突起部に金属膜を形成している。樹脂突起部の形状にもよるが一般的に引っ掛かりがなく金属膜が剥がれやすい。本発明では、外部リード部３０の側面を第２の封止樹脂８２で覆うことで、外部リード部３０の脱落や剥がれを防止することが出来る。さらに、内部リード部２０の形状を、例えば図３（ｃ）、図３（ｄ）に示すように、外部リード部３０の周縁部を内部リード部２０ａが取り囲むように設定した場合、段差構造により第１の封止樹脂８１とリード部２０ａ、３０との接触面積が増加するだけでなく、内部リード部２０ａが外側に庇状に張り出した段差構造により、内部リード部２０ａの張り出し部分、特に底面部が第２の封止樹脂８２に対する抜け止め構造として機能し、より外部リード部３０の脱落防止の効果がある。また、本発明の実施形態に係るリードフレーム５０及び半導体装置１００では、内部リード部２０のめっき層の上に、更に第３のめっき層を形成しても良い。第３のめっき層は、半導体素子６０との接続のための接続領域２１のみに行う。めっき金属の種類は、特に限定されないが、最表面層は、接続性の高いＡｕめっき等が好ましい。第３のめっき層は、高価な貴金属めっきを接続領域のみに限定することで、コスト削減を図ることが出来る。

【0043】

［リードフレームの製造方法］
次に、図４及び図５を参照して本発明の実施形態に係るリードフレームの製造方法について説明する。なお、図４及び図５では、半導体素子実装領域１２を確保した上で、半導体素子６０を搭載するダイパッド部を作製しないパターンについて説明する。なお、ダイパッド部を設ける場合、ダイパッド部はリード部２０、３０と同時に、各々めっき層で構成するパターンで形成すれば良い。また、ダイパット部の底面が第２の封止樹脂８２から露出されない場合、内部リード部２０の第２のめっき層を形成する時のみダイパッド部を形成するパターンで構成すれば良い。

【0044】

図４は、本発明の実施形態に係るリードフレーム５０の製造方法の一例の前半の一連の工程を示した図である。

【0045】

図４（ａ）は、導電性基板用意工程の一例を示した図である。図４（ａ）に示されるように、本発明の実施形態に係るリードフレームを製造するに当たり、まずは導電性基板１０を用意する。使用する導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＣｕ合金又はＣｕあるいはＳＵＳ材が使用される。ＣｕまたはＣｕ合金にＮｉめっき等被覆した材料でも良い。

【0046】

図４（ｂ）は、エッチング用レジスト形成工程の一例を示した図である。エッチング用レジスト形成工程では、詳細には、レジスト被覆、露光、現像を行い、エッチング用レジストマスク４２を形成する。導電性基板１０の表・裏面全体を、レジスト４０で被う。使用するレジスト４０としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。次に、露光では、前のレジスト被覆工程で導電性基板１０の表・裏面にレジスト４０を被覆した後、そのレジスト上に表面は外部接続端子部となる位置に所望のパターンを、裏面は全面を覆うパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。

【0047】

現像では、マスクを除去してレジストを現像することにより、表面に凹部を形成する部分（未硬化部分）を除去して開口４１を形成し、導電性基板１０の表面を露出させる。これにより、硬化して残留したレジストと開口部からなるエッチング用レジストマスク４２が形成される。

【0048】

図４（ｃ）は、エッチング工程の一例を示した図である。図４（ｃ）に示されるように、形成したレジストマスクをエッチング用レジストマスク４２として、導電性基板の表面よりエッチング加工を行い、凹部１３を形成する。凹部の深さは０．０２ｍｍ以上で、
好ましくは、０．０３ｍｍ〜０．１０ｍｍの範囲である。より好ましくは、０．０３〜０．０５ｍｍの範囲である。

【0049】

図４（ｄ）は、第１のめっき工程の一例を示した図である。第１のめっき工程では、図４（ｃ）で形成したエッチング用レジストマスク４２をそのまま使用し、図４（ｃ）で形成した凹部１３に、外部リード部３０を構成する第１のめっき層を形成する。外部リード部３０を構成する第１のめっき層は、底面が外部接続端子となるためはんだ合金と接続性の良いめっきが良い。例えば、Ａｕめっき、Ｐｄめっき、Ｎｉめっきの順に行う。また、めっき厚さは、凹部中央付近が導電性基板１０の表面とほぼ同一となる程度とする。例えば凹部表面にＡｕめっき０．００３μｍ〜０．１μｍ、Ｐｄめっき０．０１μｍ〜０．２μｍ、Ｎｉめっき２０．０μｍ〜８０．０μｍである。この時、凹部周辺部のめっき厚さは、エッジ効果により導電性基板１０の表面より超えて厚く形成される。

【0050】

図４（ｅ）は、エッチング用レジスト剥離工程の一例を示した図である。エッチング用レジスト剥離工程では、硬化しているレジスト４０を剥離する。これにより、導電性基板１０の凹部１３を埋めた状態の外部リード部３０を形成する。

【0051】

図５は、本発明の実施形態に係るリードフレーム５０の製造方法の一例の後半の一連の工程を示した図である。

【0052】

図５（ａ）は、第１めっき研磨工程の一例を示した図である。図５（ａ）に示されるように、図４（ｄ）で第１のめっきで形成した時、凹部１３の周辺部のめっき厚さは、エッジ効果により導電性基板１０の表面より超えて厚く形成される。これを、バフ研磨等により、外部リード部３０を平坦にし、導電性基板１０の表面とほぼ同一平面になるように研磨を行う。バフ研磨であれば、研磨剤番手の♯３００以上とし、好ましくは♯５００〜♯１５００である。また、バフ研磨後、表面を平滑にするため化学研磨等処理を追加してもよい。なお、この凹部周辺部のめっき厚の厚い所が、比較的小さい場合は、バフ研磨等機械方式でははく、電解研磨、化学研磨等化学処理でも良い。

【0053】

図５（ｂ）は、第２のめっき用レジスト形成工程の一例を示した図である。第２のめっき用レジスト形成工程では、詳細には、レジスト被覆、露光、現像を行い、第２のめっき用レジストマスク４５を形成する。図５（ａ）において導電性基板１０の凹部１３に第１のめっき層で埋められ研磨工程によりほぼ平面なった表面と、導電性基板１０の裏面全体を、レジスト４３で被う。使用するレジスト４３としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。次に露光では、前のレジスト被覆で導電性基板１０の表・裏面にレジスト４３を被覆した後、表面には、外部リード部３０と一部が重複し、半導体素子６０と接続できるように所望のパターンが形成されたマスク（紫外光遮蔽ガラスマスク）、裏面には全面を覆うパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。

【0054】

現像では、マスクを除去してレジスト４３を現像することにより、内部リード部２０を形成する部分（未硬化部分）を除去して開口４４を形成し、導電性基板１０の表面を露出させる。これにより、硬化して残留したレジスト４３と開口部４４からなる第２のめっき用マスク４５が形成される。

【0055】

図５（ｃ）は、第２のめっき工程の一例を示した図である。第２のめっき工程では、図５（ｂ）で形成した第２のめっき用レジストマスク４５を使用し、図５（ａ）で形成した導電性基板１０の表面とほぼ同一な平面となった外部リード部３０を含む面上に、内部リード部２０を構成する第２のめっき層を形成する。内部リード部２０を構成する第２のめっき層は、上面が半導体素子との接続部となるため接続性の良いめっきが良い。また、めっき厚さは、特に制限はない。例えば、Ｎｉめっき５．０μｍ〜４０．０μｍ、Ｐｄめっき０．０１μｍ〜０．２μｍ、Ａｕめっき０．００３μｍ〜０．１μｍの順でめっきを行う。

【0056】

図５（ｄ）は、第２のめっき用レジスト剥離工程の一例を示した図である。第２のめっき用レジスト剥離工程では、硬化しているレジスト４３を剥離する。これにより、リードフレーム５０が完成する。なお、必要に応じ、所定の寸法に切断しシート状にしても良い。

【0057】

このように、上述の各工程を順に経ることにより、本発明の実施形態に係るリードフレーム５０が作製される。

【0058】

また、第２のめっき層から構成された内部リード部２０の上に、第３のめっき層を形成しても良い。第３のめっき層は、接続領域２１のみめっきするマスクパターンを形成し、このマスクを用いてめっき層を形成する。製造方法は、形成したマスクを用いて、図５（ｄ）の後、図５（ｂ）から図５（ｄ）の工程を繰り返せば良い。

【0059】

［半導体装置の製造方法］
次に、図６及び図７を用いて、上述の製造方法によって作製されたリードフレーム５０を用いて半導体装置を製造する半導体装置の製造方法の一例について説明する。なお、図６及び図７では、半導体素子６０と内部リード部２０の接続方法がフリップチップ方式である例を挙げて説明する。但し、この例は一例であり、半導体素子６０と内部リード部２０との接続方法は、公知のワイヤーボンディング方式でも可能であることは言うまでも無い。

【0060】

図６は、本発明の実施形態に係る半導体装置の製造方法の一例の前半の一連の工程を示した図である。

【0061】

図６（ａ）は、バンプ形成工程の一例を示した図である。バンプ形成工程においては、リードフレーム５０の内部リード部２０の接続領域２１に、半導体素子６０と接続するためのバンプ７０を形成する。なお、フリップチップ方式の場合、半導体素子実装領域１２と内部リード部２０の接続領域２１は重複し、半導体素子実装領域１２の外周端領域に内部リード部２０の接続領域２１が設けられる。

【0062】

図６（ｂ）は、半導体素子実装工程の一例を示した図である。半導体素子実装工程では、半導体素子６０の電極部６１が、図６（ａ）で形成されたバンプ７０と接続され、内部リード部２０の上側に半導体素子６０が搭載される。

【0063】

図６（ｃ）は、第１の樹脂封止工程の一例を示した図である。第１の樹脂封止工程では、半導体素子６０を搭載したリードフレーム５０の表面全体を、第１の封止樹脂８１により樹脂封止する。

【0064】

図７は、本発明の実施形態に係る半導体装置の製造方法の一例の後半の一連の工程を示した図である。

【0065】

図７（ａ）は、導電性基板除去工程の一例を示した図である。導電性基板除去工程では、第１の封止樹脂８１による樹脂封止部分から、導電性基板１０を除去する。導電性基板１０の除去は、溶解液を用いて、導電性基板１０を溶解除去する。あるいは、導電性基板１０を引き剥がし除去でもよい。

【0066】

図７（ｂ）は、第２の樹脂封止工程の一例を示した図である。第２の樹脂封止工程では、図７（ａ）で導電性基板１０が除去され、第１の封止樹脂８１より突出している外部リード部３０の底面を除き、第２の封止樹脂８２により樹脂封止する。これにより、第２の封止樹脂８２から外部リード部３０の底面が露出した半導体装置が得られる。なお、その際、図３（ｃ）、（ｄ）で説明したように、内部リード部２０ａが外側に張り出した形状を有していれば、外部リード部３０が第２の封止樹脂８２から抜け落ちることを効果的に防止することができる。

【0067】

図７（ｃ）は、切断工程の一例を示した図である。最後に、図７（ｃ）に示すように、所定の半導体装置１００の寸法になるように切断し、半導体装置１００完成させる。

【実施例】

【0068】

以下、本発明の実施形態に係るリードフレーム及び半導体装置を作製して実施した実施例について説明する。

【0069】

［実施例１］
導電性基材として板厚０．２ｍｍのＣｕ板（古河電気工業株式会社製：ＥＦＴＥＣ６４−Ｔ）を幅１４０ｍｍの長尺板状に加工し、次に厚み０．０４ｍｍの感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−４０９６）をラミネートロールで、導電性基材の両面に貼り付けた。

【0070】

次に、半導体素子実装領域を確保した上で、外部接続用の外部リード部に対応する第１のめっき層を形成するため、所定のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。

【0071】

その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

【0072】

次に、レジスト層が除去された開口部の導電性基材の露出部表面を塩化第二鉄液で、表面側より選択的エッチングを行い、導電性基板に深さ０．０３ｍｍの凹部を形成した。

【0073】

次に、この凹部に、Ａｕめっきを約０．００３μｍ、Ｐｄめっきを０．０１μｍ、Ｎｉめっきを３０μｍの順番に施した。めっき厚さは凹部中央部で測定し、凹部中央部が導電性基板表面とほぼ同一面になるように調整した。その後、水酸化ナトリウム溶液でドライフィルムレジストを剥離して、導電性基板上に、外部リード部を構成する第１のめっき層を形成した。

【0074】

ここで、導電性基板に形成された外部リード部は、凹部周辺が突起状にめっき厚さが厚くなっている。そこで、バフ研磨を行った。バフ研磨は、研磨剤番手♯５００で処理を行った。これにより、凹部周辺部の突起状のめっきは削除され、第１のめっき層は、ほぼ導電性基板の表面と同一平面となった。

【0075】

次に、再度、厚み０．０４ｍｍの感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−４０９６）をラミネートロールで、導電性基材の両面に貼り付けた。

【0076】

次に、第１のめっき層と一部重複し、半導体素子と接続するための接続領域を含む内部リード部を構成する第２のめっき層を形成するため、所定のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。

【0077】

その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

【0078】

次に、レジスト層が除去された開口部に、第２のめっきを施した。第２のめっきは、Ｎｉめっきを１０μｍ、Ｐｄめっきを０．０１μｍ、Ａｕめっきを約０．００３μｍの順番に施した。その後、水酸化ナトリウム溶液でドライフィルムレジストを剥離して、導電性基板上に、内部リード部を形成した。

【0079】

その後、導電性基板を所定寸法に切断することにより、本発明の実施例１に係るリードフレームを得た。

【0080】

次いで、作製したリードフレームの内部リード部の接続領域上に、フリップチップ用のバンプを形成した。次に、半導体素子の電極部について、形成したバンプを用いてフリップチップ方式にて実装を行い、半導体素子とリード部とを接続した。次に、半導体素子が搭載されている面を第１の封止樹脂で樹脂封止した後、樹脂封止部分から導電性基材を溶解除去した。導電性基板を除去したことにより、第１の封止樹脂より突出している外部リード部の底面を除き、第２の封止樹脂により樹脂封止した。最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させた。

【0081】

［実施例２］
実施例２は、実施例１において、外部リード部の外周端部を内部リード部で囲う様に設定した。その他は実施例１と同様である。

【0082】

［実施例３］
実施例３は、実施例１において、凹部の深さを０．０５ｍｍに設定した。そして、外部リード部を構成する第１のめっき層を、Ａｕ０．００３μｍ、Ｐｄ０．０１μｍ、Ｎｉ５０．０μｍとした。その他は実施例１同様である。

【0083】

上述の実施例１乃至３において、外部リード部を構成する第１のめっき層のめっき時間を確認した結果、数十分であることが確認でき、ビアフィリング液を使用した穴埋めめっきに比べ生産性が格段に向上した。

【0084】

半導体装置製作工程において、フリップチップ実装で行ったが、めっき厚のばらつきが少なく、フリップチップ実装未着等不具合の発生はなかった。また、最終的に半導体装置にはんだ接合を行い、外部端子の接合状況を、顕微鏡にて確認した。外部接続端子部の接続不具合や、端子の脱落等不具合の発生はなく良好であった。

【0085】

また、各実施例のリードフレームにおいて導電性基板上の１個の半導体装置に構成される内部リード部の接続領域内でのめっき厚さのばらつきを確認した所、各実施例はほぼ±２μｍ以内であり、フリップチップ実装に十分使用できる範囲であることが確認できた。

【0086】

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。

【符号の説明】

【0087】

１０ 導電性基板
１１ 表面
１２ 半導体素子実装領域
１３ 凹部
２０ 内部リード部
２１ 接続領域
３０ 外部リード部
３１ 外部接続端子
４０ レジスト
４１ 開口
４２ レジストマスク
５０ リードフレーム
６０ 半導体素子
６１ 電極部
７０ バンプ
８１、８２ 封止樹脂
１００ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】