特許 6478425 結晶性半導体膜および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6478425

(24)【登録日】2019年2月15日

(45)【発行日】2019年3月6日

(54)【発明の名称】結晶性半導体膜および半導体装置

(51)【国際特許分類】

   H01L 21/365 20060101AFI20190225BHJP

   H01L 21/368 20060101ALI20190225BHJP

   C23C 16/40 20060101ALI20190225BHJP

   H01L 21/28 20060101ALI20190225BHJP

   H01L 29/47 20060101ALI20190225BHJP

   H01L 29/872 20060101ALI20190225BHJP

   H01L 29/24 20060101ALI20190225BHJP

   H01L 21/329 20060101ALI20190225BHJP

   H01L 29/12 20060101ALI20190225BHJP

   H01L 29/78 20060101ALI20190225BHJP

   H01L 29/861 20060101ALI20190225BHJP

   H01L 29/868 20060101ALI20190225BHJP

   H01L 29/739 20060101ALI20190225BHJP

   H01L 21/338 20060101ALI20190225BHJP

   H01L 29/778 20060101ALI20190225BHJP

   H01L 29/812 20060101ALI20190225BHJP

   H01L 21/336 20060101ALI20190225BHJP

   H01L 21/337 20060101ALI20190225BHJP

   H01L 29/808 20060101ALI20190225BHJP

【ＦＩ】

   H01L21/365

   H01L21/368 Z

   C23C16/40

   H01L21/28 301B

   H01L29/48 D

   H01L29/24

   H01L29/86 301D

   H01L29/86 301P

   H01L29/78 652T

   H01L29/78 653A

   H01L29/91 K

   H01L29/78 655A

   H01L29/78 654A

   H01L29/80 H

   H01L29/78 301B

   H01L29/80 V

   H01L29/78 658E

【請求項の数】5

【全頁数】22

(21)【出願番号】特願2017-133335(P2017-133335)

(22)【出願日】2017年7月7日

(62)【分割の表示】特願2014-140961(P2014-140961)の分割

【原出願日】2014年7月8日

(65)【公開番号】特開2017-220672(P2017-220672A)

(43)【公開日】2017年12月14日

【審査請求日】2017年8月4日

(73)【特許権者】

【識別番号】511187214

【氏名又は名称】株式会社ＦＬＯＳＦＩＡ

(72)【発明者】

【氏名】伊藤 義人

(72)【発明者】

【氏名】人羅 俊実

(72)【発明者】

【氏名】織田 真也

【審査官】 佐藤 靖史

(56)【参考文献】

【文献】 特許第５５２８６１２（ＪＰ，Ｂ２）

【文献】 特開２０１４−０７２４６３（ＪＰ，Ａ）

【文献】 特開２０１４−０７２５３３（ＪＰ，Ａ）

【文献】 特開２０１３−０５８６３７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３６５

Ｃ２３Ｃ １６／４０

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／３６８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／２４

Ｈ０１Ｌ ２９／４７

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８０８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／８７２

(57)【特許請求の範囲】

【請求項1】

コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜の製造方法において、Ｂｒ、Ｉ、ＦおよびＣｌから選択される少なくとも１種からなる異常粒抑制剤を用いて形成された、前記酸化物半導体が、アルミニウムおよびガリウムを含み、アルミニウムとガリウムとの総和に対して、アルミニウム量が１８．５〜７６．６原子％であり、表面粗さ（Ｒａ）が０．１μｍ以下の前記結晶性半導体膜をアニール処理することを特徴とする結晶性半導体膜の製造方法。

【請求項2】

アルミニウム量が、アルミニウムとガリウムとの総和に対して、６５原子％以下である請求項１記載の結晶性半導体膜の製造方法。

【請求項3】

アルミニウム量が、アルミニウムとガリウムとの総和に対して、２３．３原子％以上である請求項１または２に記載の結晶性半導体膜の製造方法。

【請求項4】

アルミニウム量が４３．２原子％以上である請求項１〜３のいずれかに記載の結晶性半導体膜の製造方法。

【請求項5】

アニール処理の温度が、７５０℃以上である請求項１〜４のいずれかに記載の結晶性半導体膜の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に有用な結晶性半導体膜および前記結晶性半導体膜を用いた半導体装置に関する。

【背景技術】

【0002】

高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ_２Ｏ_３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。当該酸化ガリウムは、非特許文献１によれば、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることにより、バンドギャップを制御することが可能であり、中でも、Ｉｎ_Ｘ１Ａｌ_Ｙ１Ｇａ_Ｚ１Ｏ_３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５〜２．５）で表されるＩｎＡｌＧａＯ系半導体は、極めて魅力的な材料である。

【0003】

特許文献１には、ドーパント（４価の錫）を添加した結晶性の高い導電性α‐Ｇａ_２Ｏ_３薄膜が記載されている。しかしながら、特許文献１記載の薄膜では、十分な耐圧性を維持することができず、また、炭素不純物が多く含まれており、導電性も含め、半導体特性もまだまだ満足のいくものではなく、半導体装置に用いることがまだまだ困難であった。

【0004】

特許文献２には、α−Ａｌ_２Ｏ_３基板上に、ｐ型のα−（Ａｌ_Ｘ２Ｇａ_１−Ｘ２）_２Ｏ_３単結晶膜（０≦Ｘ２＜１）を形成したＧａ_２Ｏ_３系半導体素子が記載されている。しかしながら、特許文献２記載の半導体素子では、結晶の品質にも問題があったりして、半導体素子に適用するには制約が多く、また、ＭＢＥ法では、α−Ｇａ_２Ｏ_３単結晶膜（Ｘ２＝０の場合）が作製困難であり、しかも、ｐ型半導体を得るのに、イオン注入と高温での熱処理が必要であったため、ｐ型のα−Ｇａ_２Ｏ_３そのものが実現困難であり、実際には、特許文献２記載の半導体素子自体が実現困難なものであった。

【0005】

特許文献３には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、酸化物結晶薄膜を製造する方法が記載されている。
特許文献４〜６には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。
なお、特許文献３〜６に記載のＩｎＡｌＧａＯ系半導体は５００℃以上では結晶構造が壊れやすく、アニールが容易ではない等の問題があり、特に、熱耐性や表面平滑性において、必ずしも満足のいくものではなかった。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１３−２８４８０号公報

【特許文献2】特開２０１３−５８６３７号公報

【特許文献3】特許第５３９７７９４号

【特許文献4】特許第５３４３２２４号

【特許文献5】特許第５３９７７９５号

【特許文献6】特開２０１４−７２５３３号公報

【非特許文献】

【0007】

【非特許文献1】金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、半導体特性、特に熱耐性および表面平滑性に優れた結晶性半導体膜および前記結晶性半導体膜を用いた半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明者らは、上記目的を達成すべく鋭意検討した結果、アルミニウムおよびガリウムを含み、アルミニウムとガリウムとの総和に対して、アルミニウム量が１８．５〜７６．６原子％である酸化物半導体膜が、少なくとも８００℃の熱安定性を有しており、熱耐性に優れ、さらに８００℃以上でアニールしても結晶構造が壊れず、しかも、表面平滑性が格段に向上することを見出した。
また、本発明者らは、上記した各種知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。

【発明の効果】

【0010】

本発明の結晶性半導体膜は、半導体特性、特に熱耐性および表面平滑性に優れており、本発明の半導体装置は、耐圧性や界面接合性に優れている。

【図面の簡単な説明】

【0011】

【図1】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。

【図2】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。

【図3】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。

【図4】本発明の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の好適な一例を模式的に示す図である。

【図5】本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。

【図6】本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。

【図7】図６の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程の一部を説明するための模式図である。

【図8】本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一例を模式的に示す図である。

【図9】本発明の静電誘導トランジスタ（ＳＩＴ）の好適な一例を模式的に示す図である。

【図10】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。

【図11】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。

【図12】本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。

【図13】本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。

【図14】本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。

【図15】本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。

【図16】本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。

【図17】本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。

【図18】実施例で用いたミストＣＶＤ装置の構成図である。

【図19】実施例におけるＸＲＤ測定結果を示すグラフである。

【図20】実施例において、Ｘ線を用いて構造相転移温度を分析した結果を示す図である。

【図21】実施例におけるＡＦＭの測定結果を示す図である。

【発明を実施するための形態】

【0012】

本発明の結晶性半導体膜は、コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜であって、前記酸化物半導体が、アルミニウムおよびガリウムを含み、アルミニウムとガリウムとの総和に対して、アルミニウム量が１８．５〜７６．６原子％であり、前記コランダム構造が、少なくとも８００℃の熱安定性を有していれば特に限定されない。

【0013】

前記結晶性半導体膜は、単結晶膜であってもよく、多結晶膜であってもよいが、本発明においては、前記結晶性半導体膜が、多結晶が含まれていてもよい単結晶膜であるのが好ましい。

【0014】

本発明において、「主成分」とは、前記のコランダム構造を有する酸化物半導体が、原子比で、前記結晶性半導体膜の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。

【0015】

また、本発明において、「少なくとも８００℃の熱安定性」とは、８００℃で熱処理しても主相がコランダム構造を維持していることを意味し、本発明においては、前記結晶性半導体膜のコランダム構造が少なくとも８５０℃の熱安定性を有しているのが好ましく、少なくとも９００℃の熱安定性を有しているのがより好ましい。

【0016】

また、本発明においては、前記酸化物半導体におけるアルミニウム量が６５原子％以下であるのが、表面平滑性もより優れたものになるので好ましい。

【0017】

また、本発明においては、前記酸化物半導体におけるアルミニウム量が２３．３原子％以上であるのが、８５０℃以上の熱安定性を有し、表面平滑性もより優れたものになるのでより好ましい。

【0018】

また、本発明においては、前記酸化物半導体におけるアルミニウム量が４３．２原子％以上であるのが、９００℃以上の熱安定性を有し、表面平滑性もより優れたものになるので最も好ましい。

【0019】

前記結晶性半導体膜中には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３〜１×１０^２２／ｃｍ^３であってもよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にして、例えばｎ型ドーパントの場合には、ｎ−型半導体等とすることができる。また、さらに、本発明によれば、ドーパントを約１×１０^２０／ｃｍ^３以上の高濃度で含有させて、例えばｎ型ドーパントの場合にはｎ＋型半導体等とすることもできる。本発明においては、ｎ型ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであるのが好ましく、ｎ−型半導体層を形成する場合、前記結晶性半導体膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０^１３〜５×１０^１７／ｃｍ^３にすることが好ましく、約１×１０^１５〜１×１０^１７／ｃｍ^３にすることがより好ましい。また、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブをｎ型ドーパントとしてｎ＋型半導体層を形成する場合には、前記結晶性半導体膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０^２０／ｃｍ^３〜１×１０^２３／ｃｍ^３にすることが好ましく、約１×１０^２０／ｃｍ^３〜１×１０^２１／ｃｍ^３にすることがより好ましい。以上のようにして、前記結晶性半導体膜に、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブを含ませることで、スズをドーパントとして用いたときよりも、電気特性に優れた結晶性半導体膜とすることができる。

【0020】

前記結晶性半導体膜は、下地基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に２相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性半導体膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、（導電性薄膜の厚さ）／（絶縁性薄膜の厚さ）の比が０．００１〜１００であるのが好ましく、０．１〜５がさらに好ましい。このさらに好ましい比は、具体的には例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２，３、４、５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。

【0021】

本発明においては、ミスト法により、下地基板上に、そのまま又は他の層を介して、前記結晶性半導体膜を積層することができる。

【0022】

＜下地基板＞
下地基板は、上記の結晶性半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記下地基板が、絶縁体基板であるのが好ましく、表面に金属膜を有する基板であるのも好ましい。本発明においては、前記下地基板が、コランダム構造を有する結晶物を主成分として含む基板、またはβ−ガリア構造を有する結晶物を主成分として含む基板であるのも好ましい。コランダム構造を有する結晶物を主成分として含む基板は、基板中の組成比で、コランダム構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。コランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板（例：ｃ面サファイア基板）や、α型酸化ガリウム基板などが挙げられる。β−ガリア構造を有する結晶物を主成分とする基板は、基板中の組成比で、β−ガリア構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。β−ガリア構造を有する結晶物を主成分とする基板としては、例えばβ−Ｇａ_２Ｏ_３基板、又はＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含みＡｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。その他の下地基板の例としては、六方晶構造を有する基板（例：ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板）などが挙げられる。六方晶構造を有する基板上には、直接または別の層（例：緩衝層）を介して、前記結晶性半導体膜を形成するのが好ましい。下地基板の厚さは、本発明においては特に限定されないが、好ましくは、５０〜２０００μｍであり、より好ましくは２００〜８００μｍである。

【0023】

前記下地基板が、表面に金属膜を有する基板である場合には、前記金属膜は、基板表面の一部または全部に設けられていてもよく、メッシュ状やドット状の金属膜が設けられていてもよい。また、前記金属膜の厚さは、特に限定されないが、好ましくは、１０〜１０００ｎｍであり、より好ましくは１０〜５００ｎｍである。前記金属膜の構成材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）もしくはハフニウム（Ｈｆ）等の金属またはこれらの合金などが挙げられる。なお、前記金属は、一軸に配向しているのが好ましい。一軸に配向している金属は、膜厚方向及び膜面内方向、もしくは膜厚方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。

【0024】

本発明においては、前記下地基板が、サファイア基板（例：ｃ面サファイア基板）、α型酸化ガリウム基板、β−Ｇａ_２Ｏ_３基板もしくはＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含み、Ａｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板または表面に金属膜が形成されているこれらの基板であるのが好ましい。このような好ましい下地基板を用いることで、前記結晶性半導体膜の不純物のカーボン含有率、キャリア濃度および半値幅が、他の下地基板を用いた場合に比べてさらに低減することができる。

【0025】

前記ミスト法は、例えば超音波振動子により、原料を霧化してミストを発生させる工程（１）と、キャリアガスを供給する工程（２）と、前記ミストをキャリアガスによってサセプタに保持されている前記下地基板へ搬送して成膜する工程（３）とを含む成膜方法であれば特に限定されない。前記ミスト法としては、より具体的には例えば、ミスト・エピタキシー法やミストＣＶＤ法などが挙げられる。

【0026】

前記工程（１）は、原料を霧化してミストを発生させれば特に限定されない。工程（１）には、原料を霧化してミストを発生させるミスト発生器を用いることができる。前記ミスト発生器は、原料を霧化してミストを発生させることができれば特に限定されず、公知のものであってもよいが、本発明においては、超音波により、原料を霧化してミストを発生させるのが好ましい。なお、原料については、後述する。

【0027】

前記工程（２）は、キャリアガスを供給すれば特に限定されない。前記キャリアガスは、原料を霧化して発生したミストを基板上に搬送できるガス状のものであれば特に限定されない。前記キャリアガスとしては、特に限定されないが、例えば、酸素ガス、窒素ガス、アルゴンガス、フォーミングガスなどが挙げられる。

【0028】

前記工程（３）は、前記ミストをキャリアガスによってサセプタに保持されている前記下地基板へ搬送して成膜できれば特に限定されない。工程（３）には、ミストをキャリアガスによって前記基板へ搬送して、供給管内にて成膜できる管状炉を好適に用いることができる。

【0029】

なお、前記結晶性半導体膜形成の際に、前記ドーパントを用いて、ドーピング処理を行うことができる。また、本発明においては、通常、ドーピング処理を、前記原料に異常粒抑制剤を含めて行う。前記原料に異常粒抑制剤を含めてドーピング処理を行うことで、表面平滑性に優れた結晶性半導体膜を得ることができる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料中、モル比で、０．０１〜１０％であるのが好ましく、０．１〜５％であるのがより好ましい。

【0030】

前記異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性半導体膜の表面粗さ（Ｒａ）を例えば０．１μｍ以下とすることができれば特に限定されないが、本発明においては、Ｂｒ、Ｉ、ＦおよびＣｌから選択される少なくとも１種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、ＢｒやＩを膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で５０％以下であることが好ましく、３０％以下であることがより好ましく、１〜３０％の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性半導体膜の異常粒の成長を抑制して表面を平滑にすることができる。

【0031】

結晶性半導体膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及びアルミニウム化合物等を結晶性半導体膜の組成に合わせて組み合わせた原料を反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性半導体膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、例えば、ガリウムの有機金属錯体（例：アセチルアセトナート錯体等）やハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）などが挙げられるが、本発明においては、ハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）を用いることが好ましい。また、アルミニウム化合物も、ガリウム化合物の場合と同様であり、アルミニウム化合物としては、例えば、アルミニウムの有機金属錯体やハロゲン化物などが挙げられる。

【0032】

より具体的には、結晶性半導体膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記サセプタを用いて、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に又は別々に微粒子化される。前記結晶性半導体膜に含まれる炭素が、ドーパントよりも少なくなり、好ましくは、前記結晶性半導体膜に炭素を実質的に含まないようにことができる。なお、本発明の結晶性半導体膜が、ハロゲン（好ましくはＢｒ）を含むのも良好な半導体構造を形成するため好ましい。ドーパント原料としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの金属単体又は化合物（例：ハロゲン化物、酸化物等）などが挙げられる。

【0033】

以上のようにして成膜することにより、工業的有利に、前記結晶性半導体膜を得ることができる。なお、本発明においては、成膜時間を適宜調整することにより、膜厚を調節することができる。

【0034】

本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、７５０℃以上が好ましく、８００℃以上がより好ましく、８５０℃以上がさらにより好ましく、９００℃以上が最も好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性半導体膜のキャリア濃度を調節することができるとともに、表面平滑性も格段に向上させることができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、１０秒〜１０時間であるのが好ましく、１分〜５時間であるのがより好ましく、３０分〜３時間であるのが最も好ましい。

【0035】

なお、本発明の目的を阻害しない限り、前記下地基板を前記結晶性半導体膜から剥離してもよい。剥離手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。剥離手段としては、例えば、機械的衝撃を加えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段などが挙げられる。
なお、下地基板が、表面に金属膜が形成されている基板である場合には、基板部分のみを剥離してもよく、金属膜が半導体層表面に残っていてもよい。金属膜を半導体層表面に残すことで、半導体表面上の電極形成が容易かつ良好なものとすることができる。

【0036】

また、前記成膜は繰り返し行ってもよく、成膜を繰り返し行うことにより、膜厚をより厚くすることができる。
本発明においては、上記のようにして成膜することにより、厚さを１μｍ以上、好ましくは５μｍ以上、より好ましくは１０μｍ以上とすることができる。

【0037】

前記結晶性半導体膜は、半導体装置に有用な半導体構造を有しており、本発明においては、前記結晶性半導体膜をそのままで又は所望により更に加工等の処理を施して、半導体装置に用いることができる。また、前記結晶性半導体膜を半導体装置に用いる場合には、本発明の結晶性半導体膜をそのまま半導体装置に用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成して用いてもよい。

【0038】

本発明の結晶性半導体膜は、様々な半導体装置に有用であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、前記結晶性半導体膜を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明においては、前記半導体装置が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましい。また、本発明においては、前記半導体装置が、ｐ型半導体層を含まないものであってもよい。

【0039】

以下、前記結晶性半導体膜をｎ型半導体層（ｎ＋型半導体やｎ−型半導体等）に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。

【0040】

（ＳＢＤ）
図１は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図１のＳＢＤは、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。

【0041】

ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

【0042】

ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。

【0043】

図１のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ型半導体層１０１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０５ｂからショットキー電極１０５ａへ電子が流れる。このようにして前記半導体構造を用いたＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。

【0044】

図２は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図２のＳＢＤは、図１のＳＢＤの構成に加え、さらに絶縁体層１０４を備えている。より具体的には、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび絶縁体層１０４を備えている。

【0045】

絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ_４、ＡｌＮ、Ｈｆ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＭｇＯ、ＧｄＯ、ＳｉＯ_２またはＳｉ_３Ｎ_４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ−型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。

【0046】

ショットキー電極やオーミック電極の形成や材料等については、上記図１のＳＢＤの場合と同様であり、例えばスパッタリング法、真空蒸着法、圧着法、ＣＶＤ法等の公知の手段を用いて、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などからなる電極を形成することができる。

【0047】

図２のＳＢＤは、図１のＳＢＤに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。

【0048】

図３のＳＢＤは、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図３のＳＢＤは、図１や図２のＳＢＤの構成とは、トレンチ構造を有しており、半絶縁体層１０４を備えている点で大きく異なっている。図３のＳＢＤは、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび半絶縁体層１０３を備えており、耐圧性を維持したまま、リーク電流を大幅に低減することができ、大幅な低オン抵抗化も可能となる。

【0049】

半絶縁体層１０４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えば、マグネシウム（Ｍｇ）、ルテニウム（Ｒｕ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、セシウム（Ｃｓ）、ストロンチウム、バリウム等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。

【0050】

（ＭＥＳＦＥＴ）
図４は、本発明に係る金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の一例を示している。図４のＭＥＳＦＥＴは、ｎ−型半導体層１１１ａ、ｎ＋型半導体層１１１ｂ、緩衝層（バッファ層）１１８、半絶縁体層１１４、ゲート電極１１５ａ、ソース電極１１５ｂおよびドレイン電極１１５ｃを備えている。

【0051】

ゲート電極、ドレイン電極およびソース電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。

【0052】

半絶縁体層１１４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えば、マグネシウム（Ｍｇ）、ルテニウム（Ｒｕ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、セシウム（Ｃｓ）、ストロンチウム、バリウム等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。

【0053】

図４のＭＥＳＦＥＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。

【0054】

（ＨＥＭＴ）
図５は、本発明に係る光電子移動度トランジスタ（ＨＥＭＴ）の一例を示している。図５のＨＥＭＴは、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、半絶縁体層１２４、ゲート電極１２５ａ、ソース電極１２５ｂおよびドレイン電極１２５ｃを備えている。

【0055】

ゲート電極、ドレイン電極およびソース電極の材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。

【0056】

なお、ゲート電極下のｎ型半導体層は、少なくともバンドギャップの広い層１２１ａと狭い層１２１ｂとで構成されており、半絶縁体層１２４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えばルテニウム（Ｒｕ）や鉄（Ｆｅ）等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。
図５のＨＥＭＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。また、本発明においては、さらにリセス構造とすることで、ノーマリーオフを発現することができる。

【0057】

（ＭＯＳＦＥＴ）
本発明の半導体装置がＭＯＳＦＥＴである場合の一例を図６に示す。図６のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ−型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。

【0058】

ドレイン電極１３５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１３１ｂが形成されており、前記ｎ＋型半導体層１３１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１３１ａが形成されている。そして、さらに、前記ｎ−型半導体層１３１ａ上には、ｎ＋型半導体層１３１ｃが形成されており、前記ｎ＋型半導体層１３１ｃ上には、ソース電極１３５ｂが形成されている。

【0059】

また、前記ｎ−型半導体層１３１ａ及び前記ｎ＋型半導体層１３１ｃ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ−型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内には、例えば、１０ｎｍ〜１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。

【0060】

図６のＭＯＳＦＥＴのオン状態では、前記ソース電極１３５ｂと前記ドレイン電極１３５ｃとの間に電圧を印可し、前記ゲート電極１３５ａに前記ソース電極１３５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１３１ａの側面にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。

【0061】

図７は、図６のＭＯＳＦＥＴの製造工程の一部を示している。例えば図７（ａ）に示すような半導体構造を用いて、ｎ−型半導体層１３１ａおよびｎ＋型半導体層１３１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、さらに、反応性イオンエッチング法等により異方性エッチングを行って、図７（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ−型半導体層１３１ａの途中にまで達する深さのトレンチ溝を形成する。次いで、図７（ｃ）に示すように、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ〜１μｍ厚のゲート絶縁膜１３４を形成した後、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成する。

【0062】

そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、パワーＭＯＳＦＥＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

【0063】

このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図６では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図６のトレンチ溝の深さをｎ−型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。なお、横型のＭＯＳＦＥＴの場合の一例を図８に示す。図８のＭＯＳＦＥＴは、ｎ−型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋８型半導体層１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂ、ドレイン電極１３５ｃ、緩衝層１３８および半絶縁体層１３９を備えている。図８に示すように、ｎ＋型半導体層をｎ−型半導体層に埋め込むことで、他の横型のＭＯＳＦＥＴに比べ、より良好に電流を流すことができる。

【0064】

（ＳＩＴ）
図９は、本発明の半導体装置がＳＩＴである場合の一例を示す。図９のＳＩＴは、ｎ−型半導体層１４１ａ、ｎ＋型半導体層１４１ｂ及び１４１ｃ、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている。

【0065】

ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１４１ａが形成されている。そして、さらに、前記ｎ−型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。

【0066】

また、前記ｎ−型半導体層１４１ａ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ−半導体層１３１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内のｎ−型半導体層上には、ゲート電極１４５ａが形成されている。
図９のＳＩＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１４１ａ内にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。

【0067】

図９に示されるＳＩＴの製造には、公知の手段を用いることができる。例えば、図７（ａ）に示される半導体構造を用いて、上記の図７のＭＯＳＦＥＴの製造工程と同様にして、ｎ−型半導体層１４１ａおよびｎ＋型半導体層１４１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、例えば、反応性イオンエッチング法等により異方性エッチングを行って、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ−型半導体層の途中まで達する深さのトレンチ溝を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等で、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成する。そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、図９に示されるＳＩＴを製造することができる。

【0068】

なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。

【0069】

上記例では、ｐ型半導体を使用していない例を示したが、本発明においては、これに限定されず、ｐ型半導体を用いてもよい。ｐ型半導体を用いた例を図１０〜１６に示す。これらの半導体装置は、上記例と同様にして製造することができる。なお、ｐ型半導体は、ｎ型半導体と同じ材料であって、ｐ型ドーパントを含むものであってもよいし、異なるｐ型半導体であってもよい。

【0070】

図１０は、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。

【0071】

図１１は、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているトレンチ型のショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。トレンチ型のＳＢＤによれば、耐圧性を維持したまま、リーク電流を大幅に低減することができ、大幅な低オン抵抗化も可能となる。

【0072】

図１２は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。

【0073】

図１３は、ｎ−型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。

【0074】

図１４は、ｎ−型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。

【0075】

図１５は、ｎ型半導体層１５１、ｎ−型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。

【0076】

（ＬＥＤ）
本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図１６に示す。図１６の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図１６の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。

【0077】

透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ_２Ｏ_３、ＺｎＯ、ＳｎＯ_２、Ｇａ_２Ｏ_３、ＴｉＯ_２、ＣｅＯ_２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。

【0078】

図１６の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。

【0079】

第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の形成法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。

【0080】

なお、発光素子の別の態様を図１７に示す。図１７の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。

【実施例】

【0081】

以下、本発明の実施例を説明する。

【0082】

＜実施例１〜６および比較例＞
１．成膜装置
図１８を用いて、本実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８を備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。

【0083】

２．成膜
下記表１に示す成長条件にて、ＡｌＧａＯ系半導体膜を成膜し、アルミニウム含有率が、９．５％（比較例）、１８．５％（実施例１）、２３．３％（実施例２）、２９．８％（実施例３）、４３．２％（実施例４）、６５．０％（実施例５）、７６．６％（実施例６）である半導体膜をそれぞれ得た。アルミニウムの含有率をＸ線にて測定した。ＸＲＤ測定結果を図１９に示す。

【0084】

【表1】

【0085】

３．アニール処理
成膜後、下記表２に示すアニール条件にて、得られたＡｌＧａＯ系半導体膜をアニール処理した。成膜後およびアニール後にＸＲＤ測定を実施し、各膜の構造相転移温度を分析し、それぞれの熱安定性を調べた。結果を図２０に示す。

【0086】

【表2】

【0087】

４．表面モフォロジー
前記３．において、ｘ＝４３．２％の９５０℃アニール処理前後の膜表面をＡＦＭにて測定した。結果を、図２１に示す。この結果から、アニール処理によって、表面平坦性が向上していることが分かる。

【産業上の利用可能性】

【0088】

本発明の結晶性半導体膜および板状体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。

【符号の説明】

【0089】

１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口
５１ サセプタ
５２ ミスト加速手段
５３ 基板保持部
５４ 支持部
５５ 供給管
６１ 基板・サセプタ領域
６２ 排出領域
１０１ａ ｎ−型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１１１ａ ｎ−型半導体層
１１１ｂ ｎ＋型半導体層
１１４ 半絶縁体層
１１５ａ ゲート電極
１１５ｂ ソース電極
１１５ｃ ドレイン電極
１１８ 緩衝層
１２１ａ バンドギャップの広いｎ型半導体層
１２１ｂ バンドギャップの狭いｎ型半導体層
１２１ｃ ｎ＋型半導体層
１２３ ｐ型半導体層
１２４ 半絶縁体層
１２５ａ ゲート電極
１２５ｂ ソース電極
１２５ｃ ドレイン電極
１２８ 緩衝層
１２９ 基板
１３１ａ ｎ−型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３８ 緩衝層
１３９ 半絶縁体層
１４１ａ ｎ−型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１５１ ｎ型半導体層
１５１ａ ｎ−型半導体層
１５１ｂ ｎ＋型半導体層
１５２ ｐ型半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ エミッタ電極
１５５ｃ コレクタ電極
１６１ ｎ型半導体層
１６２ ｐ型半導体層
１６３ 発光層
１６５ａ 第１の電極
１６５ｂ 第２の電極
１６７ 透光性電極
１６９ 基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】