特許 6478867 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6478867

(24)【登録日】2019年2月15日

(45)【発行日】2019年3月6日

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 7/797 20060101AFI20190225BHJP

【ＦＩ】

   H02M7/797

【請求項の数】2

【全頁数】11

(21)【出願番号】特願2015-154338(P2015-154338)

(22)【出願日】2015年8月4日

(65)【公開番号】特開2017-34904(P2017-34904A)

(43)【公開日】2017年2月9日

【審査請求日】2018年4月6日

(73)【特許権者】

【識別番号】000003115

【氏名又は名称】東洋電機製造株式会社

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】100161148

【弁理士】

【氏名又は名称】福尾 誠

(72)【発明者】

【氏名】野村 英児

【審査官】 麻生 哲朗

(56)【参考文献】

【文献】 特開２０１０−１０４０７６（ＪＰ，Ａ）

【文献】 特開２０１３−２５２００５（ＪＰ，Ａ）

【文献】 特開２００８−２９５２５３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／７９７

(57)【特許請求の範囲】

【請求項1】

直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードに逆並列接続されたスイッチング素子と、前記ダイオードのカソード側に接続された第１のリアクトルと、前記直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側及び前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側及び前記第２のリアクトルの入力側の間に接続された第２のコンデンサと、を有するＺソース昇圧回路と、
複数のスイッチング素子を有し、前記Ｚソース昇圧回路の出力に接続されたインバータ回路と、
前記第１のコンデンサ又は前記第２のコンデンサに印加されるコンデンサ印加電圧に基づき、前記インバータ回路の前記複数のスイッチング素子、及び前記Ｚソース昇圧回路の前記スイッチング素子を制御する制御部と、を備え、
前記制御部は、
キャリア信号、前記インバータ回路に接続された負荷に印加する電圧の指令値、及び前記インバータ回路の直流リンク電圧に基づき、基本ゲート信号を生成する基本ゲート信号生成部と、
力行時コンデンサ電圧指令及び前記コンデンサ印加電圧の偏差に基づき短絡指令を演算する短絡指令演算部と、
前記短絡指令を制限して制限短絡指令を生成する短絡指令制限部と、
１から前記制限短絡指令を減算して最終短絡指令を生成する減算部と、
前記キャリア信号及び前記最終短絡指令に基づき短絡用ゲート信号を生成する短絡用ゲート信号生成部と、
前記基本ゲート信号及び前記短絡用ゲート信号を論理和したゲート信号を前記インバータ回路の前記複数のスイッチング素子に出力する論理和部と、
回生時コンデンサ電圧指令及び前記コンデンサ印加電圧の偏差に基づき回生指令を演算する回生指令演算部と、
前記回生指令を制限して制限回生指令を生成する回生指令制限部と、
前記制限回生指令の値を最終短絡指令の値以下に制限して最終回生指令を生成する最終回生指令生成部と、
前記キャリア信号及び前記最終回生指令に基づき回生用ゲート反転信号を生成し、該回生用ゲート反転信号を反転した回生用ゲート信号を前記Ｚソース昇圧回路の前記スイッチング素子に出力する回生用ゲート信号生成部と、
を備えることを特徴とする電力変換装置。

【請求項2】

前記短絡指令制限部は、前記短絡指令を０以上且つ０．５以下に制限し、
前記回生指令制限部は、前記回生指令を０以上且つ１以下に制限することを特徴とする、請求項１に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、Ｚソース昇圧回路を有する電力変換装置に関するものである。

【背景技術】

【0002】

従来、Ｚソース昇圧回路を有する電力変換装置が知られている（例えば、特許文献１参照）。図６は、従来のＺソース昇圧回路を有する電力変換装置の構成例を示す図である。

【0003】

図６に示す電力変換装置２は、直流電源１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、制御部４０と、電圧センサ５１及び５２と、電流センサ５３及び５４とを備える。電力変換装置２は、モータ５０に電力を供給し、モータ５０には回転角度センサ５５が接続される。

【0004】

Ｚソース昇圧回路２０は、ダイオード２５と、リアクトル２１及び２２と、コンデンサ２３及び２４とを有し、出力に直流リンク部を介してインバータ回路３０に接続される。

【0005】

インバータ回路３０は、各相の位相が互いに１２０度ずつずれるようにスイッチング素子３１〜３６をオン・オフして制御することにより、インバータ回路３０の出力に接続されたモータ５０を駆動する。

【0006】

Ｚソース昇圧回路２０は、インバータ回路３０のＵ相、Ｖ相、Ｗ相のいずれかの相の上下スイッチング素子が同時にオンし短絡動作になると、コンデンサ２３及び２４の放電と、リアクトル２１及び２２の充電とが行われる。次に同時にオンしたスイッチング素子の一方がオフすると、リアクトル２１及び２２の放電と、コンデンサ２３及び２４の充電とが行われる。この結果、直流電源１０の電圧が昇圧され、インバータ回路３０に出力される。

【0007】

図７は、図６に示したような従来の電力変換装置２におる制御部４０として想定される構成例を示す図である。上述の短絡動作をさせるための短絡用ゲート信号Ｇ_zは、コンデンサ２３に印加される電圧Ｖ_cとコンデンサ電圧指令Ｖ_c^*との偏差を元に、例えばＰＩＤ制御により短絡指令Ｎを生成し、キャリア信号ａとの比較をすることで生成される。

【0008】

一方、ダイオード２５があるため、インバータ回路３０から直流電源１０へ電力を回生することができない。そこで、ダイオード２５と逆並列にスイッチング素子を接続し、スイッチングを行うことで、インバータ回路３０から直流電源１０へ電力を回生できることが知られている（例えば、非特許文献１参照）。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１１−１６０６１７号公報

【非特許文献】

【0010】

【非特許文献1】Haiping Xu, “Analysis and Design of Bi-directional Z-source Inverter for Electrical Vehicles", Applied Power Electronics Conference and Exposition, 2008. APEC 2008.

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、従来のＺソース昇圧回路を有する電力変換装置において、回生動作をする際のスイッチング素子の制御方法は明確にされていない。また、インバータ回路の同一レグ内の上下アームを同時にオンする短絡動作と、Ｚソース昇圧回路のスイッチング素子のオン動作とが同時に起こると、コンデンサの放電電流の一部が直流電源側に流れてしまい、指令どおりに昇圧できないという問題があった。

【0012】

かかる事情に鑑みてなされた本発明の目的は、直流電源の出力電圧の昇圧、及び直流電源側への電力の回生を指令どおりに制御することが可能な電力変換装置を提供することにある。

【課題を解決するための手段】

【0013】

上記課題を解決するため、本発明に係る電力変換装置は、直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードに逆並列接続されたスイッチング素子と、前記ダイオードのカソード側に接続された第１のリアクトルと、前記直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側及び前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側及び前記第２のリアクトルの入力側の間に接続された第２のコンデンサと、を有するＺソース昇圧回路と、複数のスイッチング素子を有し、前記Ｚソース昇圧回路の出力に接続されたインバータ回路と、前記第１のコンデンサ又は前記第２のコンデンサに印加されるコンデンサ印加電圧に基づき、前記インバータ回路の前記複数のスイッチング素子、及び前記Ｚソース昇圧回路の前記スイッチング素子を制御する制御部と、を備え、前記制御部は、キャリア信号、前記インバータ回路に接続された負荷に印加する電圧の指令値、及び前記インバータ回路の直流リンク電圧に基づき、基本ゲート信号を生成する基本ゲート信号生成部と、力行時コンデンサ電圧指令及び前記コンデンサ印加電圧の偏差に基づき短絡指令を演算する短絡指令演算部と、前記短絡指令を制限して制限短絡指令を生成する短絡指令制限部と、１から前記制限短絡指令を減算して最終短絡指令を生成する減算部と、前記キャリア信号及び前記最終短絡指令に基づき短絡用ゲート信号を生成する短絡用ゲート信号生成部と、前記基本ゲート信号及び前記短絡用ゲート信号を論理和したゲート信号を前記インバータ回路の前記複数のスイッチング素子に出力する論理和部と、回生時コンデンサ電圧指令及び前記コンデンサ印加電圧の偏差に基づき回生指令を演算する回生指令演算部と、前記回生指令を制限して制限回生指令を生成する回生指令制限部と、前記制限回生指令の値を最終短絡指令の値以下に制限して最終回生指令を生成する最終回生指令生成部と、前記キャリア信号及び前記最終回生指令に基づき回生用ゲート反転信号を生成し、該回生用ゲート反転信号を反転した回生用ゲート信号を前記Ｚソース昇圧回路の前記スイッチング素子に出力する回生用ゲート信号生成部と、を備えることを特徴とする。

【0014】

また、本発明に係る電力変換装置において、前記短絡指令制限部は、前記短絡指令を０以上且つ０．５以下に制限し、前記回生指令制限部は、前記回生指令を０以上且つ１以下に制限することを特徴とする。

【発明の効果】

【0015】

本発明によれば、インバータ回路の同一レグ内の上下アームを同時にオンする期間と回生スイッチのオン期間とが重複することを避け、直流電源の出力電圧の昇圧、及び直流電源側への電力の回生を指令どおりに制御することができるようになる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施形態に係る電力変換装置の構成例を示す図である。

【図2】本発明の一実施形態に係る電力変換装置における制御部の構成例を示す図である。

【図3】本発明の一実施形態に係る電力変換装置における制御部の主要な信号のタイムチャートを示す第１の図である。

【図4】本発明の一実施形態に係る電力変換装置における制御部の主要な信号のタイムチャートを示す第２の図である。

【図5】図４において、１キャリア周期内で、短絡ゲート信号及び回生ゲート信号がともにオンしている時のタイムチャートを時間軸に拡大して示す図である。

【図6】従来のＺソース昇圧回路を有する電力変換装置の構成例を示す図である。

【図7】従来の電力変換装置におる制御部として想定される構成例を示す図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施の形態について、詳細に説明する。

【0018】

図１は、本発明の一実施形態に係る電力変換装置の構成例を示す図である。図１に示す例では、電力変換装置１は、直流電源１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、制御部６０と、電圧センサ５１及び５２と、電流センサ５３及び５４とを備える。電力変換装置１は、モータ（負荷）５０に電力を供給し、モータ５０には回転角度センサ５５が接続される。

【0019】

Ｚソース昇圧回路２０は、直流電源１０の正極側にアノード側が接続されたダイオード２５と、ダイオード２５に逆並列接続されたスイッチング素子２６と、ダイオード２５のカソード側に接続されたリアクトル（第１のリアクトル）２１と、直流電源１０の負極側に接続されたリアクトル（第２のリアクトル）２２と、リアクトル２１の入力側及びリアクトル２２の出力側の間に接続されたコンデンサ（第１のコンデンサ）２３と、リアクトル２１の出力側及びリアクトル２２の入力側の間に接続されたコンデンサ（第２のコンデンサ）２４とを有する。

【0020】

インバータ回路３０は、複数のスイッチング素子３１〜３６と、それぞれのスイッチング素子３１〜３６に逆並列接続されたフリーホイールダイオード４１〜４６とを備える。スイッチング素子３１及び３２は直列接続され、インバータ回路３０のＵ相アームを構成する。スイッチング素子３３及び３４は直列接続され、インバータ回路３０のＶ相アームを構成する。スイッチング素子３５及び３６は直列接続され、インバータ回路３０のＷ相アームを構成する。インバータ回路３０は、各相の位相が互いに１２０度ずつずれるように、制御部６０によりスイッチング素子３１〜３６がオン・オフ制御されることにより、出力に接続されたモータ５０を駆動する。

【0021】

Ｚソース昇圧回路２０は、インバータ回路３０のＵ相、Ｖ相、Ｗ相のいずれかの相の上下スイッチング素子が同時にオンし短絡動作になると、コンデンサ２３及び２４の放電と、リアクトル２１及び２２の充電とが行われる。次に同時にオンしたスイッチング素子の一方がオフすると、リアクトル２１及び２２の放電と、コンデンサ２３及び２４の充電とが行われる。この結果、直流電源１０の電圧が昇圧され、インバータ回路３０に出力される。

【0022】

電圧センサ５１は、直流電源１０が出力する電圧（直流電源電圧）Ｅを検出し、制御部６０に出力する。

【0023】

電圧センサ５２は、コンデンサ２３又は２４に印加されている電圧（コンデンサ印加電圧）Ｖ_cを検出し、制御部６０に出力する。図１に示す例では、コンデンサ２３のコンデンサ印加電圧Ｖ_cを検出する。

【0024】

電流センサ５３は、モータ５０のＵ相に流れる電流Ｉ_uを検出し、制御部６０に出力する。また、電流センサ５４は、モータ５０のＷ相に流れる電流Ｉ_wを検出し、制御部６０に出力する。

【0025】

回転角度センサ５５は、モータ５０の回転角度θを検出し、制御部６０に出力する。

【0026】

制御部６０は、電圧センサ５１及び５２により検出される値と、電流センサ５３及び５４により検出される値と、回転角度センサ５５により検出される値とを入力する。そして、スイッチング素子３１にゲート信号Ｇ_up、スイッチング素子３２にゲート信号Ｇ_un、スイッチング素子３３にゲート信号Ｇ_vp、スイッチング素子３４にゲート信号Ｇ_vn、スイッチング素子３５にゲート信号Ｇ_wp、スイッチング素子３６にゲート信号Ｇ_wnを出力してスイッチング素子３１〜３６を制御する。また、スイッチング素子２６に回生用ゲート信号Ｇ_rを出力し、スイッチング素子２６を制御する。

【0027】

図２は、制御部６０の構成例を示す図である。図２に示す例では、制御部６０は、３相電圧指令演算部６１と、直流リンク電圧演算部６２と、基本ゲート信号生成部６３と、減算部６４，６７及び７０と、短絡指令演算部６５と、短絡指令制限部６６と、短絡用ゲート信号生成部６８と、論理和部６９と、回生指令演算部７１と、回生指令制限部７２と、最終回生指令生成部７３と、回生用ゲート反転信号生成部７４と、論理反転部７５とを備える。

【0028】

３相電圧指令演算部６１は、電流センサ５３により検出されたモータ電流Ｉ_uと、電流センサ５４により検出されたモータ電流Ｉ_wと、回転角度センサ５５により検出されたモータ回転角度θと、外部から入力されるモータトルク指令とに基づき、モータ５０に印加する３相電圧の指令値である３相電圧指令Ｖ_u^*，Ｖ_v^*及びＶ_w^*を演算し、基本ゲート信号生成部６３に出力する。

【0029】

直流リンク電圧演算部６２は、電圧センサ５２により検出されたコンデンサ印加電圧Ｖ_cと、電圧センサ５１により検出された直流電源電圧Ｅとに基づき、式（１）に従って、インバータ回路３０に印加される直流リンク電圧Ｖ_dcを演算し、基本ゲート信号生成部６３に出力する。

【0030】

【数1】

【0031】

基本ゲート信号生成部６３は、キャリア信号ａと、直流リンク電圧演算部６２により演算された３相電圧指令Ｖ_u^*，Ｖ_v^*及びＶ_w^*と、直流リンク電圧演算部６２により演算された直流リンク電圧Ｖ_dcとに基づき、基本ゲート信号Ｇ_up0，Ｇ_un0，Ｇ_vp0，Ｇ_vn0，Ｇ_wp0及びＧ_wn0を生成し、論理和部６９に出力する。例えば、キャリア信号ａを三角波とし、キャリア信号ａと３相電圧指令Ｖ_u^*，Ｖ_v^*及びＶ_w^*とを比較する三角波比較方式を使用する。

【0032】

減算部６４は、力行時コンデンサ電圧指令Ｖ_cp^*及びコンデンサ印加電圧Ｖ_c偏差である力行時偏差電圧ΔＶ_cpを算出し、短絡指令演算部６５に出力する。

【0033】

短絡指令演算部６５は、力行時偏差電圧ΔＶ_cpが０になるようにフィードバック制御（例えばＰＩ制御）して短絡指令Ｎを演算し、短絡指令制限部６６に出力する。

【0034】

短絡指令制限部６６は、短絡指令演算部６５により演算された短絡指令Ｎを式（２）に従って制限し、その結果の制限短絡指令Ｎ’を減算部６７に出力する。

【0035】

【数2】

【0036】

減算部６７は、数値１から、短絡指令制限部６６により制限された制限短絡指令Ｎ’を減算して最終短絡指令Ｎ’’を算出し、短絡用ゲート信号生成部６８及び最終回生指令生成部７３に出力する。

【0037】

短絡用ゲート信号生成部６８は、キャリア信号ａ及び最終短絡指令Ｎ’’に基づき、短絡用ゲート信号Ｇ_zを生成し、論理和部６９に出力する。例えば、キャリア信号ａを三角波とし、キャリア信号ａと最終短絡指令Ｎ’’とを比較する三角波比較方式を使用する。

【0038】

論理和部６９は、基本ゲート信号生成部６３により生成された基本ゲート信号Ｇ_up0，Ｇ_un0，Ｇ_vp0，Ｇ_vn0，Ｇ_wp0及びＧ_wn0と、短絡用ゲート信号生成部６８により生成された短絡用ゲート信号Ｇ_zとをそれぞれ論理和してゲート信号Ｇ_up，Ｇ_un，Ｇ_vp，Ｇ_vn，Ｇ_wp及びＧ_wnを生成し、スイッチング素子３１〜３６に出力する。これらのゲート信号Ｇ_up，Ｇ_un，Ｇ_vp，Ｇ_vn，Ｇ_wp及びＧ_wnは、それぞれインバータ回路３０のスイッチング素子３１〜３６をオン・オフする。

【0039】

力行時コンデンサ電圧指令Ｖ_cp^*と回生時コンデンサ電圧指令Ｖ_cb^*は、式（３）の関係を有する。

【0040】

【数3】

【0041】

減算部７０は、コンデンサ印加電圧Ｖ_c及び回生時コンデンサ電圧指令Ｖ_cb^*の偏差である回生時偏差電圧ΔＶ_cbを算出し、回生指令演算部７１に出力する。

【0042】

回生指令演算部７１は、回生時偏差電圧ΔＶ_cbが０になるようにフィードバック制御（例えばＰＩ制御）して回生指令Ｒを演算し、回生指令制限部７２に出力する。

【0043】

回生指令制限部７２は、回生指令演算部７１により演算された回生指令Ｒを式（４）に従って制限し、その結果の制限回生指令Ｒ’を最終回生指令生成部７３に出力する。

【0044】

【数4】

【0045】

最終回生指令生成部７３は、回生指令制限部７２により生成された制限回生指令Ｒ’と減算部６７により算出された最終短絡指令Ｎ’’とに基づき、式（５）に従って、最終回生指令Ｒ’’を回生用ゲート反転信号生成部７４に出力する。

【0046】

【数5】

【0047】

回生用ゲート反転信号生成部７４は、キャリア信号ａ及び回生指令Ｒ’’に基づき、回生用ゲート反転信号Ｇ_r0を生成し、論理反転部７５に出力する。例えば、キャリア信号ａを三角波とし、キャリア信号ａと回生指令Ｒ’’とを比較する三角波比較方式を使用する。

【0048】

論理反転部７５は、回生用ゲート反転信号Ｇ_r0を論理反転した回生用ゲート信号Ｇ_rをスイッチング素子２６に出力する。この回生用ゲート信号Ｇ_rは、Ｚソース昇圧回路２０のスイッチング素子２６をオン・オフする。

【0049】

図３は、制御部６０の主要な信号であるモータトルク指令、コンデンサ印加電圧Ｖ_c、最終短絡指令Ｎ''、最終回生指令Ｒ’’、短絡用ゲート信号Ｇ_z、及び回生用ゲート信号Ｇ_rのタイムチャートを示す図である。

【0050】

図３に示すように、コンデンサ印加電圧Ｖ_cが力行時コンデンサ電圧指令Ｖ_cp^*より低い場合は、指令に追随させるためにインバータ回路３０のスイッチング素子３１〜３６の短絡動作を行い、コンデンサ印加電圧Ｖ_cを上昇させて、直流電源電圧Ｅよりも昇圧させることができる。短絡指令制限部６６の動作により、コンデンサ印加電圧Ｖ_cが、力行時コンデンサ電圧指令Ｖ_cp^*より高い場合は、短絡動作は行わない。

【0051】

また、コンデンサ印加電圧Ｖ_cが回生時コンデンサ電圧指令Ｖ_cb^*より高い場合は、指令に追随させるためにＺソース昇圧回路２０のスイッチング素子２６をオンして回生動作を行い、コンデンサ印加電圧Ｖ_cを下降させて、直流電源１０に電力を回生することができる。回生指令制限部７２の動作により、コンデンサ印加電圧Ｖ_cが、回生時コンデンサ電圧指令Ｖ_cb^*より低い場合は、回生動作は行わない。

【0052】

図４は、力行時コンデンサ電圧指令Ｖ_cp^*と回生時コンデンサ電圧指令Ｖ_cb^*とが等しい場合のモータトルク指令、コンデンサ印加電圧Ｖ_c、最終短絡指令Ｎ''、最終回生指令Ｒ’’、短絡用ゲート信号Ｇ_z、及び回生用ゲート信号Ｇ_rのタイムチャートを示す図である。図５は、図４において、１キャリア周期内で、短絡ゲート信号及び回生ゲート信号がともにオンしている時のタイムチャートを時間軸に拡大して示す図である。

【0053】

図４に示すように、Ｖ_cp^*＝Ｖ_cb^*とした場合であっても、最終回生指令Ｒ’’を最終短絡指令Ｎ’’以下にすることで、インバータ回路３０のスイッチング素子３１〜３６、及びＺソース昇圧回路２０のスイッチング素子２６が同時にオンすることを回避することができる。

【0054】

上述したように、電力変換装置１は、コンデンサ印加電圧Ｖ_cが力行時コンデンサ電圧指令Ｖ_cp^*より低い場合は、インバータ回路３０のスイッチング素子３１〜３６の短絡動作を行い、コンデンサ印加電圧Ｖ_cが回生時コンデンサ電圧指令Ｖ_cb^*より高い場合はＺソース昇圧回路２０のスイッチング素子２６をオンさせて回生動作を行う。そのため、本発明によれば、短絡スイッチングと回生スイッチングが同時に動作せずに、昇圧用の短絡動作にも影響を与えることなく、インバータ回路３０から直流電源１０へ電力を回生することが可能となる。

【産業上の利用可能性】

【0055】

本発明は、電力変換及び電力回生を行う用途に有用である。例えば電気自動車などのモータ駆動システムに利用することが可能である。

【符号の説明】

【0056】

１ 電力変換装置
１０ 直流電源
２０ Ｚソース昇圧回路
２１，２２ リアクトル
２３，２４ コンデンサ
２５ ダイオード
２６ スイッチング素子
３０ インバータ回路
３１〜３６ スイッチング素子
４１〜４６ フリーホイールダイオード
５１，５２ 電圧センサ
５３，５４ 電流センサ
５５ 回転角度センサ
６０ 制御部
６１ ３相電圧指令演算部
６２ 直流リンク電圧演算部
６３ 基本ゲート信号生成部
６４，６７，７０ 減算部
６５ 短絡指令演算部
６６ 短絡指令制限部
６８ 短絡用ゲート信号生成部
６９ 論理和部
７１ 回生指令演算部
７２ 回生指令制限部
７３ 最終回生指令生成部
７４ 回生用ゲート反転信号生成部
７５ 論理反転部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】