特許 6482595 高抵抗率半導体基板を製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6482595

(24)【登録日】2019年2月22日

(45)【発行日】2019年3月13日

(54)【発明の名称】高抵抗率半導体基板を製造するための方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20190304BHJP

   H01L 27/12 20060101ALI20190304BHJP

【ＦＩ】

   H01L27/12 B

【請求項の数】14

【外国語出願】

【全頁数】10

(21)【出願番号】特願2017-99123(P2017-99123)

(22)【出願日】2017年5月18日

(65)【公開番号】特開2018-11042(P2018-11042A)

(43)【公開日】2018年1月18日

【審査請求日】2017年5月18日

(31)【優先権主張番号】1654689

(32)【優先日】2016年5月25日

(33)【優先権主張国】FR

(73)【特許権者】

【識別番号】507088071

【氏名又は名称】ソイテック

(74)【代理人】

【識別番号】110001243

【氏名又は名称】特許業務法人 谷・阿部特許事務所

(72)【発明者】

【氏名】セドリック マラクイン

(72)【発明者】

【氏名】リュドヴィク エカルノ

(72)【発明者】

【氏名】ダミアン パリッシ

【審査官】 山本 一郎

(56)【参考文献】

【文献】 特表２００５−５２４２２８（ＪＰ，Ａ）

【文献】 特開２００４−００６６１５（ＪＰ，Ａ）

【文献】 特開２０１６−０８２０９３（ＪＰ，Ａ）

【文献】 特表２０１２−５２０５７９（ＪＰ，Ａ）

【文献】 特開２００７−２５１１２９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２７／１２

(57)【特許請求の範囲】

【請求項1】

高抵抗率半導体基板を製造するための方法であって、
深さ方向の弱化層（１０２）を有する第１の基板（１０１）を提供する工程と、
表面に酸化膜層（１０４）を有する第２の基板（１０３）を提供する工程と、
埋込み酸化膜層（１０４）を備えた複合基板（１０５）を形成するように前記第１の基板（１０１）を前記第２の基板（１０３）に取り付ける工程と、
前記酸化膜層（１０４）によって第２の基板（１０３）に取付けられた前記第１の基板（１０１）の転写された層（１０１１，２０１１）を残すように、前記前記弱化層（１０２）のレベルで前記複合基板（１０５）を劈開する工程と
を含み、
前記弱化層（１０２）のレベルで前記劈開する工程の前に、前記酸化膜層（１０４）を有する前記第２の基板（１０３）の安定化の少なくとも１つの工程をさらに含むことを特徴とする方法。

【請求項2】

前記安定化の少なくとも１つの工程は、核生成、析出、および析出物の成長の工程であることを特徴とする請求項１に記載の方法。

【請求項3】

前記弱化層（１０２）は、前記第１の基板（１０１）内のイオン注入によって提供されることを特徴とする請求項１又は２に記載の方法。

【請求項4】

前記酸化膜層（１０４）を有する前記第２の基板（１０３）の前記安定化の少なくとも１つの工程は、前記２つの基板（１０１、１０３）を取り付ける前記工程の前に実施されることを特徴とする請求項１ないし３のいずれか１つに記載の方法。

【請求項5】

前記第１の基板（１０１）は、半導体材料を含むことを特徴とする請求項１ないし４のいずれか１つに記載の方法。

【請求項6】

前記第２の基板（１０３）は、シリコンを含むことを特徴とする請求項１ないし５のいずれか１つに記載の方法。

【請求項7】

前記少なくとも１つの安定化工程は、約６５０℃から約１２００℃の範囲内の温度でのいくつかの定常フェーズを含む熱処理であることを特徴とする請求項１ないし６のいずれか１つに記載の方法。

【請求項8】

定常温度フェーズの持続時間は、約３０分から約１０時間に及ぶ範囲内であることを特徴とする請求項７に記載の方法。

【請求項9】

定常温度フェーズの雰囲気は、酸化タイプのものまたは非酸化タイプのものとすることができることを特徴とする請求項７又は８に記載の方法。

【請求項10】

前記弱化層（１０２）のレベルで前記複合基板（１０５）を劈開する前記工程の後、平滑化アニーリングの少なくとも１つの工程をさらに含むことを特徴とする請求項１ないし９のいずれか１つに記載の方法。

【請求項11】

前記平滑化アニーリングの少なくとも１つの工程は、約１０７５℃から約１２５０℃の範囲内の温度で実施されることを特徴とする請求項１０に記載の方法。

【請求項12】

前記平滑化アニーリングの少なくとも１つの工程は、約１５秒から約１２０秒の範囲内の期間、実施されることを特徴とする請求項１０又は１１に記載の方法。

【請求項13】

前記平滑化アニーリングの少なくとも１つの工程は、非酸化タイプの雰囲気下で実施されることを特徴とする請求項１０ないし１２のいずれか１つに記載の方法。

【請求項14】

前記弱化層（１０２）のレベルで前記複合基板（１０５）を劈開する前記工程の後、前記第１の基板（１０１）の残部（１０１２）をリサイクルする工程をさらに含むことを特徴とする請求項１ないし１３のいずれか１つに記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、層転写によって高抵抗率半導体基板を製造するための方法に関し、詳細には、高抵抗率を有し高濃度の格子間（ｉｎｔｅｒｓｔｉｔｉａｌ）酸素を有するシリコンオンインシュレータタイプの基板の改善に関する。

【背景技術】

【0002】

高濃度の格子間酸素（または「高［Ｏｉ］」またはそうでなければ「ＨｉＯｉ」）を有するシリコンオンインシュレータ（または「ＳＯＩ」）タイプの高抵抗率（または「ＨＲ」）半導体基板の使用は、基板を高い抵抗性にするためにシリコン内に存在する酸素を安定化することを目標とした熱処理（核生成、析出）の使用を必要とすることが広く受け入れられている。

【0003】

この文脈では、「高抵抗率」は、約７５０Ω・ｍ以上を意味するものと理解され、「高濃度の格子間酸素」は、約２５ｐｐｍａ以上、すなわち約１２．５×１０¹⁷ａｔｏｍｓ・ｃｍ^-3以上を意味するものと理解される。

【0004】

上述の安定化工程は、従来、たとえば知られているＳｍａｒｔＣｕｔ（登録商標）技法によって実施される層転写の後でＳＯＩの犠牲酸化の工程中に実施される。従来、安定化工程は、より具体的には、一般に急速アニーリング、すなわちＲＴＡ（「急速熱アニール」）である層転写に続く平滑化アニーリングの後で実施される。公開されている特許出願（特許文献１）は、層転写後の急速アニーリングの工程に続くそのような安定化工程を開示している。

【0005】

これらの材料（疑似ＭＯＳ材料）の電気特性評価を実施するとき、典型的には少なくとも２０×１０¹¹ｃｍ^-2・ｅＶ^-1の値に達し、典型的には電子について約４００ｃｍ²・Ｖ^-1・ｓ^-1以下のＳＯＩ内のキャリアの不十分な移動度をもたらす異常に高い界面状態密度が実証されている。ＳＯＩ膜および埋込み酸化膜コンタクト上のアルミニウムの除去後の追加の解析（ＭＯＳキャパシタのＣ（Ｖ）特性）は、少なくとも５×１０¹⁰ｃｍ^-2の埋込み酸化膜内の固定電荷値および少なくとも２×１０¹¹ｃｍ^-2・ｅＶ^-1の頂部界面状態密度を明らかにしており、したがって、この不十分な界面品質の源が埋込み酸化膜下の界面に由来していたことを示す。

【0006】

提案されている１つの仮説は、平滑化アニーリング（ＲＴＡタイプ）が基板内の安定化されていない酸素の分布の改変をもたらし、したがって埋込み酸化膜下のトラップの量を増大させることである。

【0007】

この問題を克服するための１つの解決策は、シリコン内の酸素の安定化アニーリング（核生成、析出）を必要としない非常に低い濃度の格子間酸素（すなわち、「低［Ｏｉ］」）、すなわち約１２ｐｐｍａ未満、すなわち約６×１０¹⁷ａｔｏｍｓ・ｃｍ^-3未満を有するＨＲ基板の使用にある。これは、このタイプの基板が特定の処理を実施する必要なしに、自然に高い抵抗性であるからである。

【0008】

しかし、低［Ｏｉ］ＨＲ基板の欠点は、熱処理中の転位の伝播に対する非常に高い感受性である。そのため、そのような基板を使用して滑り面タイプの欠陥無しＳＯＩを得ることは非常に困難である。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】仏国特許出願公開第２８５８４６２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0010】

したがって、高［Ｏｉ］ＨＲ基板の品質の改善が依然として望ましい。そこで、本発明では、特に高濃度の格子間酸素を有するシリコンオンインシュレータタイプの基板について、知られている現況技術に関して改善された品質の基板を得ることを可能にする高抵抗率半導体基板を製造するための方法を提供することを一目的とするものである。

【課題を解決するための手段】

【0011】

上述の目的は、高抵抗率半導体基板を製造するための方法であって、深さ方向の弱化（ｉｎ−ｄｅｐｔｈ ｗｅａｋｅｎｅｄ）層を有する第１の基板を提供する工程と、表面に酸化膜の層を有する第２の基板を提供する工程と、埋込み酸化膜層を備えた複合基板を形成するように第１の基板を第２の基板に取り付ける工程と、弱化層のレベルで複合基板を劈開する工程とを含む方法によって達成される。さらに、この方法は、弱化層のレベルで劈開する工程の前に酸化膜層を有する第２の基板の安定化、特に安定化熱処理の少なくとも１つの工程を含む。

【0012】

特に特許文献１によって代表される従来技術は、弱化層のレベルで複合基板を劈開した後で行われる工程である平滑化アニーリング工程に続く安定化工程の実施を教示している。しかし、従来技術は、平滑化アニーリング前、特に弱化層の分離前の少なくとも１つの安定化工程の実施を教示していない。

【0013】

驚いたことに、弱化層のレベルで劈開する工程の前、すなわちＲＴＡタイプの平滑化アニーリングを実施する前にシリコン内の格子間酸素の安定化のための少なくとも１つの熱処理（核生成、析出）を実施することによって、特に高濃度の格子間酸素の場合、得られる基板の電気（特に界面）特性を改善することが可能であることが判明している。したがって、好ましくは、前記少なくとも１つの安定化工程は、核生成、析出、および析出物の成長の工程、特にいくつかの定常温度フェーズを含む熱処理とすることができる。

【0014】

換言すれば、本発明は、ＳＯＩタイプの基板の準備中、ＲＴＡタイプの平滑化処理の前、特に劈開工程前に、高濃度の格子間酸素を有する基板を高い抵抗性にすることに狙いを定めた処理（核生成、析出）を実施することを提案する。したがって、本発明は、そのような基板上でＣＭＯＳタイプのトランジスタの準備に適合する電気特性を得ることを可能にする。

【0015】

したがって、本発明によって提供される解決策は、誘発される変形および欠陥の点で熱処理に非常に敏感な非常に低濃度の格子間酸素を有する基板に頼る必要なしに、ＲＦ、フォトニック、イメージング、デジタルなどのタイプの応用例のためのＳＯＩ基板を準備する際に、高濃度の格子間酸素を有する基板を使用することを可能にすることが有利である。

【0016】

本発明の実施形態の可能な代替形態によれば、限定は暗示されないが、
いくつかの実施形態では、弱化層は、第１の基板内のイオン注入によって提供することができる。したがって、ＳｍａｒｔＣｕｔ（登録商標）タイプの技法によって層転写を実施することが可能である。

【0017】

いくつかの実施形態では、酸化膜層を有する第２の基板の安定化の前記少なくとも１つの工程は、２つの基板を取り付ける工程の前に実施することができることが好ましい。したがって、前記少なくとも１つの安定化工程は、あらゆる場合に、劈開前、したがって劈開に続く何らかの平滑化アニーリング前に実施することができる。

【0018】

いくつかの実施形態では、第１の基板、換言すれば層転写におけるドナー基板は、半導体材料、特にシリコン、ゲルマニウム、またはシリコンとゲルマニウムの化合物を含むことができる。より一般的には、ドナー基板は、ＩＩＩ−Ｖ族半導体の１もしくは複数の合金および／またはＩＶ族の半導体の１もしくは複数の合金を含むことができる。

【0019】

いくつかの実施形態では、第２の基板は、特に高濃度の格子間酸素を有するシリコンを含むことができる。好ましくは、第２の基板は、少なくとも約１２×１０¹⁷ａｔｏｍｓ・ｃｍ^-3の濃度の格子間酸素を有するシリコンを含むことができる。

【0020】

いくつかの実施形態では、前記少なくとも１つの安定化工程は、約６５０℃から約１２００℃の範囲内の温度でのいくつかの定常フェーズを含む熱処理である。

【0021】

いくつかの実施形態では、定常温度フェーズの持続時間は、約３０分から約１０時間に及ぶ範囲内、好ましくは約１時間から約８時間に及ぶ範囲内である。

【0022】

いくつかの実施形態では、定常温度フェーズの雰囲気は、特に水および酸素に基づく酸化タイプのもの、またはアルゴンに基づくガスを用いた非酸化タイプ、特に中性タイプのものとすることができる。

【0023】

定常温度フェーズのための上記パラメータは、特に高濃度の格子間酸素の場合、得られる基板の電気（特に界面）特性を改善することを可能にする結果をもたらす。

【0024】

いくつかの実施形態では、この方法は、弱化層のレベルで複合基板を劈開する工程の後、平滑化アニーリング、特に急速熱アニーリングの少なくとも１つの工程をさらに含むことができる。したがって、層転写後、基板の表面粗さを改善することが可能である。

【0025】

いくつかの実施形態では、平滑化アニーリングの前記少なくとも１つの工程は、約１０７５℃から約１２５０℃、好ましくは約１１７５℃から約１２３０℃の範囲内の温度、特に約１２００℃の温度で実施することができる。

【0026】

いくつかの実施形態では、平滑化アニーリングの前記少なくとも１つの工程は、約１５秒から約１２０秒、好ましくは約２０秒から約９０秒の範囲内の期間、特に約３０秒の期間の間、実施することができる。

【0027】

いくつかの実施形態では、平滑化アニーリングの前記少なくとも１つの工程は、特に水素の０％から約５０％に及ぶことができる組成でアルゴンおよび／または水素を含む非酸化タイプの雰囲気下で実施することができる。

【0028】

いくつかの実施形態では、この方法は、弱化層のレベルで複合基板を劈開する工程の後、第１の基板の残部をリサイクルする工程をさらに含むことができる。したがって、他の層転写プロセスのためのドナー基板として残部を再び再使用することが可能である。

【図面の簡単な説明】

【0029】

続いて、本発明について、有利な実施形態により、また以下の添付の図を助けとして、より詳細に述べる。

【図1】本発明の第１の例示的な実施形態による高抵抗率半導体基板を製造するための方法の工程の概略図である。

【図2】本発明の第２の例示的な実施形態による高抵抗率半導体基板を製造するための方法の工程の概略図である。

【発明を実施するための形態】

【0030】

本発明による高抵抗率半導体基板を製造するための方法の例示的な実施形態の以下の説明では、同様の符号を使用し、異なる実施形態において繰り返される同じ要素を示すことができる。さらに、すでに述べた要素の説明は、簡潔にするために省略されてよい。

【0031】

次に、高抵抗率半導体基板を製造するための方法の第１の例示的な実施形態について、図１を参照して述べる。この実施形態では、半導体材料の層の転写が、ドナー基板からレシーバ基板に向かって実施されることになる。

【0032】

図１の工程（Ｉ）に示されているように、深さ方向の弱化層１０２を備えたドナー基板１０１が、レシーバ基板に向かって層転写を実施するために提供される。基板１０１は、半導体材料、たとえばシリコン、ゲルマニウム、またはシリコンとゲルマニウムの化合物とすることができる。より一般的には、ドナー基板は、ＩＩＩ−Ｖ族半導体の１もしくは複数の合金および／またはＩＶ族の半導体の１もしくは複数の合金を含むことができる。

【0033】

図１の工程（ＩＩ）に示されているように、表面に酸化膜層１０４を備えた基板１０３もまた、転写される半導体層を受け取るために提供される。基板１０３は、シリコン、および特に少なくとも約１２×１０¹⁷ａｔｏｍｓ・ｃｍ^-3の濃度で格子間酸素を含むことができる。酸化膜層１０４は、自然酸化膜の層、または成長によって得られた、もしくはそうでなければ堆積されたＳｉＯ₂の層とすることができる。また、層１０４は、たとえばアルミナ（Ａｌ₂Ｏ₃）タイプの、またはやはりＳｉ₃Ｎ₄など窒化膜タイプの半導体で使用される絶縁体とすることができる。

【0034】

図１の工程（ＩＩＩ）に示されているように、ドナー基板１０１からの層の転写前、特に後者に取り付けられる前に、表面に酸化膜層１０４を備えた基板１０３は、格子間酸素の安定化処理の少なくとも１つの工程にかけられる。したがって、この工程は、核生成、析出、および析出物の成長の工程とすることができる。したがって、これは、いくつかの定常温度フェーズを含む熱処理とすることができる。この処理、特に定常温度フェーズは、特に水および酸素に基づく酸化タイプの雰囲気下、またはそうでなければアルゴンに基づくガスを用いた非酸化タイプ、特に中性タイプの雰囲気下で実施することができる。したがって、酸化膜層１０４を備えた基板１０３は、約６５０℃から約１２００℃の範囲内の温度、特に定常温度フェーズにかけることができる。さらに、この処理、特に各定常温度フェーズは、約３０分から約１０時間、好ましくは約１時間から約８時間の間、続くことができる。

【0035】

それに続いて、安定化処理の後、図１の工程（ＩＶ）に示されているように、ドナー基板１０１が、たとえば分子付着または半導体を接着する任意の他の方法によって、酸化膜層１０４を介してレシーバ基板１０３に取り付けられ、特に接着され、それにより埋込み酸化膜層１０４を有するＳＯＩタイプの複合基板１０５を形成する。

【0036】

それに続いて、接着工程の後、図１の工程（Ｖ）に示されているように、ドナー基板１０１の一部分１０１２が、深さ方向の弱化層１０２のレベルで劈開することによって複合基板１０５から引き離され、それにより酸化膜層１０４を介してレシーバ基板１０３に取り付けられたドナー基板１０１の転写された層１０１１を残し、したがって転写された層１０１１を備えた新しい複合基板１０６を形成する。次いで、複合基板１０６を、特に急速アニーリング、すなわちＲＴＡタイプの１または複数の平滑化熱処理にかけることによって、転写された層１０１１の表面粗さを改善することが可能である。さらに、ドナー基板１０１の残部１０１２は、別の層転写プロセスにおける新しいドナー基板を形成するようにリサイクルすることができる。

【0037】

あらゆる場合に、複合基板１０５、１０６は共に、ＨｉＯｉ ＨＲ ＳＯＩタイプ、すなわち高濃度の格子間酸素を有する高抵抗率シリコンオンインシュレータのタイプの基板である。格子間酸素の安定化の前記少なくとも１つの工程が、層転写の前、換言すれば劈開工程の前、したがって何らかの平滑化アニーリングの前に実施されたことを考えると、５×１０¹¹ｃｍ^-2・ｅＶ^-1未満の界面状態密度、および電子について７００ｃｍ²・Ｖ^-1・ｓ^-1より大きいＳＯＩ内のキャリアの移動度を有するＨｉＯｉ ＨＲ ＳＯＩ基板を得ることが可能である。次いで、ＳＯＩ膜および埋込み酸化膜コンタクト上のアルミニウムの除去後、埋込み酸化膜内の固定電荷値は、３×１０¹⁰ｃｍ^-2未満とすることができ、頂部界面状態密度は、５×１０¹⁰ｃｍ^-2・ｅＶ^-1未満とすることができる。

【0038】

換言すれば、複合基板１０５、１０６の電気（特に界面）特性は、従来の方法、すなわち安定化工程が平滑化アニーリング後に実施されたはずであるものによって得られるＨｉＯｉ ＨＲ ＳＯＩ基板に比べて、非常に顕著に改善される。

【0039】

次に、高抵抗率半導体基板を製造するための方法の第２の例示的な実施形態について、図２を参照して述べる。第２の実施形態は、第１の実施形態の特徴すべてを繰り返し、さらに任意選択のプロセス工程の詳細を与える。

【0040】

図２の工程（Ｉ）に示されているように、最初に、第１の実施形態のドナー基板１０１と同じものとすることができるドナー基板２０１が提供される。したがって、基板２０１もまた、シリコン、ゲルマニウム、またはシリコンとゲルマニウムの化合物など半導体材料とすることができる。より一般的には、ドナー基板は、ＩＩＩ−Ｖ族半導体の１もしくは複数の合金および／またはＩＶ族の半導体の１もしくは複数の合金を含むことができる。

【0041】

図２の工程（ＩＩ）は、それに続いて、第１の実施形態と同様に、レシーバ基板に向かって層転写を実施するために深さ方向の弱化層２０２を提供するために、ドナー基板２０１を深さ方向の弱化の工程にかけることができることを示す。この工程は、特にイオン注入によって、特にＨ⁺および／またはＨｅ⁺などイオンエンティティの注入によって実施することができる。

【0042】

図２の工程（ＩＩＩ）に示されているように、表面に酸化膜の層２０４を備えた基板２０３もまた、転写される半導体層を受け取るために提供される。したがって、第１の実施形態の基板１０３とちょうど同じように、第２の実施形態の基板２０３は、シリコン、および特に少なくとも約１２×１０¹⁷ａｔｏｍｓ・ｃｍ^-3の濃度で格子間酸素を含むことができる。第１の実施形態と同様に、酸化膜の層２０４は、やはり自然酸化膜の層、成長によって得られた、もしくはそうでなければ堆積されたＳｉＯ₂の層、またはアルミナ（Ａｌ₂Ｏ₃）タイプの、もしくはＳｉ₃Ｎ₄など窒化膜タイプの半導体で使用される絶縁体ともすることができる。

【0043】

図２の工程（ＩＶ）に示されているように、ドナー基板２０１からの層の転写前、特に後者に取り付けられる前に、表面に酸化膜の層２０４を備えた基板２０３は、格子間酸素の安定化処理の少なくとも１つの工程にかけられる。第１の実施形態と同様に、第２の実施形態では、安定化処理は、核生成、析出、および析出物の成長の工程とすることができる。したがって、これは、いくつかの定常温度フェーズを含む熱処理とすることができる。この処理、特に定常温度フェーズは、特に水および酸素に基づく酸化タイプの雰囲気下、またはそうでなければアルゴンに基づくガスを用いた非酸化タイプ、特に中性タイプの雰囲気下で実施することができる。したがって、酸化膜の層２０４を備えた基板２０３はまた、約６５０℃から約１２００℃の範囲内の温度、特に定常温度フェーズにかけることができる。さらに、この処理、特に各定常温度フェーズは、約３０分から約１０時間、好ましくは約１時間から約８時間の間、続くことができる。

【0044】

安定化処理の後、図２の工程（Ｖ）に示されているように、第１の実施形態の接着工程と同様に、ドナー基板２０１およびレシーバ基板２０３が、酸化膜の層２０４のレベルで接着され、それにより埋込み酸化膜の層２０４を有するＳＯＩタイプの複合基板２０５を形成する。この場合にもやはり、接着は、分子付着または半導体層を接着するための任意の他の方法によって実施することができる。

【0045】

それに続いて、図２の工程（ＶＩ）に示されているように、接着の工程の後にやはり、ドナー基板２０１の一部分２０１２が深さ方向の弱化層２０２のレベルで劈開することによって複合基板２０５から引き離され、それにより酸化膜層２０４によってレシーバ基板２０３に取り付けられたドナー基板２０１の転写された層２０１１を残し、したがって転写された層２０１１を備えた新しい複合基板２０６を形成する劈開の工程が続く。そのような劈開工程は、複合基板２０５を、Ｎ₂またはＡｒの中性雰囲気下で、約３０分から約５時間の期間の間、約３００℃から約６００℃の範囲内の温度にかけることによって実施することができる。

【0046】

それに続いて、劈開工程の後、図２の工程（ＶＩＩ）は、転写された層２０１１の露出された表面２０７の粗さを改善することを可能にする任意選択の後続の平滑化工程を示す。この工程は、１または複数のアニーリング、好ましくは１または複数の急速アニーリング、すなわちＲＴＡを含む熱処理を実施することによって実施することができる。次いで、複合基板２０６を、約１０７５℃から約１２５０℃、好ましくは約１１７５℃から約１２３０℃の範囲内の温度、特に約１２００℃の温度にさらすことができ、これは、約１５秒から約１２０秒、好ましくは約２０秒から約９０秒の範囲内の期間、特に約３０秒の期間の間、特に水素の０％から約５０％に及ぶことができる組成でアルゴンおよび／または水素を含む非酸化タイプの雰囲気下で行われる。

【0047】

最後に、上述のように、ドナー基板２０１の残部２０１２もまた、別の層転写プロセスにおける新しいドナー基板を形成するためにリサイクルすることができる。

【0048】

したがって、第１の実施形態と同様に、第２の実施形態において、ＨｉＯｉ ＨＲ ＳＯＩタイプ、すなわち高濃度の格子間酸素を有する高抵抗率シリコンオンインシュレータのタイプの複合基板２０５、２０６を得ることが可能である。特に、格子間酸素の安定化の前記少なくとも１つの工程が、層転写の前、換言すれば劈開工程の前、したがって何らかの平滑化アニーリングの前に実施されたことを考えると、ちょうど第１の実施形態と同様に、第２の実施形態において、５×１０¹¹ｃｍ^-2・ｅＶ^-1未満の界面状態密度、および電子について７００ｃｍ²・Ｖ^-1・ｓ^-1より大きいＳＯＩ内のキャリアの移動度を有するＨｉＯｉ ＨＲ ＳＯＩ基板を得ることが可能である。次いで、ＳＯＩ膜および埋込み酸化膜コンタクト上のアルミニウムの除去後、埋込み酸化膜内の固定電荷値は、３×１０¹⁰ｃｍ^-2未満とすることができ、頂部界面状態密度は、５×１０¹⁰ｃｍ^-2・ｅＶ^-1未満とすることができる。

【0049】

換言すれば、複合基板１０５、１０６のものとちょうど同じように、複合基板２０５、２０６の電気特性（特に界面特性）もまた、従来の方法、すなわち安定化工程が平滑化アニーリング後に実施されたはずであるものによって得られるＨｉＯｉ ＨＲ ＳＯＩ基板に比べて、非常に顕著に改善される。

【0050】

さらに、本発明の実施形態の異なる例を互いに組み合わせ、依然として本発明による他の実施形態を生み出すことができる。

【図1】

【図2】