特許 6491201 双方向バイポーラトランジスタを有するシステム、回路、素子、及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6491201

(24)【登録日】2019年3月8日

(45)【発行日】2019年3月27日

(54)【発明の名称】双方向バイポーラトランジスタを有するシステム、回路、素子、及び方法

(51)【国際特許分類】

   H01L 21/331 20060101AFI20190318BHJP

   H01L 29/737 20060101ALI20190318BHJP

   H01L 29/06 20060101ALI20190318BHJP

   H01L 21/8222 20060101ALI20190318BHJP

   H01L 27/06 20060101ALI20190318BHJP

【ＦＩ】

   H01L29/72 H

   H01L29/06 301G

   H01L27/06 101D

【請求項の数】6

【全頁数】30

(21)【出願番号】特願2016-523865(P2016-523865)

(86)(22)【出願日】2014年6月24日

(65)【公表番号】特表2016-529698(P2016-529698A)

(43)【公表日】2016年9月23日

(86)【国際出願番号】US2014043962

(87)【国際公開番号】WO2014210072

(87)【国際公開日】20141231

【審査請求日】2017年6月23日

(31)【優先権主張番号】61/838,578

(32)【優先日】2013年6月24日

(33)【優先権主張国】US

(31)【優先権主張番号】61/841,624

(32)【優先日】2013年7月1日

(33)【優先権主張国】US

(31)【優先権主張番号】61/914,491

(32)【優先日】2013年12月11日

(33)【優先権主張国】US

(31)【優先権主張番号】61/914,538

(32)【優先日】2013年12月11日

(33)【優先権主張国】US

(31)【優先権主張番号】61/924,884

(32)【優先日】2014年1月8日

(33)【優先権主張国】US

(31)【優先権主張番号】61/925,311

(32)【優先日】2014年1月9日

(33)【優先権主張国】US

(31)【優先権主張番号】61/928,133

(32)【優先日】2014年1月16日

(33)【優先権主張国】US

(31)【優先権主張番号】61/928,644

(32)【優先日】2014年1月17日

(33)【優先権主張国】US

(31)【優先権主張番号】61/929,731

(32)【優先日】2014年1月21日

(33)【優先権主張国】US

(31)【優先権主張番号】61/929,874

(32)【優先日】2014年1月21日

(33)【優先権主張国】US

(31)【優先権主張番号】61/933,442

(32)【優先日】2014年1月30日

(33)【優先権主張国】US

(31)【優先権主張番号】62/007,004

(32)【優先日】2014年6月3日

(33)【優先権主張国】US

(31)【優先権主張番号】62/008,275

(32)【優先日】2014年6月5日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】515358931

【氏名又は名称】アイディール パワー インコーポレイテッド

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際特許業務法人

(72)【発明者】

【氏名】ブランチャード リチャード エー．

(72)【発明者】

【氏名】アレクサンダー ウィリアム シー．

【審査官】 恩田 和彦

(56)【参考文献】

【文献】 米国特許出願公開第２０１１／０１２１４０７（ＵＳ，Ａ１）

【文献】 特開２００４−３４２７１８（ＪＰ，Ａ）

【文献】 実開平０３−０１６３２８（ＪＰ，Ｕ）

【文献】 特開平０７−３０７４６９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３１

Ｈ０１Ｌ ２１／８２２２

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／７３７

(57)【特許請求の範囲】

【請求項1】

ｐ型半導体ダイの第１の対向表面及び第２の対向表面の双方の各々上にｎ型エミッタ／コレクタ領域とｐ型ベース接触領域との双方を含む電力半導体素子をスイッチングする方法であって、
オン状態において、前記エミッタ／コレクタ領域の間に外部電圧差が印加されると、前記エミッタ／コレクタ領域のうちのより正である方を前記第１の表面及び前記第２の表面のうちの同じ１つ上の前記ベース接触領域と短絡することにより、該ベース接触領域を介してベース電流を流し、前記ベース接触領域の他方を介してベース電流を流さないことを備え、
前記第１の表面上の前記ベース接触領域は、前記半導体ダイ自体を通ることを除いて、前記第２の表面上の前記ベース接触領域に電気的に接続されておらず、
前記第１の表面上の前記エミッタ／コレクタ領域は、前記印加された外部電圧差を作用させない場合に、前記半導体ダイ自体を通ることを除いて、前記第２の表面上の前記エミッタ／コレクタ領域に電気的に接続されず、
ダイオード電圧降下未満のオン状態電圧降下を有する双方向スイッチングが達成される、方法。

【請求項2】

請求項１に記載の方法であって、
前記半導体ダイは、シリコンである、方法。

【請求項3】

請求項１に記載の方法であって、さらに、
オフ状態では、前記ベース接触領域のうちの１つを浮動させることを備える、方法。

【請求項4】

ｎ型半導体ダイの第１の対向表面及び第２の対向表面の双方の各々上にｐ型エミッタ／コレクタ領域とｎ型ベース接触領域との双方を含む電力半導体素子をスイッチングする方法であって、
オン状態において、前記エミッタ／コレクタ領域の間に外部電圧差が印加されると、前記エミッタ／コレクタ領域のうちのより負である方を前記第１の表面及び前記第２の表面のうちの同じ１つ上の前記ベース接触領域と短絡することにより、該ベース接触領域を介してベース電流を流し、前記ベース接触領域の他方を介してベース電流を流さないことを備え、
前記第１の表面上の前記ベース接触領域は、前記半導体ダイ自体を通ることを除いて、前記第２の表面上の前記ベース接触領域に電気的に接続されておらず、
前記第１の表面上の前記エミッタ／コレクタ領域は、前記印加された外部電圧差を作用させない場合に、前記半導体ダイ自体を通ることを除いて、前記第２の表面上の前記エミッタ／コレクタ領域に電気的に接続されず、
ダイオード電圧降下未満のオン状態電圧降下を有する双方向スイッチングが達成される、方法。

【請求項5】

請求項４に記載の方法であって、
前記半導体ダイは、シリコンである、方法。

【請求項6】

請求項４に記載の方法であって、さらに、
オフ状態では、前記ベース接触領域のうちの１つを浮動させることを備える、方法。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

［相互参照］
２０１３年６月２４日出願の米国出願第６１／８３８，５７８号（代理人整理番号ＩＰＣ−０３６Ｐ）、２０１３年７月１日出願の同第６１／８４１，６２４号（代理人整理番号ＩＰＣ−０３９Ｐ）、２０１３年１２月１１日出願の同第６１／９１４，４９１号（代理人整理番号ＩＰＣ−２０１Ｐ）、２０１３年１２月１１日出願の同第６１／９１４，５３８号（代理人整理番号ＩＰＣ−２０２Ｐ）、２０１４年１月８日出願の同第６１／９２４，８８４号（代理人整理番号ＩＰＣ−２０３Ｐ）、２０１４年１月９日出願の同第６１／９２５，３１１号（代理人整理番号ＩＰＣ−２０４Ｐ）、２０１４年１月１６日出願の同第６１／９２８，１３３号（代理人整理番号ＩＰＣ−２０７Ｐ）、２０１４年１月１７日出願の同第６１／９２８，６４４号（代理人整理番号ＩＰＣ−２０８Ｐ）、２０１４年１月２１日出願の同第６１／９２９，７３１号（代理人整理番号ＩＰＣ−２０９．Ｐ）、２０１４年１月２１日出願の同第６１／９２９，８７４号（代理人整理番号ＩＰＣ−２０５．Ｐ）、２０１４年１月３０日出願の同第６１／９３３，４４２号（代理人整理番号ＩＰＣ−２１１．Ｐ）、２０１４年６月３日出願の同第６２／００７，００４号（代理人整理番号ＩＰＣ−２１２．Ｐ）、及び２０１４年６月５日出願の同第６２／００８，２７５号（代理人整理番号ＩＰＣ−２１２．Ｐ２）の優先権を主張するものであり、これら全ては、参照により本明細書に援用される。
［背景］
本出願は、双方向バイポーラトランジスタに関し、より具体的には、双方向バイポーラトランジスタを組み込む電力変換器に、かつ関連方法に関する。

【0002】

以下で論じられる論点は、開示される本発明から得られた後知恵を反映し得り、必ずしも従来技術につながらないことに留意されたい。
［電力パケットスイッチング変換器］
その全体が参照により本出願に援用される、“Ｕｎｉｖｅｒｓａｌ ｐｏｗｅｒ ｃｏｎｖｅｒｓｉｏｎ ｍｅｔｈｏｄｓ”と題された米国特許第７，５９９，１９６号において、新しい種類の電力変換器が開示された。この特許は、キャパシタによって分路されたリンクインダクタへ、及びそこから電力を送り込む、双方向（または多方向）電力変換器について説明する。

【0003】

ポートのスイッチ配列は、リンクインダクタ＋キャパシタの組み合わせを、その電圧の変化が所望されるとき完全に絶縁することによって、ゼロ電圧スイッチングを達成するように動作される。（インダクタ＋キャパシタの組み合わせがそのような時に絶縁された場合、インダクタの電流が、共振回路と同様に、キャパシタの電圧を変化させるであろう。これは、電力の損失無しに、電圧の符号まで変化させ得る。）この構造は、現在、「電流変調」または「電力パケットスイッチング」構造として呼ばれる。双方向電力スイッチが、それぞれのポートにおける、複数の線のそれぞれからレールまでの完全に双極性の（可逆的な）接続、すなわち、内線を提供するために使用され、リンクインダクタ及びそのキャパシタがこの内線をわたって接続される。

【0004】

従来のエピタキシャルベースＮＰＮトランジスタは、後面全体にわたってＮ＋領域を有する。これは必然的に、双方向トランジスタとして動作されるとき、この構造がそれぞれの方向において同じ電気特性を有することを妨げる。それ故に、これらの構造は、電力パケットスイッチング電力変換器構造中の双方向スイッチとして作動するには好適でない。

【0005】

高レベルの非平衡キャリア密度下の半導体統計は、低レベルのキャリア密度からは大きく異なり得る。従来の再結合は、一般的に、低レベル条件よりも、高レベルキャリア密度との関連性が低い。キャリア寿命の典型的な定義もまた、関連性がより低い。キャリアは、多くの場合、オージェ相互作用を通じて、高レベル条件において直接相互作用し得る。それ故に、ベータ値（エミッタ電流のベース電流に対する比）は通常、バイポーラトランジスタが高レベル非平衡キャリア密度へ駆動されるにつれて、減少するであろう。これらの密度は、例えば、真性キャリア密度よりも２桁超、上であり得る。

【0006】

高レベルの非平衡キャリア濃度の条件下での電圧降下は、小さい電流下での抵抗率が大きい場合でも、低いであろう。したがって、素子は、１ボルト未満の順方向電圧降下を達成しながら、高電圧（例えば、１２００Ｖ以上）に耐えるよう、最適化され得る。
［双方向バイポーラトランジスタを有するシステム、回路、素子、及び方法］
本出願は、他の発明の中でもとりわけ、双方向バイポーラトランジスタがスイッチとして使用される、電力パケットスイッチング電力変換器を教示する。

【0007】

本出願はまた、他の発明の中でもとりわけ、完全な双方向スイッチングのための双方向バイポーラトランジスタを使用する、電力パケットスイッチング電力変換器を動作させる方法を教示する。

【0008】

本出願はまた、他の発明の中でもとりわけ、駆動回路が、双方向スイッチングのための双方向バイポーラトランジスタを駆動する、電力パケットスイッチング電力変換器を教示する。

【0009】

本出願はまた、他の発明の中でもとりわけ、双方向スイッチングのための双方向バイポーラトランジスタを制御するために駆動回路を使用する、電力パケットスイッチング電力変換器を動作させる方法を教示する。

【0010】

本出願はまた、他の発明の中でもとりわけ、電力パケットスイッチング電力変換器のための双方向バイポーラトランジスタを製作する方法を教示する。
本出願はまた、他の発明の中でもとりわけ、電力パケットスイッチング電力変換器がスイッチングのために双方向バイポーラトランジスタを使用する、双方向バイポーラトランジスタを有する電力パケットスイッチング電力変換器を教示する。

【0011】

本出願はまた、他の発明の中でもとりわけ、双方向スイッチングのために双方向バイポーラトランジスタが使用される、電力パケットスイッチング電力変換システムを動作させる方法を教示する。

【0012】

上記の発明は、開示される様々な実施形態において、高い非平衡キャリア濃度の条件下で動作し、ダイオード電圧降下を回避する、併合二重ベース双方向対向素子を使用することによって、実装される。最大限の効率性のために、有効ゲインの低減にかかわらず、各方向におけるダイオード電圧降下（シリコン中でおよそ１Ｖ）未満で、双方向伝導を提供する素子を使用することが好ましい。

【図面の簡単な説明】

【0013】

開示される本発明は、重要な例示的実施形態を示し、かつ参照により本明細書に組み込まれる添付の図を参照して説明される。

【図1A】本発明に係るＢＴＲＡＮの、例示的な実施形態を示す。

【図1B】本発明に係るＢＴＲＡＮの、例示的な実施形態を示す。

【図2】本発明に係るＢＴＲＡＮのためのベース駆動回路の、１つの例示的な実施形態を示す。

【図3A】動作の様々な段階における、例示的な素子の、例示的な等価回路を示す。

【図3B】動作の様々な段階における、例示的な素子の、例示的な等価回路を示す。

【図3C】動作の様々な段階における、例示的な素子の、例示的な等価回路を示す。

【図3D】動作の様々な段階における、例示的な素子の、例示的な等価回路を示す。

【図3E】動作の様々な段階における、例示的な素子の、例示的な等価回路を示す。

【図3F】動作の様々な段階における、例示的な素子の、例示的な等価回路を示す。

【図4A】本発明に係るＢＴＲＡＮの例示的な実施形態を示す。

【図4B】例示的な従来のトランジスタを示す。

【図5A】例示的な、提案される回路シンボルを示す。

【図5B】従来のトランジスタの回路シンボルを示す。

【図6】本発明の別の例示的な実施形態を示す。

【図7A】例示的な従来のトランジスタの上面図を示す。

【図7B】本発明の１つの例示的な実施形態の上面図を示す。

【図8A】本発明の幾つかの例示的な実施形態を示す。

【図8B】本発明の幾つかの例示的な実施形態を示す。

【図8C】本発明の幾つかの例示的な実施形態を示す。

【図8D】本発明の幾つかの例示的な実施形態を示す。

【図9】本発明に係るＢＴＲＡＮベース駆動回路の、１つの例示的な実施形態を示す。

【図10】本発明の１つの例示的な実施形態の、例示的な電流及び電圧を示す。

【図11】ＢＴＲＡＮベース駆動回路の、別の例示的な実施形態を示す。

【図12】ＢＴＲＡＮベース駆動回路の、別の例示的な実施形態を示す。

【図13A】本発明に係るＢＴＲＡＮの、更なる例示的な実施形態を示す。

【図13B】本発明に係るＢＴＲＡＮの、更なる例示的な実施形態を示す。

【図13C】本発明に係るＢＴＲＡＮの、更なる例示的な実施形態を示す。

【図14A】本発明に係るＢＴＲＡＮの、更なる例示的な実施形態を示す。

【図14B】本発明に係るＢＴＲＡＮの、更なる例示的な実施形態を示す。

【図15】本発明に係るＢＴＲＡＮの、別の例示的な実施形態を示す。

【図16A】本発明に係るＢＴＲＡＮを製作するための、１つの例示的な工程を示す。

【図16B】本発明に係るＢＴＲＡＮを製作するための、１つの例示的な工程を示す。

【図16C】本発明に係るＢＴＲＡＮを製作するための、１つの例示的な工程を示す。

【図16D】本発明に係るＢＴＲＡＮを製作するための、１つの例示的な工程を示す。

【図16E】本発明に係るＢＴＲＡＮを製作するための、１つの例示的な工程を示す。

【図17】本発明に係るＢＴＲＡＮを製作するための、例示的なパッドマスクを示す。

【図18A】本発明に係るＢＴＲＡＮを製作するための、パッドマスクの別の例示的な実施形態を示す。

【図18B】本発明に係るＢＴＲＡＮを製作するための、パッドマスクの別の例示的な実施形態を示す。

【図19】本発明に係るＢＴＲＡＮの終端構造の、１つの例示的な実施形態を示す。

【図20A-20D】本発明に係るパッド配置の、例示的な実施形態を示す。

【発明を実施するための形態】

【0014】

［例示的な実施形態の詳細な説明］
本出願の多数の創造的な教示が、現在の好ましい実施形態への具体的な参照によって説明されるであろう（限定目的ではなく例として）。本出願は、幾つかの発明を説明し、下の記述の全ては、請求項の範囲を制限するものとして一般的に理解されるべきでない。

【0015】

本明細書において開示される様々な創造的な実施形態の重要な一般原則は、電力パケットスイッチング電力変換器において、スイッチングが、高い非平衡キャリア濃度の条件下で動作する併合二重ベース双方向対向素子を使用することによって、相乗的に達成されるということである。最大限の効率性のために、各方向におけるダイオード電圧降下（シリコン中でおよそ１Ｖ）未満で、双方向伝導を提供する素子を使用することが好ましい。

【0016】

電力パケットスイッチング（ＰＰＳ）変換器は、その独特の構造により、完全に双方向性の駆動素子を必要とする。ＰＰＳ変換器の設計において、効率性が、他の変換器の設計における場合よりも鍵となる基準であり、これはＰＰＳ変換器がそのような高い効率性を既に達成するためである。（例えば８５％の効率性で動作する設計において、非効率性の追加的な１％は軽微な問題だが、９８％を達成している設計においては抜本的な差異を生み出す。）
効率性の１つの要素は、スイッチング素子における損失である。ＩＧＢＴ素子は、順方向「ダイオード電圧降下」電圧によって引き起こされる、オン状態の電圧差異に対して、本質的に責任がある（任意の抵抗損失に加えて）。ＦＥＴは典型的にはダイオード電圧降下で悩まされないが、伝導率変調の不足に対応せねばならず、つまり、ＦＥＴのオン抵抗は、ベース半導体の固有抵抗を下回ってはならない。

【0017】

本発明の創造的な素子は、ＩＧＢＴのダイオード電圧降下の問題を克服し、また伝導率変調からの非常に低いオン抵抗も達成する。少なくとも部分的には、両側にベースコンタクトを有することからもたらされる能動的ターンオフの長所によって、スイッチング損失は低い。ＩＧＢＴは、オープンベースをオフにし、これによりそれらの素子が非常に短いキャリア寿命を伴わざるを得なくなり、次いで、順方向電圧降下を増加させるため、本質的に遅いターンオフを有する。

【0018】

本出願は、ＰＰＳ変換器のためのスイッチング素子の設計への新たな手引きを教示する。完全対称型二重ベースバイポーラを、高キャリア濃度の状態へ駆動することによって、オン状態電圧降下が非常に低くされる。これは、そのような大きな駆動電流は、ベース駆動回路に対してより大きな要求を負担させ、素子の有効ゲイン（ベータ値）を低減させるため、一般通念とは反する。

【0019】

完全対称型二重ベースバイポーラは、「コレクタ無し」の構造として実装され、この中でエミッタ及びベース構造は、半導体ウェハ（典型的には薄化ウェハ）の前面及び後面の両方に形成される。電流の瞬間的な方向に応じて、２つの対向するエミッタ拡散のうちの１つが、コレクタとして動作するであろう。大きな駆動電流が、コレクタとして作動していないエミッタへ印加されて、高い非平衡キャリア濃度、したがって低いオン状態電圧降下を達成する。

【0020】

個別に、ならびに様々な組み合わせで、（所与の電力レベルに関する）必要とされるベース駆動を低減する、多数の代替的かつ改善された素子構造が開示される。これらは、例えばヘテロ接合エミッタ、トンネル酸化物、ベースコンタクト下のフィールド形成領域、及びエミッタ及びベース深さの間の上下関係を含む。

【0021】

本発明は、とりわけ、双方向バイポーラトランジスタ（ＢＴＲＡＮ）が、上下対称の、４端子３層垂直電流半導体素子であることを教示する。ＢＴＲＡＮは最も好ましくはＮＰＮ素子として形成されるが、例えばＰＮＰ素子でもあり得る。

【0022】

ＢＴＲＡＮは高レベル注入素子であり、したがって再結合は、低レベル注入素子の場合とは大きく異なって起こる。現在の好ましい例示的な実施形態は、高レベルキャリア注入を厚いベース領域と組み合わせる。１つの例示的な実施形態において、ベース領域は、例えば６０μｍであり得る。

【0023】

重要な認識は、高レベルの非平衡キャリア濃度の条件下での電圧降下は、小さい電流下での抵抗率が大きい場合でも、低いであろうということである。したがって、素子は、１ダイオード電圧降下未満の順方向電圧降下を達成しながら、高電圧（例えば、１２００Ｖ以上）に耐えるよう、最適化され得る。

【0024】

開示される素子は、ダイオード電圧降下未満の、高い耐電圧性を有し、ならびに高い頑強さを伴う、完全な双方向性のスイッチングを提供することによって、電力パケットスイッチング（ＰＰＳ）電力変換器構造と相乗的に結合する。開示される素子は、フル電流での低いオン抵抗を伴う、１００％双方向性であり得る。

【0025】

参照のために、この形式のスイッチング双方向バイポーラにおいて、エミッタとして瞬時に作動している側を陽極、もう片方の側を陰極と呼ぶことができる。
［基本的な実装形態］
単純なＮＰＮ及びＰＮＰの実装形態が、まず説明されるであろう。下に考察される、例示的な実施形態のこの型における改善が、より好ましいが、この種類は、基本的な概念及び原理をより明確に例証するために役立つ。

【0026】

図１ＡのＮＰＮの例示的な実施形態において、ｐ型半導体ベース層１０２Ａは、Ｎ＋エミッタ／コレクタ領域１０４Ａを、上面及び下面上に有する。エミッタ／コレクタ端子１０６Ａ及び１０６Ｂは、ＢＴＲＡＮの反対側上で、それぞれのＮ＋エミッタ／コレクタ領域１０４Ａに接続される。同様に、ベース端子１０８Ａ及び１０８Ｂが、ＢＴＲＡＮの反対側上で、Ｐ型ベース／ドリフト領域１０２Ａのそれぞれの外側部分に接続される。ベース端子１０８Ａ及び１０８Ｂのそれぞれは、「オープン」の状態にしておき（例えば、何にも接続されていない）か、それぞれの端子１０６Ａまたは１０６Ｂに短絡させる（例えば、１０８Ａを１０６Ａに、または１０８Ｂを１０６Ｂに）か、あるいは電源に接続し得る。

【0027】

図１ＢのＰＮＰの例示的な実施形態は、Ｎ型エミッタ／コレクタ領域１０４ＡがＰ型エミッタ／コレクタ領域１０４Ｂになり、Ｐ型ドリフト領域１０２ＡがＮ型ドリフト領域１０２Ｂになる点を除き、図１ＡのＮＰＮの例示的な実施形態に類似する。
［動作方法］
図２はベース駆動回路の１つの実装形態の簡略図を示し、これは図３Ａ〜３Ｆと共に、ＢＴＲＡＮ２１０の基本的な動作を例証するために使用され得る。

【0028】

図３Ａは、１つの例示的なＮＰＮ ＢＴＲＡＮに関する、例示的な等価回路を示す。ボディダイオード３１２Ａ及び３１２Ｂは、例えば、上部及び下部Ｐ−Ｎ接合にそれぞれ対応し得る。例えば、図１Ａの例示的な実施形態において、これらは、エミッタ／コレクタ領域１０４Ａ及びベース領域１０２Ａの間の接合に対応し得る。スイッチ３１４Ａ及び３１４Ｂは、それぞれのベース端子１０８Ａ及び１０８Ｂを、それぞれのエミッタ／コレクタ端子１０６Ａ及び１０６Ｂに短絡させ得る。

【0029】

１つの例示的な実施形態において、ＢＴＲＡＮは、以下のように、各方向において動作の６つの段階を有し得る。
１）最初に、図３Ｂで見られるように、エミッタ／コレクタ端子Ｔ１における電圧は、エミッタ／コレクタ端子Ｔ２に関して陽である。スイッチ３１４Ａ及び３１６Ａはオープンであり、ベース端子Ｂ１をオープンにしている。スイッチ３１４Ｂが閉じられ、ベース端子Ｂ２をエミッタ／コレクタ端子Ｔ２に短絡させる。これは、次いで、ボディダイオード３１２Ｂを機能的に迂回させる。この状態において、素子をオフにする。この状態において、素子の上側の逆バイアスされたＰ−Ｎ接合（ボディダイオード３１２Ａによって表される）によって、電流は全く流れないであろう。

【0030】

２）図３Ｃで見られるように、エミッタ／コレクタ端子Ｔ１における電圧は、エミッタ／コレクタ端子Ｔ２に関して陰にされる。Ｐ−Ｎダイオード接合３１２Ａはここで順方向バイアスされ、ここでドリフト領域へ電子を注入し始める。順方向バイアスされたダイオードに関しては、電流が流れる。

【0031】

短時間、例えば数マイクロ秒の後、ドリフト層が良好に充電される。順方向電圧降下は低いものの、大きさにおいて０．７Ｖ超（典型的なシリコンダイオード電圧降下）である。１つの例示的な実施形態において、例えば２００Ａ／ｃｍ^２の典型的な電流密度での、典型的な順方向電圧降下（Ｖｆ）は、例えば１．０Ｖの大きさを有し得る。

【0032】

３）順方向電圧降下Ｖｆを更に低減するために、ドリフト領域の伝導率が、例えば図３Ｄのように、増加される。より多くの電荷キャリア（ここでは正孔）をドリフト領域へ注入し、それによりその伝導率を増加させ、順方向電圧降下Ｖｆを減少させるため、ベース端子Ｂ２は、スイッチ３１４Ｂを開くことによって端子Ｔ２からの接続を断たれる。次いで、ベース端子Ｂ２は、スイッチ３１６Ｂによって、正電荷源に接続される。１つの例示的な実施形態において、正電荷源は、例えば＋１．５ＶＤＣに充電されたキャパシタであり得る。結果として、サージ電流がドリフト領域へ流れ、それ故に正孔を注入するであろう。これは、次いで、上部Ｐ−Ｎダイオード接合３１２Ａの、ドリフト領域への更に多くの電子の注入を引き起こすであろう。これは、ドリフト領域の伝導率を著しく増加させ、順方向電圧降下Ｖｆを例えば０．１〜０．２Ｖに減少させ、素子を飽和させる。

【0033】

４）引き続き図３Ｄの例示的な実施形態において続けると、電流は、ベース端子Ｂ２を通じてドリフト領域へ継続的に流れて、低い順方向電圧降下Ｖｆを維持する。必要な電流の大きさは、例えば等価ＮＰＮトランジスタ３１８のゲインによって決定される。素子は高レベル注入状態で駆動されているため、このゲインは、ベース／ドリフト領域の厚さ、及びベース／ドリフト領域内のキャリア寿命等の低レベル状態因子によってではなく、むしろ例えば表面再結合速度等の高レベル再結合因子によって決定される。

【0034】

５）例えば図３Ｅのように、素子をオフにするために、ベース端子Ｂ２の正電源からの接続を断ち、代わりにエミッタ端子Ｔ２に接続し、スイッチ３１６Ｂを開き、スイッチ３１４Ｂを閉じる。これは、ドリフト領域からの大きな電流の流出を引き起こし、次いで、素子を迅速に飽和から脱却させる。スイッチ３１４Ａを閉じることは、ベース端子Ｂ１をコレクタ端子Ｔ１に接続させ、上部Ｐ−Ｎ接合３１２Ａでの電子の注入を停止する。これらの動作の両方が、順方向電圧降下Ｖｆを僅かに増加させる間、ドリフト領域から電荷キャリアを迅速に取り除く。ベース端子の両方が、スイッチ３１４Ａ及び３１４Ｂによってそれぞれのエミッタ／コレクタ端子に短絡されるため、ボディダイオード３１２Ａ及び３１２Ｂは両方とも機能的に迂回される。

【0035】

６）最後に、例えば図３Ｆで確認されるように、最適な時間（例えば、１２００Ｖ素子の場合、名目上２μ秒であり得る）で、フルターンオフが起こり得る。フルターンオフは、スイッチ３１４Ｂを開き、ベース端子Ｂ２の対応する端子Ｔ２からの接続を断つことによって開始し得る。これが、下部Ｐ−Ｎダイオード接合３１２Ｂからの空乏領域の形成を、それが逆バイアスになるにつれ、引き起こす。任意の残存電荷キャリアが再結合するか、または上部ベースで収集される。素子は伝導を停止し、順方向電圧を遮断する。

【0036】

ステップ１〜６の手順は、適切に修正される場合、反対方向において素子を動作させるために使用され得る。ステップ１〜６はまた、ＰＮＰ ＢＴＲＡＮを動作させるように修正され得る（例えば、全ての関連する極性を逆にすることによって）。
［両面上に深いエミッタを伴うＢＴＲＡＮ］
図４Ａは、本発明に係る、エピタキシャルベースＢＴＲＡＮの、別の例示的な実施形態（この回路シンボルは、図５Ａにおいて確認できる）を示す。対照的に、図４Ｂは、従来の、エピタキシャルベースバイポーラトランジスタ（この回路シンボルは、図５Ｂにおいて確認できる）を示す。これら２つの素子は、ＢＴＲＡＮの下面上の第２のベースコンタクト領域の存在をも越えて、それらの構造において著しく異なる。

【0037】

図６の例示的な実施形態において、ベースコンタクト領域６３６は、隣接する重度にドープされたＮ＋エミッタ／コレクタ領域６０４に接続されておらず、比較的高い逆バイアスが、エミッタ／コレクタ領域６０４及びベース６０２の間にある、付近の逆バイアスされたコレクタベース接合にわたって印加される。逆バイアスされたコレクタベース接合の空乏領域は、下方のベースコンタクト領域６３６を、ベース６０２の残りから電気的に絶縁するであろう。

【0038】

十分に高い逆電圧が、関連する逆バイアスされたベースコレクタ接合にわたって存在するときに、素子の片側上のベースコンタクト領域６３６が、ベース６０２の残部から電気的に絶縁される、というこの状況は、例えば、以下のパラメータの組み合わせを通じて獲得することができる。

【0039】

１）十分に軽度にドープされたベース領域を有すること。この要件は、ベース領域のドーピング濃度がベースコレクタ接合の破壊電圧を決定するのに役立ち、かつＮ＋エミッタ／コレクタ領域がより重度にドープされる（例えば、図４Ａで見られる）ため、容易に満たされ得る。

【0040】

２）Ｎ＋領域をＰ＋ベースコンタクト領域よりも深く延在させ、それにより逆バイアスされたベースコレクタ接合の空乏が、ベースコンタクト下の領域にわたって広がること。この条件は、例えば、Ｐ＋ドーピング種をＮ＋ドーピング種の導入から十分に長時間経った後に導入することによって、またはＮ＋ドーピング種よりもより緩徐に拡散するＰ＋ドーピング種を使用することによって、あるいはこれら２つの技術の組み合わせによって、満たされ得る。

【0041】

３）逆バイアスされたベースコレクタ接合の空乏領域が、関連するベースコンタクト領域の全てを絶縁する、セル幾何学形状を使用すること。この要件は、図７Ａにおいてその上面図が確認できる、従来のエピタキシャルベースＮＰＮトランジスタにおいては満たされない。最大の電流密度に関して、ベースコンタクト領域は、図７Ａの素子中のエミッタ領域のそれぞれの両側上に存在するであろう。しかしながら、図７Ｂの例示的なＢＴＲＡＮは、Ｎ＋エミッタ領域中に開口部を有し、ここでＰ＋ベースコンタクト領域が形成される。重度にドープされたＮ＋エミッタ領域は、例えば、図８Ａ〜８Ｄで見られるように、必要とされる空乏領域を形成し得る接合で、各Ｐ＋ベースコンタクト領域を取り囲む。

【0042】

図８Ａにおいて、低い逆バイアスが、端子Ｂ２及びＥ２／Ｃ２にわたって存在する。別個の空乏領域が、それぞれの逆バイアスされたＮ＋領域８０４の周囲に形成された。逆バイアスが増加するにつれ、例えば図８Ｂのように、空乏領域が併合し始める。逆バイアスが継続して増加するにつれ、例えば図８Ｃのように、空乏領域が広がる。図８Ｄにおいて、エミッタ／コレクタ端子Ｅ２／Ｃ２、及びベース端子Ｂ２の間の逆バイアス電圧が、それが破壊電圧に近付くまで、増加し続けた。
［トレンチ絶縁］
図１３Ａは、それぞれの表面上の、エミッタ領域（ＮＰＮの場合Ｎ＋）を隣接するベースコンタクト領域から横方向に分離する酸化物充填トレンチを示すことに留意されたい。この構造、及びその利点については、以下の項において更に説明されるであろう。
［トンネル酸化物］
高レベル非平衡キャリア密度の結果として、ＮＰＮ ＢＴＲＡＮにおいて、ベースからエミッタへの正孔の注入を最小限に抑えながら、エミッタからベースへの電子の注入を最大限にすることが、典型的に望ましい。一部の例示的な実施形態において、エミッタからベースへの高い電子注入、及びベースからエミッタへの低い正孔注入は、およそ、例えば１０Å（１ｎｍ）であり得る、トンネル酸化物の使用で達成され得る。電子は典型的に、薄いトンネル酸化物を通り抜けて進むという確率を、正孔よりも遥かに高く有するであろう。

【0043】

１つの例示的な実施形態において、これは、エミッタ領域とエミッタコンタクトとの間にトンネル酸化物の薄層を提供することによって、達成され得る。図１３Ａの例示的な実施形態において、トンネル酸化物の薄層１３２４は、Ｎ＋エミッタ領域１３０４とポリシリコン層１３２２との間に存在する。ポリ層１３２２は、次いで、エミッタ金属被覆１３２６と接触する。酸化物１３２８は、金属被覆１３２６及びポリ１３２２を、ベースポリ層１３３２及び金属被覆１３３４から分離することに加えて、トレンチ１３３０を充填する。トレンチ１３３０中の酸化物１３２８は、エミッタ領域１３０４と、さもなければ隣接したコンタクト領域１３３６との間の、好ましくない同側のキャリア再結合を最小限に抑える。

【0044】

図１３Ｂの例示的な実施形態において、Ｎ＋エミッタ領域１３０４Ｂは、例えば図１３Ａの例示的な実施形態におけるものより、著しく小さい。これが、トンネル酸化物層１３２４と共に、望まれない正孔注入及びエミッタ領域１３０４における再結合のための機会を低減し得る。

【0045】

Ｎ＋エミッタ領域はまた、図１３Ｃの例示的な実施形態のように、完全に非存在であり得る。ポリ領域１３２２Ｂがエミッタとして作動することができ、ベース領域１０２Ａとエミッタ１３２２Ｂとの間のトンネル酸化物層１３２４によって、望まれない正孔注入及び再結合から保護される。（図１３Ｂ〜１３Ｃの例示的な実施形態は、通常両表面において同様に製作されるであろうそれぞれの素子の片側のみを示すことが、勿論理解されるであろう。）
高レベル状態電流ゲインの因子であり得る表面再結合速度は、金属コンタクトでの、主としてエミッタコンタクト上の再結合により、問題となり得る。一部の例示的な実施形態において、トンネル酸化物は、正孔のエミッタコンタクトへの到達を遮断することによって、ＮＰＮ ＢＴＲＡＮ中のこの再結合をほぼ排除するために使用され得る。図１４Ａの例示的な実施形態において、トンネル酸化物１４２４Ａは、エミッタ領域１４０４及びベース１０２Ａの間に配置される。図１３Ａのように、酸化物充填トレンチ１３３０は、Ｎ＋エミッタ領域１４０４及びＰ＋ベースコンタクト領域１３３６の間に配置される。Ｎ＋エミッタ領域１４０４は、トンネル酸化物１４２４Ａの上部に堆積されるため、Ｎ＋領域１４０４は、単結晶基材の一部として形成されるよりもむしろ、例えば多結晶シリコンであり得る。

【0046】

図１４Ｂの例示的な実施形態において、トンネル酸化物１４２４Ｂは、多結晶Ｎ＋エミッタ領域１４０４のエッジに沿って、素子の表面まで続く。例えば図１４Ａの酸化物充填トレンチの非存在下において、Ｐ＋ベースコンタクト領域１４３６は、Ｎ＋エミッタ領域１４０４周辺のトンネル酸化物１４２４Ｂと接触させないため、エミッタ領域１４０４からオフセットされる。この分離は、ベースコンタクト領域１４３６及びエミッタ領域１４０４の間の、望ましくない直接的な電気的接触を最小化することによって、図１４Ａの酸化物充填トレンチと同様の目的を遂げる。これは、エミッタ及びベースコンタクト領域の間の、好ましくない同側キャリア流及び再結合を最小限に抑えるのに役立つ。

【0047】

しかしながら、図１４Ｂの例示的な実施形態は、図１４Ａのものより幾分好ましさの程度が低い。図１４Ａの例示的な実施形態において、側壁１３３０を伴う構造はより小型であり得、トンネル酸化物１４２４Ａは、Ｎ＋領域１４０４の下部にしかない。図１４Ｂの例示的な実施形態において、Ｎ＋領域１４０４及びＰ＋領域１４３６間の必然的な分離は、セルの大きさを増加させる。トンネル酸化物１４２４Ｂはまた、図１４Ａの場合よりも、より広い表面積上に形成されねばならず、製作の複雑さを増加させる。
［ヘテロ接合エミッタを伴う素子］
他の例示的な実施形態において、電子正孔の識別は、ヘテロ接合エミッタ領域を用いて達成され得る。図１５の例示的な実施形態において、エミッタ領域１５０４は、例えば結晶質基材上の非晶質シリコンであり得る。非晶質シリコンは、結晶質シリコンの１．１Ｖのバンドギャップと比較すると、１．４Ｖのバンドギャップを有するため、エミッタ１５０４からベース１０２Ａに注入される電子は比較的エネルギー性であり、ベース１０２Ａからエミッタ１５０４に注入される正孔よりも、より多くの電子が、エミッタ１５０４Ａからベース１０２Ａに注入される。
［ベース駆動］
本発明に係るベース駆動回路は、本明細書において説明される動作を許容するために、好ましくは、ＢＴＲＡＮの２つのベース端子のそれぞれに対して適用される。１つの例示的な実施形態において、例示的なＢＴＲＡＮベース駆動回路は好ましくは、ＢＴＲＡＮがダイオードとしてオンになることと、最初のターンオン後の、非常に低い順方向電圧の飽和モードへの移行と、既に飽和ではないが未だオンである状態への移行して帰ることと、ターンオフ前の、テール電流の低減のための蓄積電荷低減の達成と、それに次ぐフルターンオフの達成及び順方向電圧の遮断とを可能にする。

【0048】

１つの例示的なＮＰＮの実施形態において、図９のもののようなベース駆動回路は、ベースＢ１及びベースＢ２の両方に対して適用することができ、例えば以下のように動作し得る。

【0049】

ａ．オープンベースＢ１：ベース端子Ｂ１は、自由に浮動することができ、反対端子Ｔ２からの負の電圧は遮断される。予想される浮動ベース電圧は、例えば０．７Ｖ〜２０Ｖ未満の範囲であり得る。この状態において、反対ベース端子Ｂ２は、それぞれの反対端子Ｔ２に短絡される。図９の例示的な実施形態において、ベースＢ１は、ＭＯＳＦＥＴスイッチＳ１及びＳ２をオフにすることによって、浮動のままにされ得る。

【0050】

ｂ．端子Ｔ１に短絡されるベースＢ１：ベース端子Ｂ１は、例えば、スイッチＳ１をオフにし、スイッチＳ２をオンにすることによって、それぞれの端子Ｔ１に短絡される。反対ベース端子Ｂ２はオープンであり、反対端子Ｔ２からの正の電圧は遮断される。代替的に、ベース駆動は、反対端子Ｔ２が負のとき、ＢＴＲＡＮが順方向にバイアスされたダイオードモードで伝導する間、この状態であり得る。この後者の状態において、名目順方向電圧降下Ｖｆは、例えばシリコンダイオードの場合１Ｖ〜３Ｖの間であり得る。

【0051】

ｃ．正バイアスに接続されるベースＢ１：ベース端子Ｂ１は、例えばスイッチＳ１をオンにし、スイッチＳ２をオフにすることによって、正電荷源に接続される。この状態において、ＢＴＲＡＮが順方向にバイアスされた、飽和ＮＰＮバイポーラトランジスタモードで伝導する間、反対ベースＢ２はオープンである。名目順方向電圧降下は、例えばおよそ０．２Ｖであり得る。接続の直後に、大きな電流が正バイアスからベースＢ１に流れる。後続の電流フローはより低い。

【0052】

ｄ．ステップ（ｃ）の直後に、ベース端子Ｂ１は、例えばスイッチＳ１を開き、スイッチＳ２を閉じることによって、それぞれの端子Ｔ１に接続され、一方で反対ベース端子Ｂ２はオープンである。大きな電流が、ベース端子Ｂ１から端子Ｔ１に短時間流れる。これは、ドリフト領域中の電荷キャリアを急速に使い果たす。素子は飽和から出て、順方向にバイアスされたダイオードモードに戻る。

【0053】

ｅ．ステップ（ｄ）の直後に、ベース端子Ｂ１は、例えばスイッチＳ１をオフにし、スイッチＳ２をオンにすることによって、それぞれの端子Ｔ１に接続され、反対ベース端子Ｂ２は、同様の機序によってそれぞれの反対端子Ｔ２に短絡される。小さな電流が、それぞれの端子Ｔ１からベース端子Ｂ１に流れ、電荷キャリアがドリフト領域から一掃され、順方向電圧降下Ｖｆを増加させる。

【0054】

ｆ．ステップ（ｅ）の直後に、ベース端子Ｂ１は、例えばスイッチＳ１及びＳ２をオフにすることによって開かれ、一方で反対ベース端子Ｂ２は、それぞれの反対端子Ｔ２に短絡されたままである。ＢＴＲＡＮは、ベース端子Ｂ１及びそれぞれの端子Ｔ１の間のＰＮ接合が逆バイアスにされるため、オフにされる。

【0055】

１つの例示的な実施形態において、スイッチＳ２は、例えばＧａＮ ＭＯＳＦＥＴであり得る。スイッチＳ２は両方向において電圧を伝導及び遮断し、スイッチＳ２の確認する最大の正の電圧は＋１．５Ｖであるため、ＧａＮ ＭＯＳＦＥＴがスイッチＳ２に関して好ましくあり得、これはＧａＮ ＭＯＳＦＥＴのボディダイオードは、１．５Ｖ以下では電流を伝導しないからである。

【0056】

図１０は、例えば上記のステップ（ａ）〜（ｆ）の工程のような、図１１のもののようにＰＮＰの例示的な実施形態のために修正された、本発明に係る工程中の、一部の例示的な電流及び電圧の図を示す。

【0057】

図１１は、ベース−エミッタ短絡のための共通ソースＭＯＳＦＥＴ対を含むことができる、ＰＮＰ ＢＴＲＡＮベース駆動回路の１つの例示的な実施形態を示す。絶縁電源Ｐ１及びＰ２が、並列で、それぞれのキャパシタＣ１及びＣ２を伴って含まれる。１つの例示的な実施形態において、絶縁電源Ｐ１はエミッタＥ１に関して例えば−０．７Ｖであり得、絶縁電源Ｐ２は、エミッタＥ２に関して例えば−０．７Ｖであり得る。

【0058】

共通ソースＭＯＳＦＥＴ対（Ｑ１１、Ｑ２１）及び（Ｑ２２、Ｑ１２）が、それぞれのエミッタ−ベース対（Ｅ１、Ｂ１）及び（Ｅ２、Ｂ２）の間のベース−エミッタ短絡に関して好ましくは使用される。

【0059】

ＪＦＥＴ、Ｑ３１及びＱ３２は、始動時に阻止電圧を増加させるために好ましくは使用され、次いで、変換器が運転している間は、好ましくはオフにされる。
ＭＯＳＦＥＴ、Ｑ４１及びＱ４２は、素子がオンにされた後に、順方向電圧降下Ｖｆを低減するために好ましくは使用される。

【0060】

図１２は、ＮＰＮ ＢＴＲＡＮ１２１０のためのベース駆動回路の現在の好ましい例示的な実施形態を示す。２つの共通接地が示される。共通接地１２２２は、エミッタ／コレクタ端子Ｔ１及びベース駆動回路駆動ベースＢ１ １０８Ａを共に接続する。共通接地１２２０は、エミッタ／コレクタ端子Ｔ２及びベース駆動回路駆動ベースＢ２ １０８Ｂを共に接続する。

【0061】

１つの例示的な実施形態において、このベース駆動回路は、３つのモードのうちの１つで、ベース端子Ｂ２ １０８Ｂを駆動し得る。受動オフモードにおいて、ベース端子Ｂ２ １０８Ｂは、エミッタ１０６Ｂに関して例えば約０．３Ｖ以下であるように、（例えばショットキーダイオードＤ_２２によって）好ましくはクランプされ、エミッタ１０６Ｂよりも電圧において低くあることを許容される。受動オフモードにおいて、名目上オンであるＪＦＥＴ Ｓ_５２のみがオンである。これが、例えば図３Ｆのように、ベースＢ２ １０８Ｂが浮動することを許容する。

【0062】

ベース−エミッタ短絡モードにおいて、ＭＯＳＦＥＴスイッチＳ_４２及びＳ_３２のみがオンであり、それによりベースＢ２ １０８ＢをエミッタＴ２ １０６Ｂに短絡させる。１つの例示的な実施形態において、これが、ＢＴＲＡＮが能動オフモードまたはダイオードモードのいずれかで動作することを許容する。

【0063】

ＮＰＮ ＢＴＲＡＮに関して、注入モードは、素子が能動オンモードのときに、それぞれのベース端子へ電流を注入する。これは、ＢＴＲＡＮの順方向電圧降下をダイオード電圧降下、例えば０．７ボルト未満に引き下げる。一部の例示的な実施形態において、このステップは、順方向電圧降下Ｖｆを例えば０．１〜０．２Ｖに引き下げ得る。スイッチＳ_４２はオンであり、一方でスイッチＳ_３２及びＳ_５２はオフである。ＭＯＳＦＥＴスイッチＳ_１２及びＳ_２２は、スイッチモード電源構成における、ベース端子Ｂ２への適切な電流を生成するために、オンとオフとを制御される。電流の振幅は、インダクタＬ_１によって制御され得、電流は抵抗器Ｒ_１によって感知され得る。好適な制御システム（図示せず）が、ベース電流を制御するために、スイッチ、インダクタ、及び抵抗器を制御し、それにより低い順方向電圧降下Ｖｆを生成する。
［製作］
１つの例示的な実施形態において、有利なことに、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）または水素化非晶質シリコンカーバイド（ａ−ＳｉＣ：Ｈ）の堆積が、本明細書において説明されるヘテロ接合エミッタを有するＢＴＲＡＮを製作するために、使用され得る。この材料はスパッタされ得るが、より好ましくは、化学蒸着法（ＣＶＤ）またはプラズマ増強ＣＶＤを用いて堆積される。これらの材料は高温処理によって変化されるため、エミッタ材料は、高温処理ステップが完了した後に堆積される必要がある。

【0064】

１つの例示的な実施形態において、トンネル酸化物は、本明細書において説明されるように、ベース及びエミッタ領域の間で製作され得る。ベース領域の露出面は、主に例えば二酸化シリコンである絶縁体の薄層を生長するために十分に長い間、酸化環境に曝され得る。１つの例示的な実施形態において、トンネル酸化物のこの薄層は、例えば１０Å〜３０Åの範囲であり得る。このような酸化ステップに続いて、非晶質または多結晶シリコンの層が、例えば低圧化学蒸着法（ＬＰＣＶＤ）を用いて堆積され得る。一部の例示的な実施形態において、この後、例えば多結晶シリコンをドープするための砒素等のドーパントの導入が続き得る。

【0065】

本発明者は、物理的及び電気的性能が、ＢＴＲＡＮ半導体ダイの両側においてほぼ同等に作製され得ることを認識した。全てのドーパント種が、ウェハの各側へ導入され、次いで単一の長時間高温拡散ステップが、好ましくは実行される。

【0066】

１つの例示的な実施形態において、長時間高温拡散ステップは、例えば１１００〜１１５０℃の温度であり得る。長時間高温拡散工程は、最も好ましくは下に説明される２ハンドルウェハ工程と併せて用いられ得るが、２ハンドルウェハ工程と独立しても使用され得る。

【0067】

本発明に係るＢＴＲＡＮを製作するための現在の好ましい処理ステップは、マスキング作業、熱酸化、エッチング、不純物導入、化学蒸着法（ＣＶＤ）、及び物理蒸着法（ＰＶＤ）を含む。

【0068】

本発明に係る例示的な製作シーケンスは、最も好ましくは、高温ハンドルウェハ接合ステップ及び中温ハンドルウェハ接合ステップの両方を含む。これら２つのハンドルウェハは、好ましくは、同一のウェハの異なる側に、製作シーケンス中の異なる時点で、ならびに好ましくは異なる温度範囲において接着される。

【0069】

本創造的な工程の文脈における「高温」は、例えば、アルミニウムまたはアルミニウム合金の、合金／アニール温度を超える任意の温度を意味し得る。１つの例示的な実施形態において、「高温」は、例えばおよそ４５０℃超の任意の温度を指し得る。

【0070】

本創造的な工程の文脈における「中温」は、例えば、ハンダの融解温度、及びアルミニウムまたはアルミニウム合金の合金温度の間の任意の温度を意味し得る（包含的）。１つの例示的な実施形態において、「中温」は、例えばおよそ２４０℃〜およそ４５０℃の間の任意の温度を指し得る（包含的）。

【0071】

本創造的な工程の文脈における「低温」は、例えば、およそ室温及びハンダの融解温度の間の任意の温度を意味し得る。１つの例示的な実施形態において、「低温」は、例えばおよそ２５℃〜２４０℃の間の任意の温度を指し得る。

【0072】

１つの例示的な実施形態において、本創造的な工程に係るＢＴＲＡＮ製作シーケンスは、例えば以下のように進行し得る。
ステップ１からステップＭ：ウェハの片側において、熱酸化、幾つかの化学蒸着（ＣＶＤ）作業、及び高温アニールから、コンタクトマスクステップに至るまで、全ての高温ステップを実行する。これは、ウェハの両側において所望される接合深さまで不純物を拡散させるよう企図された、比較的長時間の高温拡散ステップの手前で止まる。

【0073】

ステップＭ＋１：素子ウェハの第１の側において、保護層（例えばＣＶＤ二酸化シリコン）または保護層のサンドイッチ（例えば、ＣＶＤ二酸化シリコン、ＣＶＤ窒化シリコン、及びＣＶＤ二酸化シリコン）を堆積する。保護層によって、第１の側への好ましくない変化を防ぐことができる。この保護層はまた、第１の側から材料を取り除くために後で用いられる薄化作業のための、停止地点としての役割も果たし得る。化学機械平坦化（ＣＭＰ）が、堆積された保護層（または堆積された保護層のサンドイッチ）の上部表面を平坦にするために実行され得る。この時点での素子の見本が、例えば、図１６Ａで見ることができる。

【0074】

ステップＭ＋２：高温で、素子ウェハの第１の側にハンドルウェハ１を接着する。例えばシリコン、二酸化シリコン、シリコンカーバイド、またはサファイア等の、任意の容認可能な高温材料が、ハンドルウェハ１に関して使用され得る。ハンドルウェハ１は、素子ウェハの第１の側に接合されねばならない。シリコンがハンドルウェハとして使用される場合、シリコンのハンドルウェハの表面は、図１６Ｂで見られるように、高温で、保護層または保護層サンドイッチの上部に直接接合されるであろう。

【0075】

ステップＭ＋３：第１の側の反対の第２の側から、素子ウェハを所望の厚さまで薄化する。これは、例えば研削、ラッピング、及び研磨の組み合わせによってなされ得る。
ステップＭ＋４からステップＮ：素子ウェハの第２の側において、ステップ１からＭを実行する。

【0076】

ステップＮ＋１：素子ウェハの両側における所望のドーパント接合深さ及びドーパント分布を獲得するため、比較的長時間の高温拡散ステップを実行する。
ステップＮ＋２からステップＰ：素子ウェハの第２の側において、コンタクトマスクからパッシベーション層堆積及びパッドエッチステップまでのステップを実行する。

【0077】

ステップＰ＋１：中温で、素子ウェハの第２の側にハンドルウェハ２を接着する。ハンドルウェハ２は、例えば石英、ガラス、シリコン、シリコンカーバイド、及びサファイア等の、任意の容認可能な中温材料であり得る。１つの例示的な実施形態において、この時点での素子は、例えば、図１６Ｃで見られるもののようであり得る。

【0078】

ステップＰ＋２：ハンドルウェハ１を取り除く。これは、例えば研削、ラッピング、化学機械平坦化（ＣＭＰ）によってなすことができ、最も好ましくは、例えばステップＭ＋１において堆積された「停止地点」の層まで、貫通することなく続けられる。このステップの結果として、素子ウェハは、例えば、図１６Ｄで見られるようなものであり得る。

【0079】

ステップＰ＋３：停止層を取り除く（例えば、エッチングまたは化学機械平坦化（ＣＭＰ）によって）。
ステップＰ＋４からステップＱ：素子ウェハの第１の側において、コンタクトマスクをパッシベーション堆積及びパッドエッチングステップを通じて実行する。この時点で、ウェハは従来のウェハ処理を完了した。

【0080】

ステップＱ＋１：何もせず、ウェハの片側にテープを適用するか、または基材上にウェハを据え付ける。
ステップＱ＋２：素子ウェハの第２の側からハンドルウェハ２を取り除き、例えば図１６Ｅのもののような構造がもたらされる。

【0081】

ステップＱ＋３から最後：素子の片側、または両側を鍍金する。最終的な処理は、適切に、ダイシング（チップの分離）及び試験を通じて継続する。
１つの例示的な実施形態において、素子の第１の側は、素子ウェハの第２の側からハンドルウェハ２が取り除かれる前に、鍍金され得る。

【0082】

１つの例示的な実施形態において、ＢＴＲＡＮ製作は、両側を研磨された出発ウェハから開始され得る。高温接合ステップに続き、位置合わせマークが、接合されたウェハ積層体の両方の露出面上に、位置合わせアルゴリズムを用いて配置され得る。別の例示的な実施形態において、例えば、位置合わせ中ウェハを通して１つのウェハ表面が「見える」という特色を可能にする、赤外線アライメントによって、前面から後面までの位置合わせが獲得され得る。更に別の例示的な実施形態において、例えば、第２の表面上にマスクを存在する間ウェハの第１の表面に対して位置合わせする、機械的手段によって、前後の位置合わせが獲得され得る。これらの前後位置合わせ技術のそれぞれは、長所、及び関連する設備の費用等の短所を有する。

【0083】

１つの例示的なＢＴＲＡＮ製作の実施形態において、ＢＴＲＡＮの両側での鍍金は、それぞれの表面において同一の金属及びパッドパターンを使用し得る。次いで、それぞれの表面上の所望の領域への接続が、パターン化層を用いて作製され得る。１つの例示的な実施形態において、下部表面へのコンタクトが、例えばセラミック上のパターン化金属被覆を用いて、ならびに上部表面へのコンタクトが、例えばパターン化銅リードフレームを用いて、作製され得る。両方の表面上で同じパッドマスクを使用できることで、製作が著しく簡素化され得る。

【0084】

１つの例示的な実施形態において、ダイの下部及び上部の両方へのコンタクトは、好ましくは、ハンダの層によって獲得され得る。ハンダは典型的には、パターン化領域上に堆積され、このパターン化領域もまた鍍金されており、ダイの各表面上に存在する。

【0085】

しかしながら、製造の見地からすると、ＢＴＲＡＮダイの下部を、ハンダを用いて金属被覆されたセラミックに接着すること、及び大径ワイヤを、ダイの上部の金属被覆された領域に接合することは有利であり得る。

【0086】

しかしながら、１つの複雑な要素は、例えばニッケル等の鍍金された材料の広い領域が、薄いダイを割り得る、またはそうでなければ損傷し得る、残留応力を有することである。

【0087】

本出願は、とりわけ、３つの条件に供して、同一の金属及びパッドマスクが、ＢＴＲＡＮの上部及び下部表面上において使用され得ることを教示する。
１）ダイの上部表面上に、適当な大きさの、必要とされる大径ワイヤ接合の必要な数を収容するために十分な接合パッドが存在する。

【0088】

２）ダイの下部に、低抵抗コンタクトの形成を許容するのに十分な、鍍金された領域が存在する。
３）オープンな、鍍金された領域のパターンが、ダイを損傷するのに十分なほど大きい応力をもたらなさない。

【0089】

したがって、ＢＴＲＡＮ製作のための、ワイヤ接合及び鍍金された層にとって好適な（典型的には比較的大きい）オープン領域と、鍍金され得るが一般的には接合され得ない、より小さなオープン領域との組合せを有する、パッドマスクが、提案される。

【0090】

本発明に係る、ＢＴＲＡＮ製作のためのパッドマスクの１つの例示的な実施形態を、例えば図１７において確認することができる。図１７において、大接合パッド１７４０は、例えば鍍金またはワイヤ接合のために使用され得る。１つの例示的な実施形態において、大接合パッド１７４０は、例えば８０ミル×３０ミルであり得、例えば１２ミルの間隔で配置され得る。小接合パッド１７３８は、大接合パッド１７４０によって占められていない周辺の領域を埋めることができ、例えば鍍金用に使用され得る。１つの例示的な実施形態において、左チップ領域１７４２中の大接合パッド１７４０は、全てのパッド上の大径ワイヤを収容するために、右チップ領域１７４４中の大接合パッド１７４０からオフセットされ得る。

【0091】

図１８Ａ〜１８Ｂは、本発明に係るＢＴＲＡＮ製作の別の例示的な実施形態を示す。図１８Ａにおいて、例示的な金属被覆上に上塗りされた例示的なＢＴＲＡＮパッドマスクが示され、一方で図１８Ｂにおいては、例示的なパッドマスクのみが示される。

【0092】

ＢＴＲＡＮ等の高電圧半導体素子のエッジ終端構造の設計は、その長期間の動作にとって極めて重要である。所与の条件の組において動作するように設計された終端構造は、終端構造の表面または近くでの、好ましくない正または負の電荷の存在下で、電圧操作能力の著しい低下を提示し得る。破壊電圧の著しい低下は、終端領域における正または負の電荷のいずれかの存在下で起こり得る（Ｔ．Ｔｒａｊｋｏｖｉｃらの“Ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｓｔａｔｉｃ ａｎｄ Ｄｙｎａｍｉｃ Ｐａｒａｓｉｔｉｃ Ｃｈａｒｇｅ ｉｎ ｔｈｅ Ｔｅｒｍｉｎａｔｉｏｎ Ａｒｅａ ｏｆ Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｐｏｓｓｉｂｌｅ Ｓｏｌｕｔｉｏｎｓ”において実証され、これは参照により本明細書に援用される）。

【0093】

本創造的なＢＴＲＡＮ製作方法はまた、（とりわけ）終端領域における電荷の存在による素子の破壊電圧の任意の低下を防ぐための、新規及び創造的な構造の使用を教示する。これらの創造的な構造の１つの例示的な実施形態は、例えば、図１９で見られるように、１つ以上のｎ型領域を含有するＰ＋領域からなり得る。

【0094】

片方がもう片方の内部にあるという、２つのドープされた領域のこの組み合わせは、ＤＭＯＳトランジスタのボディ及びソース、またはバイポーラトランジスタのベース及びエミッタに類似する。

【0095】

１つの例示的な実施形態において、本発明に係るＢＴＲＡＮ終端構造は、各ドーパント型毎の２つのマスクの使用を通じて製作され得る。別の例示的な実施形態において、本発明に係るＢＴＲＡＮ終端構造は、両方のドーパント型に、同一の開口部を通じて導入される単一のマスクを使用することによって、製作され得る。これらの場合のそれぞれにおいて、必要とされる開口部は、既存のマスキング層に添加され得、最終的なドーパント分布は、現行のドーパント導入及び拡散ステップを用いて獲得される。

【0096】

一部の例示的な実施形態において、本発明の創造的な双方向素子は、例えば図２０Ａのように、素子の前後間で対称ではないパッド金属被覆を有し得る。図２０Ｂは、オフセットコンタクトパッドが、ダイ中の任意の地点から低い熱抵抗を有する領域への距離を著しく低減することによって、いかに熱分散を著しく向上させ得るかを示す。１つの例示的な実施形態において、各側上のコンタクトパッドは、例えば１２７０μｍの間隔（ｘ方向）で配置され得、ダイは、たとえば１００〜２００μｍの厚さ（ｚ方向）であり得る。１つの例示的な実施形態において、ダイの各側上のコンタクトパッドは、低い熱抵抗を有する領域への距離を最小限に抑えるためにオフセットされ得る。図２０Ｃ〜２０Ｄは、パッド金属被覆の分画の択一的な実施形態を示す。
［利点］
様々な実施形態において、開示される本技術革新は、少なくとも以下の利点のうちの１つ以上を提供する。しかしながら、これらの利点の全てが、開示される発明の１つずつからもたらされるわけではなく、この利点の一覧は、様々な特許請求される発明を制限するものではない。

【0097】

・オン状態電圧降下が、ダイオード電圧降下未満である。
・双方向動作が、いずれかの方向において、同様の電気特性を伴って達成される。
・完全に平坦な平面素子を提供する
・双方向バイポーラトランジスタが、高い非平衡キャリア濃度の条件下で動作する。

【0098】

・高い耐電圧性。
・高い頑強さ。
・両側性双方向素子の製作を可能にする、創造的な製作技術。

【0099】

・各方向におけるダイオード電圧降下未満の、完全な双方向伝導。
・電力パケットスイッチング電力変換器中の完全な双方向スイッチングを可能にする。
・二重拡散型ベースが全く必要ない。

【0100】

必ずしも全てではないが一部の実施形態によれば、スイッチングのために双方向バイポーラトランジスタ（ＢＴＲＡＮ）を使用する、電力パケットスイッチング電力変換器に関する方法、システム、回路、及び素子が提供される。４端子３層ＢＴＲＡＮは、ダイオード電圧降下未満の順方向電圧で、いずれかの方向に、実質的に同等な動作を提供する。ＢＴＲＡＮは、高い非平衡キャリア濃度の条件下で動作し、電力パケットスイッチング電力変換器のための双方向スイッチとして使用されるとき驚くべき相乗効果を有し得る、完全対称型併合二重ベース双方向バイポーラ対向素子である。ＢＴＲＡＮは、高キャリア濃度の状態へ駆動され、オン状態電圧降下を非常に低くする。

【0101】

必ずしも全てではないが一部の実施形態によれば、電力パケットスイッチング電力変換器であって、キャパシタによって並列化されたリンクインダクタのいずれかの側にそれぞれの外線を接続することのできる２つの双方向スイッチを各々含む複数の相脚であって、各該双方向スイッチが、第２導電型半導体集合体の対向面上の第１及び第２の第１導電型エミッタ領域、及びそれぞれ、該第１及び第２のエミッタ領域に近接する、第１及び第２の第２導電型ベースコンタクト領域を備える、相脚と、該双方向スイッチのうちの選択された１つまたは２つをオンにして、１つ以上の入力線から該インダクタにエネルギーを駆動し、次いで該スイッチの全てをオフにして、該インダクタの接続を断ち、次いで該双方向スイッチのうちの異なる選択された１つまたは２つをオンにして、該インダクタから１つまたは２つの出力線上へエネルギーを駆動することを繰り返す、制御回路と、制御回路が、該双方向スイッチのうちの１つをオンにするために選択すると、そのスイッチのベースコンタクト領域を駆動して、関連するエミッタ−ベース接合に順方向バイアスをかけ、多数キャリアが対向表面上の他方のエミッタ領域へ流れることを許容する、駆動回路と、を備え、駆動回路が、該半導体集合体の内部において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、これが半導体集合体中のオフ状態平衡多数キャリア濃度の３０倍超の大きさであり、それによりスイッチにわたる電圧降下を低下させる、電力パケットスイッチング電力変換器が提供される。

【0102】

必ずしも全てではないが一部の実施形態によれば、電力パケットスイッチング電力変換器であって、キャパシタによって並列化されたリンクインダクタのいずれかの側にそれぞれの外線を接続することのできる２つの双方向スイッチを各々含む複数の相脚であって、各該双方向スイッチが、第２導電型半導体集合体の対向面上の第１及び第２の第１導電型エミッタ領域、及びそれぞれ、該第１及び第２のエミッタ領域に近接する、第１及び第２の第２導電型ベースコンタクト領域を備える、相脚と、該双方向スイッチのうちの選択された１つまたは２つをオンにして、１つ以上の入力線から該インダクタにエネルギーを駆動し、次いで該スイッチの全てをオフにして、該インダクタの接続を断ち、次いで該双方向スイッチのうちの異なる選択された１つまたは２つをオンにして、該インダクタから１つまたは２つの出力線上へエネルギーを駆動することを繰り返す、制御回路と、制御回路が、該双方向スイッチのうちの１つをオンにするために選択すると、そのスイッチのベースコンタクト領域を駆動して、関連するエミッタ−ベース接合に順方向バイアスをかけ、多数キャリアが対向表面上の他方のエミッタ領域へ流れることを許容する、駆動回路と、を備え、駆動回路が、選択されたベースコンタクト領域に十分な電流を印加して、ベータ値を、その小信号値の４分の１未満まで引き下げる、電力パケットスイッチング電力変換器が提供される。

【0103】

必ずしも全てではないが一部の実施形態によれば、電力パケットスイッチング電力変換器であって、キャパシタによって並列化されたリンクインダクタのいずれかの側にそれぞれの外線を接続することのできる２つの双方向スイッチを各々含む複数の相脚であって、各該双方向スイッチが、第２導電型半導体集合体の対向面上の第１及び第２の第１導電型エミッタ領域、及びそれぞれ、該第１及び第２のエミッタ領域に近接する、第１及び第２の第２導電型ベースコンタクト領域を備える、相脚と、該双方向スイッチのうちの選択された１つまたは２つをオンにして、１つ以上の入力線から該インダクタにエネルギーを駆動し、次いで該スイッチの全てをオフにして、該インダクタの接続を断ち、次いで該双方向スイッチのうちの異なる選択された１つまたは２つをオンにして、該インダクタから１つまたは２つの出力線上へエネルギーを駆動することを繰り返す、制御回路と、制御回路が、該双方向スイッチのうちの１つをオンにするために選択すると、そのスイッチのベースコンタクト領域を駆動して、関連するエミッタ−ベース接合に順方向バイアスをかけ、多数キャリアが対向表面上の他方のエミッタ領域へ流れることを許容する、駆動回路と、を備え、駆動回路が、該半導体集合体の内部において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、これがオフ状態平衡多数キャリア濃度の３０倍超の大きさであり、それによりスイッチにわたる電圧降下をダイオード電圧降下の半分未満にまで低下させる、電力パケットスイッチング電力変換器が提供される。

【0104】

必ずしも全てではないが一部の実施形態によれば、電力パケットスイッチング電力変換器であって、キャパシタによって並列化されたリンクインダクタのいずれかの側にそれぞれの外線を接続することのできる２つの双方向スイッチを各々含む複数の相脚であって、各該双方向スイッチが、第２導電型半導体集合体の対向面上の第１導電型エミッタ領域、及びそれぞれのエミッタ領域に近接する第２導電型ベースコンタクト領域を備える、相脚と、該双方向スイッチのうちの２つをオンにして、１つ以上の入力線から該インダクタにエネルギーを駆動し、次いで該スイッチの全てをオフにして、該インダクタの接続を断ち、次いで該双方向スイッチのうちの異なる２つをオンにして、該インダクタから１つまたは２つの出力線上へエネルギーを駆動する、制御回路と、駆動回路であって、制御回路が、該双方向スイッチのうちの１つをオンにするために選択すると、そのスイッチの対向面上のベースコンタクト領域を浮動させたままで、そのスイッチのベースコンタクト領域の最初の１つをそれぞれのエミッタ領域へ短絡させることによって、オンにすることを開始し、ベースコンタクト領域の該最初の１つを駆動して、関連するエミッタ−ベース接合に順方向バイアスをかけ、多数キャリアが対向表面上の他方のエミッタ領域へ流れることを許容し、それにより飽和モードに入り、ベースコンタクト領域の該最初の１つをそれぞれのエミッタ領域へ短絡させ、それにより飽和モードを出て、対向表面上のベースコンタクト領域をそれぞれのエミッタ領域へ短絡させることによって、オフにすることを開始し、ベースコンタクト領域の該最初の１つを浮動させることによって、オフにすることを完了する、駆動回路と、を備え、駆動回路が、該半導体集合体中において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、それによりスイッチにわたる電圧降下を低下させる、電力パケットスイッチング電力変換器が提供される。

【0105】

必ずしも全てではないが一部の実施形態によれば、双方向電力スイッチング回路であって、第２導電型半導体集合体の対向面上の第１及び第２の第１導電型エミッタ領域と、それぞれ、該第１及び第２のエミッタ領域に近接する、第１及び第２の第２導電型ベースコンタクト領域と、制御回路が、該双方向スイッチのうちの１つをオンにするために選択すると、そのスイッチのベースコンタクト領域を駆動して、関連するエミッタ−ベース接合に順方向バイアスをかけ、多数キャリアが対向表面上の他方のエミッタ領域へ流れることを許容する、駆動回路と、を備え、駆動回路が、該半導体集合体の内部において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、これがオフ状態平衡多数キャリア濃度の３０倍超の大きさであり、それによりスイッチにわたる電圧降下を低下させる、双方向電力スイッチング回路が提供される。

【0106】

必ずしも全てではないが一部の実施形態によれば、電力パケットスイッチング電力変換器を動作させる方法であって、双方向スイッチの第１の配列を駆動して、キャパシタによって並列化されたリンクインダクタに電力を駆動することと、双方向スイッチの第２の配列を駆動して、該インダクタから出力線上へ電力を引き入れることと、を含み、各該双方向スイッチが、第２導電型ベース領域の対向面上の第１導電型エミッタ領域、及び該第２導電型ベース領域の該対向面上の第２導電型ベースコンタクト領域を備え、各該双方向スイッチを駆動することが、１つの該双方向スイッチの１つの該面が受動オフモードであることが所望されるとき、それぞれのベースコンタクト領域の電圧を、ショットキーダイオード電圧降下を加えたそれぞれのエミッタ領域の電圧以下に抑制することと、１つの該双方向スイッチの１つの該面が能動オフモードまたはダイオードモードであることが所望されるとき、それぞれのベースコンタクト領域を、それぞれのエミッタ領域に短絡させることと、１つの該双方向スイッチの１つの該面が能動オンモードであることが所望されるとき、少数電荷キャリアをそれぞれのベースコンタクト領域に注入することと、を含む、電力パケットスイッチング電力変換器を動作させる方法が提供される。

【0107】

必ずしも全てではないが一部の実施形態によれば、半導体素子であって、第２導電型半導体集合体の対向面上の第１導電型エミッタ領域と、該第２導電型半導体集合体の該対向面上の第２導電型ベースコンタクト領域であって、該第１導電型エミッタ領域及び該第２導電型半導体集合体が、その間にヘテロ接合を形成する、第２導電型ベースコンタクト領域と、該半導体集合体の内部において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、これがオフ状態平衡多数キャリア濃度の３０倍超の大きさであり、それにより電圧降下を低下させる、駆動回路と、を備える、半導体素子が提供される。

【0108】

必ずしも全てではないが一部の実施形態によれば、半導体素子であって、第２導電型半導体集合体の対向面上の第１導電型エミッタ領域と、該第２導電型半導体集合体の該対向面上の第２導電型ベースコンタクト領域と、各該第１導電型エミッタ領域と該第２導電型半導体集合体との間にあり、正孔と電子との間に示差を形成する、トンネル酸化物の薄層と、該半導体集合体の内部において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、これがオフ状態平衡多数キャリア濃度の３０倍超の大きさであり、それにより電圧降下を低下させる、駆動回路と、を備える、半導体素子が提供される。

【0109】

必ずしも全てではないが一部の実施形態によれば、半導体素子であって、第２導電型半導体集合体の対向面上の第１導電型エミッタ領域と、該第２導電型半導体集合体の該対向面上の第２導電型ベースコンタクト領域と、各該第１導電型エミッタ領域とそれぞれのエミッタ金属被覆との間にあり、正孔と電子との間に示差を形成する、トンネル酸化物の薄層と、該半導体集合体の内部において、選択されたベースコンタクト領域に十分な電流を印加して、非平衡キャリア濃度を発生させ、これがオフ状態平衡多数キャリア濃度の３０倍超の大きさであり、それにより電圧降下を低下させる、駆動回路と、を備える、半導体素子が提供される。
［修正及び変形］
当業者によって認識されるように、本出願において説明される創造的な概念は、広大な範囲の用途に対して修正及び変形することができ、したがって、特許を取得した主題は、所与の具体的な例示的教示のいずれによっても制限されない。添付の特許請求の範囲の精神及びその広い範囲内に入る、そのような代替、修正、及び変形の全てが包含されることが意図される。

【0110】

一部の実施形態において、酸化物トレンチ１３３０は、ソース領域及び隣接するベースコンタクト領域の間に存在し得る。他の実施形態において、これは異なり得る。
一部のヘテロ接合の実施形態において、エミッタ／コレクタ領域は、結晶質シリコン基材上の非晶質シリコンであり得る。他の実施形態において、ヘテロ接合は異なって形成され得る。

【0111】

現在の最も好ましい実施形態において、ベースコンタクト領域は、ベースの大部分よりも重度にドープされる。しかしながら、他の実施形態において、これは異なり得る。
一部のヘテロ接合の例示的な実施形態において、ヘテロ接合は、例えば非晶質及び結晶質シリコンの間の接合によって提供され得る。他の実施形態において、ヘテロ接合は、例えば異なる材料によって提供され得る。更に他の実施形態において、ヘテロ接合は、例えば結晶質シリコン及び異なる結晶質半導体の間の、例えば結晶質−結晶質接合によって提供され得るが、但し、結果として生じる接合部電位が、注入効率を増加させるために十分に急峻であることを条件とする。

【0112】

１つの企図される代替的な実施形態において、より小さなエミッタ金属被覆の分画が、正孔再結合を低減し、それにより注入効率を増加させるために使用され得る。
ヘテロ接合ＢＴＲＡＮの一部の例示的な実施形態において、ヘテロ接合エミッタ／コレクタ領域は、例えば非晶質シリコンであり得る。他の例示的な実施形態において、ヘテロ接合エミッタ／コレクタ領域は、例えば多結晶シリコンであり得る。更なる他の実施形態において、これは異なり得る。

【0113】

一部の実施形態において、１つのベースは、他方のベースよりも駆動され得る。
一部の実施形態において、高レベル非平衡キャリア密度における注入効率を増加させるための他の方法が、単独で、または本明細書において開示される創造的な技術と共に、使用され得る。

【0114】

一部の代替的な実施形態において、本明細書において説明される本創造的なＢＴＲＡＮ製作技術は、例えば双方向ＩＧＢＴ等の、他の両側性双方向素子に対して適用され得る。
一部の代替的な実施形態において、本発明の創造的な素子は、有利なことに、異なる種類の電力変換器に適用され得る。一部の代替的な実施形態において、本創造的な素子は、例えばマトリクスコンバータ用に使用され得る。他の代替的な実施形態において、本創造的な素子は、誘導電動機効率最適化及びソフトスタートのために使用されるように、例えば電圧低下レギュレータに対して適用され得る。

【0115】

一部の代替的な実施形態において、エミッタ領域は、トレンチ中に配置される凹型エミッタであり得る。他の代替的な実施形態において、ベースコンタクト領域は、トレンチ中に配置される凹型ベースコンタクト領域であり得る。

【0116】

一部の代替的な実施形態において、フィールド形成領域は、ベースコンタクト領域の下もしくはエミッタ領域の下、またはその両方存在し得る。
変形及び実装形態を示すために役立つ、追加的な一般的背景を、以下の出版物、Ｔ．Ｔｒａｊｋｏｖｉｃらの“Ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｓｔａｔｉｃ ａｎｄ Ｄｙｎａｍｉｃ Ｐａｒａｓｉｔｉｃ Ｃｈａｒｇｅ ｉｎ ｔｈｅ Ｔｅｒｍｉｎａｔｉｏｎ Ａｒｅａ ｏｆ Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｐｏｓｓｉｂｌｅ Ｓｏｌｕｔｉｏｎｓ”において確認することができ、それら全てが参照により本明細書に援用される。

【0117】

変形及び実装形態を示すために役立つ、追加的な一般的背景、ならびに以下に特許請求される本発明を伴って相乗的に実装され得る幾つかの特色が、以下の米国特許出願で見つけることができる。これらの出願の全てが、本出願と、少なくとも一部の共同所有、共同係属、及び共同発明者の要件を有し、これらの全てが、直接的または間接的にそれらの内に組み込まれる任意の材料と共に、参照により本明細書に援用される：
ＵＳ ８，４０６，２６５、ＵＳ ８，４００，８００、ＵＳ ８，３９５，９１０、ＵＳ ８，３９１，０３３、ＵＳ ８，３４５，４５２、ＵＳ ８，３００，４２６、ＵＳ ８，２９５，０６９、ＵＳ ７，７７８，０４５、ＵＳ ７，５９９，１９６、ＵＳ ２０１２−０２７９５６７ Ａ１、ＵＳ ２０１２−０２６８９７５ Ａ１、ＵＳ ２０１２−０２７４１３８ Ａ１、ＵＳ ２０１３−００３８１２９ Ａ１、ＵＳ ２０１２−００５１１００ Ａ１、ＰＣＴ／ＵＳ １４／１６７４０、ＰＣＴ／ＵＳ １４／２６８２２、ＰＣＴ／ＵＳ １４／３５９５４、ＰＣＴ／ＵＳ １４／３５９６０、１４／１８２，２４３、１４／１８２，２３６、１４／１８２，２４５、１４／１８２，２４６、１４／１８３，４０３、１４／１８２，２４９、１４／１８２，２５０、１４／１８２，２５１、１４／１８２，２５６、１４／１８２，２６８、１４／１８３，２５９、１４／１８２，２６５、１４／１８３，４１５、１４／１８２，２８０、１４／１８３，４２２、１４／１８２，２５２、１４／１８３，２４５、１４／１８３，２７４、１４／１８３，２８９、１４／１８３，３０９、１４／１８３，３３５、１４／１８３，３７１、１４／１８２，２７０、１４／１８２，２７７、１４／２０７，０３９、１４／２０９，８８５、１４／２６０，１２０、１４／２６５，３００、１４／２６５，３１２、１４／２６５，３１５、２０１３年２月１５日に全て出願された、米国仮出願６１／７６５，０９８、６１／７６５，０９９、６１／７６５，１００、６１／７６５，１０２、６１／７６５，１０４、６１／７６５，１０７、６１／７６５，１１０、６１／７６５，１１２、６１／７６５，１１４、６１／７６５，１１６、６１／７６５，１１８、６１／７６５，１１９、６１／７６５，１２２、６１／７６５，１２３、６１／７６５，１２６、６１／７６５，１２９、６１／７６５，１３１、６１／７６５，１３２、６１／７６５，１３７、６１／７６５，１３９、６１／７６５，１４４、６１／７６５，１４６、２０１３年３月１３日に全て出願された、６１／７７８，６４８、６１／７７８，６６１、６１／７７８，６８０、６１／７８４，００１、２０１３年４月２３日に出願された、６１／８１４，９９３、２０１３年４月２９日に出願された、６１／８１７，０１２、６１／８１７，０１９、６１／８１７，０９２、２０１３年６月２４日に出願された、６１／８３８，５７８、２０１３年７月１日に出願された、６１／８４１，６１８、６１／８４１，６２１、６１／８４１，６２４、２０１３年１２月１１日に出願された、６１／９１４，４９１、及び６１／９１４，５３８、２０１４年１月８日に出願された、６１／９２４，８８４、２０１４年１月９日に出願された、６１／９２５，３１１、２０１４年１月１６日に出願された、６１／９２８，１３３、２０１４年１月１７日に出願された、６１／９２８，６４４、２０１４年１月２１日に出願された、６１／９２９，７３１、及び６１／９２９，８７４、２０１４年１月２７日に出願された、６１／９３１，７８５、２０１４年１月２８日に出願された、６１／９３２，４２２、２０１４年１月３０日に出願された、６１／９３３，４４２、２０１４年６月３日に出願された、６２／００７，００４、ならびにこれらの上記のいずれかについての全ての優先権出願が、参照により本明細書に援用される。

【0118】

本出願中のいかなる記載も、任意の具体的な要素、ステップ、または機能が、特許請求の範囲内に含まれねばならない本質的要素であることを示唆するとして解釈されるべきでなく、特許を取得した主題の範囲は、許容される請求項の範囲によってのみ定義される。更に、用語「ｍｅａｎｓ ｆｏｒ」の後に分詞が続く場合を除き、これらの特許請求の範囲のいずれも、米国特許法第１１２条第６項の発動を意図するものではない。

【0119】

出願される特許請求の範囲は、可能な限り包括的であることを意図するものであり、いかなる主題も意図的に棄権、献呈、または放棄されない。

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図8C】

【図8D】

【図9】

【図10】

【図11】

【図12】

【図13A】

【図13B】

【図13C】

【図14A】

【図14B】

【図15】

【図16A】

【図16B】

【図16C】

【図16D】

【図16E】

【図17】

【図18A】

【図18B】

【図19】

【図20A-20D】