特許6493955IP Force 特許公報全文掲載

技術分野

半導体装置及び半導体装置の製造方法に関するものである。

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、特許文献1及び特許文献2に記載の技術では、センサ領域に設けられた開口部にセンサ部が形成されているため、センサ領域の表面に該開口部に起因する凹凸が生じている。 本発明は、上述した問題を解決するために提案されたものであり、センサ領域の平坦度を向上させた半導体装置及び半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するために、本発明の半導体装置は、基板の主表面に形成されたセンサ用電界効果トランジスタ、及びセンサ部を含むセンサ領域と、ロジック用電界効果トランジスタ、及び前記ロジック用電界効果トランジスタのゲート電極と電気的に接続されており、前記ロジック用電界効果トランジスタ上に絶縁膜を介して形成されたボンディングパッドを含み、前記センサ領域からの出力を出力するロジック領域と、を備え、前記セ・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、センサ領域の平坦度を向上させることができる、という効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】第1の実施の形態の半導体装置の一例を示す概略構成図である。

【図2】第1の実施の形態の半導体装置の製造方法の一例における第1工程〜第8工程を示した説明図である。

【図3】第1の実施の形態の半導体装置の製造方法の一例における第9工程〜第13工程を示した説明図である。

【図4】第1の実施の形態の半導体装置の製造方法の一例における第14工程〜第17工程を示した説明図である。

【図5】第1の実施の形態の半導体装置の製造方法の一例における第18工程及び第19工程を示した説明図である。

【図6】第2の実施の形態の半導体装置の製造方法の一例における第14工程を示した説明図である。

【図7】半導体装置のその他の一例を示す概略構成図である。

【図8】従来の半導体装置の一例を示す概略構成図である。

選択図 図1出願人が指定した本件の代表的な図

10 半導体装置   12 センサ領域   14 ロジック領域   16 センサ部   20 基板   21A センサ用FET、21B ロジック用FET   28A、28B ゲート電極   30 絶縁膜   32 保護膜   36A ゲート配線   38 センサ用電極   40 イオン感応膜   42 ボンディングパッド

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります