特許6496036 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 東芝メモリ株式会社の特許一覧

特許6496036磁気メモリ装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13A
13B
13C
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6496036

(24)【登録日】2019年3月15日

(45)【発行日】2019年4月3日

(54)【発明の名称】磁気メモリ装置

(51)【国際特許分類】

H01L 43/02 20060101AFI20190325BHJP

H01L 21/8239 20060101ALI20190325BHJP

H01L 27/105 20060101ALI20190325BHJP

【ＦＩ】

H01L43/02 Z

H01L27/105 447

【請求項の数】19

【全頁数】27

(21)【出願番号】特願2017-546989(P2017-546989)

(86)(22)【出願日】2015年7月31日

(65)【公表番号】特表2018-514077(P2018-514077A)

(43)【公表日】2018年5月31日

(86)【国際出願番号】IB2015055804

(87)【国際公開番号】WO2016174509

(87)【国際公開日】20161103

【審査請求日】2017年9月6日

(31)【優先権主張番号】62/153,267

(32)【優先日】2015年4月27日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】東芝メモリ株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】藤森健史

【審査官】上田智志

(56)【参考文献】

【文献】米国特許出願公開第２０１５／００６９５４５（ＵＳ，Ａ１）

【文献】特開２０１１−１１４２２５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／００８４１４１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１３／０２８５１７６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００８／０２４７０７２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１１／０２４１１４０（ＵＳ，Ａ１）

【文献】特開２００４−２０７３２２（ＪＰ，Ａ）

【文献】特表２００９−５４０５４３（ＪＰ，Ａ）

【文献】国際公開第２００７／０４０１６７（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ４３／０２，４３／０８

２１／８２３９，２７／１０５，２９／８２，

２３／１４

Ｈ０５Ｋ９／００

Ｇ０１Ｒ３３／０２，３３／０９

(57)【特許請求の範囲】

【請求項1】

磁気抵抗効果素子を有する磁気メモリチップ；
互いにスペースを空けて分離されて配置されている第１及び第２の部分を有している磁性層、前記第１の部分は前記磁気メモリチップの第１の主面を覆うこと、前記第２の部分は前記磁気メモリチップの前記第１の主面に対向している第２の主面を覆うこと；
前記磁性層が搭載された回路基板；及び
前記第１及び第２の主面に平行な第１の方向において、前記磁気メモリチップと前記回路基板を接続しているボンディングワイヤを具備する磁気メモリ装置であって、
前記第１の部分は前記第２の部分よりも前記回路基板に近く、
前記第１の方向において、前記第１及び第２の部分の各々は前記磁気メモリチップのサイズよりも大きなサイズを有し、
前記第１及び第２の主面に平行かつ前記第１の方向に直交する第２の方向において、前記第１及び第２の部分の一つは前記磁気メモリチップの複数の側面を覆い、
前記第２の方向において前記第１及び第２の部分はそれぞれ第１及び第２の端を有し、前記第１及び第２の部分間のスペースは前記第１及び第２の端において最も狭い磁気メモリ装置。

【請求項2】

請求項１の装置において、前記第２の部分は前記磁気メモリチップの前記複数の側面を覆う。

【請求項3】

請求項２の装置において、前記磁気メモリチップと前記第２の部分との間のスペーサをさらに具備していること。

【請求項4】

請求項２の装置において、前記磁気メモリチップの前記第１及び第２の主面の一つに隣接している永久磁石をさらに具備していること。

【請求項5】

請求項４の装置において、前記磁気メモリチップと前記第２の部分との間のスペーサをさらに具備していること、前記永久磁石は前記第１の部分上に設けられており、及び、前記磁気メモリチップは前記永久磁石上に設けられている。

【請求項6】

請求項４の装置において、前記磁気メモリチップと前記第２の部分との間のスペーサをさらに具備していること、前記磁気メモリチップは前記第１の部分上に設けられており、及び、前記永久磁石は前記スペーサと前記第２の部分との間に設けられている。

【請求項7】

請求項４の装置において、前記磁気メモリチップは前記第１の部分上に設けられており、及び、前記永久磁石は前記磁気メモリチップと前記第２の部分との間に設けられている。

【請求項8】

請求項１の装置において、前記第１の部分は前記磁気メモリチップの前記複数の側面を覆う。

【請求項9】

請求項８の装置において、前記磁気メモリチップと前記第２の部分との間のスペーサをさらに具備していること。

【請求項10】

請求項８の装置において、前記磁気メモリチップの前記第１及び第２の主面の一つに隣接している永久磁石をさらに具備していること。

【請求項11】

請求項１０の装置において、前記磁気メモリチップと前記第２の部分との間のスペーサをさらに具備していること、前記永久磁石は前記第１の部分上に設けられており、及び、前記磁気メモリチップは前記永久磁石上に設けられている。

【請求項12】

請求項１０の装置において、前記磁気メモリチップと前記第２の部分との間のスペーサをさらに具備していること、前記磁気メモリチップは前記第１の部分上に設けられており、及び、前記永久磁石は前記スペーサと前記第２の部分との間に設けられている。

【請求項13】

請求項１０の装置において、前記磁気メモリチップは前記第１の部分上に設けられており、及び、前記永久磁石は前記磁気メモリチップと前記第２の部分との間に設けられている。

【請求項14】

磁気抵抗効果素子を有する磁気メモリチップ；
互いにスペースを空けて配置されている第１及び第２の部分を有している磁性層、前記第１の部分は前記磁気メモリチップの第１の主面を覆うこと、前記第２の部分は前記磁気メモリチップの前記第１の主面に対向している第２の主面を覆うこと；
前記磁性層が搭載された回路基板；及び
前記第１及び第２の主面に平行な第１の方向において、前記磁気メモリチップと前記回路基板を接続しているボンディングワイヤを具備する磁気メモリ装置であって、
前記第１の部分は前記第２の部分よりも前記回路基板に近く、
前記第１の方向において、前記第１及び第２の部分の各々は前記磁気メモリチップのサイズよりも大きなサイズを有し、及び
前記第１及び第２の主面に平行かつ前記第１の方向に直交する第２の方向において、前記第１及び第２の部分の一つは前記磁気メモリチップの複数の側面を覆い、
前記第１の方向において、前記第１及び第２の部分は前記磁気メモリチップの前記複数の側面を覆わない磁気メモリ装置。

【請求項15】

請求項１の装置において、前記回路基板上の樹脂をさらに具備していること、前記樹脂は前記磁性層を覆っていること。

【請求項16】

請求項１の装置において、前記回路基板は前記ボンディングワイヤを介して前記磁気メモリチップに接続された外部端子を含む。

【請求項17】

請求項１の装置において、前記磁気抵抗効果素子は前記第１及び第２の主面に垂直な方向に磁化を有する。

【請求項18】

磁気抵抗効果素子を有する磁気メモリチップ；
互いにスペースを空けて分離されて配置されている第１及び第２の部分を有している磁性層、前記第１の部分は前記磁気メモリチップの第１の主面を覆うこと、前記第２の部分は前記磁気メモリチップの前記第１の主面に対向している第２の主面を覆うこと；
前記磁性層が搭載された回路基板；及び
前記第１及び第２の主面に平行な第１の方向において、前記磁気メモリチップと前記回路基板を接続しているボンディングワイヤを具備する磁気メモリ装置であって、
前記第１の部分は前記第２の部分よりも前記回路基板に近く、
前記第１の方向において、前記第１の部分は前記磁気メモリチップのサイズよりも大きなサイズを有し、及び
前記第１の方向において、前記第２の部分は前記磁気メモリチップのサイズよりも小さなサイズを有し、
前記第２の方向において前記第１及び第２の部分はそれぞれ第１及び第２の端を有し、及び、前記第２の方向において前記第１及び第２の部分は対向する磁気メモリ装置。

【請求項19】

磁気抵抗効果素子を有する磁気メモリチップ；
互いにスペースを空けて配置されている第１及び第２の部分を有している磁性層、前記第１の部分は前記磁気メモリチップの第１の主面を覆うこと、前記第２の部分は前記磁気メモリチップの前記第１の主面に対向している第２の主面を覆うこと；
前記磁性層が搭載された回路基板；
前記第１及び第２の主面に平行な第１の方向において、前記磁気メモリチップと前記回路基板を接続しているボンディングワイヤ；及び
前記磁気メモリチップの前記第１及び第２の主面の一つに隣接し、前記第１の主面と前記第１の部分との間に、又は、前記第２の主面と前記第２の部分との間に配置された永久磁石を具備する磁気メモリ装置であって、
前記第１の方向において前記第１及び第２の部分の各々は前記磁気メモリチップのサイズよりも大きなサイズを有する。

【発明の詳細な説明】

【関連出願の表示】

【0001】

本願は、２０１５年４月２７日に出願された米国仮出願番号６２／１５３，２６７の利益を主張しており、その全内容は本出願中に参照によって組み込まれる。

【技術分野】

【0002】

本発明の実施形態は一般に磁気メモリ装置に関する。

【背景技術】

【0003】

磁気メモリ装置(magnetic memory device)は、複数の磁気抵抗効果素子(magnetoresistive element)を有する磁気メモリチップと、磁気メモリチップの一断面において、それを途切れることなく取り囲む閉ループ構造(closed loop structure)の磁性層（磁気シールド層）と、を備える。

【0004】

閉ループ構造の磁性層は、磁気メモリチップを外部磁界から遮蔽し、又は、各磁気抵抗効果素子の磁化反転特性（ヒステリシス特性）を調整する機能を有する。例えば、磁石が閉ループ構造の磁性層内に配置されるとき、磁石からの磁力線は、閉ループ構造の磁性層内を通過するループを描くため、各磁気抵抗効果素子に印加される磁界のばらつきを小さくできる。従って、各磁気抵抗効果素子の磁化反転特性のシフトをこの磁界によりキャンセルし、磁気メモリ装置の性能を向上させることができる。

【発明の概要】

【0005】

【図面の簡単な説明】

【0006】

【図1】図１は、磁気メモリ装置の第１の実施形態を示す斜視図である。

【図2】図２は、図１のＩＩ−ＩＩ線に沿う断面図である。

【図3】図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。

【図4】図４は、第１の変形例を示す断面図である。

【図5】図５は、第１の変形例を示す断面図である。

【図6】図６は、第２の変形例を示す断面図である。

【図7】図７は、第２の変形例を示す断面図である。

【図8】図８は、第３の変形例を示す断面図である。

【図9】図９は、第３の変形例を示す断面図である。

【図10】図１０は、第４の変形例を示す断面図である。

【図11】図１１は、第４の変形例を示す断面図である。

【図12】図１２は、第１の実施形態での磁力線を示す断面図である。

【図13A】図１３Ａは、磁気メモリ装置の製造方法を示す断面図である。

【図13B】図１３Ｂは、磁気メモリ装置の製造方法を示す断面図である。

【図13C】図１３Ｃは、磁気メモリ装置の製造方法を示す断面図である。

【図14】図１４は、磁気メモリ装置の第２の実施形態を示す斜視図である。

【図15】図１５は、図１４のＸＶ−ＸＶ線に沿う断面図である。

【図16】図１６は、図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。

【図17】図１７は、磁気メモリ装置の第３の実施形態を示す斜視図である。

【図18】図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。

【図19】図１９は、図１７のＸＩＸ−ＸＩＸ線に沿う断面図である。

【図20】図２０は、磁気メモリ装置の第４の実施形態を示す斜視図である。

【図21】図２１は、図２０のＸＸＩ−ＸＸＩ線に沿う断面図である。

【図22】図２２は、図２０のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。

【図23】図２３は、磁気メモリ装置の第５の実施形態を示す斜視図である。

【図24】図２４は、図２３のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。

【図25】図２５は、図２３のＸＸＶ−ＸＸＶ線に沿う断面図である。

【図26】図２６は、磁気メモリ装置の第６の実施形態を示す斜視図である。

【図27】図２７は、図２６のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図である。

【図28】図２８は、図２６のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図である。

【図29】図２９は、磁気メモリ装置の第７の実施形態を示す斜視図である。

【図30】図３０は、図２９のＸＸＸ−ＸＸＸ線に沿う断面図である。

【図31】図３１は、図２９のＸＸＸＩ−ＸＸＸＩ線に沿う断面図

【図32】図３２は、磁気メモリ装置の第８の実施形態を示す斜視図である。

【図33】図３３は、図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図である。

【図34】図３４は、図３２のＸＸＸＩＶ−ＸＸＸＩＶ線に沿う断面図である。

【図35】図３５は、磁気メモリ装置の第９の実施形態を示す斜視図である。

【図36】図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。

【図37】図３７は、図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。

【図38】図３８は、磁気メモリ装置の第１０の実施形態を示す斜視図である。

【図39】図３９は、図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。

【図40】図４０は、図３８のＸＬ−ＸＬ線に沿う断面図である。

【図41】図４１は、磁気メモリ装置の第１１の実施形態を示す斜視図である。

【図42】図４２は、図４１のＸＬＩＩ−ＸＬＩＩ線に沿う断面図である。

【図43】図４３は、図４１のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図である。

【図44】図４４は、磁気メモリ装置の第１２の実施形態を示す斜視図である。

【図45】図４５は、図４４のＸＬＶ−ＸＬＶ線に沿う断面図である。

【図46】図４６は、図４４のＸＬＶＩ−ＸＬＶＩ線に沿う断面図である。

【図47】図４７は、磁気メモリ装置の第１３の実施形態を示す斜視図である。

【図48】図４８は、図４７のＸＬＶＩＩＩ−ＸＬＶＩＩＩ線に沿う断面図である。

【図49】図４９は、図４７のＸＬＩＸ−ＸＬＩＸ線に沿う断面図である。

【図50】図５０は、磁気メモリ装置の第１４の実施形態を示す斜視図である。

【図51】図５１は、図５０のＬＩ−ＬＩ線に沿う断面図である。

【図52】図５２は、図５０のＬＩＩ−ＬＩＩ線に沿う断面図である。

【図53】図５３は、適用例としてのMRAMを示す図である。

【図54】図５４は、MRAMのメモリセルを示す図である。

【図55】図５５は、図５４のＬＶ−ＬＶ線に沿う断面図である。

【図56】図５６は、図５４のＬＶＩ−ＬＶＩ線に沿う断面図である。

【図57】図５７は、不揮発キャッシュシステムの例を示す図である。

【発明を実施するための形態】

【0007】

概して、一実施形態によれば、磁気メモリ装置は、磁気抵抗効果素子を有する磁気メモリチップ；互いにスペースを空けて配置されている第１及び第２の部分を有している磁性層、前記第１の部分は前記磁気メモリチップの第１の主面を覆うこと、前記第２の部分は前記磁気メモリチップの前記第１の主面に対向している第２の主面を覆うこと；前記磁性層が搭載された回路基板；及び前記第１及び第２の主面に平行な第１の方向において、前記磁気メモリチップと前記回路基板を接続しているボンディングワイヤを具備する。前記第１の部分は前記第２の部分よりも前記回路基板に近い。前記第１の方向において、前記第１及び第２の部分の各々は前記メモリチップのサイズよりも大きなサイズを有する。

【0008】

前記第１及び第２の主面に平行かつ前記第１の方向に直交する第２の方向において、前記第１及び第２の部分の一つは前記磁気メモリチップの複数の側面を覆う。前記第１の部分は前記第２の部分よりも前記回路基板に近い。前記第１の方向において、前記第１及び第２の部分の各々は前記メモリチップのサイズよりも大きなサイズを有する。前記第１及び第２の主面に平行かつ前記第１の方向に直交する第２の方向において、前記第１及び第２の部分の一つは前記磁気メモリチップの複数の側面を覆う。
（実施形態）
以下の実施形態は、磁気抵抗効果素子に印加される磁界の強度を、磁気メモリチップを取り囲む磁性層（磁気シールド層）により制御するための技術を提案する。

【0009】

例えば、磁気メモリチップの全ての断面において、磁気メモリチップを取り囲む磁性層は、それが部分的に途切れるスペースを備える。このような磁性層は、開ループ構造(open loop structure)の磁性層と称される。また、磁気メモリチップの一断面において、開ループ構造の磁性層のスペースの幅は、制御可能である。

【0010】

この場合、開ループ構造の磁性層内の磁石からの磁力線の一部は、例えば、磁性層に設けられたスペースから外部に放出される。即ち、このスペースの幅を制御することにより、磁気抵抗効果素子に印加される磁界の強さを制御することができる。

【0011】

従って、例えば、磁性層内に設けられる磁石の種類やサイズを変えなくても、磁気抵抗効果素子の磁化反転特性のシフトを制御し、磁気メモリ装置の性能を向上させることができる。

【0012】

尚、以下の実施形態は、開ループ構造の磁性層のスペースの幅を制御するため、開ループ構造の磁性層は、少なくとも２つの部分（第１及び第２の部分）を備える。即ち、第１及び第２の部分の端におけるスペースの幅を制御することにより、磁気抵抗効果素子に印加される磁界の強度を制御することができる。

【0013】

第１の実施形態
図１乃至図３は、磁気メモリ装置の第１の実施形態を示している。図１は、磁気メモリ装置の斜視図であり、図２は、図１のＩＩ−ＩＩ線に沿う断面図であり、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。

【0014】

磁気メモリチップ１０は、メモリセルとしての磁気抵抗効果素子を備える。磁気抵抗効果素子は、例えば、図１２に示すように、可変の磁化を持つ記憶層（磁性層）２３と、不変の磁化を持つ参照層（磁性層）２５と、これらの間の非磁性絶縁層（トンネルバリア層)２４と、を備える。

【0015】

ここで、不変の磁化とは、書き込み前後において磁化方向が変化しないこと、可変の磁化とは、書き込み前後において磁化方向が逆向きに変化し得ることを意味する。

【0016】

また、書き込みとは、スピン注入電流（スピン偏極された電子）を磁気抵抗効果素子に流すことにより記憶層の磁化にスピントルクを与えるスピントランスファ書き込みを意味する。

【0017】

図１２の例は、参照層２５が記憶層２３上に配置されるトップピン型を示すが、これを、参照層２５が記憶層２３下に配置されるボトムピン型に代えることは可能である。

【0018】

また、図１２の例は、記憶層２３及び参照層２５が磁気メモリチップ１０の下面（第１の主面）及び上面（第２の主面）に垂直な方向に磁化を有する垂直磁化型を示すが、これを、記憶層２３及び参照層２５が磁気メモリチップ１０の下面及び上面に平行な方向に磁化を有する面内磁化型に代えることは可能である。

【0019】

磁性層１１は、互いにスペースを空けて配置される第１の部分１１ａ及び第２の部分１１ｂを備える。即ち、磁性層１１は、それが部分的に途切れるスペース（開ループ構造）を有する。磁性層１１は、回路基板１２上に配置される。

【0020】

回路基板１２は、例えば、複数の配線層を備える多層基板である。回路基板１２は、複数の外部端子１７を備える。複数の外部端子１７は、例えば、ＢＧＡ（Ball grid array）としての複数の半田ボールである。

【0021】

第１の部分１１ａは、第２の部分１１ｂよりも回路基板１２に近い。即ち、第１の部分１１ａは、回路基板１２上に配置され、磁気メモリチップ１０の下面（第１の主面）を覆う。また、第２の部分１１ｂは、磁気メモリチップ１０の上面（第１の主面に対向する第２の主面）を覆う。

【0022】

磁気メモリチップ１０の下面及び上面に平行な第１の方向において、ボンディングワイヤ１３は、磁気メモリチップ１０と回路基板１２とを接続する。磁気メモリチップ１０は、ボンディングワイヤ１３を介して、外部端子１７に接続される。

【0023】

ここで、スペーサ（例えば、絶縁体）１５は、磁気メモリチップ１０と第２の部分１１ｂとの間に配置される。また、第１の方向において、第１及び第２の部分１１ａ，１１ｂは、磁気メモリチップ１０の２つの側面を覆わない。

【0024】

これにより、第１の方向において、第１及び第２の部分１１ａ，１１ｂのサイズを磁気メモリチップ１０のサイズよりも大きくしても、ボンディングワイヤ１３を磁気メモリチップ１０に接続するためのエリアを確保できる。

【0025】

また、磁気メモリチップ１０の下面及び上面に平行かつ第１の方向に直交する方向を第２の方向としたとき、第１及び第２の方向において、第１及び第２の部分１１ａ，１１ｂのサイズを磁気メモリチップ１０のサイズよりも大きくすることにより、磁気メモリチップ１０のエッジの近傍における磁界の乱れが防止できる。

【0026】

従って、磁気メモリチップ１０のエッジの近傍に配置される磁気抵抗効果素子に安定した磁界を印加できる。

【0027】

磁気メモリチップ１０のエッジの近傍における磁界の乱れを有効に防止するためには、第１及び第２の方向において、第１及び第２の部分１１ａ，１１ｂは、磁気メモリチップ１０のサイズの120％又はそれよりも大きいサイズを有するのが望ましい。即ち、第１及び第２の部分１１ａ，１１ｂは、磁気メモリチップ１０の両辺から、それぞれ磁気メモリチップ１０のサイズの10％又はそれよりも大きい幅だけ突出するのが望ましい。

【0028】

例えば、第１及び第２の方向において、磁気メモリチップ１０のサイズが、10mm程度であるとき、第１及び第２の部分１１ａ，１１ｂのサイズは、12mm又はそれよりも大きいのが望ましい。

【0029】

永久磁石１４は、磁気メモリチップ１０の下面に隣接して配置される。即ち、永久磁石１４は、磁気メモリチップ１０と第１の部分１１ａとの間に配置される。永久磁石１４は、例えば、磁気抵抗効果素子の磁化反転特性のシフトをキャンセルするために設けられる。従って、永久磁石１４による磁化反転特性のシフトのキャンセルが不要であるときは、永久磁石１４は省略してもよい。

【0030】

樹脂１６は、回路基板１２上に配置され、磁気メモリチップ１０、第１及び第２の部分１１ａ，１１ｂを備える磁性層１１、ボンディングワイヤ１３、永久磁石１４、及び、スペーサ１５を覆う。

【0031】

磁性層１１の開ループ構造について説明する。

【0032】

第２の方向において、第２の部分１１ｂは、磁気メモリチップ１０の２つの側面を覆う。即ち、磁気メモリチップ１０の下部に位置する第１の部分１１ａは、プレート形を有し、磁気メモリチップ１０の上部に位置する第２の部分１１ｂは、逆Ｕ字形（reverse U-form）を有する。

【0033】

また、第２の方向において、第１及び第２の部分１１ａ，１１ｂは、それぞれ第１及び第２の端を有し、第１及び第２の部分間のスペースは、第１及び第２の端において最も狭い。その幅は、Ｓminである。

【0034】

開ループ構造のスペースの幅Ｓminを制御することにより、磁気メモリチップ１０を外部磁界から遮蔽すると共に、磁気抵抗効果素子に印加される磁界の強さを制御し、磁気抵抗効果素子の磁化反転特性を制御できる。

【0035】

開ループ構造のスペースの幅Ｓminは、第１及び第２の部分間のスペースの最大値Ｓmaxの1/2又はそれよりも小さいのが望ましい。また、磁気メモリチップ１０の厚さがtchipであるとき、開ループ構造のスペースの幅Ｓminは、tchipの近傍、又は、それよりも大きいのが望ましい。例えば、磁気メモリチップ１０の厚さが0.1mm程度であるとき、開ループ構造のスペースの幅Ｓminは、0.05〜0.3mmの範囲内の値、例えば、0.15mm程度であるのが望ましい。

【0036】

材料例を説明する。

【0037】

磁性層１１、即ち、第１及び第２の部分１１ａ，１１ｂは、高い透磁率及び高い飽和磁化を有する材料を備えるのが望ましい。例えば、磁性層１１は、Ni、Fe、Co、Ni-Fe合金、Fe-Co合金、Fe₂O₄など、を含むのが望ましい。また、磁性層１１がFe₂O₄を含むとき、Fe₂O₄は、さらに、Mn、Zn、Niなど、を含んでいてもよい。磁性層１１は、42アロイ、パーマロイなど、を使用することができる。

【0038】

第１及び第２の部分１１ａ，１１ｂは、同じ材料を備えていてもよいし、互いに異なる材料を備えていてもよい。

【0039】

後者の場合、第１及び第２の部分１１ａ，１１ｂのうち、磁力線の流れに対して下流に存在する部分の透磁率又は飽和磁束密度は、磁力線の流れに対して上流に存在する部分の透磁率又は飽和磁束密度よりも大きくするのが望ましい。

【0040】

例えば、図１２の例では、磁力線の流れに対して、第１の部分１１ａが下流に存在するため、第１の部分１１ａの透磁率又は飽和磁束密度は、第２の部分１１ｂの透磁率又は飽和磁束密度よりも大きくするのが望ましい。

【0041】

この場合、上流側の第２の部分１１ｂは、大量の磁力線をキャッチし、これを下流側の第１の部分１１ａに導く。下流側の第１の部分１１ａは、上流側の第２の部分１１ｂよりも、高い透磁率又は飽和磁束密度を有するため、上流側の第２の部分１１ｂでキャッチした磁力線を全て受け取ることができる。

【0042】

尚、下流側の材料が、例えば、パーマロイのとき、上流側の材料は、パーマロイよりも低い透磁率又は飽和磁束密度を有する42アロイとすればよい。

【0043】

この関係が逆のときは、下流側で全ての磁力線を受け取ることができず、これが漏れ磁界となって、磁気抵抗効果素子に悪影響を与えるため、望ましくない。

【0044】

また、第１及び第２の部分１１ａ，１１ｂは、同じ厚さを有していてもよいし、互いに異なる厚さを有していてもよい。

【0045】

後者の場合、上記と同様の理由により、第１及び第２の部分１１ａ，１１ｂのうち、磁力線の流れに対して下流に存在する部分の厚さは、磁力線の流れに対して上流に存在する部分の厚さよりも厚くするのが望ましい。

【0046】

永久磁石１４は、高い磁気異方性及び高い磁力を有する材料を備えるのが望ましい。例えば、永久磁石１４は、Co-Cr合金、Sm-Co合金、Co-Pt合金、Fe-Pt合金、Nd-Fe合金、Mn-Al合金、Al-Ni-Co合金など、を含むのが望ましい。永久磁石１４は、フェライト、アルニコ、サマコバ、ネオジウムなど、を使用することができる。

【0047】

尚、磁気メモリチップ１０、磁性層１１、回路基板１２、永久磁石１４、及び、スペーサ１５の界面エリアは、接着シートを含んでいてもよい。

【0048】

図４及び図５は、磁気メモリ装置の第１の変形例を示している。図４は、図１のＩＩ−ＩＩ線に沿う断面図であり、図５は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。

【0049】

この変形例は、図２及び図３と比べると、磁気メモリチップ１０、永久磁石１４、及び、スペーサ１５の積層順序が異なる。

【0050】

磁気メモリチップ１０は、第１の部分１１ａ上に配置される。スペーサ１５は、磁気メモリチップ１０上に配置される。永久磁石１４は、スペーサ１５と第２の部分１１ｂとの間に配置される。即ち、永久磁石１４は、磁気メモリチップ１０の上面に隣接して配置される。

【0051】

その他の点については、図２及び図３と同じである。従って、図２及び図３と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。

【0052】

図６及び図７は、磁気メモリ装置の第２の変形例を示している。図６は、図１のＩＩ−ＩＩ線に沿う断面図であり、図７は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。

【0053】

この変形例は、図２及び図３と比べると、磁気メモリチップ１０上にスペーサが存在しない点が異なる。このため、永久磁石１４は、磁気メモリチップ１０上に配置され、スペーサとしての機能を兼ね備える。

【0054】

【0055】

図８及び図９は、磁気メモリ装置の第３の変形例を示している。図８は、図１のＩＩ−ＩＩ線に沿う断面図であり、図９は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。

【0056】

この変形例は、図２及び図３と比べると、複数の磁気メモリチップ１０−１，１０−２が積み重ねられている点が異なる。

【0057】

永久磁石１４は、第１の部分１１ａ上に配置される。磁気メモリチップ１０−１は、永久磁石１４上に配置される。スペーサ１５−１は、磁気メモリチップ１０−１上に配置される。磁気メモリチップ１０−２は、スペーサ１５−１上に配置される。スペーサ１５−２は、磁気メモリチップ１０−２上に配置される。

【0058】

この変形例では、磁気メモリチップ１０−１，１０−２の数は、２つであるが、これに代えて、３つ又はそれより多くしてもよい。この場合、磁気メモリチップとスペーサを１つのペアとして、複数のペアを積み重ねていけばよい。

【0059】

【0060】

図１０及び図１１は、磁気メモリ装置の第４の変形例を示している。図１０は、図１のＩＩ−ＩＩ線に沿う断面図であり、図１１は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。

【0061】

この変形例は、図２及び図３と比べると、第１及び第２の部分１１ａ，１１ｂ間に永久磁石が存在しない点が異なる。即ち、この変形例は、磁気メモリチップ１０の外部の永久磁石により磁気抵抗効果素子の磁化反転特性のシフトの調整を行わない例である。

【0062】

但し、この変形例において、永久磁石と同様の機能を持つ磁性層（磁気抵抗効果素子に積層されるシフトキャンセル層を含む）が、磁気メモリチップ１０内に配置されていてもよい。

【0063】

磁気メモリチップ１０は、第１の部分１１ａ上に配置される。スペーサ１５は、磁気メモリチップ１０上に配置される。

【0064】

【0065】

図１２は、第１の実施形態の磁力線の形を示している。

【0066】

永久磁石１４からの磁力線ＭＦは、第１及び第２の部分１１ａ，１１ｂを経由して、再び、永久磁石１４へ戻る。即ち、永久磁石１４からの磁力線ＭＦは、閉磁路（closed magnetic path）を描く。また、磁力線ＭＦの一部Ｐは、第１及び第２の部分１１ａ，１１ｂ間のスペースから外部へ放出される。即ち、スペースの幅Ｓを制御することにより、磁気抵抗効果素子ＭＴＪに印加される磁界の強さを制御できる。

【0067】

尚、同図において、１０は、磁気メモリチップ、２１は、半導体基板、２２は、層間絶縁層、２３は、記憶層、２４は、非磁性絶縁層（トンネルバリア層）、２５は、参照層、ＭＡは、メモリセルアレイである。

【0068】

図１３Ａ，図１３Ｂ，及び、図１３Ｃは、磁気メモリ装置の製造方法を示している。

【0069】

これらの図は、図２の断面に対応する。ここでは、磁気メモリの製造方法を説明することを目的とするため、図３の断面に対応する図面は省略する。

【0070】

まず、図１３Ａに示すように、回路基板１２上に第１の部分１１ａが形成される。続けて、第１の部分１１ａ上に永久磁石１４が形成され、永久磁石１４上に磁気メモリチップ１０が形成される。この後、ワイヤボンディング工程により、磁気メモリチップ１０と回路基板１２とが、ボンディングワイヤ１３により接続される。

【0071】

次に、図１３Ｂに示すように、磁気メモリチップ１０上にスペーサ１５が形成される。また、スペーサ１５上に第２の部分１１ｂが形成される。

【0072】

ここで、回路基板１２、第１の部分１１ａ、永久磁石１４、磁気メモリチップ１０、スペーサ１５、及び、第２の部分１１ｂの位置関係が互いにずれないように、これらの間に接着シートなどを介在させておくのが望ましい。

【0073】

この後、モールド工程により、樹脂１６が回路基板１２上に形成される。樹脂１６は、第１の部分１１ａ、永久磁石１４、磁気メモリチップ１０、スペーサ１５、及び、第２の部分１１ｂを覆い、これらを保護する。

【0074】

最後に、図１３Ｃに示すように、回路基板１２にＢＧＡとしての複数の外部端子（例えば、半田ボール）１７を形成する。

【0075】

これにより、第１の実施形態に係わる磁気メモリ装置が完成する。

【0076】

以上、第１の実施形態によれば、磁気シールド層としての磁性層内に設けられる磁石の種類やサイズを変えなくても、磁気抵抗効果素子の磁化反転特性のシフトを制御し、磁気メモリ装置の性能を向上させることができる。

【0077】

第２の実施形態
図１４乃至図１６は、磁気メモリ装置の第２の実施形態を示している。図１４は、磁気メモリ装置の斜視図であり、図１５は、図１４のＸＶ−ＸＶ線に沿う断面図であり、図１６は、図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。

【0078】

第２の実施形態は、上述の第１の実施形態と比べると、第２の方向において、第１及び第２の部分１１ａ，１１ｂの端の構造が異なる。

【0079】

即ち、第２の実施形態では、第１及び第２の部分１１ａ，１１ｂが幅Ｓminで対向するエリアが、上述の第１の実施形態のそれよりも広い。この構造では、第１の実施形態よりも、外部へ放出される磁力線の制御を高精度に行える。但し、このエリアを広くすることは、磁気メモリ装置のサイズを大きくすることを意味するため、このエリアのサイズは、磁力線の制御と、磁気メモリ装置のサイズと、を鑑みて決定される。

【0080】

その他の点については、上述の第１の実施形態（図１乃至図３）と同じである。

【0081】

従って、上述の第１の実施形態で説明した要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第２の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0082】

第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。

【0083】

第３の実施形態
図１７乃至図１９は、磁気メモリ装置の第３の実施形態を示している。図１７は、磁気メモリ装置の斜視図であり、図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図であり、図１９は、図１７のＸＩＸ−ＸＩＸ線に沿う断面図である。

【0084】

第３の実施形態は、上述の第１の実施形態と比べると、第２の方向において、第１及び第２の部分１１ａ，１１ｂの端の構造が異なる。

【0085】

即ち、第３の実施形態では、第２の方向において、第１の部分１１ａのサイズが第２の部分１１ｂのサイズよりも大きく、かつ、第１の部分１１ａが第２の部分１１ｂの一部を覆う。この構造では、第１の実施形態よりも、外部へ放出される磁力線の制御を高精度に行える。

【0086】

その他の点については、上述の第１の実施形態（図１乃至図３）と同じである。

【0087】

従って、上述の第１の実施形態で説明した要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第３の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0088】

第３の実施形態においても、第１の実施形態と同様の効果を得ることができる。

【0089】

第４の実施形態
図２０乃至図２２は、磁気メモリ装置の第４の実施形態を示している。図２０は、磁気メモリ装置の斜視図であり、図２１は、図２０のＸＸＩ−ＸＸＩ線に沿う断面図であり、図２２は、図２０のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。

【0090】

第４の実施形態は、上述の第１の実施形態と比べると、第２の方向において、第１の部分１１ａが磁気メモリチップ１０の２つの側面を覆う点が異なる。

【0091】

即ち、第４の実施形態では、磁気メモリチップ１０の下部に位置する第１の部分１１ａがＵ字形（U-form）を有し、磁気メモリチップ１０の上部に位置する第２の部分１１ｂがプレート形を有する。

【0092】

【0093】

その他の点については、上述の第１の実施形態（図１乃至図３）と同じである。

【0094】

【0095】

第４の実施形態においても、第１の実施形態と同様の効果を得ることができる。

【0096】

第５の実施形態
図２３乃至図２５は、磁気メモリ装置の第５の実施形態を示している。図２３は、磁気メモリ装置の斜視図であり、図２４は、図２３のＸＸＩＶ−ＸＸＩＶ線に沿う断面図であり、図２５は、図２３のＸＸＶ−ＸＸＶ線に沿う断面図である。

【0097】

第５の実施形態は、上述の第４の実施形態と比べると、第２の方向において、第１及び第２の部分１１ａ，１１ｂの端の構造が異なる。

【0098】

即ち、第５の実施形態では、第１及び第２の部分１１ａ，１１ｂが幅Ｓminで対向するエリアが、上述の第４の実施形態のそれよりも広い。この構造では、第４の実施形態よりも、外部へ放出される磁力線の制御を高精度に行える。但し、このエリアを広くすることは、磁気メモリ装置のサイズを大きくすることを意味するため、このエリアのサイズは、磁力線の制御と、磁気メモリ装置のサイズと、を鑑みて決定される。

【0099】

その他の点については、上述の第４の実施形態と同じである。

【0100】

従って、上述の第４の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第５の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0101】

第５の実施形態においても、第４の実施形態と同様の効果を得ることができる。

【0102】

第６の実施形態
図２６乃至図２８は、磁気メモリ装置の第６の実施形態を示している。図２６は、磁気メモリ装置の斜視図であり、図２７は、図２６のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図であり、図２８は、図２６のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図である。

【0103】

第６の実施形態は、上述の第４の実施形態と比べると、第２の方向において、第１及び第２の部分１１ａ，１１ｂの端の構造が異なる。

【0104】

即ち、第６の実施形態では、第２の方向において、第２の部分１１ｂのサイズが第１の部分１１ａのサイズよりも大きく、かつ、第２の部分１１ｂが第１の部分１１ａの一部を覆う。この構造では、第４の実施形態よりも、外部へ放出される磁力線の制御を高精度に行える。

【0105】

その他の点については、上述の第４の実施形態と同じである。

【0106】

従って、上述の第４の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第６の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0107】

第６の実施形態においても、第４の実施形態と同様の効果を得ることができる。

【0108】

第７の実施形態
図２９乃至図３１は、磁気メモリ装置の第７の実施形態を示している。図２９は、磁気メモリ装置の斜視図であり、図３０は、図２９のＸＸＸ−ＸＸＸ線に沿う断面図であり、図３１は、図２９のＸＸＸＩ−ＸＸＸＩ線に沿う断面図である。

【0109】

第７の実施形態は、上述の第１の実施形態と比べると、第１及び第２の部分１１ａ，１１ｂが平行平板（parallel plate）の関係を有している点が異なる。

【0110】

即ち、第７の実施形態では、第１及び第２の部分１１ａ，１１ｂ間のスペースの幅は、ほぼ一定（Ｓmax）である。

【0111】

第１の部分１１ａは、回路基板１２上に配置され、永久磁石１４は、第１の部分１１ａ上に配置され、磁気メモリチップ１０は、永久磁石１４上に配置され、スペーサ１５は、磁気メモリチップ１０と第２の部分１１ｂとの間に配置される。

【0112】

この構造では、永久磁石１４が磁気メモリチップ１０に隣接して配置され、かつ、第１及び第２の方向において、第１及び第２の部分１１ａ，１１ｂの各々が磁気メモリチップ１０のサイズよりも大きなサイズを有する。

【0113】

従って、第７の実施形態においても、磁気メモリチップ１０内の磁気抵抗効果素子の磁化反転特性のシフトを制御し、磁気メモリ装置の性能を向上させることができる。

【0114】

その他の点については、上述の第１の実施形態（図１乃至図３）と同じである。

【0115】

従って、上述の第１の実施形態で説明した要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第７の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0116】

第８の実施形態
図３２乃至図３４は、磁気メモリ装置の第８の実施形態を示している。図３２は、磁気メモリ装置の斜視図であり、図３３は、図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図であり、図３４は、図３３のＸＸＸＩＶ−ＸＸＸＩＶ線に沿う断面図である。

【0117】

第８の実施形態は、上述の第１の実施形態において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端を互いに結合した点に特徴を有する。

【0118】

磁気メモリチップ１０を外部磁界から有効に遮蔽し、かつ、永久磁石１４からの磁界を効率よく磁気メモリチップ１０に印加するためには、磁性層１１（第１及び第２の部分１１ａ，１１ｂ）が閉ループ構造（closed loop structure）であるのが望ましい。この場合、永久磁石１４からの磁界は、閉磁路（closed magnetic path）を描く。

【0119】

その他の点については、上述の第１の実施形態と同じである。

【0120】

従って、上述の第１の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第８の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0121】

第９の実施形態
図３５乃至図３７は、磁気メモリ装置の第９の実施形態を示している。図３５は、磁気メモリ装置の斜視図であり、図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図であり、図３７は、図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。

【0122】

第９の実施形態は、上述の第２の実施形態において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端を互いに結合した点に特徴を有する。

【0123】

この場合、第８の実施形態と同様に、磁気メモリチップ１０を外部磁界から有効に遮蔽し、かつ、永久磁石１４からの磁界を効率よく磁気メモリチップ１０に印加できる。

【0124】

その他の点については、上述の第２の実施形態と同じである。

【0125】

従って、上述の第２の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第９の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0126】

第１０の実施形態
図３８乃至図４０は、磁気メモリ装置の第１０の実施形態を示している。図３８は、磁気メモリ装置の斜視図であり、図３９は、図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図であり、図４０は、図３８のＸＬ−ＸＬ線に沿う断面図である。

【0127】

第１０の実施形態は、上述の第３の実施形態において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端を互いに結合した点に特徴を有する。

【0128】

【0129】

その他の点については、上述の第３の実施形態と同じである。

【0130】

従って、上述の第３の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第１０の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0131】

第１１の実施形態
図４１乃至図４３は、磁気メモリ装置の第１１の実施形態を示している。図４１は、磁気メモリ装置の斜視図であり、図４２は、図４１のＸＬＩＩ−ＸＬＩＩ線に沿う断面図であり、図４３は、図４１のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図である。

【0132】

第１１の実施形態は、上述の第４の実施形態において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端を互いに結合した点に特徴を有する。

【0133】

【0134】

その他の点については、上述の第４の実施形態と同じである。

【0135】

従って、上述の第４の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第１１の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0136】

第１２の実施形態
図４４乃至図４６は、磁気メモリ装置の第１２の実施形態を示している。図４４は、磁気メモリ装置の斜視図であり、図４５は、図４４のＸＬＶ−ＸＬＶ線に沿う断面図であり、図４６は、図４４のＸＬＶＩ−ＸＬＶＩ線に沿う断面図である。

【0137】

第１２の実施形態は、上述の第５の実施形態において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端を互いに結合した点に特徴を有する。

【0138】

【0139】

その他の点については、上述の第５の実施形態と同じである。

【0140】

従って、上述の第５の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第１２の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0141】

第１３の実施形態
図４７乃至図４９は、磁気メモリ装置の第１３の実施形態を示している。図４７は、磁気メモリ装置の斜視図であり、図４８は、図４７のＸＬＶＩＩＩ−ＸＬＶＩＩＩ線に沿う断面図であり、図４９は、図４７のＸＬＩＸ−ＸＬＩＸ線に沿う断面図である。

【0142】

第１３の実施形態は、上述の第６の実施形態において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端を互いに結合した点に特徴を有する。

【0143】

【0144】

その他の点については、上述の第６の実施形態と同じである。

【0145】

従って、上述の第６の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。また、第１３の実施形態においても、上述の第１の実施形態における第１乃至第４の変形例（図４乃至図１１）を適用できる。

【0146】

第１４の実施形態
図５０乃至図５２は、磁気メモリ装置の第１４の実施形態を示している。図５０は、磁気メモリ装置の斜視図であり、図５１は、図５０のＬＩ−ＬＩ線に沿う断面図であり、図５２は、図５０のＬＩＩ−ＬＩＩ線に沿う断面図である。

【0147】

第１４の実施形態は、上述の第１乃至第１３の実施形態と比べると、ボンディングワイヤ１３を接続するエリアを確保するためのスペーサを省略した点が異なる。この場合、ボンディングワイヤ１３を接続するエリアを確保するために、第１の方向において、磁気メモリチップ１０の上部に配置される第２の部分１１ｂのサイズは、磁気メモリチップ１０のサイズよりも小さい。

【0148】

第１の部分１１ａは、回路基板１２上に配置され、永久磁石１４は、第１の部分１１ａ上に配置され、磁気メモリチップ１０は、永久磁石１４上に配置され、第２の部分１１ｂは、磁気メモリチップ１０上に配置される。

【0149】

第１の方向において、第１の部分１１ａは、磁気メモリチップ１０のサイズよりも大きなサイズを有する。これに対し、第１の方向において、第２の部分１１ｂは、磁気メモリチップ１０のサイズよりも小さなサイズを有する。

【0150】

尚、本例では、第１及び第２の部分１１ａ，１１ｂは、平行平板の関係（第７の実施形態に対応）を有する。但し、これに代えて、第２の方向において、第１及び第２の部分１１ａ，１１ｂの第１及び第２の端は、第１乃至第６の実施形態、並びに、第８乃至第１３の実施形態のような構造を有していてもよい。

【0151】

その他の点については、上述の第１乃至第１３の実施形態と同じである。

【0152】

従って、上述の第１乃至第１３の実施形態の要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。
（適用例）
上述の各実施形態において、磁気メモリチップが磁気ランダムアクセスメモリ(MRAM)であるときの適用例を説明する。

【0153】

図５３は、MRAMを示している。

【0154】

メモリセルアレイ３０は、複数のメモリセルを備える。ロウデコーダ３１ａ及びカラムデコーダ３１ｂは、アドレス信号Ａｄｄに基づいて、メモリセルアレイ３０内の複数のメモリセルのうちの１つをランダムアクセスする。

【0155】

カラム選択回路３２は、カラムデコーダ３１ｂからの信号に基づいて、メモリセルアレイ３０とセンスアンプ３３とを互いに電気的に接続する役割を有する。

【0156】

リード／ライト制御回路３４は、リード時に、メモリセルアレイ３０内の選択された１つのメモリセルにリード電流を供給する。センスアンプ３３は、リード電流を検出することにより、選択された１つのメモリセル内に記憶されたデータを判別する。

【0157】

また、リード／ライト制御回路３４は、ライト時に、メモリセルアレイ３０内の選択された１つのメモリセルにライト電流を供給することにより、選択された１つのメモリセルにデータを書き込む。

【0158】

制御回路３５は、ロウデコーダ３１ａ、カラムデコーダ３１ｂ、センスアンプ３３、及び、リード／ライト制御回路３４の動作を制御する。

【0159】

図５４乃至図５６は、MRAMのメモリセルを示している。図５４は、MRAMのメモリセルの平面図、図５５は、図５４のＬＶ−ＬＶ線に沿う断面図、図５６は、図５４のＬＶＩ−ＬＶＩ線に沿う断面図である。

【0160】

本例では、MRAMのメモリセルは、選択トランジスタ（例えば、ＦＥＴ）ＳＴと磁気抵抗効果素子ＭＴＪとを備える。

【0161】

選択トランジスタＳＴは、半導体基板２１内のアクティブエリアＡＡ内に配置される。アクティブエリアＡＡは、半導体基板２１内の素子分離絶縁層２０により取り囲まれる。本例では、素子分離絶縁層２０は、ＳＴＩ(Shallow Trench Isolation)構造を有する。

【0162】

選択トランジスタＳＴは、半導体基板２１内のソース／ドレイン拡散層２７ａ，２７ｂと、これらの間において半導体基板２１内に形成されるゲート絶縁層２８及びゲート電極（ワード線）２９と、を備える。本例の選択トランジスタＳＴは、ゲート電極２９が半導体基板２１内に埋め込まれる、いわゆる埋め込みゲート構造を有する。

【0163】

層間絶縁層（例えば、酸化シリコン層）２２ａは、選択トランジスタＳＴを覆う。コンタクトプラグＢＥＣ，ＳＣは、層間絶縁層２２ａ内に配置される。コンタクトプラグＢＥＣは、ソース／ドレイン拡散層２７ａに接続され、コンタクトプラグＳＣは、ソース／ドレイン拡散層２７ｂに接続される。コンタクトプラグＢＥＣ，ＳＣは、例えば、W, Ta, Ru, Tiのうちの１つを含む。

【0164】

磁気抵抗効果素子ＭＴＪは、コンタクトプラグＢＥＣ上に配置される。磁気抵抗効果素子ＭＴＪは、記憶層２３、非磁性絶縁層２４、参照層２５、及び、キャップ層２６を備える。

【0165】

磁気抵抗効果素子ＭＴＪの抵抗は、磁気抵抗効果により、記憶層２３及び参照層２５の相対的な磁化方向に依存して変化する。例えば、磁気抵抗効果素子ＭＴＪの抵抗は、記憶層２３及び参照層２５の磁化方向が同じであるパラレル状態のときに低くなり、記憶層２３及び参照層２５の磁化方向が逆であるアンチパラレル状態のときに高くなる。

【0166】

記憶層２３及び参照層２５は、例えば、CoFeB、MgFeOなど、を備える。

【0167】

垂直磁化を持つ磁気抵抗効果素子ＭＴＪの場合、記憶層２３及び参照層２５は、垂直磁気異方性を持つTbCoFe、CoとPtが積層された人工格子、L1oに規則化されたFePtなど、を備えるのが望ましい。この場合、記憶層２３と非磁性絶縁層２４との間、又は、非磁性絶縁層２４と参照層２５との間に、それぞれ界面層としてのCoFeBを備えているのが望ましい。

【0168】

非磁性絶縁層２４は、例えば、MgO、AlOなどを備える。非磁性絶縁層２４は、Al、Si、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hfなど、の酸化物であってもよい。非磁性絶縁層２４にMgOを用いた場合、抵抗値の制約上、その厚さは、1nm程度に設定される。

【0169】

コンタクトプラグＴＥＣは、磁気抵抗効果素子ＭＴＪ上に配置される。層間絶縁層（例えば、酸化シリコン層）２２ｂは、磁気抵抗効果素子ＭＴＪを覆う。

【0170】

ビット線ＢＬ１は、コンタクトプラグＴＥＣを介して、磁気抵抗効果素子ＭＴＪに接続される。ビット線ＢＬ２は、コンタクトプラグＳＣを介して、ソース／ドレイン拡散層２７ｂに接続される。ビット線ＢＬ２は、例えば、リード時に、接地電位が印加されるソース線ＳＬとしても機能する。

【0171】

図５７は、不揮発キャッシュシステムの例を示している。

【0172】

MRAMは、プロセッサシステムのキャッシュメモリとして使用することにより、プロセッサシステムの低消費電力化を図ることができる。

【0173】

即ち、MRAMは、無限の書き換え回数、高速リード／ライト、大容量など、の特徴を有する。従って、キャッシュメモリとして一般的に使用されるSRAMやDRAMなどの揮発メモリを、不揮発メモリであるMRAMに置き換えて、低消費電力プロセッサシステムを実現することができる。

【0174】

CPU４１は、SRAM４２、DRAM４３、フラッシュメモリ４４、ROM４５、及び、MRAM４６を制御する。

【0175】

MRAM４６は、SRAM４２、DRAM４３、フラッシュメモリ４４、及び、ROM４５の代替として使用することが可能である。これに伴い、SRAM４２、DRAM４３、フラッシュメモリ４４、及び、ROM４５の少なくとも１つを省略してもよい。

【0176】

MRAM４６は、不揮発キャッシュメモリ（例えば、Ｌ２キャッシュ）として使用することが可能である。
（むすび）
以上、実施形態によれば、磁気メモリチップを外部磁界から有効に遮蔽することができる。また、磁気シールド層としての磁性層内に設けられる磁石の種類やサイズを変えなくても、磁気抵抗効果素子の磁化反転特性のシフトを制御し、磁気メモリ装置の性能を向上させることができる。

【0177】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実際に、ここに述べたこれら新規な実施形態は、その他の様々な形態で実施されることが可能であり、さらに、発明の要旨を逸脱しない範囲で、ここに述べた複数の実施形態において種々の省略、置き換え、変更を行うことができる。添付した特許請求の範囲及びその均等はこのような形態及び修正を含むことを意図している。

【図1】