特許 6503198 比較回路およびセンサ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6503198

(24)【登録日】2019年3月29日

(45)【発行日】2019年4月17日

(54)【発明の名称】比較回路およびセンサ装置

(51)【国際特許分類】

   H03K 5/08 20060101AFI20190408BHJP

   G01R 33/07 20060101ALI20190408BHJP

   H03F 3/34 20060101ALI20190408BHJP

   H03K 17/90 20060101ALI20190408BHJP

【ＦＩ】

   H03K5/08 E

   G01R33/07

   H03F3/34 220

   H03K17/90

【請求項の数】2

【全頁数】19

(21)【出願番号】特願2015-43912(P2015-43912)

(22)【出願日】2015年3月5日

(65)【公開番号】特開2016-163332(P2016-163332A)

(43)【公開日】2016年9月5日

【審査請求日】2018年1月11日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】有山 稔

【審査官】 竹内 亨

(56)【参考文献】

【文献】 特開平０９−２１２３３９（ＪＰ，Ａ）

【文献】 特開２０１１−１３７７１６（ＪＰ，Ａ）

【文献】 特開２００８−２３６７３７（ＪＰ，Ａ）

【文献】 特開２００４−１９４０６６（ＪＰ，Ａ）

【文献】 特開２０１０−２８１８０１（ＪＰ，Ａ）

【文献】 特開２００８−０３２４３１（ＪＰ，Ａ）

【文献】 特開平０２−１４５０１３（ＪＰ，Ａ）

【文献】 特開平１１−２０５１４４（ＪＰ，Ａ）

【文献】 特開２０１１−１２４７２６（ＪＰ，Ａ）

【文献】 特表２００２−５３３９７３（ＪＰ，Ａ）

【文献】 米国特許第６０３７８８７（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ ３／００−３／７０

Ｈ０３Ｋ ５／００−５／２６

Ｈ０３Ｋ １７／００−１７／９８

Ｈ３Ｍ １／００−１／８８

Ｇ０１Ｒ ３３／０７

(57)【特許請求の範囲】

【請求項1】

第一容量と、前記第一容量と等しい容量値の第二容量と、第三容量と、前記第三容量と等しい容量値の第四容量と、
第一入力電圧が前記第一容量を介して入力され、第一の参照電圧が前記第三容量を介して入力される第一入力端子と、第二入力電圧が前記第二容量を介して入力され、第二の参照電圧が前記第四容量を介して入力される第二入力端子と、出力端子とを備えた比較器と、
基準電圧が入力される基準電圧端子と、
一端が前記第一入力端子に接続され、サンプルフェーズでオンして前記第一入力端子の電圧を前記出力端子の電圧にする第一スイッチと、
一端が前記第二入力端子に接続され、前記サンプルフェーズでオンして前記第二入力端子の電圧を前記基準電圧にする第二スイッチと、
を備えたことを特徴とする比較回路。

【請求項2】

センサ素子に印加される物理量の強度に応じて論理出力を行うセンサ装置であって、
請求項１記載の比較回路と、
センサ素子と、
前記センサ素子の第一の端子対および第二の端子対が接続され、電源が供給される端子対と物理量の強度に応じた信号電圧を出力する端子対とを切り替え制御し、前記センサ素子の端子対から入力された第一の信号電圧と第二の信号電圧を出力するスイッチ回路と、
前記第一の参照電圧と前記第二の参照電圧を出力する検出電圧設定回路と、
を有し、
前記第一の信号電圧基づく電圧が前記第一入力電圧として入力され、前記第二の信号電圧基づく電圧が前記第二入力電圧として入力され、
前記スイッチ回路は、前記センサ素子の前記第一端子対に電源を供給し、前記第二端子対から前記信号電圧を出力する第一検出状態と、 前記センサ素子の前記第二端子対に電源を供給し、前記第一端子対から前記信号電圧を出力する第二検出状態と、を切り替える機能を有し、
前記比較回路は、１回の前記第一検出状態と１回の前記第二検出状態によって、前記論理出力を行うことを特徴とするセンサ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧の大小を高精度に比較する比較回路、および比較回路を備えたセンサ装置に関する。

【背景技術】

【0002】

電子回路一般において、複数の電圧を比較し、その大小を判定する回路として比較回路が用いられている（例えば、特許文献１参照）。
従来の比較回路の一例の回路図を図７に示す。従来の比較回路は、比較器（コンパレータ）を用い、２つの入力電圧の差分の電圧が所定の電圧よりも大きいかまたは小さいかを判定している。この比較において、比較器が持つオフセット電圧（入力オフセット電圧）やノイズが誤差の要因となり、精度が低下するという問題がある。上記の入力オフセット電圧は、一例としては比較器の入力回路を構成する素子の特性ばらつきにより発生する。また上記のノイズは、回路を構成する単体トランジスタが持つフリッカ雑音や、単体トランジスタや抵抗素子が持つ熱雑音により発生する。

【0003】

前述の比較器が持つオフセット電圧の影響を低減するため、図７に示した比較回路は以下の構成となっている。比較器１５と、比較器１５の反転入力端子Ｎ１３と出力端子との間に接続されるスイッチＳ１３と、比較器１５の反転入力端子Ｎ１３と入力端子Ｎ１１との間に接続される容量１３と、比較器１５の非反転入力端子Ｎ１４と比較電圧入力端子Ｎref１０との間に接続されるスイッチＳ１４と、比較器１５の非反転入力端子Ｎ１４と接続点Ｎ１４１との間に接続されるスイッチＳ１１と、入力端子Ｎ１２と接続点Ｎ１４１との間に接続される容量１４と、接続点Ｎ１４１と比較電圧入力端子Ｎ１０との間に接続されるスイッチＳ１２とを有する。ここで、比較電圧入力端子Ｎ１０の電圧をＶ０、比較電圧入力端子Ｎref１０の電圧をＶref、入力端子Ｎ１１の電圧をＶ１、入力端子Ｎ１２の電圧をＶ２、比較器１５の反転入力端子Ｎ１３の電圧をＶＮ、比較器１５の非反転入力端子Ｎ１４の電圧をＶ４、比較器１５の出力端子の電圧をＶｏとする。また、比較器１５の入力オフセット電圧をＶｏａとする。

【0004】

図７の比較回路は、図８に示すようにスイッチＳ１１〜Ｓ１４が制御されて動作する。動作の一周期は、サンプルフェーズφ１と比較フェーズφ２からなる。サンプルフェーズφ１では、スイッチＳ１１がオフ、スイッチＳ１２〜Ｓ１４がオンする。比較フェーズφ２では、スイッチＳ１１がオン、スイッチＳ１２〜Ｓ１４がオフする。また、各接続点や端子の電圧の末尾に付するφ１またはφ２は、それぞれサンプルフェーズφ１または比較フェーズφ２における電圧を表すものとする。

【0005】

サンプルフェーズφ１では、スイッチＳ１１がオフ、スイッチＳ１２がオンし、容量１４にΔＶＣ４φ１＝Ｖ０−Ｖ２φ１が充電される。スイッチＳ１４がオンしているのでＶ４φ１＝Ｖｒｅｆとなる。比較器１５は、スイッチＳ３がオンしているので、ボルテージフォロワ回路として動作し、入力オフセット電圧Ｖｏａを有するためＶｏφ１＝Ｖ４φ１＋Ｖｏａとなる。また、スイッチＳ１３がオンしているのでＶＮφ１＝Ｖｏφ１であり、すなわちＶＮφ１＝Ｖｒｅｆ＋Ｖｏａとなり、容量１３にΔＶＣ３φ１＝ＶＮφ１−Ｖ１φ１＝Ｖｒｅｆ＋Ｖｏａ−Ｖ１φ１が充電される。サンプルフェーズφ１での容量１３と容量１４に蓄積される電荷をまとめると次のようになる。

【0006】

ΔＶＣ３φ１＝Ｖｒｅｆ＋Ｖｏａ−Ｖ１φ１・・・（Ａ１）
ΔＶＣ４φ１＝Ｖ０−Ｖ２φ１・・・（Ａ２）
比較フェーズφ２では、スイッチＳ１２〜Ｓ１４がオフし、スイッチＳ１１がオンする。容量３には式（Ａ１）で示すΔＶＣ３φ１が保持されているので、電圧ＶＮは次のようになる。

【0007】

ＶＮφ２＝Ｖ１φ２＋ΔＶＣ３φ１・・・（Ａ３）
一方、容量１４には式（Ａ２）で示すΔＶＣ４φ１が保持されているので、電圧Ｖ４は次のようになる。

【0008】

Ｖ４φ２＝Ｖ２φ２＋ΔＶＣ４φ１・・・（Ａ４）
最終的に、式（Ａ３）で表される電圧ＶＮと式（Ａ４）で表される電圧Ｖ４が比較器１５において比較され、出力端子からハイレベルまたはローレベルが出力される。
比較器１５の入力オフセット電圧Ｖｏａを考慮すると、比較器１５で比較される電圧は次のようになる。

【0009】

（Ｖ４φ２＋Ｖｏａ）−ＶＮφ２＝｛（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）｝−（Ｖｒｅｆ−Ｖ０）・・・（Ａ５）
式（Ａ５）には、比較器５の入力オフセット電圧Ｖｏａが含まれていない。これは、比較器１５の入力オフセット電圧が相殺されていることを示している。従って、比較フェーズφ２で比較器１５において、入力電圧成分｛（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）｝と基準電圧成分（Ｖｒｅｆ−Ｖ０）が比較される。以上により、誤差要因となる比較器のオフセット電圧成分の影響が取り除かれ、誤差の少ない高精度な出力の比較回路を実現することができる。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２００８−２３６７３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、自動車等に搭載される回路においては、近年、より高温での動作が求められ、また更なる高精度化が求められる傾向にある。前述したような従来の比較回路では、比較フェーズにおいて、高温時に顕著になるスイッチのオフリーク電流により容量に電荷が注入され、比較の結果に誤差を生じるという課題があった。具体的には、図７の比較回路においては、比較フェーズφ２にて、容量１３にはスイッチＳ１３のみのリーク電流が流れ込むのに対して、容量１４にはスイッチＳ１２およびＳ１４のリーク電流が流れ込むため、比較器の入力における電圧の変動量が反転入力端子Ｎ１３側と非反転入力端子Ｎ１４側で異なり、比較結果に誤差を生じていた。一般的に、スイッチを構成するトランジスタのリーク電流は高温になるに従い増加するため、誤差は高温になるほど顕著になる。

【0012】

また、従来の比較回路では、スイッチを構成するトランジスタ素子がオンからオフに遷移する際に発生するノイズ成分（例えば、チャネルチャージインジェクションやクロックフィードスルー）の影響についても、各容量へのスイッチの接続が非対称であるために、スイッチのノイズ成分による比較器の入力における電圧の変動量が反転入力端子Ｎ３側と非反転入力端子Ｎ１４側で異なっており、誤差発生の要因であるという課題があった。

【0013】

本発明はこのような点に鑑みてなされたものであり、簡便な回路構成で比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能な比較回路を提供することを目的とする。

【課題を解決するための手段】

【0014】

従来のこのような問題点を解決するために、本発明の比較回路は以下のような構成とした。
第一入力電圧が第一容量を介して入力され第三入力電圧が第三容量を介して入力される第一入力端子と、第二入力電圧が第二容量を介して入力され第四入力電圧が第四容量を介して入力される第二入力端子と、出力端子とを備えた比較器と、一端が第一入力端子に接続され、サンプルフェーズでオンして第一入力端子の電圧を出力端子の電圧にする第一スイッチと、一端が第二入力端子に接続され、サンプルフェーズでオンして第二入力端子の電圧を基準電圧にする第二スイッチを備えた比較回路。

【発明の効果】

【0015】

本発明の比較回路によれば、スイッチと容量と比較器を有効的に活用することにより、比較器において発生するオフセット成分やスイッチのオフリーク電流成分やスイッチのノイズ成分によって生じる誤差を簡便な回路構成で取り除き、広範な温度領域にわたって高精度な比較を行うことが可能となる。

【図面の簡単な説明】

【0016】

【図1】本発明の実施形態の比較回路の回路図である。

【図2】本発明の実施形態の各スイッチの動作を示す図である。

【図3】本発明の実施形態の他の例の回路図である。

【図4】本発明の実施形態を磁気センサ装置に応用した例の回路図である。

【図5】磁気センサ装置に用いる差動増幅器の一例を示す回路図である。

【図6】磁気センサ装置に用いる検出電圧設定回路の一例を示す回路図である。

【図7】従来の比較回路の回路図である。

【図8】従来の比較回路の各スイッチの動作を示す図である。

【発明を実施するための形態】

【0017】

本発明の比較回路は、半導体回路における高精度な比較回路として幅広く利用されうる。以下、本発明の比較回路について図面を参照して説明する。
図１は、本発明の比較回路の実施形態を示す回路図である。本発明の比較回路は、比較器１と、容量Ｃ１、Ｃ２、Ｃ３、Ｃ４と、スイッチＳ１、Ｓ２を備える。

【0018】

比較器１は、反転入力端子ＮＮと、非反転入力端子ＮＰと出力端子ＯＵＴを有する。容量Ｃ１の一方の端子は比較器１の反転入力端子ＮＮに接続され、他方の端子は入力端子Ｎ１に接続される。容量Ｃ２の一方の端子は比較器１の非反転入力端子ＮＰに接続され、他方の端子は入力端子Ｎ２に接続される。容量Ｃ３の一方の端子は比較器１の反転入力端子ＮＮに接続され、他方の端子は入力端子Ｎ３に接続される。容量Ｃ４の一方の端子は比較器１の非反転入力端子ＮＰに接続され、他方の端子は入力端子Ｎ４に接続される。スイッチＳ１の一方の端子は比較器１の反転入力端子ＮＮに接続され、他方の端子は比較器１の出力端子ＯＵＴに接続される。スイッチＳ２の一方の端子は比較器１の非反転入力端子ＮＰに接続され、他方の端子は基準電圧入力端子Ｎｒｅｆに接続される。スイッチＳ１、Ｓ２は、スイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。
以下の説明では、各端子Ｎ１〜Ｎ４、ＮＮ、ＮＰ、ＮｒｅｆおよびＯＵＴの電圧をそれぞれＶ１〜Ｖ４、ＶＮ、ＶＰ、ＶｒｅｆおよびＶｏとする。

【0019】

次に、本発明の比較回路の動作を説明する。
まず、比較器１の動作を説明する。比較器１は、一対の入力電圧の差を増幅した値を出力する機能を有する。この増幅機能を式で表すと、
Ｖｏ＝Ａ１×（ＶＰ−ＶＮ）・・・（１）
となる。ここにＡ１は比較器１の増幅率である。

【0020】

図１の比較回路では、比較器１の反転入力端子ＮＮと出力端子ＯＵＴはスイッチＳ１の両端に接続されている。スイッチＳ１がオンしている状態では、ＶｏとＶＮは概等しい電圧になるから、Ｖｏは式（１）から次のように表される。
Ｖｏ＝Ａ１／（１＋Ａ１）×ＶＰ・・・（２）
説明の便宜上、増幅率Ａ１は十分に大きいとすると、次式を得る。
Ｖｏ＝ＶＰ・・・（３）
すなわちスイッチＳ１がオンしている状態では、ボルテージフォロワ動作をする。

【0021】

一方、スイッチＳ１がオフしている状態では比較器１にフィードバックループが形成されないことから、比較器１は比較器（コンパレータ）そのものとして動作する。式（１）から、比較器１は、スイッチＳ１がオフしている状態では、ＶＰとＶＮの差分の電圧を増幅率Ａ１で増幅して、出力端子ＯＵＴからハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはＧＮＤレベル）を出力する比較動作を行う。

【0022】

ここで、比較器１の入力オフセット電圧を非反転入力端子ＮＮにおいてＶｏａとすると、入力オフセット電圧を考慮した比較器１の動作を表す式は、スイッチＳ１がオンしているときとオフしているときで、それぞれ式（３）、式（１）から次のようになる。

【0023】

スイッチＳ１がオンしているとき
Ｖｏ＝ＶＰ＋Ｖｏａ・・・（４）
スイッチＳ１がオフしているとき
Ｖｏ＝Ａ１×（ＶＰ＋Ｖｏａ−ＶＮ）・・・（５）
以上が比較器１の動作説明である。

【0024】

図２は、各スイッチの動作を示す図である。
比較動作の一周期は、サンプルフェーズφ１と比較フェーズφ２の２つのフェーズからなる。スイッチＳ１、Ｓ２はスイッチ制御信号により制御される。スイッチＳ１は、サンプルフェーズφ１でオンし、比較フェーズφ２でオフする。また、スイッチＳ２も同様に、サンプルフェーズφ１でオンし、比較フェーズφ２でオフする。

【0025】

図１の比較回路の各フェーズでの動作の概略を説明する。
サンプルフェーズφ１は、入力端子Ｎ１の電圧Ｖ１、入力端子Ｎ２の電圧Ｖ２、入力端子Ｎ３の電圧Ｖ３、入力端子Ｎ４の電圧Ｖ４、基準電圧入力端子Ｎｒｅｆの電圧Ｖｒｅｆ、比較器１のオフセット電圧Ｖｏａを容量Ｃ１、Ｃ２、Ｃ３およびＣ４に記憶するフェーズである。

【0026】

比較フェーズφ２は、サンプルフェーズφ１における比較器１のオフセット成分を相殺しつつ、入力端子Ｎ１と入力端子Ｎ２の間の電圧差と、入力端子Ｎ３と入力端子Ｎ４の間の電圧差との比較を行うフェーズである。

【0027】

以下に、サンプルフェーズφ１と比較フェーズφ２について、詳細に説明する。
サンプルフェーズφ１では、スイッチＳ１、Ｓ２はオンする。従って、比較器１の各入力端子には、次の電圧が供給される。比較器１の反転入力端子ＮＮには出力端子ＯＵＴの電圧Ｖｏが与えられ、非反転入力端子ＮＰには基準電圧Ｖｒｅｆが与えられる。

【0028】

ＶＰφ１＝Ｖｒｅｆφ１・・・（６）
また、スイッチＳ１がオンしているとき、比較器１は式（４）で示したように動作するから、反転入力端子ＮＮの電圧ＶＮは次のように表される。

【0029】

ＶＮφ１＝Ｖｒｅｆφ１＋Ｖｏａφ１・・・（７）
各電圧の末尾のφ１は、サンプルフェーズφ１における電圧である事を示す。これ以降では、他の電圧、また比較フェーズφ２についても同様に表記する。

【0030】

容量Ｃ１、Ｃ２、Ｃ３およびＣ４には、各容量の２つの端子の電圧差と容量値に応じた電荷が蓄積される。この電荷量をそれぞれＱ１、Ｑ２、Ｑ３およびＱ４とすると、それぞれ次のように表される。
Ｑ１φ１＝Ｃ１×（ＶＮφ１−Ｖ１φ１）・・・（８）
Ｑ２φ１＝Ｃ２×（ＶＰφ１−Ｖ２φ１）・・・（９）
Ｑ３φ１＝Ｃ３×（ＶＮφ１−Ｖ３φ１）・・・（１０）
Ｑ４φ１＝Ｃ４×（ＶＰφ１−Ｖ４φ１）・・・（１１）
ここで、容量Ｃ１〜Ｃ４の容量値をそれぞれＣ１〜Ｃ４とした。

【0031】

一方、比較フェーズφ２では、スイッチＳ１、Ｓ２はオフする。比較フェーズφ２で容量Ｃ１〜Ｃ４に蓄積される電荷量はそれぞれ次のように表される。
Ｑ１φ２＝Ｃ１×（ＶＮφ２−Ｖ１φ２）・・・（１２）
Ｑ２φ２＝Ｃ２×（ＶＰφ２−Ｖ２φ２）・・・（１３）
Ｑ３φ２＝Ｃ３×（ＶＮφ２−Ｖ３φ２）・・・（１４）
Ｑ４φ２＝Ｃ４×（ＶＰφ２−Ｖ４φ２）・・・（１５）
スイッチＳ１がオフしているため、容量１と容量３に蓄積される電荷量の総和は、電荷保存則によりサンプルフェーズφ１と比較フェーズφ２で変化しない。これを式で表すと次式のようになる。

【0032】

Ｑ１φ１＋Ｑ３φ１＝Ｑ１φ２＋Ｑ３φ２・・・（１６）
式（１６）に式（８）、（１０）、（１２）、（１４）を代入し、ＶＮφ２について解くと、次式を得る。
ＶＮφ２＝ＶＮφ１＋Ｃ１／（Ｃ１＋Ｃ３）×（Ｖ１φ２−Ｖ１φ１）＋Ｃ３／（Ｃ１＋Ｃ３）×（Ｖ３φ２−Ｖ３φ１）・・・（１７）
式（１７）に式（７）を代入すると、次式を得る。
ＶＮφ２＝Ｖｒｅｆφ１＋Ｖｏａφ１＋Ｃ１／（Ｃ１＋Ｃ３）×（Ｖ１φ２−Ｖ１φ１）＋Ｃ３／（Ｃ１＋Ｃ３）×（Ｖ３φ２−Ｖ３φ１）・・・（１８）
また、スイッチＳ1と同様にスイッチＳ２はオフしているため、容量２と容量４に蓄積される電荷量の総和は、電荷保存則によりサンプルフェーズφ１と比較フェーズφ２で変化せず、次式で表される。

【0033】

Ｑ２φ１＋Ｑ４φ１＝Ｑ２φ２＋Ｑ４φ２・・・（１９）
式（１９）に式（９）、（１１）、（１３）、（１５）を代入し、ＶＰφ２について解くと、次式を得る。
ＶＰφ２＝ＶＰφ１＋Ｃ２／（Ｃ２＋Ｃ４）×（Ｖ２φ２−Ｖ２φ１）＋Ｃ４／（Ｃ２＋Ｃ４）×（Ｖ４φ２−Ｖ４φ１）・・・（２０）
式（２０）に式（６）を代入すると、次式を得る。
ＶＰφ２＝Ｖｒｅｆφ１＋Ｃ２／（Ｃ２＋Ｃ４）×（Ｖ２φ２−Ｖ２φ１）＋Ｃ４／（Ｃ２＋Ｃ４）×（Ｖ４φ２−Ｖ４φ１）・・・（２１）
また、スイッチＳ１がオフしているとき、比較器１は式（５）で示したように動作するから、比較器１の出力端子ＯＵＴの電圧Ｖｏは次のように表される。

【0034】

Ｖｏφ２＝Ａ１×（ＶＰφ２＋Ｖｏａφ２−ＶＮφ２）・・・（２２）
上式（２２）に式（１８）で表されるＶＮφ２、式（２１）で表されるＶＰφ２を代入すると次式を得る。

【0035】

Ｖｏφ２＝Ａ１×｛−Ｃ１／（Ｃ１＋Ｃ３）×（Ｖ１φ２−Ｖ１φ１）＋Ｃ２／（Ｃ２＋Ｃ４）×（Ｖ２φ２−Ｖ２φ１）−Ｃ３／（Ｃ１＋Ｃ３）×（Ｖ３φ２−Ｖ３φ１）＋Ｃ４／（Ｃ２＋Ｃ４）×（Ｖ４φ２−Ｖ４φ１）＋（Ｖｏａφ２−Ｖｏａφ１）｝・・・（２３）
以降では説明の便宜上、容量値Ｃ１とＣ２は容量値Ｃに等しく、容量値Ｃ３と容量値Ｃ４は容量値Ｃのｎ倍に等しいとすると、式（２３）は次のように表される。

【0036】

Ｖｏφ２＝Ａ１×［１／（１＋ｎ）×｛（Ｖ２φ２−Ｖ２φ１）−（Ｖ１φ２−Ｖ１φ１）｝−ｎ／（１＋ｎ）×｛（Ｖ３φ２−Ｖ３φ１）−（Ｖ４φ２−Ｖ４φ１）｝＋（Ｖｏａφ２−Ｖｏａφ１）｝］・・・（２４）
式（２４）を分かりやすくするために、入力端子Ｎ１および入力端子Ｎ２から供給される電圧成分をΔＶｉｎとおき、入力端子Ｎ３および入力端子Ｎ４から供給される電圧成分をΔＶｒｅｆとおくと、式（２４）は次のように表せる。

【0037】

Ｖｏφ２＝Ａ１×｛（ΔＶｉｎ−ｎ×ΔＶｒｅｆ）／（１＋ｎ）＋（Ｖｏａφ２−Ｖｏａφ１）｝・・・（２５）
ここに、
ΔＶｉｎ＝（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）・・・（２６）
ΔＶｒｅｆ＝−｛（Ｖ４φ２−Ｖ３φ２）−（Ｖ４φ１−Ｖ３φ１）｝・・・（２７）
である。

【0038】

ここで、比較器１の入力オフセット電圧Ｖｏａは、厳密には経時変化や温度変化（温度ドリフト）を示すために一定の値ではないが、サンプルフェーズφ１および比較フェーズφ２の時間が、入力オフセット電圧の経時変化や温度変化に対して十分に短い時間であれば、入力オフセット電圧の値は、サンプルフェーズφ１と比較フェーズφ２で概ね等しい値であるとみなす事ができる。従って式（２５）において、Ｖｏａφ２−Ｖｏａφ１はほぼゼロの値となり、比較フェーズφ２の比較器１における比較動作時に比較器１のオフセット成分は取り除かれることになる。よって式（２５）は次のように表せる。

【0039】

Ｖｏφ２＝Ａ１×｛（ΔＶｉｎ−ｎ×ΔＶｒｅｆ）／（１＋ｎ）｝・・・（２８）
従って、入力端子Ｎ１および入力端子Ｎ２から供給される電圧成分ΔＶｉｎと、入力端子Ｎ３および入力端子Ｎ４から供給される電圧成分ΔＶｒｅｆを比較した結果が、十分に大きな増幅率Ａ１で増幅され、最終的に比較器１の出力端子ＯＵＴからハイレベル信号またはローレベル信号として出力されることになる。すなわち、誤差成分であるオフセット電圧の影響を取り除き、高精度な比較結果を得ることができる。

【0040】

ここで、ΔＶｉｎを決める入力端子Ｎ１および入力端子Ｎ２の電圧を、例えば、Ｖ２φ２＝Ｖ１φ１＝Ｖ２’、Ｖ１φ２＝Ｖ２φ１＝Ｖ１’となるように入力した場合には、式（２６）からΔＶｉｎ＝２×（Ｖ２’−Ｖ１’）となり、Ｖ２’とＶ１’の差を２倍した電圧が入力電圧成分として比較器１に入力されることになる。

【0041】

また一方で、ΔＶｒｅｆを決める入力端子Ｎ３および入力端子Ｎ４の電圧を、例えば、Ｖ４φ２＝Ｖ３φ１＝Ｖ４’、Ｖ３φ２＝Ｖ４φ１＝Ｖ３’となるように入力した場合には、式（２７）からΔＶｒｅｆ＝２×（Ｖ３’−Ｖ４’）となり、Ｖ３’とＶ４’の差を２倍した電圧が入力電圧成分として比較器１に入力されることになる。

【0042】

間便のため、ｎ＝1となるように容量Ｃ１〜Ｃ２の容量値を選定したとすると、この例の場合には式（２８）は、
Ｖｏφ２＝Ａ１×｛（Ｖ２’−Ｖ１’）−（Ｖ３’−Ｖ４’）｝・・・（２９）
となり、入力電圧（Ｖ２’−Ｖ１’）と入力電圧（Ｖ３’−Ｖ４’）の比較結果が出力端子から得られることになる。

【0043】

ここで、式（２３）に注目すると、この式にはＶｒｅｆの項は含まれていない。これは、式（１８）で表されるＶＮφ２と、式（２１）で表されるＶＰφ２の両方にＶｒｅｆφ１の項が含まれており、これらを式（２１）で表されるＶｏφ２に代入した際にＶｒｅｆの項が相殺されたためである。このことは、本発明の比較回路では、基準電圧入力端子Ｎｒｅｆに与えられる電圧Ｖｒｅｆがいかなる値でも、比較結果はＶｒｅｆの電圧によらないことを示している。実際の回路においては、比較器１に入力可能な電圧の範囲には、同相入力電圧範囲という制約があり、この電圧範囲を逸脱した場合には、高精度な比較を正常に行えない可能性がある。入力端子Ｎ１、入力端子Ｎ２、入力端子Ｎ３および入力端子Ｎ４の電圧が、比較器１の同相入力電圧範囲外の電圧であったとしても、本発明の比較回路では、基準電圧入力端子Ｎｒｅｆの電圧を比較器１の同相入力電圧範囲内になるように選択することで、高精度な比較が可能であるという利点を有する。別の表現をすると、比較器１に要求される同相入力電圧範囲を著しく緩和できるという利点を有している。

【0044】

次に、スイッチＳ１、Ｓ２の接続を本発明の構成にすることによる効果を説明する。オフ状態のスイッチの理想的な特性としては、抵抗値が限りなく大きい、すなわち端子間に電流が流れないことが挙げられるが、実際の回路においては、スイッチの端子間にはリーク電流が流れる。このためにリーク電流を低減させるスイッチ回路の構成が多々挙げられているが、リーク電流はゼロにはならず有限の値をとる。容量とスイッチを使用した比較回路においては、オフ時のスイッチのリーク電流が容量に流れ込むことで容量に蓄積された電荷量が変化し、比較結果に誤差が発生する要因となりうる。また一般に、リーク電流は高温であるほど増加する傾向にあるため、高温になるほど比較回路の誤差は増大する傾向にある。

【0045】

本発明の回路構成においては、容量Ｃ１の一方の端子と容量Ｃ３の一方の端子と比較器１の反転入力端子ＮＮの接続点、容量Ｃ２の一方の端子と容量Ｃ４の一方の端子と比較器１の非反転入力端子ＮＰの接続点、にそれぞれ対称となるようにスイッチＳ１，Ｓ２を接続している。このため、比較フェーズφ２でスイッチＳ１とＳ２がオフしている際に、スイッチＳ１とＳ２がリーク電流を生じたとしても、スイッチＳ１とＳ２に概同等の特性を有するスイッチを採用することで、スイッチのリーク電流は各接続点にほぼ等しく流れ込み、反転入力端子ＮＮの電圧ＶＮと非反転入力端子ＮＰの電圧ＶＰはそれぞれ変化するものの、その変化量はほぼ同等となるように動作する。従って、電圧の差分であるＶＰ−ＶＮの値は変化せず、結果として比較結果の誤差が最小源になり、高精度な比較判定結果を得ることが可能となるという構成上の利点を有している。

【0046】

また、スイッチの非理想成分としては、上述のリーク電流の他に、スイッチを構成するトランジスタ素子がオンからオフに遷移する際に発生するノイズ成分、例えば、チャネルチャージインジェクションやクロックフィードスルーが挙げられる。本発明の回路構成においては、容量Ｃ１の一方の端子と容量Ｃ３の一方の端子と比較器１の反転入力端子ＮＮの接続点、容量Ｃ２の一方の端子と容量Ｃ４の一方の端子と比較器１の非反転入力端子ＮＰの接続点にそれぞれ対称となるようにスイッチＳ１，Ｓ２を接続しているため、スイッチのノイズ成分によって発生する電荷は各接続点にほぼ等しく注入され、反転入力端子ＮＮの電圧ＶＮと非反転入力端子ＮＰの電圧ＶＰはそれぞれ変化するものの、その変化量はほぼ同等となるように動作する。これはリーク電流の場合と同様である。従って、スイッチがオン状態からオフ状態に遷移する際に発生するノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能となるという構成上の利点を有している。

【0047】

本説明においては、具体的なスイッチ制御のタイミングチャートを示したが、本説明内で記載した動作を行う構成であれば、必ずしもこのタイミングに制限されるものではない。例えば、図２では、サンプルフェーズφ１から比較フェーズφ２への遷移時、または逆の遷移時にスイッチのオンまたはオフが切り替わるタイミングが同時になるように記載しているが、スイッチＳ１がオフした後にスイッチＳ２をオフするようにタイミングをずらして制御しても良い。比較器１の過渡応答特性が良い場合や、比較器１の反転入力端子ＮＮと非反転入力端子ＮＰの間の寄生容量が無視できない大きさであるなどの場合では、スイッチＳ２をオフした際に生じるスイッチングノイズが非反転入力端子ＮＰから反転入力端子ＮＮに伝播し、容量Ｃ１に充電する電圧に無視できない誤差を発生させる場合がある。このような場合には、スイッチＳ１がオフするタイミングに対してスイッチＳ２がオフするタイミングを遅らせると、より好適である。

【0048】

また本説明においては、容量Ｃ１〜Ｃ４の容量値Ｃ１〜Ｃ４の値の関係について、具体的な比を挙げたが、必ずしも説明で示した比でなくても良い。
また本説明においては、入力端子Ｎ１と入力端子Ｎ２に印加される入力電圧の一例、および、入力端子Ｎ３と入力端子Ｎ４に印加する電圧の一例を挙げたが、必ずしも、この例に制限されるものではない。例えば、従来技術に示されるように、センサ素子に印加される物理量の強度に応じて論理出力を行う信号検出回路に本実施形態の比較回路を適用する場合、入力電圧成分の例は次のようになる。

【0049】

Ｖ１φ１＝Ｖｃｍφ１＋Ｖｓｉｇφ１＋Ｖｏｆｆφ１
Ｖ２φ１＝Ｖｃｍφ１−Ｖｓｉｇφ１−Ｖｏｆｆφ１
Ｖ１φ２＝Ｖｃｍφ２−Ｖｓｉｇφ２＋Ｖｏｆｆφ２
Ｖ２φ２＝Ｖｃｍφ２＋Ｖｓｉｇφ２−Ｖｏｆｆφ２
ここで、Ｖｃｍはセンサ素子の信号電圧の同相電圧成分、Ｖｓｉｇはセンサ素子の信号電圧成分、Ｖｏｆｆはセンサ素子のオフセット電圧成分（誤差要因）である。以上の各入力電圧を式（２６）に代入すると、
ΔＶｉｎ＝２×（Ｖｓｉｇφ２＋Ｖｓｉｇφ１）−２×（Ｖｏｆｆφ２−Ｖｏｆｆφ１）・・・（３０）
となる。センサ素子のオフセット電圧成分はサンプルフェーズφ１と比較フェーズφ２で概ね等しい値を示すので相殺される。従って、センサ素子の信号電圧成分のみが入力電圧成分ΔＶｉｎとして比較器１に入力されることになる。このような入力電圧成分の場合においても、本発明の趣旨である、比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得るという点から逸脱するものではない。

【0050】

図３は、本発明の実施形態の他の例の回路図である。図１に示した回路図との違いは、容量Ｃ５と容量Ｃ６を追加した点である。追加した要素は次のように構成され接続される。
容量Ｃ５の一方の端子は比較器１の反転入力端子ＮＮに接続され、他方の端子は入力端子Ｎ５に接続される。容量Ｃ６の一方の端子は比較器１の非反転入力端子ＮＰに接続され、他方の端子は入力端子Ｎ６に接続される。この他の接続および構成については、図１に示した本発明の実施形態と同じである。

【0051】

次に、本回路の比較回路の動作を説明する。
スイッチＳ１、Ｓ２は図１の回路の場合と同様に制御され、図２に示すように動作する。
サンプルフェーズφ１では、スイッチＳ１、Ｓ２はオンしており、容量Ｃ１〜Ｃ４に式（８）〜（１１）と同様の電荷量が蓄積されるのに加えて、容量Ｃ５、Ｃ６にはそれぞれ次式で表される電荷量Ｑ５、Ｑ６が蓄積される。
Ｑ５φ１＝Ｃ５×（ＶＮφ１−Ｖ５φ１）・・・（３１）
Ｑ６φ１＝Ｃ６×（ＶＰφ１−Ｖ６φ１）・・・（３２）
一方、比較フェーズφ２では、スイッチＳ１、Ｓ２はオフしており、容量Ｃ１〜Ｃ４に式（１２）〜（１５）と同様の電荷量が蓄積されるのに加えて、容量Ｃ５、Ｃ６にはそれぞれ次式で表される電荷量Ｑ５、Ｑ６が蓄積される。
Ｑ５φ２＝Ｃ５×（ＶＮφ２−Ｖ５φ２）・・・（３３）
Ｑ６φ２＝Ｃ６×（ＶＰφ２−Ｖ６φ２）・・・（３４）
スイッチＳ１がオフしているため、容量１と容量３と容量５に蓄積される電荷の総和は、図１の場合と同様に、電荷保存則によりサンプルフェーズφ１と比較フェーズφ２で変化しない。これを式で表すと次式のようになる。

【0052】

Ｑ１φ１＋Ｑ３φ１＋Ｑ５φ１＝Ｑ１φ２＋Ｑ３φ２＋Ｑ５φ２・・・（３５）
式（３５）に式（８）、（１０）、（１２）、（１４）、（３１）、（３３）を代入し、ＶＮφ２について解くと、次式を得る。
ＶＮφ２＝ＶＮφ１＋Ｃ１／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ１φ２−Ｖ１φ１）＋Ｃ３／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ３φ２−Ｖ３φ１）＋Ｃ５／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ５φ２−Ｖ５φ１）・・・（３６）
式（３６）に式（７）を代入すると、次式を得る。
ＶＮφ２＝Ｖｒｅｆφ１＋Ｖｏａφ１＋Ｃ１／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ１φ２−Ｖ１φ１）＋Ｃ３／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ３φ２−Ｖ３φ１）＋Ｃ５／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ５φ２−Ｖ５φ１）・・・（３７）
また、スイッチＳ1と同様にスイッチＳ２はオフしているため、容量２と容量４と容量６に蓄積される電荷量の総和は、図１の場合と同様に、電荷保存則によりサンプルフェーズφ１と比較フェーズφ２で変化せず、次式で表される。

【0053】

Ｑ２φ１＋Ｑ４φ１＋Ｑ６φ１＝Ｑ２φ２＋Ｑ４φ２＋Ｑ６φ２・・・（３８）
式（３８）に式（９）、（１１）、（１３）、（１５）、（３２）、（３４）を代入し、ＶＰφ２について解くと、次式を得る。
ＶＰφ２＝ＶＰφ１＋Ｃ２／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ２φ２−Ｖ２φ１）＋Ｃ４／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ４φ２−Ｖ４φ１）＋Ｃ６／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ６φ２−Ｖ６φ１）・・・（３８）
式（３８）に式（６）を代入すると、次式を得る。
ＶＰφ２＝Ｖｒｅｆφ１＋Ｃ２／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ２φ２−Ｖ２φ１）＋Ｃ４／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ４φ２−Ｖ４φ１）＋Ｃ６／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ６φ２−Ｖ６φ１）・・・（３９）
スイッチＳ１がオフしているとき、図１の場合と同様に、比較器１の出力端子ＯＵＴの電圧Ｖｏは式（２２）のように表される。式（２２）に式（３７）で表されるＶＮφ２、式（３９）で表されるＶＰφ２を代入すると次式を得る。

【0054】

Ｖｏφ２＝Ａ１×｛−Ｃ１／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ１φ２−Ｖ１φ１）＋Ｃ２／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ２φ２−Ｖ２φ１）−Ｃ３／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ３φ２−Ｖ３φ１）＋Ｃ４／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ４φ２−Ｖ４φ１）−Ｃ５／（Ｃ１＋Ｃ３＋Ｃ５）×（Ｖ５φ２−Ｖ５φ１）＋Ｃ６／（Ｃ２＋Ｃ４＋Ｃ６）×（Ｖ６φ２−Ｖ６φ１）＋（Ｖｏａφ２−Ｖｏａφ１）｝・・・（４０）
以降では説明の便宜上、容量値Ｃ１とＣ２は容量値Ｃに等しく、容量値Ｃ３と容量値Ｃ４は容量値Ｃのｎ倍、容量値Ｃ５と容量値Ｃは容量値Ｃのｍ倍に等しいとすると、式（４０）は次のように表される。

【0055】

Ｖｏφ２＝Ａ１×［＋１／（１＋ｎ＋ｍ）×｛（Ｖ２φ２−Ｖ２φ１）−（Ｖ１φ２−Ｖ１φ１）｝＋ｎ／（１＋ｎ＋ｍ）×｛（Ｖ４φ２−Ｖ４φ１）−（Ｖ３φ２−Ｖ３φ１）｝＋ｍ／（１＋ｎ＋ｍ）×｛（Ｖ６φ２−Ｖ６φ１）−（Ｖ５φ２−Ｖ５φ１）｝＋（Ｖｏａφ２−Ｖｏａφ１）｝］・・・（４１）
式（４１）を分かりやすくするために、図１の説明の場合と同様に、入力端子Ｎ１および入力端子Ｎ２から供給される電圧成分をΔＶｉｎとおき、入力端子Ｎ３および入力端子Ｎ４から供給される電圧成分をΔＶｒｅｆとおき、さらに入力端子Ｎ５および入力端子Ｎ６から供給される電圧成分をΔＶｉｎ２とおくと、式（４１）は次のように表せる。

【0056】

Ｖｏφ２＝Ａ１×｛（ΔＶｉｎ−ｎ×ΔＶｒｅｆ＋ｍ×ΔＶｉｎ２）／（１＋ｎ＋ｍ）＋（Ｖｏａφ２−Ｖｏａφ１）｝・・・（４２）
ここに、ΔＶｉｎは式（２６）、ΔＶｒｅｆは式（２７）と同様であり、
ΔＶｉｎ＝（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）・・・（２６）
ΔＶｒｅｆ＝−｛（Ｖ４φ２−Ｖ３φ２）−（Ｖ４φ１−Ｖ３φ１）｝・・・（２７）
ΔＶｉｎ２＝（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）・・・（４３）
である。

【0057】

ここで、比較器１の入力オフセット電圧Ｖｏａは、図１の説明の場合と同様に、サンプルフェーズφ１と比較フェーズφ２で概ね等しい値であるとみなす事ができるため、式（４３）は次のように表せる。

【0058】

Ｖｏφ２＝Ａ１×｛（ΔＶｉｎ−ｎ×ΔＶｒｅｆ＋ｍ×ΔＶｉｎ２）／（１＋ｎ＋ｍ）｝・・・（４４）
従って、入力端子Ｎ１および入力端子Ｎ２から供給される電圧成分ΔＶｉｎと入力端子Ｎ５および入力端子Ｎ６から供給される電圧成分ΔＶｉｎ２のｍ倍の和と、入力端子Ｎ３および入力端子Ｎ４から供給される電圧成分ΔＶｒｅｆのｎ倍とを比較した結果が、十分に大きな増幅率Ａ１で増幅され、最終的に比較器１の出力端子ＯＵＴからハイレベル信号またはローレベル信号として出力されることになる。すなわち、誤差成分であるオフセット電圧の影響を取り除き、高精度な比較結果を得ることができる。

【0059】

また、式（４１）には図１の場合の式（２３）と同様にＶｒｅｆの項は含まれていない。従って、本構成においても比較器１に要求される同相入力電圧範囲を著しく緩和できるという利点を有しているといえる。また、スイッチＳ１、Ｓ２の接続についても、図１の場合と同様に、比較器１反転入力端子ＮＮと非反転入力端子ＮＰにそれぞれ対称となるようにスイッチＳ１，Ｓ２を接続しているため、スイッチの非理想成分であるリーク電流やオンからオフに遷移する際に発生するノイズ成分の影響による誤差が最小源になり、高精度な比較判定結果を得ることが可能となるという構成上の利点を有している。

【0060】

図１の説明においては、従来技術に示されるような、センサ素子に印加される物理量の強度に応じて論理出力を行う信号検出回路に本実施形態の比較回路を適用する場合を挙げた。図３に示す本回路構成においても同様に、ΔＶｉｎにセンサ素子の信号を入力し、ΔＶｉｎ２に他のセンサ素子信号を入力すると、センサ素子と他のセンサ素子の信号電圧の同相電圧成分やオフセット電圧成分（誤差要因）を取り除いた、センサ素子と他のセンサ素子の信号電圧成分の和と、ΔＶｒｅｆとを高精度に比較することができる。

【0061】

また、式（４３）式の代わりに
ΔＶｉｎ２＝−[（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）]・・・（４５）
とすると、式（４４）は次のように表される。

【0062】

Ｖｏφ２＝Ａ１×［｛ΔＶｉｎ−（ｎ×ΔＶｒｅｆ＋ｍ×ΔＶｉｎ２）｝］／（１＋ｎ＋ｍ）｝・・・（４６）
上記の説明と、式（４６）から、ΔＶｉｎにセンサ素子の信号を入力し、ΔＶｒｅｆとΔＶｉｎ２に基準電圧成分を入力した場合には、センサ素子信号電圧成分と、基準電圧成分ΔＶｒｅｆとΔＶｉｎの和とを高精度に比較することができることがわかる。

【0063】

図４は、本発明の実施形態を磁気センサ装置に応用した例の回路図である。図４の磁気センサ装置は図１の比較回路と、磁電変換素子であるホール素子２と、スイッチ回路３と、差動増幅器４と、検出電圧設定回路５と、基準電圧回路ｒｅｆ０を追加した点である。検出電圧設定回路５は基準電圧回路ｒｅｆ１および基準電圧回路ｒｅｆ２で構成される。

【0064】

追加した要素は次のように構成され接続される。ホール素子２は、第一端子対Ａ―Ｃと第二端子対Ｂ―Ｄとを備える。スイッチ回路３は、ホール素子１の各端子Ａ、Ｂ、ＣおよびＤと接続される４つの入力端子と、第一出力端子及び第二出力端子を有する。差動増幅器４は、スイッチ回路３の第一出力端子及び第二出力端子が各々接続される第一入力端子Ｎ１Ｓ及び第二入力端子Ｎ２Ｓと、容量Ｃ1の他方の端子である入力端子Ｎ１に接続される第一出力端子Ｎ１及び容量Ｃ２の他方の端子である入力端子Ｎ２に接続される第二出力端子Ｎ２とを有する。容量Ｃ３の他方の端子に接続された入力端子Ｎ３は、基準電圧回路ｒｅｆ１の正極に接続され、容量Ｃ４の他方の端子に接続された入力端子Ｎ４は、基準電圧回路ｒｅｆ２の正極に接続され、スイッチＳ２の他方の端子に接続された基準電圧入力端子Ｎｒｅｆは、基準電圧回路ｒｅｆ０の正極に接続される。この他の接続および構成については、図１に示した本発明の実施形態と同じである。

【0065】

次に、本応用例の磁気センサ装置の動作を説明する。
スイッチ回路３は、ホール素子２の第一端子対Ａ―Ｃに電源電圧を入力し第二端子対Ｂ―Ｄから信号電圧を出力する第一検出状態Ｔ１と、第二端子対Ｂ―Ｄに電源電圧を入力し第一端子対Ａ―Ｃから信号電圧を出力する第二検出状態Ｔ２とを切り替える機能を有する。

【0066】

ホール素子２は磁界強度（または磁束密度）に応じた信号電圧を出力すると共に、誤差成分であるオフセット電圧を出力する。以下の説明では、ホール素子２はサンプルフェーズφ１のときに第一検出状態Ｔ１であり、比較フェーズφ２のときに第二検出状態Ｔ２とする。また、ホール素子２の素子信号電圧Ｖｈ、オフセット電圧Ｖｏｈは、第一検出状態Ｔ１と第二検出状態Ｔ２とで素子信号電圧Ｖｈが逆相であり、オフセット電圧Ｖｏｈが同相であるとすると、フェーズφ１、フェーズφ２のそれぞれのフェーズにおける端子Ｎ１ＳおよびＮ２Ｓの電圧はＶ１ＳおよびＶ２Ｓは、以下の式で表される。

【0067】

Ｖ１Ｓφ１＝Ｖｃｍ１＋Ｖｈ１／２＋Ｖｏｈ１／２・・・（４７）
Ｖ２Ｓφ１＝Ｖｃｍ１−Ｖｈ１／２−Ｖｏｈ１／２・・・（４８）
Ｖ１Ｓφ２＝Ｖｃｍ２−Ｖｈ２／２＋Ｖｏｈ２／２・・・（４９）
Ｖ２Ｓφ２＝Ｖｃｍ２＋Ｖｈ２／２−Ｖｏｈ２／２・・・（５０）
ここで、ホール素子２の素子同相電圧Ｖｃｍ、素子信号電圧Ｖｈ、オフセット電圧Ｖｏｈの末尾に付した“１”または“２”は、それぞれホール素子２およびスイッチ回路３の検出状態がそれぞれ第一検出状態Ｔ１または第二検出状態Ｔ２での値であることを示す。式（４７）から式（５０）により、各フェーズで差動増幅器４に入力される電圧は次のようになる。
Ｖ２Ｓφ１−Ｖ１Ｓφ１＝−Ｖｈ１−Ｖｏｈ１・・・（５１）
Ｖ２Ｓφ２−Ｖ１Ｓφ２＝＋Ｖｈ２−Ｖｏｈ２・・・（５２）
差動増幅器４は、２つの入力電圧の差を増幅し、２つの出力電圧の差として出力する機能を有する。差動増幅器４は、２つの入力電圧の差を増幅し、２つの出力電圧の差として出力する機能を有する。この増幅機能を式で表すと
Ｖ２−Ｖ１＝Ｇ×（Ｖ２Ｓ−Ｖ１Ｓ）・・・（５３）
となる。ここに、Ｇは差動増幅器の増幅率であり、Ｖ１およびＶ２は端子Ｎ１、Ｎ２の電圧である。さらに、差動増幅器４の入力端子Ｎ１Ｓ、Ｎ２Ｓにおける入力オフセット電圧をＶｏａ１およびＶｏａ２を考慮すると、式（５３）は次のように表される。

【0068】

Ｖ２−Ｖ１＝Ｇ×（Ｖ２Ｓ−Ｖ１Ｓ）＋Ｇ×（Ｖｏａ２−Ｖｏａ１）・・・（５４）
従って差動増幅器４の出力には、入力電圧の差分Ｖ２Ｓ−Ｖ１Ｓだけでなく、入力オフセット電圧の差分Ｖｏａ２−Ｖｏａ１も増幅率Ｇ倍されて出力される。式（５４）から、各フェーズにおける差動増幅器４の差動出力Ｖ２−Ｖ１は次のようになる。

【0069】

Ｖ２φ１−Ｖ１φ１＝Ｇ×（Ｖ２Ｓφ１−Ｖ１Ｓφ１）＋Ｇ×（Ｖｏａ２φ１−Ｖｏａ１φ１）・・・（５５）
Ｖ２φ２−Ｖ１φ２＝Ｇ×（Ｖ２Ｓφ２−Ｖ１Ｓφ２）＋Ｇ×（Ｖｏａ２φ２−Ｖｏａ１φ２）・・・（５６）
式（５５）および式（５６）に、それぞれ式（５１）および式（５２）を代入すると次式を得る。

【0070】

Ｖ２φ１−Ｖ１φ１＝Ｇ×（−Ｖｈ１−Ｖｏｈ１）＋Ｇ×（Ｖｏａ２φ１−Ｖｏａ１φ１）・・・（５７）
Ｖ２φ２−Ｖ１φ２＝Ｇ×（＋Ｖｈ２−Ｖｏｈ２）＋Ｇ×（Ｖｏａ２φ２−Ｖｏａ１φ２）・・・（５８）
容量Ｃ１〜Ｃ４、比較器１、スイッチＳ１、Ｓ２からなる構成は図１に示した構成と同じであり、図１と同じ動作をする。容量Ｃ１の他方の端子に接続された入力端子Ｎ１と容量Ｃ２の他方の端子に接続された入力端子Ｎ２には、差動増幅器４の出力が接続され、スイッチ回路３を介してホール素子２からの磁界強度に応じた信号電圧と誤差成分であるオフセット電圧が入力される。また、容量Ｃ３の他方の端子に接続された入力端子Ｎ３は基準電圧回路ｒｅｆ１の正極に接続され、基準電圧回路ｒｅｆ１からの基準電圧Ｖｒｅｆ１が供給される。容量Ｃ４の他方の端子に接続された入力端子Ｎ４は基準電圧回路ｒｅｆ２の正極に接続され、基準電圧回路ｒｅｆ２からの基準電圧Ｖｒｅｆ２が供給される。スイッチＳ２の他方の端子に接続された基準電圧入力端子Ｎｒｅｆは基準電圧回路ｒｅｆ０の正極に接続され、基準電圧回路ｒｅｆ０からの基準電圧Ｖｒｅｆ０が供給される。

【0071】

容量Ｃ１〜Ｃ４、比較器１、スイッチＳ１、Ｓ２からなる構成は図１に示した構成と同じ動作をするので、比較フェーズφ２における比較器１の出力は、式（２５）と同様になる。ここで、説明の便宜上、容量値Ｃ１とＣ２は容量値Ｃに等しく、容量値Ｃ３と容量値Ｃ４は容量値Ｃのｎ倍に等しいとする。
Ｖｏφ２＝Ａ１×｛（ΔＶｉｎ−ｎ×ΔＶｒｅｆ）／（１＋ｎ）＋（Ｖｏａφ２−Ｖｏａφ１）｝・・・（２５）
式（２６）に式（５６）と式（５８）を代入し、式（２７）を書き換えると次のようになる。
ΔＶｉｎ＝Ｇ×｛（Ｖｈ２＋Ｖｈ１）−（Ｖｏｈ２−Ｖｏｈ１）｝＋Ｇ×｛（Ｖｏａ２φ２−Ｖｏａ２φ１）−（Ｖｏａ１φ２−Ｖｏａ１φ１）｝・・・（５９）
ΔＶｒｅｆ＝−｛（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）｝・・・（６０）
ここで、差動増幅器４および比較器１の入力オフセット電圧Ｖｏａ１、Ｖｏａ２、Ｖｏａは、厳密には経時変化や温度変化（温度ドリフト）を示すため、一定の値ではないが、サンプルフェーズφ１および比較フェーズφ２の時間が入力オフセット電圧の経時変化や温度変化に対して十分に短い時間であれば、入力オフセット電圧の値は、サンプルフェーズφ１と比較フェーズφ２で概等しい値であるとみなす事ができる。従って、式（２５）および式（５９）において、Ｖｏａφ２−Ｖｏａφ１、Ｖｏａ２φ２−Ｖｏａ２φ１、Ｖｏａ１φ２−Ｖｏａ１φ１は、ほぼゼロの値となり、比較フェーズφ２の比較器１における比較動作時に、差動増幅器４および比較器１のオフセット成分は取り除かれる。

【0072】

また、ホール素子２の素子オフセット電圧Ｖｏｈは、一般的に、第一検出状態Ｔ１と第二検出状態Ｔ２とで概等しい値となる特性を有するから、Ｖｏｈ２−Ｖｏｈ１は、ほぼゼロの値となり、比較フェーズφ２の比較器１における比較動作時に、素子オフセット成分は取り除かれる。式（２５）、式（５９）から、これらの取り除かれる成分を削除すると、次の式を得る。
Ｖｏφ２＝Ａ１×｛（ΔＶｉｎ−ｎ×ΔＶｒｅｆ）／（１＋ｎ）｝・・・（６１）
ΔＶｉｎ＝Ｇ×（Ｖｈ２＋Ｖｈ１）・・・（６２）
従って、ホール素子２の第一検出状態Ｔ１と第二検出状態Ｔ２における素子信号電圧Ｖｈの和を差動増幅器４の増幅率Ｇで増幅した電圧成分ΔＶｉｎと、検出電圧設定回路５から供給される電圧成分ΔＶｒｅｆを容量Ｃ１〜Ｃ４の容量値の比で増幅した電圧と、を比較した結果が、最終的に比較器１の出力端子ＯＵＴからハイレベル信号またはローレベル信号として出力されることになる。

【0073】

以上をまとめると、前述の式（６１）、（６２）、（６０）で示されるように、本発明の比較回路を応用した磁気センサ装置では、ホール素子２、差動増幅器４、比較器１において発生する全てのオフセット成分を取り除き、ホール素子の信号成分と基準電圧とを比較することができ、高精度の磁界強度の検出が実現される。また、理想的なホール素子においては、第一検出状態Ｔ１と第二検出状態Ｔ２の素子同相電圧Ｖｃｍ１およびＶｃｍ２は等しいが、実際のホール素子においては必ずしも等しい値ではなく、このことも高精度な磁界強度の検出に誤差を生じさせる要因となっている。本発明の比較回路を応用した磁気センサ装置においては、式（６１）、（６２）、（６０）で示されるように、比較結果を示す式にこれらの項は含まれておらず、ホール素子の同相電圧の非理想成分を除去した高精度の磁界強度の検出が実現される。また、本発明の比較回路を応用した磁気センサ装置は、サンプルフェーズφ１と比較フェーズφ２の２つのフェーズで磁界強度の検出が可能であり、複雑な信号処理のステップを必要とせず、高速かつ高精度の磁界強度の検出が実現される。また、ホール素子の信号成分と比較される基準電圧成分ΔＶｒｅｆは、式（６０）に示したように、基準電圧回路ｒｅｆ１と基準電圧回路ｒｅｆ２のサンプルフェーズφ１における値と、比較フェーズφ２におけるそれぞれの値によって、任意に設定する事が可能である。すなわち、任意に基準電圧を設定することで、検出する磁界強度を任意に設定することができる。また、一般的にホール素子の感度は温度依存を有するので、ホール素子２が出力する磁界強度に応じた信号電圧も温度依存を有する。これを補正するために、例えば、基準電圧回路ｒｅｆ１と基準電圧回路ｒｅｆ２に温度依存をもたせることで、検出する磁界強度の温度依存を抑制することができる。以上により、本発明の比較回路を磁気センサ装置に応用することにより、高精度な磁界強度の検出が実現されることを示した。

【0074】

本説明においては、センサ素子の例として磁気センサを挙げ、特にホール素子を用いた例について説明したが、応用可能なセンサ素子としてはこの限りではなく、例えば加速度や圧力などに応じて電圧を出力するセンサ素子や、物理量に応じて抵抗値が変化するセンサ素子についても広く応用可能である。

【0075】

ここで、図４の磁気センサ装置を構成する要素である差動増幅器４の回路構成の一例について示す。
図５は、磁気センサ装置に用いる差動増幅器の一例を示す回路図である。

【0076】

図５の差動増幅器４は、差動増幅器４１、４２と抵抗Ｒ１１、Ｒ１２、Ｒ１３を備えている。差動増幅器４は、第一入力端子Ｎ１Ｓが差動増幅器４１の非反転入力端子に接続され、第二入力端子Ｎ２Ｓが差動増幅器４２の非反転入力端子に接続され、第一出力端子Ｎ１が差動増幅器４１の出力端子に接続され、第二出力端子Ｎ２が差動増幅器４２の出力端子に接続される。抵抗Ｒ１１、Ｒ１２、Ｒ１３は、第一出力端子Ｎ１と第二出力端子Ｎ２の間に直列に接続され、Ｒ１１とＲ１２の接続点Ｎ１’は差動増幅器４１の反転入力端子に接続され、Ｒ１２とＲ１３の接続点Ｎ２’は差動増幅器４２の反転入力端子に接続される。

【0077】

差動増幅器４は以上のように接続されており、次のように動作する。
差動増幅器４１は非反転増幅器として動作し、反転入力端子に接続した接続点Ｎ１’が非反転入力端子に接続したＮ１Ｓに概等しくなるように動作する。また、差動増幅器４２は非反転増幅器として動作し、反転入力端子に接続した接続点Ｎ２’が非反転入力端子に接続したＮ２Ｓに概等しくなるように動作する。また、抵抗Ｒ１１、Ｒ１２、Ｒ１３に流れる電流は等しいので、次の式を得る。

【0078】

（Ｖ１−Ｖ１Ｓ）／Ｒ１１＝（Ｖ１Ｓ−Ｖ２Ｓ）／Ｒ１２・・・（６３）
（Ｖ２Ｓ−Ｖ２）／Ｒ１３＝（Ｖ１Ｓ−Ｖ２Ｓ）／Ｒ１２・・・（６４）
ここで、第一入力端子Ｎ１Ｓ、第二入力端子Ｎ２Ｓ、第一出力端子Ｎ１、第二出力端子Ｎ２の電圧をそれぞれ、Ｖ１Ｓ、Ｖ２Ｓ、Ｖ１、Ｖ２とした。式（６３）と式（６４）から、Ｖ１およびＶ２を計算すると次のようになる。

【0079】

Ｖ１＝−（Ｒ１１／Ｒ１２＋１／２）×（Ｖ２Ｓ−Ｖ１Ｓ）＋（Ｖ２Ｓ＋Ｖ１Ｓ）／２・・・（６５）
Ｖ２＝＋（Ｒ１３／Ｒ１２＋１／２）×（Ｖ２Ｓ−Ｖ１Ｓ）＋（Ｖ２Ｓ＋Ｖ１Ｓ）／２・・・（６６）
式（６５）と式（６６）の右辺の抵抗を含む括弧の項をそれぞれ増幅率Ｇ１、Ｇ２とし
Ｇ１＝Ｒ１１／Ｒ１２＋１／２・・・（６７）
Ｇ２＝Ｒ１３／Ｒ１２＋１／２・・・（６８）
とおくと、式（６５）と式（６６）は次のようになる。

【0080】

Ｖ１＝−Ｇ１×（Ｖ２Ｓ−Ｖ１Ｓ）＋（Ｖ２Ｓ＋Ｖ１Ｓ）／２・・・（６９）
Ｖ２＝＋Ｇ２×（Ｖ２Ｓ−Ｖ１Ｓ）＋（Ｖ２Ｓ＋Ｖ１Ｓ）／２・・・（７０）
式（６９）と式（７０）からＶ２−Ｖ１を計算すると次のようになる。

【0081】

Ｖ２−Ｖ１＝（Ｇ１＋Ｇ２）×（Ｖ２Ｓ−Ｖ１Ｓ）・・・（７１）
ここで、増幅率Ｇを
Ｇ＝Ｇ１＋Ｇ２・・・（７２）
とおくと、式（７１）は
Ｖ２−Ｖ１＝Ｇ×（Ｖ２Ｓ−Ｖ１Ｓ）・・・（７３）
となり、式（５３）と同じ結果を得る。すなわち、図５に示した回路例は、２つの入力電圧の差を増幅し、２つの出力電圧の差として出力する機能を有している。また、図５に示した回路例は、このような計装アンプ構成とすることにより、入力における同相ノイズの影響を抑制することが可能となる。なお、式（７２）および（６７）、（６８）から
Ｇ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１２・・・（７４）
となるから、増幅率Ｇは抵抗Ｒ１１、Ｒ１２、Ｒ１３によって任意に設定可能である。
次に、図４の磁気センサ装置を構成する要素である検出電圧設定回路５の回路構成の一例について示す。

【0082】

図６は、磁気センサ装置に用いる検出電圧設定回路５の一例を示す回路図である。
図６の検出電圧設定回路５は、抵抗Ｒ５１、Ｒ５２、Ｒ５３と、スイッチＳ５１、Ｓ５１ｘ、Ｓ５２、Ｓ５２ｘを有し、以下のように接続されて構成される。抵抗Ｒ５３、Ｒ５２、Ｒ５１は、正の電源電圧端子（以下電源電圧端子）ＶＤＤと負の電源電圧端子（以下、グランド端子）ＶＳＳとの間に直列に接続される。Ｒ５１とＲ５２の接続点をＮｎ、Ｒ５２とＲ５３の接続点をＮｎｘとする。スイッチＳ５１、Ｓ５１ｘ、Ｓ５２、Ｓ５２ｘは２つの端子を有し、スイッチ制御信号（図示しない）により、オンまたはオフに制御される。スイッチＳ５１の一方の端子は接続点Ｎｎに接続され、他方の端子は基準電圧回路ｒｅｆ１の正極Ｎｒｅｆ１に接続される。スイッチＳ５１ｘの一方の端子は接続点Ｎｎｘに接続され、他方の端子は基準電圧回路ｒｅｆ１の正極Ｎｒｅｆ１に接続される。スイッチＳ５２の一方の端子は接続点Ｎｎに接続され、他方の端子は基準電圧回路ｒｅｆ２の正極Ｎｒｅｆ２に接続される。スイッチＳ５２ｘの一方の端子は接続点Ｎｎｘに接続され、他方の端子は基準電圧回路ｒｅｆ２の正極Ｎｒｅｆ２に接続される。以下の説明では、電源電圧端子ＶＤＤおよびグランド端子ＶＳＳの電圧をそれぞれＶＤＤ、ＶＳＳ、接続点Ｎｎ、Ｎｎｘの電圧をそれぞれＶｎ、Ｖｎｘ、基準電圧回路ｒｅｆ１の正極Ｎｒｅｆ１、基準電圧回路ｒｅｆ２の正極Ｎｒｅｆ２の電圧を、それぞれ基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２として説明する。

【0083】

検出電圧設定回路５は以上のように接続されており、次のように動作する。
接続点ＶｎとＶｎｘの電圧は、ＶＤＤおよびＶＳＳを抵抗Ｒ５３、Ｒ５２、Ｒ５１で分圧した電圧であるから、
Ｖｎ＝Ｒ５１／（Ｒ５１＋Ｒ５２＋Ｒ５３）×（ＶＤＤ−ＶＳＳ）・・・（７５）
Ｖｎｘ＝（Ｒ５１＋Ｒ５２）／（Ｒ５１＋Ｒ５２＋Ｒ５３）×（ＶＤＤ−ＶＳＳ）・・・（７６）
となる。電圧ＶｎおよびＶｎｘは、抵抗Ｒ５１、Ｒ５２、Ｒ５３により任意に設定可能である。

【0084】

スイッチＳ５１とＳ５１ｘは、どちらか一方がオンし、もう一方がオフするように制御される。従って、Ｖｒｅｆ１にはＶｎまたはＶｎｘのどちらかの電圧が出力される。また、スイッチＳ５２とＳ５２ｘについても同様に、どちらか一方がオンし、もう一方がオフするように制御される。従って、Ｖｒｅｆ２にはＶｎまたはＶｎｘのどちらかの電圧が出力される。一例として、スイッチＳ５１は、サンプルフェーズφ１でオンし、比較フェーズφ２でオフし、スイッチＳ５１ｘは、サンプルフェーズφ１でオフし、比較フェーズφ２でオンし、スイッチＳ５２は、サンプルフェーズφ１と比較フェーズφ２でオンし、スイッチＳ５２ｘは、サンプルフェーズφ１と比較フェーズφ２でオフする場合で説明する。

【0085】

以上のように各スイッチが制御されるので、各フェーズにおける基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、次のようになる。
Ｖｒｅｆ１φ１＝Ｖｎ
Ｖｒｅｆ１φ２＝Ｖｎｘ
Ｖｒｅｆ２φ１＝Ｖｎ
Ｖｒｅｆ２φ２＝Ｖｎ
基準電圧回路ｒｅｆ１の正極Ｎｒｅｆ１および基準電圧回路ｒｅｆ２の正極Ｎｒｅｆ２は、図４に示す磁気センサ装置にて、それぞれ入力端子Ｎ３および入力端子Ｎ４に接続されているので、上式および式（６０）から
ΔＶｒｅｆ＝（Ｖｎｘ−Ｖｎ）・・・（７７）
となる。従って、比較器１でホール素子２からの信号成分と比較されるΔＶｒｅｆは任意に設定可能な電圧Ｖｎ、Ｖｎｘの差分で与えられる。従って、任意に基準電圧を設定することが可能であり、すなわち、検出する磁界強度を任意に設定することができる。また、ホール素子２からの信号電圧は、一般的にＳ極とＮ極で正負の符合が異なるため、ΔＶｒｅｆの符号の正負により、容易にＳ極とＮ極の判別を行うことが実現できる。また、磁界強度が弱い状態から強い状態に遷移する際の検出時と、磁界強度が強い状態から弱い状態に遷移する際の解除時とで、ΔＶｒｅｆの値を変えることにより、容易に検出と解除のヒステリシスを設定することが実現できる。

【符号の説明】

【0086】

１ 比較器
２ ホール素子
３ スイッチ回路
４ 差動増幅器
５ 検出電圧設定回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】