特許 6503361 標準テスト機器を使用して、様々な性能特性及び要件を有するデータパケット送受信器をテストするシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6503361

(24)【登録日】2019年3月29日

(45)【発行日】2019年4月17日

(54)【発明の名称】標準テスト機器を使用して、様々な性能特性及び要件を有するデータパケット送受信器をテストするシステム及び方法

(51)【国際特許分類】

   G01R 31/28 20060101AFI20190408BHJP

【ＦＩ】

   G01R31/28 H

【請求項の数】18

【全頁数】11

(21)【出願番号】特願2016-542187(P2016-542187)

(86)(22)【出願日】2014年12月16日

(65)【公表番号】特表2017-504797(P2017-504797A)

(43)【公表日】2017年2月9日

(86)【国際出願番号】US2014070480

(87)【国際公開番号】WO2015102878

(87)【国際公開日】20150709

【審査請求日】2017年12月11日

(31)【優先権主張番号】14/147,159

(32)【優先日】2014年1月3日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】507308186

【氏名又は名称】ライトポイント・コーポレイション

【氏名又は名称原語表記】ＬｉｔｅＰｏｉｎｔ Ｃｏｒｐｏｒａｔｉｏｎ

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(74)【代理人】

【識別番号】100195257

【弁理士】

【氏名又は名称】大渕 一志

(72)【発明者】

【氏名】オルガード、クリスチャン・ヴォルフ

【審査官】 永井 皓喜

(56)【参考文献】

【文献】 特表２００９−５３３９６６（ＪＰ，Ａ）

【文献】 国際公開第２００７／１０８２５２（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２００７／００７０８８１（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ ３１／２８

(57)【特許請求の範囲】

【請求項1】

被試験デバイス（ＤＵＴ）である無線データパケット信号送受信器をテストするシステムを含む装置であって、
ＤＵＴと通信して、前記ＤＵＴからの送信データパケット信号及び前記ＤＵＴへの受信データパケット信号を伝達するためのデータパケット信号路と、
前記データパケット信号路に結合され、前記送信データパケット信号を前記ＤＵＴから受信し、前記受信データパケット信号を前記ＤＵＴに提供し、１つ以上のテストコマンドに応答して、１つ以上のテスト制御信号を提供するテスタと、
前記ＤＵＴと通信して、少なくとも１つのＤＵＴ制御信号を前記ＤＵＴに伝達するＤＵＴ制御信号インターフェースと、
前記テスタと前記ＤＵＴ制御信号インターフェースとの間に結合され、複数のテストプログラム動作を実行し、前記少なくとも１つのＤＵＴ制御信号を前記ＤＵＴに提供することにより、少なくとも前記１つ以上のテスト制御信号に応答するＤＵＴ制御回路であって、前記送信データパケット信号は、前記受信データパケット信号及び前記少なくとも１つのＤＵＴ制御信号のうちの少なくとも一方に応答する、ＤＵＴ制御回路と
を備える、装置。

【請求項2】

前記データパケット信号路は、導電性無線周波数（ＲＦ）信号路を含む、請求項１に記載の装置。

【請求項3】

前記ＤＵＴ制御信号インターフェースは、複数の電気信号導電体を備える、請求項１に記載の装置。

【請求項4】

前記テスタは、外部コマンド源からの１つ以上のテストコマンドに応答する、請求項１に記載の装置。

【請求項5】

前記ＤＵＴ制御回路は、複数のテストプログラム動作を実行し、前記少なくとも１つのＤＵＴ制御信号を提供することにより、外部コマンド源からの１つ以上の制御コマンドに更に応答する、請求項１に記載の装置。

【請求項6】

前記ＤＵＴ制御回路は処理回路及びメモリ回路を備え、前記処理回路及び前記メモリ回路は、
前記メモリ回路からの複数のテストプログラム命令にアクセスし、
前記処理回路を用いて前記複数のテストプログラム命令を実行することにより、前記少なくとも前記１つ以上のテスト制御信号に応答する、請求項１に記載の装置。

【請求項7】

前記処理回路はマイクロコントローラ回路を備える、請求項６に記載の装置。

【請求項8】

前記ＤＵＴ制御回路は処理回路を備え、前記処理回路は、
外部命令源からの複数のテストプログラム命令にアクセスし、
前記処理回路を用いて前記複数のテストプログラム命令を実行することにより、前記少なくとも前記１つ以上のテスト制御信号に応答する、請求項１に記載の装置。

【請求項9】

前記処理回路はマイクロコントローラ回路を備える、請求項８に記載の装置。

【請求項10】

前記ＤＵＴ制御信号インターフェースは更に、前記ＤＵＴと通信して、少なくとも１つのテスト応答信号を前記ＤＵＴから伝達し、
前記ＤＵＴ制御回路は、前記複数のテストプログラム命令の前記実行を終了することにより、前記少なくとも１つのテスト応答信号に更に応答する、請求項６から９のいずれか一項に記載の装置。

【請求項11】

被試験デバイス（ＤＵＴ）である無線データパケット信号送受信器をテストする方法であって、
テスタを用いて、ＤＵＴから送信データパケット信号を受信することと、
前記テスタを用いて、受信データパケット信号を前記ＤＵＴに送信することと、
前記テスタを用いて、１つ以上のテスト制御信号を提供することにより、１つ以上のテストコマンドに応答することと、
ＤＵＴ制御回路を用いて、複数のテストプログラム動作を実行し、少なくとも１つのＤＵＴ制御信号を前記ＤＵＴに提供することにより、少なくとも前記１つ以上のテスト制御信号に応答することであって、前記送信データパケット信号は、前記受信データパケット信号及び前記少なくとも１つのＤＵＴ制御信号のうちの少なくとも一方に応答する、少なくとも前記１つ以上のテスト制御信号に応答することと
を含む、方法。

【請求項12】

前記テスタを用いて１つ以上のテストコマンドに応答することは、外部コマンド源からの１つ以上のテストコマンドに応答することを含む、請求項１１に記載の方法。

【請求項13】

前記ＤＵＴ制御回路を用いて少なくとも前記１つ以上のテスト制御信号に応答することは、複数のテストプログラム動作を実行して、前記少なくとも１つのＤＵＴ制御信号を提供することにより、外部コマンド源からの１つ以上の制御コマンドに更に応答することを含む、請求項１１に記載の方法。

【請求項14】

前記ＤＵＴ制御回路を用いて、複数のテストプログラム動作を実行して、少なくとも１つのＤＵＴ制御信号を前記ＤＵＴに提供することにより、少なくとも前記１つ以上のテスト制御信号に応答することは、
ローカル命令源からの複数のテストプログラム命令にアクセスすることと、
前記複数のテストプログラム命令を実行することと
を含む、請求項１１に記載の方法。

【請求項15】

前記複数のテストプログラム命令を実行することは、マイクロコントローラ回路を用いて前記複数のテストプログラム命令を実行することを含む、請求項１４に記載の方法。

【請求項16】

前記ＤＵＴ制御回路を用いて、複数のテストプログラム動作を実行して、少なくとも１つのＤＵＴ制御信号を前記ＤＵＴに提供することにより、少なくとも前記１つ以上のテスト制御信号に応答することは、
外部命令源からの複数のテストプログラム命令にアクセスすることと、
前記複数のテストプログラム命令を実行することと
を含む、請求項１１に記載の方法。

【請求項17】

前記複数のテストプログラム命令を実行することは、マイクロコントローラ回路を用いて前記複数のテストプログラム命令を実行することを含む、請求項１６に記載の方法。

【請求項18】

前記ＤＵＴ制御回路を用いて、前記ＤＵＴから少なくとも１つのテスト応答信号を受信し、それに応答して、前記複数のテストプログラム命令の前記実行を終了することを更に含む、請求項１４から１７のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被試験デバイス（ＤＵＴ）であるデータパケット送受信器のテストに関し、特に、ＤＵＴによって利用される様々なチップセット間の違いを考慮しながら、テスタの再構成又は再プログラミングの必要なく、標準テスタ構成と連携して異なるＤＵＴの専用テストを実行することに関する。

【背景技術】

【0002】

今日の電子デバイスの多くは、接続及び通信の両目的で無線技術を使用している。無線デバイスは、電磁エネルギーを送受信するため、並びに２台以上の無線デバイスが、信号周波数及び電力スペクトル密度により互いの動作に干渉するおそれがあるため、これらのデバイス及び無線技術は、様々な無線技術規格仕様に準拠しなければならない。

【0003】

そのような無線デバイスを設計する場合、技術者は、そのようなデバイスが、含まれる無線技術に規定された規格に基づく仕様のそれぞれを満たすか、又は超えることを保証することに格別に注意を払う。さらに、これらのデバイスが後に、大量に製造される場合、デバイスはテストされて、製造欠陥が、含まれる無線技術の規格に基づく仕様への準拠を含め、不適切な動作を生じさせないことを保証する。

【0004】

製造及び組み立て後にこれらのデバイスをテストするために、現在の無線デバイステストシステムは、各デバイスから受信される信号を分析するサブシステムを利用している。そのようなサブシステムは通常、テスト中のデバイスに送信されるソース信号を提供する少なくとも１つのベクトル信号生成器（ＶＳＧ）と、テスト中のデバイスによって生成される信号を分析するベクトル信号分析器（ＶＳＡ）とを含む。ＶＳＧによるテスト信号の生成及びＶＳＡによって実行される信号分析は一般に、それぞれが、異なる周波数範囲、帯域幅、及び信号変調特性を有する様々な無線技術規格への準拠について様々なデバイスのテストに使用できるように、プログラム可能である。

【0005】

無線通信デバイスの製造の一環として、製造コストの大きな一構成要素は製造テストに関連するコストである。通常、テストのコストと、テストの実行に必要なテスト機器の精緻さとの間には直接の相関がある。したがって、製造されテストされる大量のそのようなデバイスに鑑みて、機器コスト（例えば、益々精緻化するテスト機器又はテスタのコスト上昇に起因する）を最小に抑えながらテスト精度を維持することができる革新が重要であり、大きなコスト制限を提供することができる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

したがって、益々多様化する性能特性及び要件を有する複数の益々精緻化されるＤＵＴを、同様に益々多様化するテスト特性及び要件を有する益々精緻化されるテスタを必要とせずにテストする技術を有することが望ましい。

【課題を解決するための手段】

【0007】

本発明によれば、被試験デバイス（ＤＵＴ）である無線データパケット信号送受信器を、テスタとは別個のＤＵＴ制御回路を使用して、テスタを用いてのテスト中、ＤＵＴを制御するテストプログラム命令にアクセスして実行することにより、テストするシステム及び方法が提供される。テストプログラム命令は、テスタ又はパーソナルコンピュータ等の外部制御ソースの制御下で続くアクセス及び実行のために、予め提供し記憶することができる。代替的には、テストプログラム命令は、新しい又は異なる性能特性又は要件を有するＤＵＴのテスト開始時等のテストの直前に、テスタ又は外部制御ソースによって提供することができる。したがって、ＤＵＴによって利用される様々なチップセット間の違いを考慮しながら、異なるＤＵＴの専用テストが、テスタの再構成又は再プログラミングの必要なく、標準テスタ構成と連携して実行することができる。

【0008】

本発明の実施形態によれば、被試験デバイス（ＤＵＴ）である無線データパケット信号送受信器をテストするシステムは、ＤＵＴと通信して、ＤＵＴからの送信データパケット信号及びＤＵＴへの受信データパケット信号をＤＵＴに伝達するためのデータパケット信号路と、データパケット信号路に結合され、送信データパケット信号を受信し、受信データパケット信号を提供し、１つ以上のテスト制御信号を提供することにより、１つ以上のテストコマンドに応答するテスタと、ＤＵＴと通信して、少なくとも１つのＤＵＴ制御信号をＤＵＴに伝達するＤＵＴ制御信号インターフェースと、テスタとＤＵＴ制御信号インターフェースとの間に結合され、複数のテストプログラム動作を実行し、少なくとも１つのＤＵＴ制御信号を提供することにより、少なくとも１つ以上のテスト制御信号に応答するＤＵＴ制御回路であって、送信データパケット信号は、受信データパケット信号及び少なくとも１つのＤＵＴ制御信号のうちの少なくとも一方に応答する、ＤＵＴ制御回路とを含む。

【0009】

本発明の別の実施形態によれば、被試験デバイス（ＤＵＴ）である無線データパケット信号送受信器をテストする方法は、テスタを用いて、ＤＵＴから送信データパケット信号を受信することと、テスタを用いて、受信データパケット信号をＤＵＴに送信することと、テスタを用いて、１つ以上のテスト制御信号を提供することにより、１つ以上のテストコマンドに応答することと、ＤＵＴ制御回路を用いて、複数のテストプログラム動作を実行し、少なくとも１つのＤＵＴ制御信号をＤＵＴに提供することにより、少なくとも１つ以上のテスト制御信号に応答することであって、送信データパケット信号は、受信データパケット信号及び少なくとも１つのＤＵＴ制御信号のうちの少なくとも一方に応答する、少なくとも１つ以上のテスト制御信号に応答することとを含む。

【図面の簡単な説明】

【0010】

【図1】図１はデータパケット送受信器をテストする従来のテスト環境を示す。

【図2】図２は、本発明の例示的な実施形態によりデータパケット送受信器をテストするテスト環境を示す。

【図3】図３は、本発明の例示的な実施形態によるテストプログラムフローを示す。

【発明を実施するための形態】

【0011】

以下の詳細な説明は、添付図面を参照した、本発明の実施形態例の説明である。そのような説明は、例示であることが意図され、本発明の範囲に関して限定しない。そのような実施形態は、当業者が本発明を実施できるようにするのに十分に詳細に説明され、本発明の思想又は範囲から逸脱せずに、幾つかの変形を有する他の実施形態も実施可能なことが理解されよう。

【0012】

本開示全体を通して、文脈から逆のことが明確に示されない限り、説明される個々の回路要素が単数又は複数であり得ることが理解されよう。例えば、「回路」及び「電気回路」という用語は、１つの構成要素又は複数の構成要素を含んでもよく、構成要素は、能動及び／又は受動であり、一緒に接続又は他の方法で結合されて（例えば、１つ以上の集積回路チップとして）、記載される機能を提供する。さらに、「１つの」という用語は、１つ以上の電流、１つ以上の電圧、又はデータ信号を指し得る。図面内で、同様又は関連する要素は、同様又は関連する英字、数字、又は英数字指示を有する。さらに、本発明は、離散した電子回路（好ましくは、１つ以上の集積回路チップの形態）を使用して実施する文脈の中で考察されたが、そのような回路の任意の部分の機能は代替的に、処理される信号周波数又はデータレートに応じて、１つ以上の適宜プログラムされたプロセッサを使用して実施してもよい。さらに、図が様々な実施形態の機能ブロックの図を示す限り、機能ブロックは、必ずしもハードウェア回路の分割を示すわけではない。

【0013】

より詳細に後述するように、本発明の実施形態によれば、テスタとＤＵＴとの相互作用は、テスタとＤＵＴとの通信の待ち時間及び必要量を低減するように制御することができ、それにより、テスト時間、ひいてはテスト時間に関連付けられたコストが低減される。例えば、通信待ち時間は、テスタが信号送信動作モードと信号受信動作モードとの間の遷移をより高速にできるようにすることにより、低減することができ、一方、通信量は、テスタからＤＵＴに流れる必要がある制御コマンド数を低減することにより、最小に抑えることができる。

【0014】

テスタとＤＵＴとの相互作用を最小に抑える一技術は、テスタからの１つのコマンドを使用して、複数の所定のテスタデータパケットの取引を、所定数のそのようなテスタデータパケットが送信されるまで、開始することを含む。（これは、米国特許出願第１１／４２２，４７５号明細書、同第１１／４２２，４８９号明細書、及び同第１１／６９６，９２１号明細書に詳細に開示されており、これらの内容は参照により本明細書に組み込まれる）。別の技術は、ＤＵＴ及びテスタの両方にとって既知の所定のテストステップシーケンスを使用して、コマンドをＤＵＴとテスタとの間で交換する必要性を低減することを含む。（これは、米国特許出願第１１／２７９，７７８号明細書、同第１１／８３９，８１４号明細書、同第１１／８３９，７８８号明細書、及び同第１１／８３９，８２８号明細書に詳細に開示されており、これらの内容は参照により本明細書に組み込まれる）。しかし、複数のテスタデータパケット及びテストステップのシーケンシングを含むこれらのシーケンシング技術は、追加のハードウェア、ファームウェア、又はソフトウェア（例えば、テストコマンドの追加のプログラミング）等のテスタ、ＤＵＴ、又は両方の側でサポートを必要とする。例えば、これらの時間節減テスト技術をサポートするには、ＤＵＴは、ＤＵＴの処理サブシステム（例えば、ＤＵＴの特定のチップセット）に固有のファームウェアを必要としてもよく、集積回路の１つ以上の製造業者は、特定のドライバ機能を用いてこれらの技術をサポートする必要があり得る。

【0015】

しかし、これらの問題は、ＤＵＴ及び大半の場合ではテスタへも同様に特別な提供を必要とせずに複数のテストデータパケット及びテストステップシーケンシング技術を使用可能にする、本発明を用いて回避することができる。例示的な実施形態によれば、外部処理サブシステムが使用されて、テスタと連携してＤＵＴを制御する。この外部サブシステムは、ＤＵＴのハードウェア又はファームウェアへの変更を必要とせずに、様々なＤＵＴ及びＤＵＴに関連付けられたチップセットを対応して、複数のテストデータパケット及びテストステップシーケンシング技法をサポートするように設計することができる。

【0016】

図１に示されているように、被試験デバイス（ＤＵＴ）である無線データパケット送受信器をテストする従来のテスト環境は、テスタ１２、ＤＵＴ１４（又は代替的に、テスタ構成に応じて同時又は順次テストされる複数のＤＵＴ）、及びコントローラ１６を含む。上述したように、テスタは、データパケット信号ソース１２ｇ（通常、ＶＳＧの形態）及びデータパケット信号受信器・分析器１２ａ（通常、ＶＳＡの形態）を含む。テスタは、内部に記憶されたテストプログラム又は外部ソース（例えば、コントローラ１６）から受信されるテストコマンド若しくはプログラムに従って様々な制御機能を実行する制御回路１２ｃを含むこともできる。

【0017】

テスタ１２及びＤＵＴ１４は、信号路１３を介して通信する。信号路１３は通常、同軸ケーブル及びコネクタ等の導電性無線周波数（ＲＦ）信号路の形態である。しかし、この信号路１３は、テスタ１２及びＤＵＴ１４の信号ポートに接続されて、周知の原理に従って電磁信号を放射し、受信するＲＦアンテナ（図示せず）の使用によって形成される等、放射信号路の形態であることもできる。

【0018】

コントローラ１６は、通常、複数の導電体ケーブルの形態である信号インターフェース１７ｔ、１７ｄを介してテスタ１２及びＤＵＴ１４にテスト命令を提供し、テスタ１２及びＤＵＴ１４からテストデータを受信する。

【0019】

上述したように、そのようなテスト環境は、複数のテストパケット及びテストステップのシーケンシングをサポートすることができる。しかし、これも上述したように、そのようなサポートは、少なくともＤＵＴ１４側、幾つかの場合にはテスタ１２側も同様に、コストが生ずるハードウェア又はファームウェアへの変更で達成される。

【0020】

図２に示されているように、本発明の例示的な実施形態によるテスト環境１００は、外部サブシステム１０２、１０４を含み、外部サブシステム１０２、１０４は、上述したように、テスタ１２と連携して動作し、ＤＵＴ１４のチップセットの要件に従ってＤＵＴ１４の複数テストデータパケット及びテストシーケンシングをサポートするのに必要とされる任意の必要なハードウェア、ファームウェア、又はソフトウェアを含む。

【0021】

ＤＵＴ１４をテストする際、テスタ１２は、信号路１３を介してデータパケット信号をＤＵＴ１４に送信し、ＤＵＴ１４から受信される、例えば肯定応答信号（「ＡＣＫ」）又は他のタイプのデータパケット信号の形態の応答をモニタする。これらの応答信号は、テスタ受信回路１２ａによって受信され、様々な物理的信号特性（例えば、信号電力、周波数、変調方式、又はビットレート）を測定し、ＤＵＴ１４が適合して動作するように設計された信号規格に従って指定される値と比較する等により、分析される。

【0022】

そのようなテスト中、テスタ１２とＤＵＴ１４との調整が必要であり、通常、コマンドをテスタ１２からＤＵＴ１４に発行する（例えば、データパケット信号インターフェース１３を介して）か、又は制御信号インターフェース１７ｄを介して命令をコントローラ１６からＤＵＴ１４に提供すること等により、テスタ１２との連携によって行われる。したがって、完全なテストシーケンス中、テスト測定がテスタ１２によって実行されない（ＤＵＴ１４から受信されるデータパケット信号に関して）が、それにも関わらず時間を消費する１つ以上の時間間隔中、多くの制御コマンドをテスタ１２又はコントローラ１６からＤＵＴ１４に伝達する必要がある。したがって、制御コマンドに必要なこれらの回数を持続時間及び／又は数に関して低減することができる場合、全体のテスト時間を低減することができる。

【0023】

一般に、制御コマンドの数を低減するには、１つ以上のコマンドが２つ以上のテストイベントをカバーすることを必要とする。例えば、テスタ１２からのテストデータパケット信号を受信する準備をするためのＤＵＴ１４への典型的なコマンドは、１つのイベント、すなわち、テスト信号の送信をカバーする。テスト信号が正しく受信されたか否かについてＤＵＴ１４に問い合わせる第２のコマンドも、１つのイベントをカバーする。しかし、ＤＵＴ１４が、予め定義された数のテストデータパケットをテスタ１２から受信し、そのようなテストデータパケットが正確に受信されなかったことを自動的に確認し、１つのコマンドに応答するよう事前にプログラムされていた場合、その１つの元のコマンドは潜在的に、複数のテストイベントの長いシーケンスをカバーすることができる。

【0024】

更なる例として、ＤＵＴ１４及びテスタ１２が、前に合意されたテストステップシーケンスに従って動作して実行し、同期して、全てのテストステップが完了するか、又は１つのテストステップが時間切れするまでそれらのテストステップを実行開始する場合、同期信号のその初期の実行は、所定の物理的特性（例えば、周波数、電力、変調方式、ビットレート等）を有するテスト信号を用いてのテストの受信（ＲＸ）及び送信（ＴＸ）を含め（ＤＵＴ１４の視点から）、テストシーケンス全体をカバーすることができる。代替的には、テスタ１２及びＤＵＴ１４は、そのテストステップセットの完了を示し、送信ユニットが次の予め定義される動作に進むことができることを知らせる制御又は応答信号が受信ユニットから送信ユニットによって受信されるまで、互いからデータパケットを送信又は受信することができる。

【0025】

本発明の例示的な実施形態によれば、ＤＵＴ１４及びＤＵＴ１４のチップセットに特に一致するプログラムを有する外部サブシステム１０２が提供され（プログラムされ）、それにより、テストデータパケット及びテストステップシーケンシング技術等の時間節減テスト技術を用いてＤＵＴ１４の特定の特性及び機能を適宜テスト可能なことを保証する。これは、有利なことに、拡張又はカスタム化されたハードウェア、ファームウェア、又は変更若しくは追加のドライバソフトウェア等のＤＵＴ１４の特別な準備又はカスタム化の必要性を回避する。したがって、テスタ１２と併せて機能して、テストシーケンシングへのアクセス及びテストシーケンシング要件の実行を管理することを認識し、その責任を負うのは、ＤＵＴ１４ではなくこの外部処理サブシステム１０２（例えば、マイクロコントローラ）である。したがって、テスト速度及びテストシーケンシングのコスト利点は、ＤＵＴ１４自体の特別な準備又は変更を必要とせずに達成することができる。

【0026】

ＤＵＴコントローラ１０２は、制御信号インターフェース１０３ｔを介してテスタ１２と通信する（例えば、トリガーとして機能するか、又は命令若しくはデータを含む制御信号を交換することにより）。同様に、ＤＵＴコントローラ１０２も、別の制御信号インターフェース１０３ｄを介してＤＵＴ１４と通信する（例えば、命令及びデータを交換することにより）。テスト中にＤＵＴ１４を制御するために必要なプログラムの命令は、内部又はメモリインターフェース１０５を介してアクセス可能な外部の別個のメモリ回路１０４に記憶することができる。これらのプログラム（例えば、ＤＵＴ制御命令及び信号パラメータ値）は、ＤＵＴコントローラ１０２若しくはメモリ１０４に予めプログラムすることができるか、テスタ１２によって提供することができる（例えば、テスタコントローラ１２ｃから）か、又は外部コントローラ１６により別のメモリインターフェース１１７ｍを介してメモリ１０４に直接提供することができる。

【0027】

ＤＵＴ１４のテストの開始は通常、テスタ１２がＤＵＴコントローラ１０２に、テストシーケンスを実行するようにＤＵＴ１４を構成することで開始される。これに応答して、ＤＵＴコントローラ１０２は、適切なプログラムにアクセスし、そのようなテストに必要な命令及びパラメータデータを提供する。代替的には、外部コントローラ１６は、制御インターフェース１１７ｃを介して、テストに向けてＤＵＴ１４を構成するようにＤＵＴコントローラ１０２に命令することができる。

【0028】

インターフェース１０３ｔを介してテスタ１２から開始信号を受信した後、ＤＵＴコントローラ１０２は、所定数のデータパケットがＤＵＴ１４によって送信されるか、又はテスタ１２が、テスト動作が完了した（例えば、テスタ１２が、現在のテストに必要な全てのデータパケットを送信した）ことをＤＵＴコントローラ１０２に通知するまで、データパケットを送信又は受信するシーケンスを開始するようにＤＵＴ１４に命令する。

【0029】

例えば、ＤＵＴ ＴＸ信号測定の場合、テスタ１２は、ＤＵＴ１４から送信されたデータパケットを捕捉し、所望のデータパケットがテスタ１２によって捕捉された場合、ＤＵＴコントローラ１０２にＤＵＴ１４によるデータパケット送信を終了し、次のテスト動作に進むことを通知する。同様に、ＤＵＴ ＲＸテストの場合、テスタ１２は、ＤＵＴコントローラ１０２を介して、信号路１３を介したデータパケットの受信を開始することをＤＵＴ１４に通知し、所望の数のデータパケットがテスタ１２からＤＵＴ１４に送信された場合、テスタ１２は、次のＤＵＴテスト動作に進むようにＤＵＴコントローラ１０２に命令することができる。さらに、必要に応じて、ＤＵＴコントローラ１０２は、信号インターフェース１０３ｔを介してテスタ１２に準備ができていることを通知することができる。したがって、これらの例によりわかるように、複数のデータパケットは、外部コントローラ１６からの１つのコマンド及びテスタ１２からの開始信号を用いて、テスタ１２及びＤＵＴ１４によって送受信することができる。その結果、外部コントローラ１６からの通信及びテストフローを回避することができ、テスタ１２は、専用ＤＵＴコントローラ１０２内に記憶され、実行される予めプログラムされるテストプログラムに基づいてテスト動作のフローを制御することができる。

【0030】

図３に示されているように、例示的な実施形態によれば、図２の環境を使用してテストする場合のプログラムフローは以下のように進むことができる。外部コントローラ１６又はテスタ１２からの開始コマンド２０２に続き、ＤＵＴコントローラ１０２及びＤＵＴ１４は、初期化されるか、又は「ブート」される（２０４）。割り込み２０９（例えば、テスタ１２からのコマンド、要求、又は他のタイプの信号の形態）の発生がない場合、プログラムインデックスがゼロの状態で、プログラムフロー２０５は、割り込みが発生したか否かの判断（２０８）に進む。割り込みが発生した場合（２０９）、割り込みをチェックするこのステップ２０８は、割り込みが発生しなかったと判断されるまで繰り返される。

【0031】

次に、プログラムフローは次のステップに続き、インデックスはインクリメントされ（２１０）、その後、次のテストコマンドが、インデックス値に従って実行される（２１２）。これに続き、テストフローが完了したか否かが判断される（２１４）。完了していない場合（２１５）、割り込みをチェックするプロセス（２０８）、インデックスをインクリメントするステップ（２１０）、及び次のテストコマンドを実行すること（２１２）が繰り返される。テストフローが完了した場合、テストフローは最初に戻り、次の開始コマンド２０２を待つ。

【0032】

更なる代替として、サブシステム１０２、１０４要素は、ＤＵＴ１４の部分として（例えば、内部にあるものとして）包含することができる。例えば、コントローラ１０２及びメモリ１０４は、通常使用中にＤＵＴ１４に機能を提供しながら、上述したテスト動作に固有であり、専用の機能も提供する、ＤＵＴ１４内の要素であることができる。更なる代替は、テスタ１２が複数のタイプのコマンドを発行し、ＤＵＴ１４が信号を送信する（例えば、自己開始されるか、又はテスタ１２からの信号に応答して）テスト環境を含む。

【0033】

本発明の構造及び動作方法での他の様々な変更及び代替が、本発明の範囲及び思想から逸脱せずに、当業者に明らかになろう。本発明は特定の好ましい実施形態に関連して説明されたが、本発明がそのような特定の実施形態に極度に限定されるべきではないことを理解されたい。以下の特許請求の範囲が、本発明の範囲を定義し、これらの特許請求の範囲及びそれらの均等物内の構造及び方法が本発明の範囲に包含されることが意図される。

【図1】

【図2】

【図3】