特許 6504579 抵抗素子、その製造方法、並びに抵抗素子アセンブリー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6504579

(24)【登録日】2019年4月5日

(45)【発行日】2019年4月24日

(54)【発明の名称】抵抗素子、その製造方法、並びに抵抗素子アセンブリー

(51)【国際特許分類】

   H01C 7/00 20060101AFI20190415BHJP

   H01C 13/02 20060101ALI20190415BHJP

   H01C 17/242 20060101ALI20190415BHJP

【ＦＩ】

   H01C7/00 110

   H01C13/02 B

   H01C17/242

【請求項の数】23

【全頁数】18

(21)【出願番号】特願2017-197807(P2017-197807)

(22)【出願日】2017年10月11日

(65)【公開番号】特開2018-133554(P2018-133554A)

(43)【公開日】2018年8月23日

【審査請求日】2017年10月11日

(31)【優先権主張番号】10-2017-0019591

(32)【優先日】2017年2月13日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】リュ、ヒュン ボク

(72)【発明者】

【氏名】ナム、タック ヨン

(72)【発明者】

【氏名】リ、ヨン ジョー

(72)【発明者】

【氏名】グ、スン ギル

(72)【発明者】

【氏名】ナム、ジュン ミン

【審査官】 右田 勝則

(56)【参考文献】

【文献】 実開平０２−０８２００３（ＪＰ，Ｕ）

【文献】 特開２０１０−１９９２８３（ＪＰ，Ａ）

【文献】 特開平０７−０９４３０８（ＪＰ，Ａ）

【文献】 特開平０１−１５５６０１（ＪＰ，Ａ）

【文献】 特開２００５−３３２８７０（ＪＰ，Ａ）

【文献】 特開平０６−０４５１１１（ＪＰ，Ａ）

【文献】 特開平０９−２６０１１８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０２３５７８２（ＵＳ，Ａ１）

【文献】 特開平０７−２０１５２９（ＪＰ，Ａ）

【文献】 特開２０１７−１１２３５３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｃ ７／００

Ｈ０１Ｃ １３／０２

Ｈ０１Ｃ １７／２４２

(57)【特許請求の範囲】

【請求項1】

ベース基材の両端部に配置された第１端子及び第２端子と、
前記第１端子と連結され、厚膜抵抗体である第１抵抗層と、
前記第１抵抗層及び前記第２端子と連結され、薄膜抵抗体である第２抵抗層と、を含み、
前記第１端子は、第１内部電極及び第１外部電極を含み、前記第２端子は、第２内部電極及び第２外部電極を含み、
前記第１内部電極は、前記第１抵抗層と連結され、前記第２内部電極は、前記第２抵抗層と連結され、
前記第１抵抗層は、前記ベース基材の第１面に配置され、前記第２抵抗層は前記第１面に対向する前記ベース基材の第２面に配置され、前記第１抵抗層と前記第２抵抗層とは、前記ベース基材を貫通する導電性ビアを介して連結される、抵抗素子。

【請求項2】

ベース基材の両端部に配置された第１端子及び第２端子と、
前記第１端子と連結され、厚膜抵抗体である第１抵抗層と、
前記第１抵抗層及び前記第２端子と連結され、薄膜抵抗体である第２抵抗層と、を含み、
前記第１端子及び前記第２端子のうち少なくとも１つは、前記第１抵抗層及び前記第２抵抗層のうち少なくとも１つと導電性ビアを介して連結される、抵抗素子。

【請求項3】

前記第１抵抗層及び前記第２抵抗層は、前記ベース基材の一面において互いに接合するように形成される、請求項２に記載の抵抗素子。

【請求項4】

前記第１抵抗層は、前記ベース基材の第１面に配置され、前記第２抵抗層は前記第１面に対向する前記ベース基材の第２面に配置される、請求項２に記載の抵抗素子。

【請求項5】

前記第１抵抗層と前記第２抵抗層とは、前記ベース基材を貫通する導電性ビアを介して連結される、請求項４に記載の抵抗素子。

【請求項6】

前記厚膜抵抗体はＲｕ酸化物を含有し、前記薄膜抵抗体はＮｉＣｒ合金、ＴｉＮ合金、及びＴａＮ合金のうち少なくとも１つを含有する、請求項１から５のいずれか一項に記載の抵抗素子。

【請求項7】

前記第２抵抗層に対するトリミング（ｔｒｉｍｍｉｎｇ）工程により抵抗値が決定される、請求項１から６のいずれか一項に記載の抵抗素子。

【請求項8】

前記第１抵抗層は印刷後に焼成工程により形成され、前記第２抵抗層は蒸着工程により形成される、請求項１から７のいずれか一項に記載の抵抗素子。

【請求項9】

ベース基材を設ける段階と、
前記ベース基材の両端部に第１内部電極及び第２内部電極を形成する段階と、
前記第１内部電極と連結され、厚膜抵抗体からなる第１抵抗層を形成する段階と、
前記第１抵抗層及び前記第２内部電極と連結され、薄膜抵抗体からなる第２抵抗層を形成する段階と、
前記第１内部電極及び前記第２内部電極上のそれぞれに、第１外部電極及び第２外部電極を形成する段階と、を含む抵抗素子の製造方法。

【請求項10】

前記第１抵抗層及び前記第２抵抗層は前記ベース基材の一面において互いに接合するように形成される、請求項９に記載の抵抗素子の製造方法。

【請求項11】

前記第１抵抗層は前記ベース基材の第１面に形成され、前記第２抵抗層は前記第１面に対向する前記ベース基材の第２面に形成され、
前記ベース基材を貫通して前記第１抵抗層と前記第２抵抗層とを連結する導電性ビアを形成する段階と、をさらに含む、請求項９に記載の抵抗素子の製造方法。

【請求項12】

前記厚膜抵抗体はＲｕ酸化物を含有し、前記薄膜抵抗体はＮｉＣｒ合金、ＴｉＮ合金、及びＴａＮ合金のうち少なくとも１つを含有する、請求項９から１１のいずれか一項に記載の抵抗素子の製造方法。

【請求項13】

前記第１内部電極と前記第２内部電極との間の抵抗値を測定し、測定された抵抗値が目標の抵抗値に達するように、前記第２抵抗層をトリミング（ｔｒｉｍｍｉｎｇ）する段階をさらに含む、請求項９から１２のいずれか一項に記載の抵抗素子の製造方法。

【請求項14】

前記第１抵抗層は印刷後に焼成工程により形成され、前記第２抵抗層は蒸着工程により形成される、請求項９から１３のいずれか一項に記載の抵抗素子の製造方法。

【請求項15】

上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板に配置される抵抗素子とを含み、
前記抵抗素子は、ベース基材の両端部に配置された第１端子及び第２端子、前記第１端子と連結され、厚膜抵抗体で形成された第１抵抗層、及び前記第１抵抗層及び前記第２端子と連結され、薄膜抵抗体で形成された第２抵抗層を含み、
前記第１端子は、第１内部電極及び第１外部電極を含み、前記第２端子は、第２内部電極及び第２外部電極を含み、
前記第１内部電極は、前記第１抵抗層と連結され、前記第２内部電極は、前記第２抵抗層と連結され、
前記第１抵抗層は、前記ベース基材の第１面に配置され、前記第２抵抗層は前記第１面に対向する前記ベース基材の第２面に配置され、前記第１抵抗層と前記第２抵抗層とは、前記ベース基材を貫通する導電性ビアを介して連結される、抵抗素子アセンブリー。

【請求項16】

ベース基材と、
前記ベース基材の上面に配置される薄膜抵抗体と、
前記薄膜抵抗体と連結され、前記ベース基材の下面に配置される厚膜抵抗体と、
少なくとも前記ベース基材の上面に連結される前記ベース基材の第１側面に配置され、前記薄膜抵抗体と連結される第１端子と、
少なくとも前記第１側面に対向し前記ベース基材の下面に連結される前記ベース基材の第２側面に配置され、前記厚膜抵抗体と連結される第２端子と、を含み、
前記第１端子は、第１内部電極及び第１外部電極を含み、前記第２端子は、第２内部電極及び第２外部電極を含み、
前記第１内部電極は、前記薄膜抵抗体と連結され、前記第２内部電極は、前記厚膜抵抗体と連結され、
前記薄膜抵抗体と前記厚膜抵抗体とは、前記ベース基材を貫通する導電性ビアを介して連結される、抵抗素子。

【請求項17】

ベース基材と、
前記ベース基材の上面の第１領域に配置される薄膜抵抗体と、
前記薄膜抵抗体と連結され、前記ベース基材の上面の第２領域に配置される厚膜抵抗体と、
少なくとも前記ベース基材の上面に連結される前記ベース基材の第１側面に配置され、前記薄膜抵抗体と連結される第１端子と、
少なくとも前記第１側面に対向し前記ベース基材の上面に連結される前記ベース基材の第２側面に配置され、前記厚膜抵抗体と連結される第２端子と、を含み、
前記第１端子は、
前記ベース基材の前記第１側面、前記ベース基材と前記薄膜抵抗体との間、及び前記ベース基材の上面に配置される第１内部電極と、
前記ベース基材の前記第１側面において前記第１内部電極の表面の一部の領域と前記ベース基材の前記上面において前記第１内部電極の表面の一部の領域に配置される第１外部電極とを含み、
前記第２端子は、
前記ベース基材の前記第２側面、前記ベース基材と前記厚膜抵抗体との間、及び前記ベース基材の上面に配置される第２内部電極と、
前記ベース基材の前記第２側面において前記第２内部電極の表面の一部の領域と前記ベース基材の前記上面において前記第２内部電極の表面の一部の領域に配置される第１外部電極を含む、抵抗素子。

【請求項18】

少なくとも前記薄膜抵抗体を覆う第１保護層と、
前記第１保護層を覆う第２保護層と、
前記第１保護層及び前記薄膜抵抗体に形成された溝と、を含む、請求項１６または１７に記載の抵抗素子。

【請求項19】

前記第１保護層はガラスを含み、前記第２保護層はポリマーを含む、請求項１８に記載の抵抗素子。

【請求項20】

ベース基材と、
前記ベース基材の第１面に配置される薄膜抵抗体と、
前記ベース基材の第１面に対向する前記ベース基材の第２面に配置される厚膜抵抗体と、
それぞれ前記薄膜抵抗体と前記厚膜抵抗体に連結され、互いに対向していてそれぞれ前記第１面から前記第２面へと繋がり、前記ベース基材の第１側面及び第２側面に配置される第１端子及び第２端子と、を含み、
前記第１端子は、第１内部電極及び第１外部電極を含み、前記第２端子は、第２内部電極及び第２外部電極を含み、
前記第１内部電極は、前記薄膜抵抗体と連結され、前記第２内部電極は、前記厚膜抵抗体と連結され、
前記薄膜抵抗体は前記厚膜抵抗体と前記ベース基材を貫通する導電性ビアを介して電気的に連結される抵抗素子。

【請求項21】

ベース基材と、
前記ベース基材の第１面に配置される薄膜抵抗体と、
前記ベース基材の第１面に対向する前記ベース基材の第２面に配置される厚膜抵抗体と、
それぞれ前記薄膜抵抗体と前記厚膜抵抗体に連結され、互いに対向していてそれぞれ前記第１面から前記第２面へと繋がり、前記ベース基材の第１側面及び第２側面に配置される第１端子及び第２端子と、を含み、
前記薄膜抵抗体は、前記第１側面から前記第２側面へと繋がり、前記第１面から前記第２面へと繋がる前記ベース基材の第３側面に形成された溝内に配置され、前記ベース基材の前記第２面において前記厚膜抵抗体と連結され、前記ベース基材の前記第１面において前記薄膜抵抗体と連結される電極により前記厚膜抵抗体と電気的に連結される、抵抗素子。

【請求項22】

ベース基材と、
前記ベース基材の第１面に配置される薄膜抵抗体と、
前記ベース基材の第１面に対向する前記ベース基材の第２面に配置される厚膜抵抗体と、
それぞれ前記薄膜抵抗体と前記厚膜抵抗体に連結され、互いに対向していてそれぞれ前記第１面から前記第２面へと繋がり、前記ベース基材の第１側面及び第２側面に配置される第１端子及び第２端子と、を含み、
前記薄膜抵抗体は前記厚膜抵抗体と電気的に連結され、
前記ベース基材の前記第１面において前記第２端子の一領域として、前記厚膜抵抗体を電気的に連結する前記ベース基材内の第２導電性ビアをさらに含み、
前記厚膜抵抗体は前記ベース基材の前記第２面において前記第２端子と連結されない、抵抗素子。

【請求項23】

前記薄膜抵抗体は、前記ベース基材内の第１導電性ビアにより前記厚膜抵抗体と電気的に連結される、請求項２０から２２のいずれか一項に記載の抵抗素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗素子、その製造方法、並びに抵抗素子アセンブリーに関する。

【背景技術】

【0002】

電子機器の小型化及び軽量化への要求に伴い、回路基板の配線密度を高めるために、チップ（ｃｈｉｐ）形態の抵抗素子が使用されている。また、電子機器の要求電力が高くなるにつれて、電子機器に過電流検知及び電池残量検知回路が導入されるようになり、高精度を有する抵抗素子が求められる。

【0003】

厚膜抵抗素子は相対的に製造工程が単純であるが、膜抵抗体をなす抵抗材料及び製造工程の特性のため、精度を一定レベル以上に実現することが困難である。これは、抵抗材料の比抵抗及び抵抗温度係数（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔｉｖｉｔｙ：ＴＣＲ）が高く、かつ、トリミング工程時に発生する熱起電力（ｔｈｅｒｍｏ ｅｌｅｃｔｒｏｍｏｔｉｖｅ ｆｏｒｃｅ）が抵抗値の誤差を誘発するためである。

【0004】

高精度を有する抵抗素子を製造するために、薄膜抵抗体を用いた薄膜抵抗素子が開発されてきたが、製造工程の限界によって高い抵抗値（例えば、１００Ｋｏｈｍ以上）を実現できず、製品の多様性を確保し難いという問題がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平０７−２０１５２９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の一例は、高抵抗値を有し、かつ精度が向上した抵抗素子を提供することができる。

【課題を解決するための手段】

【0007】

本発明の一実施形態の抵抗素子は、ベース基材の両端部に配置された第１端子及び第２端子と、上記第１端子と連結され、厚膜抵抗体である第１抵抗層と、上記第１抵抗層及び第２端子と連結され、薄膜抵抗体である第２抵抗層と、を含む。

【0008】

また、本発明の一実施形態の抵抗素子の製造方法は、ベース基材を設ける段階と、上記ベース基材の両端部に第１内部電極及び第２内部電極を形成する段階と、上記第１内部電極と連結され、厚膜抵抗体からなる第１抵抗層を形成する段階と、上記第１抵抗層及び上記第２内部電極と連結され、薄膜抵抗体からなる第２抵抗層を形成する段階と、上記第１内部電極及び上記第２内部電極上のそれぞれに、第１外部電極及び第２外部電極を形成する段階と、を含む。

【0009】

さらに、本発明の一実施形態の抵抗素子アセンブリーは、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板に配置される抵抗素子とを含み、上記抵抗素子は、ベース基材の両端部に配置された第１端子及び第２端子と、上記第１端子と連結され、厚膜抵抗体で形成された第１抵抗層と、上記第１抵抗層及び第２端子と連結され、薄膜抵抗体で形成された第２抵抗層とを含む。

【発明の効果】

【0010】

本発明の一例に係る抵抗素子及び抵抗素子アセンブリーは、高抵抗値を有することができる厚膜抵抗体、抵抗温度係数及び比抵抗値が低い薄膜抵抗体を含むため、精度を維持しながら高い抵抗値を提供することができる。

【0011】

また、本発明の一例に係る抵抗素子の製造方法は、このような抵抗素子を製造する方法を提供する。

【0012】

本発明の多様でありながら有益な長所と効果は、上述した内容に限らず、本発明の具体的な実施を説明する過程で、より容易に理解され得ると考えられる。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態の抵抗素子を示した斜視図である。

【図2】図１のＩ−Ｉ'に沿って切断して見た断面図である。

【図3】本発明の一実施形態の抵抗素子を示した斜視図である。

【図4】図３のＩＩ−ＩＩ'に沿って切断して見た断面図である。

【図5】本発明の一実施形態の抵抗素子を示した斜視図である。

【図6】本発明の一実施形態の抵抗素子を示した斜視図である。

【図7】発明の一実施形態に係る抵抗素子の製造方法を示すフロー図である。

【図8】本発明の一実施形態に係る抵抗素子アセンブリーを示した斜視図である。

【図9】図８のＩＩＩ−ＩＩＩ'に沿って切断して見た断面図である。

【発明を実施するための形態】

【0014】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0015】

また、本明細書において、「上に」形成されるとは、直接接触して形成されることを意味するだけでなく、中間に他の構成要素をさらに含むことができるということを意味する。また、本明細書において、「上部」、「上面」、「下部」、「下面」、「側面」などの用語は、添付の図面の方向を基準として表現されており、実際には素子が配置される方向に応じて異なり得る。

【0016】

図１は本発明の一実施形態の抵抗素子を示した斜視図であり、図２は図１のＩ−Ｉ'に沿って切断して見た断面図である。図１及び２を参照すると、抵抗素子１００は、ベース基材１１０と、第１端子１２１及び第２端子１２２と、第１抵抗層１３０及び第２抵抗層１４０と、を含む。図１及び図２には、第１抵抗層１３０及び第２抵抗層１４０がベース基材１１０の一面に配置された実施形態が示されている。

【0017】

ベース基材１１０は、第１抵抗層１３０及び第２抵抗層１４０を支持し、抵抗素子１００の強度を確保することができる。これに制限されないが、上記ベース基材１１０は、所定の厚さを有しながら互いに対向する第１面及び第２面を有し、かつ各面の形状が矩形の薄板状からなることができる。また、ベース基材１１０は、熱伝導度に優れた材質で形成されることができ、抵抗素子に電流及び電圧が印加される場合、第１抵抗層１３０及び第２抵抗層１４０から生成された熱を外部に効果良く放出させることができる。

【0018】

例えば、ベース基材１１０は、アルミナ（Ａｌ_２Ｏ_３）のようなセラミック又はポリマー基材であることができる。特定の例において、上記ベース基材１１０は薄板状のアルミニウムの表面をアノダイジング（ａｎｏｄｉｚｉｎｇ）処理して得られたアルミナ基板であってもよい。

【0019】

図１に示されたように、第１端子１２１及び第２端子１２２は、ベース基材１１０の両端部に配置されることができる。また、第１端子１２１及び第２端子１２２のそれぞれは、ベース基材１１０の両端部を取り囲むように形成されることができる。上記第１端子１２１及び第２端子１２２のそれぞれは、互いに接合された第１抵抗層１３０及び第２抵抗層１４０の両端部と連結されるため、第１端子１２１及び第２端子１２２は第１抵抗層１２０及び第２抵抗層１４０が形成する直列構造の経路を介して電気的に連結される。第１端子１２１及び第２端子１２２については、図２を参照してより具体的に説明する。

【0020】

第１抵抗層１３０及び第２抵抗層１４０は、上記ベース基材１１０の一面に配置されることができる。第１抵抗層１３０及び第２抵抗層１４０は、互いに離隔した第１端子１２１及び第２端子１２２の間に配置され、第１端子１２１及び第２端子１２２と連結されて抵抗要素として使用されることができる。ここで、第１抵抗層１３０は、第１端子１２１と連結されてもよく、第２抵抗層１４０は、第１抵抗層１３０及び第２端子１２２の間に配置されてもよく、第１抵抗層１３０及び第２端子１２２と連結されてもよい。また、第１抵抗層１３０及び第２抵抗層１４０は、互いに接合されてもよい。

【0021】

本発明の実施形態において、第１抵抗層１３０は厚膜抵抗体であり、第２抵抗層１４０は薄膜抵抗体である。例えば、上記厚膜抵抗体は、導電粒子としてＲｕ酸化物（ＲｕＯ_２）を含有することができる。また、ガラス（ｇｌａｓｓ）をさらに含むペーストの形態で印刷された後、焼成工程によって上記ベース基材に接合されることができる。

【0022】

また、薄膜抵抗体は、ニッケルクロム（ＮｉＣｒ）合金、チタニウムナイトライド（ＴｉＮ）合金、及びタンタルナイトライド（ＴａＮ）合金のうち少なくとも１つを含有することができる。さらに、蒸着（ｓｐｕｔｔｅｒｉｎｇ）工程によって上記ベース基材に接合されることができる。

【0023】

抵抗素子１００の抵抗値は、第１抵抗層１３０及び第２抵抗層１４０に対するトリミング（ｔｒｉｍｍｉｎｇ）工程により決定されることができる。トリミング工程とは、抵抗層を形成した後、回路の設計に必要な抵抗値を得るためにレーザーを用いた微細カッティング（ｃｕｔｔｉｎｇ）などによって抵抗層を部分的に除去する工程のことである。

【0024】

具体的には、トリミング工程で抵抗素子の抵抗値を測定しながら溝（ｇｒｏｏｖｅ）を形成し、測定された抵抗値が目標値に達した場合、溝の形成を止めることで抵抗素子の抵抗値が調節される。図１及び図２を参照すると、トリミング工程により第２抵抗層１４０に形成された溝Ｔを確認することができる。第１抵抗層１３０には溝Ｔが図示されていないが、同一の機能を持つ溝が第１抵抗層１３０に形成されてもよい。第１抵抗層１３０に溝を形成するトリミング工程が行われる場合でも、第１抵抗層１３０に対するトリミング工程後に第２抵抗層１４０に対するトリミング工程が行われるようになり、抵抗素子の抵抗値が決定される。

【0025】

第２抵抗層１４０の薄膜抵抗体をなす抵抗材料は、低い比抵抗値を有するため、微細な抵抗値を有する抵抗素子を製造するのに有利である。また、低い抵抗温度係数（ＴＣＲ）を有するため、トリミング工程時に、より精密な抵抗値を有することができ、抵抗素子に温度に対する頑健性（ｒｏｂｕｓｔｎｅｓｓ）を持たせる。

【0026】

このように、本発明の一実施形態に係る抵抗素子は、高抵抗値を有することができる厚膜抵抗体を含むため、多様な範囲の抵抗値を有するように製造されることができる。また、精密な抵抗値を有し、かつ低い抵抗温度係数（ＴＣＲ）を有する薄膜抵抗体を含むため、高精度及び高信頼性を有することができる。

【0027】

一方、第１抵抗層１３０及び第２抵抗層１４０上の表面には、保護層１５０が配置されることができる。上記保護層１５０は、上記第１端子１２１及び上記第２端子１２２の間に配置されることができ、第１抵抗層１３０及び第２抵抗層１４０が外部に露出しないようにすることで、第１抵抗層１３０及び第２抵抗層１４０を外部の衝撃から保護する。例えば、上記保護層１５０はシリコン（ＳｉＯ_２）やガラス（ｇｌａｓｓ）、又はポリマー（ｐｏｌｙｍｅｒ）材料を含むことができる。

【0028】

図２を参照すると、上記保護層１５０は、ガラスの第１保護層１５１と、ポリマーの第２保護層１５２で構成されることができる。必要に応じて、第１保護層１５１は、トリミング工程前に形成されて、トリミング（ｔｒｉｍｍｉｎｇ）工程時に第１抵抗層１３０及び第２抵抗層１４０にクラック（ｃｌａｃｋ）が発生することを防止することができ、第２保護層１５２は、トリミング（ｔｒｉｍｍｉｎｇ）工程後に形成されて、第１抵抗層１３０及び第２抵抗層１４０を保護することができる。

【0029】

また、保護層１５０が第２抵抗層１４０上に配置されても、第１及び第２端子１２１、１２２が保護層１５０よりも突出した形状を有するようになり、基板の実装時に、第１及び第２端子１２１、１２２と回路基板に配置された電極パッドとの接触を容易に行える。

【0030】

以下、図２を参照して、第１端子１２１及び第２端子１２２の例について具体的に説明する。

【0031】

例えば、第１端子１２１は、第１内部電極１２１ａ及び第１外部電極１２１ｂを含む。同様に、第２端子１２２は、第２内部電極１２２ａ及び第２外部電極１２２ｂを含むことができる。

【0032】

第１内部電極１２１ａ及び上記第２内部電極１２２ａは、ベース基材１１０の両端部に配置されることができる。また、第１外部電極１２１ｂ及び第２外部電極１２２ｂは、上記第１内部電極１２１ａ及び上記第２内部電極１２２ａ上にそれぞれ配置されることができる。すなわち、第１外部電極１２１ｂは、上記第１内部電極１２１ａの表面の少なくとも一部の領域を覆い、上記第２外部電極１２２ｂは、上記第２内部電極１２２ａの表面の少なくとも一部の領域を覆う。

【0033】

例えば、上記第１内部電極１２１ａは、第１シード電極１２１ａ１及び第１裏面電極１２１ａ２を含む。同様に、上記第２内部電極１２２ａは、第２シード電極１２２ａ１及び第２裏面電極１２２ａ２を含む。

【0034】

第１シード電極１２１ａ１及び第２シード電極１２２ａ１は、図２においてベース基材１１０の下面である第１面に配置され、第１裏面電極１２１ａ２及び第２裏面電極１２２ａ２は、ベース基材１１０の第１面と向き合う第２面に配置される。このとき、上記第１シード電極１２１ａ１は上記第１裏面電極１２１ａ２と対向してもよく、上記第２シード電極１２２ａ１は上記第２裏面電極１２２ａ２と対向してもよい。

【0035】

図２に示したように、第１裏面電極１２１ａ２は第１抵抗層１３０と連結されてもよく、第２裏面電極１２２ａ２は第２抵抗層１４０と連結されてもよい。

【0036】

また、第１内部電極１２１ａは第１側面電極１２１ａ３をさらに含んでもよく、第２内部電極１２２ａは第２側面電極１２２ａ３をさらに含んでもよい。第１側面電極１２１ａ３及び第２側面電極１２２ａ３は、ベース基材１１０と、第１抵抗層１３０と、第２抵抗層１４０と、第１及び第２シード電極１２１ａ１、１２２ａ１と、第１及び第２裏面電極１２１ａ２、１２２ａ２とが積層して形成された積層体の両端面に配置されてもよい。

【0037】

すなわち、上記第１側面電極１２１ａ３は、第１シード電極１２１ａ１及び第１裏面電極１２１ａ２と連結されるように配置されてもよく、第２側面電極１２２ａ３は、第２シード電極１２２ａ１と第２裏面電極１２２ａ２と連結されるように配置されてもよい。上記第１内部電極１２１ａが第１側面電極１２１ａ３を含み、第２内部電極１２２ａが第２側面電極１２２ａ３を含む場合は、上記第１及び第２側面電極１２１ａ３、１２２ａ３上のそれぞれにも、第１及び第２外部電極１２１ｂ、１２２ｂが形成されることができる。

【0038】

図３は本発明の一実施形態の抵抗素子を示した斜視図であり、図４は図３のＩＩ−ＩＩ'に沿って切断して見た断面図である。

【0039】

図３及び図４に示された抵抗素子２００は、第１抵抗層１３０'がベース基材１１０の下面である第１面に配置され、導電性ビアＨを含むこと以外は、図１及び図２に示された抵抗素子１００と類似していると理解することができる。また、本実施形態の構成要素は、特に反対の説明がない限り、図１及び図２に示された抵抗素子１００における同一又は類似の構成要素に対する説明を参照して理解され得るため、重複する説明は省略する。

【0040】

図３及び図４を参照すると、抵抗素子２００の第１抵抗層１３０'は、ベース基材１１０の第１面に配置され、第２抵抗層１４０は、上記第１面に対向するベース基材１１０の第２面に配置される。また、第１抵抗層１３０'は第１面において第１端子１２１と連結されてもよく、第２抵抗層１４０は第２面において第２端子１２２と連結されてもよい。図４に示したように、第１端子１２１が含む第１シード電極１２１ａ１'は、第１抵抗層１３０'と連結されてもよい。また、第１抵抗層１３０'と第２抵抗層１４０とは、ベース基材を貫通する導電性ビアＨを介して連結されてもよい。

【0041】

一方、第１抵抗層１３０'上の表面には第１保護層１６０が配置されてもよく、及び第２抵抗層１４０上の表面には第２保護層１５０が配置されてもよい。

【0042】

図３及び図４に示された抵抗素子１００'には、ベース基材１１０を貫通する貫通孔形態の導電性ビアＨが例示されているが、導電性ビアＨの代わりに、ベース基材１１０の側面に提供される溝が含まれてもよい。このような実施形態については図５に例示されている。

【0043】

図５は本発明の一実施形態の抵抗素子を示した斜視図である。図５に示された抵抗素子２００'は、導電性ビアＨ（図３）の代わりに、側面に提供される溝Ｇが形成されたこと以外は、図３及び図４に示された抵抗素子２００と類似していると理解することができる。また、本実施形態の構成要素は、特に反対の説明がない限り、図１及び図２に示された抵抗素子１００と図３及び図４に示された抵抗素子２００における同一又は類似の構成要素に対する説明を参照して理解され得るため、重複する説明は省略する。

【0044】

図５を参照すると、抵抗素子２００'の第１抵抗層１３０'はベース基材１１０の第１面に配置され、第２抵抗層１４０は上記第１面に対向するベース基材１１０の第２面に配置される。

【0045】

図３に示された抵抗素子２００と比較して、抵抗素子２００'は導電性ビアＨの代わりに、ベース基材１１０の側面に提供される溝Ｇを含み、第１抵抗層１３０'と第２抵抗層１４０とは、上記溝Ｇを介して連結されることができる。上記溝Ｇが形成された側面は、第１端子１２１及び第２端子１２２の配列方向と垂直な方向に位置する。これに限定されるものではないが、本実施形態に採用された溝Ｇは、水平方向から見た断面における形状が半円状であってもよい。

【0046】

図６は、本発明の一実施形態の抵抗素子を示した斜視図である。図６に示された抵抗素子２００"は、第１端子１２１と第１抵抗層１３０"を連結する導電性ビアＨ１をさらに含むこと以外は、図３及び図４に示された抵抗素子２００と類似していると理解することができる。また、本実施形態の構成要素は、特に反対の説明がない限り、図１及び図２に示された抵抗素子１００と図３及び図４に示された抵抗素子２００における同一又は類似の構成要素に対する説明を参照して理解され得るため、重複する説明は省略する。

【0047】

図６を参照すると、抵抗素子２００"の第１抵抗層１３０"はベース基材１１０の第１面に配置され、第２抵抗層１４０は上記第１面に対向するベース基材１１０の第２面に配置される。図３に示された抵抗素子２００と比較して、第１抵抗層１３０"は、第１面において第１端子１２１と分離して配置される。抵抗素子２００"は、ベース基材１１０を貫通する第１導電性ビアＨ１をさらに含み、第１抵抗層１３０"は第１導電性ビアＨ１を介して第１端子１２１と連結される。

【0048】

また、図３に示された抵抗素子２００と同様に、第１抵抗層１３０"と第２抵抗層１４０とは、ベース基材を貫通する第２導電性ビアＨ２を介して連結されることができる。

【0049】

図３から図６を参照して説明したように、第１抵抗層１３０'及び第２抵抗層１４０が互いに異なる面に配置されることで、第１抵抗層１３０'及び第２抵抗層１４０は、別の工程により形成されることができ、電流及び電圧が印加される場合に発生し得る第１抵抗層１３０'及び第２抵抗層１４０間の干渉が最小限に抑えられるようになる。さらには、トリミング工程を行うことで、第２抵抗層１４０に形成された溝Ｔを形成する場合に発生し得る第１抵抗層１３０'による干渉が最小限に抑えられるようになる。

【0050】

図７は本発明の一実施形態に係る抵抗素子の製造方法を示すフロー図である。

【0051】

本発明の一実施形態に係る抵抗素子の製造方法は、ベース基材を設ける段階（Ｓ１）と、上記ベース基材の両端部に第１内部電極及び第２内部電極を形成する段階（Ｓ２）と、上記第１内部電極と連結され、厚膜抵抗体からなる第１抵抗層を形成する段階（Ｓ３）と、上記第１抵抗層及び上記第２内部電極と連結され、薄膜抵抗体からなる第２抵抗層を形成する段階（Ｓ４）と、上記第１内部電極及び上記第２内部電極上のそれぞれに、第１外部電極及び第２外部電極を形成する段階（Ｓ５）と、を含む。ここで、それぞれの段階（Ｓ２〜Ｓ４）の順番は、一実施形態として提供されるものであって、その順番は互いに変更可能である。並びに、上記第１内部電極と上記第２内部電極との間の抵抗を測定し、上記第２抵抗層をトリミング（ｔｒｉｍｍｉｎｇ）する段階をさらに含んでもよい。

【0052】

以下、本発明の一実施形態に係る製造方法について、図１、図２及び図７を参照して説明する。また、上述した本発明の実施形態に係る抵抗素子の特徴と同一の内容は省略する。

【0053】

先ず、抵抗層及び電極を配置するためのベース基材１１０が設けられる（Ｓ１）。ベース基材１１０は、複数の抵抗素子を形成し得る大きさで設けられることができ、第１外部電極及び第２外部電極を形成する段階（Ｓ５）以前に切断されて、個別抵抗素子の形態で形成されることができる。

【0054】

次に、第１内部電極１２１ａ及び第２内部電極１２２ａが形成される（Ｓ２）。第１内部電極１２１ａ及び第２内部電極１２２ａは、導電性ペーストを用いた印刷工程（印刷後焼成）又は蒸着工程を用いて形成されることができる。第１内部電極１２１ａ及び第２内部電極１２２ａは、第１外部電極１２１ｂ及び第２外部電極１２２ｂのためのめっき工程に、シード（ｓｅｅｄ）として働くことができる。例えば、上記内部電極は、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）のうち少なくとも１つを含んでもよい。

【0055】

その後、厚膜抵抗体からなる第１抵抗層１３０が形成される（Ｓ３）。例えば、上記厚膜抵抗体はＲｕ酸化物を含有するペーストの形態で印刷された後、焼成工程によって上記ベース基材に接合されることができる。

【0056】

次いで、薄膜抵抗体からなる第２抵抗層１４０が形成される（Ｓ４）。例えば、薄膜抵抗体は、ニッケルクロム（ＮｉＣｒ）合金、チタニウムナイトライド（ＴｉＮ）合金、及びタンタルナイトライド（ＴａＮ）合金のうち少なくとも１つが含有されることができ、蒸着（ｓｐｕｔｔｅｒｉｎｇ）工程によって上記ベース基材に接合されることができる。

【0057】

ここで、第１抵抗層１３０及び第２抵抗層１４０は、上記ベース基材の一面に形成されてもよい。また、第１抵抗層１３０と第２抵抗層１４０は、互いに接合するように形成されて連結されてもよく、第１抵抗層１３０と第２抵抗層１４０との間に配置される連結電極を介して連結されてもよい。

【0058】

次に、上記第１内部電極１２１ａ及び上記第２内部電極１２２ａ上のそれぞれに、第１外部電極１２１ｂ及び第２外部電極１２２ｂが形成されることができる（Ｓ５）。第１外部電極１２１ｂ及び第２外部電極１２２ｂは、上記第１内部電極１２１ａ及び第２内部電極１２２ａ上にめっき工程により形成されることができる。また、第１外部電極１２１ｂ及び第２外部電極１２２ｂは、保護層１５０の形成後に形成されてもよい。

【0059】

例えば、第１外部電極１２１ｂ及び上記第２外部電極１２２ｂは、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、クロム（Ｃｒ）のうち少なくとも１つを含むことができる。例えば第１外部電極１２１ｂ及び第２外部電極１２２ｂは、ニッケル（Ｎｉ）めっき層とスズ（Ｓｎ）めっき層の二重層を含んでもよく、銅（Ｃｕ）めっき層をさらに有してもよい。ニッケル（Ｎｉ）めっき層は、素子実装時に内部電極の成分（例えば、Ａｇ）が半田成分に浸出（ｌｅａｃｈｉｎｇ）することを防止することができ、スズ（Ｓｎ）めっき層は、素子実装時に半田成分との接合が容易になるように提供されることができる。銅（Ｃｕ）めっき層は、上記内部電極の導電性を改善させることができる。

【0060】

一方、上記第１外部電極及び第２外部電極を形成する段階（Ｓ５）以前に第１内部電極と第２内部電極との間に配置される第１抵抗層１３０及び第２抵抗層１４０の抵抗値を測定し、これを調節するトリミング工程が行われてもよい。上記トリミング工程においては、第１抵抗層１３０及び第２抵抗層１４０に溝Ｔが形成されてもよい。

【0061】

図８は本発明の一実施形態に係る抵抗素子アセンブリーを示した斜視図であり、図９は図８のＩＩＩ−ＩＩＩ'に沿って切断して見た断面図である。

【0062】

図８及び図９を参照すると、抵抗素子アセンブリーは、図１及び図２に示された抵抗素子が実装された回路基板１１を含む。しかしながら、これに限定されず、図３から図６に示した抵抗素子が適用されてもよい。

【0063】

上記回路基板１１は、抵抗素子の実装領域に第１及び第２電極パッド１２、１３を含む。上記第１及び第２電極パッド１２、１３とは、上記回路基板１１に実現された回路パターンに連結され、素子実装のために提供されるランドパターンのことをいう。

【0064】

上記抵抗素子は、ベース基材１１０の両端部に配置された第１端子１２１及び第２端子１２２と、上記第１端子１２１と連結され、厚膜抵抗体で形成された第１抵抗層１３０と、上記第１抵抗層１３０及び第２端子１２２と連結され、薄膜抵抗体で形成された第２抵抗層１４０と、を含む。また、抵抗素子は、保護層１５０をさらに含んでもよい。

【0065】

上述したように、抵抗素子は、第２抵抗層１４０が低い比抵抗及び低い抵抗温度係数（ＴＣＲ）を有するため、温度に対して頑健性を有し、さらに精密な抵抗値を有することができる。また、第１抵抗層１３０をさらに含むため、第２抵抗層１４０だけでは実現できない多様な範囲の抵抗値（例えば、１００Ｋｏｈｍ以上）を有するように製造されることができる。

【0066】

回路基板１１は、電子回路が形成される部分であり、電子機器の特定の作動や制御を行うための集積回路（ＩＣ）などが形成されて、別の電源から供給される電流が流れることができる。

【0067】

この場合、回路基板１１は、多様な配線ラインを含むか、又は、トランジスタなどの他種の半導体素子をさらに含むことができる。また、回路基板１１は、導電層を含むか、又は、誘電層を含むなど、必要に応じて多様に構成されることができる。

【0068】

第１及び第２電極パッド１２、１３は、回路基板１１上に互いに離隔するように配置されるものであり、半田１５により抵抗素子１００'の第１及び第２端子１２１、１２２とそれぞれ連結されてもよい。

【0069】

図８及び図９には、第１電極パッド１２が第１端子１２１と連結され、第２電極パッド１３が第２端子１２２と連結されるように示されているが、設計に応じて、第１電極パッド１２が第２端子１２２と連結されてもよく、第２電極パッド１３が第１端子１２１と連結されてもよい。

【0070】

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
（項目１）
ベース基材の両端部に配置された第１端子及び第２端子と、
前記第１端子と連結され、厚膜抵抗体である第１抵抗層と、
前記第１抵抗層及び前記第２端子と連結され、薄膜抵抗体である第２抵抗層と、を含む抵抗素子。
（項目２）
前記第１抵抗層及び前記第２抵抗層は、前記ベース基材の一面において互いに接合するように形成される、項目１に記載の抵抗素子。
（項目３）
前記第１抵抗層は、前記ベース基材の第１面に配置され、前記第２抵抗層は前記第１面に対向する前記ベース基材の第２面に配置される、項目１に記載の抵抗素子。
（項目４）
前記第１抵抗層と前記第２抵抗層とは、前記ベース基材を貫通する導電性ビアを介して連結される、項目３に記載の抵抗素子。
（項目５）
前記第１端子及び前記第２端子のうち少なくとも１つは、前記第１抵抗層及び前記第２抵抗層のうち少なくとも１つと導電性ビアを介して連結される項目１から４のいずれか一項に記載の抵抗素子。
（項目６）
前記厚膜抵抗体はＲｕ酸化物を含有し、前記薄膜抵抗体はＮｉＣｒ合金、ＴｉＮ合金、及びＴａＮ合金のうち少なくとも１つを含有する、項目１から５のいずれか一項に記載の抵抗素子。
（項目７）
前記第２抵抗層に対するトリミング（ｔｒｉｍｍｉｎｇ）工程により抵抗値が決定される、項目１から６のいずれか一項に記載の抵抗素子。
（項目８）
前記第１抵抗層は印刷後に焼成工程により形成され、前記第２抵抗層は蒸着工程により形成される、項目１から７のいずれか一項に記載の抵抗素子。
（項目９）
ベース基材を設ける段階と、
前記ベース基材の両端部に第１内部電極及び第２内部電極を形成する段階と、
前記第１内部電極と連結され、厚膜抵抗体からなる第１抵抗層を形成する段階と、
前記第１抵抗層及び前記第２内部電極と連結され、薄膜抵抗体からなる第２抵抗層を形成する段階と、
前記第１内部電極及び前記第２内部電極上のそれぞれに、第１外部電極及び第２外部電極を形成する段階と、を含む抵抗素子の製造方法。
（項目１０）
前記第１抵抗層及び前記第２抵抗層は前記ベース基材の一面において互いに接合するように形成される、項目９に記載の抵抗素子の製造方法。
（項目１１）
前記第１抵抗層は前記ベース基材の第１面に形成され、前記第２抵抗層は前記第１面に対向する前記ベース基材の第２面に形成され、
前記ベース基材を貫通して前記第１抵抗層と前記第２抵抗層とを連結する導電性ビアを形成する段階と、をさらに含む、項目９に記載の抵抗素子の製造方法。
（項目１２）
前記厚膜抵抗体はＲｕ酸化物を含有し、前記薄膜抵抗体はＮｉＣｒ合金、ＴｉＮ合金、及びＴａＮ合金のうち少なくとも１つを含有する、項目９から１１のいずれか一項に記載の抵抗素子の製造方法。
（項目１３）
前記第１内部電極と前記第２内部電極との間の抵抗値を測定し、測定された抵抗値が目標の抵抗値に達するように、前記第２抵抗層をトリミング（ｔｒｉｍｍｉｎｇ）する段階をさらに含む、項目９から１２のいずれか一項に記載の抵抗素子の製造方法。
（項目１４）
前記第１抵抗層は印刷後に焼成工程により形成され、前記第２抵抗層は蒸着工程により形成される、項目９から１３のいずれか一項に記載の抵抗素子の製造方法。
（項目１５）
上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板に配置される抵抗素子とを含み、
前記抵抗素子は、ベース基材の両端部に配置された第１端子及び第２端子、前記第１端子と連結され、厚膜抵抗体で形成された第１抵抗層、及び前記第１抵抗層及び前記第２端子と連結され、薄膜抵抗体で形成された第２抵抗層を含む抵抗素子アセンブリー。
（項目１６）
ベース基材と、
前記ベース基材の上面の第１領域に配置される薄膜抵抗体と、
前記薄膜抵抗体と連結され、前記ベース基材の上面の第２領域に配置される厚膜抵抗体と、
少なくとも前記ベース基材の上面に連結される前記ベース基材の第１側面に配置され、前記薄膜抵抗体と連結される第１端子と、
少なくとも前記第１側面に対向し前記ベース基材の上面に連結される前記ベース基材の第２側面に配置され、前記厚膜抵抗体と連結される第２端子と、を含む抵抗素子。
（項目１７）
少なくとも前記薄膜抵抗体を覆う第１保護層と、
前記第１保護層を覆う第２保護層と、
前記第１保護層及び前記薄膜抵抗体に形成された溝と、を含む、項目１６に記載の抵抗素子。
（項目１８）
前記第１保護層はガラスを含み、前記第２保護層はポリマーを含む、項目１７に記載の抵抗素子。
（項目１９）
前記第１端子は、
前記ベース基材の前記第１側面、前記ベース基材と前記薄膜抵抗体との間、及び前記ベース基材の上面に配置される第１内部電極と、
前記ベース基材の前記第１側面において前記第１内部電極の表面の一部の領域と前記ベース基材の前記上面において前記第１内部電極の表面の一部の領域に配置される第１外部電極とを含み、
前記第２端子は、
前記ベース基材の前記第２側面、前記ベース基材と前記厚膜抵抗体との間、及び前記ベース基材の上面に配置される第２内部電極と、
前記ベース基材の前記第２側面において前記第２内部電極の表面の一部の領域と前記ベース基材の前記上面において前記第２内部電極の表面の一部の領域に配置される第１外部電極を含む、項目１６から１８のいずれか一項に記載の抵抗素子。
（項目２０）
ベース基材と、
前記ベース基材の第１面に配置される薄膜抵抗体と、
前記ベース基材の第１面に対向する前記ベース基材の第２面に配置される厚膜抵抗体と、
それぞれ前記薄膜抵抗体と前記厚膜抵抗体に連結され、互いに対向していてそれぞれ前記第１面から前記第２面へと繋がり、前記ベース基材の第１側面及び第２側面に配置される第１端子及び第２端子と、を含み、
前記薄膜抵抗体は前記厚膜抵抗体と電気的に連結される抵抗素子。
（項目２１）
前記薄膜抵抗体は、前記ベース基材内の第１導電性ビアにより前記厚膜抵抗体と電気的に連結される、項目２０に記載の抵抗素子。
（項目２２）
前記薄膜抵抗体は、前記第１側面から前記第２側面へと繋がり、前記第１面から前記第２面へと繋がる前記ベース基材の第３側面に形成された溝内に配置され、前記ベース基材の前記第２面において前記厚膜抵抗体と連結され、前記ベース基材の前記第１面において前記薄膜抵抗体と連結される電極により前記厚膜抵抗体と電気的に連結される、項目２０に記載の抵抗素子。
（項目２３）
前記ベース基材の前記第１面において前記第２端子の一領域として、前記厚膜抵抗体を電気的に連結する前記ベース基材内の第２導電性ビアをさらに含み、
前記厚膜抵抗体は前記ベース基材の前記第２面において前記第２端子と連結されない、項目２０から２２のいずれか一項に記載の抵抗素子。

【符号の説明】

【0071】

１００、２００、２００'、２００" 抵抗素子
１１０ ベース基材
１２１ 第１端子
１２２ 第２端子
１３０、１３０'、１３０" 第１抵抗層
１４０ 第２抵抗層
１５０、１６０ 保護層
Ｔ 溝
１１ 回路基板
１２、１３ 第１及び第２電極パッド
１５ 半田

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】