知財求人 - 知財ポータルサイト「IP Force」
特許6519792ノーマリーオフ特性を有する水素化ダイヤモンドＭＩＳＦＥＴの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6519792
(24)【登録日】2019年5月10日
(45)【発行日】2019年5月29日
(54)【発明の名称】ノーマリーオフ特性を有する水素化ダイヤモンドＭＩＳＦＥＴの製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20190520BHJP
H01L 29/78 20060101ALI20190520BHJP
H01L 21/316 20060101ALI20190520BHJP
【ＦＩ】
H01L29/78 301B
H01L29/78 301G
H01L21/316 M
H01L21/316 X
【請求項の数】3
【全頁数】12
(21)【出願番号】特願2015-174571(P2015-174571)
(22)【出願日】2015年9月4日
(65)【公開番号】特開2017-50485(P2017-50485A)
(43)【公開日】2017年3月9日
【審査請求日】2018年6月20日
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２７年度、国立大学法人東京大学、環境技術等研究開発推進事業費補助金（ＧＲＥＮＥ）委託事業、産業技術力強化法第１９条の適用を受ける特許出願
(73)【特許権者】
【識別番号】301023238
【氏名又は名称】国立研究開発法人物質・材料研究機構
(72)【発明者】
【氏名】劉 江偉
(72)【発明者】
【氏名】小出 康夫
(72)【発明者】
【氏名】リャオ メイヨン
(72)【発明者】
【氏名】井村 将隆
(72)【発明者】
【氏名】松元 隆夫
(72)【発明者】
【氏名】柴田 直哉
(72)【発明者】
【氏名】幾原 雄一
【審査官】
市川 武宜
(56)【参考文献】
【文献】
特開２０１４−０６０３７７（ＪＰ，Ａ）
【文献】
特開２０１３−１７２０２３（ＪＰ，Ａ）
【文献】
特開２００９−１５８６１２（ＪＰ，Ａ）
【文献】
特表２０１５−５０８５６９（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／３１６
Ｈ０１Ｌ ２９／７８
(57)【特許請求の範囲】
【請求項1】
ゲート酸化物を用いた水素化ダイヤモンドＭＩＳＦＥＴの製造方法において、前記水素化ダイヤモンド上に原子層堆積（ＡＬＤ）及び高周波スパッタ堆積（ＳＤ）によりそれぞれ形成された、ＳＤ−ＬａＡｌＯ３／ＡＬＤ−Ａｌ２Ｏ３、ＳＤ−Ｔａ２Ｏ５／ＡＬＤ−Ａｌ２Ｏ３、ＳＤ−ＺｒＯ２／ＡＬＤ−Ａｌ２Ｏ３、および、ＳＤ−ＨｆＯ２／ＡＬＤ−ＨｆＯ２からなる群から選択される二層構造からなる前記ゲート酸化物を形成し、１８０℃でアニールするステップを含む、ノーマリーオフ特性を有する水素化ダイヤモンドＭＩＳＦＥＴの製造方法。
【請求項2】
前記アニールするステップは、５分以上１０分以下の間、前記ゲート酸化物を用いた水素化ダイヤモンドＭＩＳＦＥＴをアニールする、請求項１に記載の製造方法。
【請求項3】
前記水素化ダイヤモンドはエピタキシャル成長された層である、請求項１または２に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はノーマリーオフ特性を有する水素化ダイヤモンドＭＩＳＦＥＴの製造方法に関し、特にそのままではノーマリーオン特性を有するこの種のＭＩＳＦＥＴをノーマリーオフ化する方法に関する。
【背景技術】
【0002】
ＧａＮ、ＳｉＣ，ダイヤモンド等のワイドバンドギャップ半導体は、バンドギャップエネルギーが大きく、キャリア移動度が高く、またブレークダウン電界が大きなことから（非特許文献１〜５）、大電力及び高周波電子デバイスの作製に適していることはよく知られている。性能指数（figure of merit）を用いた理論計算によれば（非特許文献６、７）、ダイヤモンドベースの電力デバイスは、ＧａＮ及びＳｉＣベースのデバイスに比べて非常に大きな出力電力及び大いに低い電力損失を示す。従って、ダイヤモンドは次世代の電力デバイスの有力な候補と考えられている（非特許文献８）。
【0003】
水素化ダイヤモンド（hydrogenated diamond, H-diamond）エピタキシャル層はシートホール密度１０１４ｃｍ−２ものホールを表面に蓄積するので（非特許文献９、１０）、水素化ダイヤモンドは高性能ダイヤモンドベース電子デバイスの作製のための好適なｐ型チャネル層とみなされている（非特許文献１１〜１４）。そのホール生成のメカニズムはいまだに議論の最中であるが、炭素−水素（Ｃ−Ｈ）結合と表面吸着質アクセプタ（surface adsorbate acceptor）の両方がホール蓄積（hole accumulation）を生成するための本質的な条件であると信じられている（非特許文献１５、１６）。このような高密度のキャリア（約１０１４ｃｍ−２）を制御するため、高誘電率を有する絶縁体を用いた金属−絶縁体−半導体（ＭＩＳ）ゲート構造が必要とされる（非特許文献１７）。これに加えて、ノーマリーオン動作及びノーマリーオフ動作にそれぞれ対応するデプリーション（Ｄ）モード及びエンハンスメント（Ｅ）モードのＭＩＳ電界効果トランジスタ（ＭＩＳＦＥＴ）を準備することが重要である。
【0004】
最近、この目的を達成するため、高誘電率（high-k）絶縁体を水素化ダイヤモンド上に堆積させてＭＩＳＦＥＴを作製することが行なわれてきた（非特許文献１８〜２１）。二層構造の高誘電率酸化物絶縁体を原子層堆積（ＡＬＤ）及び高周波スパッタ堆積（ＳＤ）により作製した。厚さが約４．０ｎｍの薄いＡＬＤ絶縁体は、ＳＤ絶縁体堆積中に水素表面が放電損傷をこうむらないようにする役割を果たしていた。本願発明者が以前に報告したところによれば（非特許文献１８〜２１）、ＳＤ−Ｔａ２Ｏ５／ＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンド及びＳＤ−ＺｒＯ２／ＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳＦＥＴはノーマリーオン特性を示した（非特許文献１８、１９）。その反対に、ＳＤ−ＬａＡｌＯ３／ＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンド及びＡＤ−ＨｆＯ２／水素化ダイヤモンドＭＩＳＦＥＴはノーマリーオフ特性を示した（非特許文献２０、２１）。これはＥモードＭＩＳＦＥＴが作製できることを示した最初の報告であると信じており、また水素化ダイヤモンドベースのインバーター作製法の開発を提案するものであったが（非特許文献２２）、ＥモードＭＩＳＦＥＴがノーマリーオフ特性を有するようになる理由も、またこの製造プロセス中のどの特定の処理ステップがノーマリーオフ特性をもたらすかについても依然として不明であった。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の課題は、ノーマリーオフ動作する水素化ダイヤモンドＭＩＳＦＥＴを作製するための条件を明らかにし、ノーマリーオフ／オン動作する水素化ダイヤモンドＭＩＳＦＥＴを作り分けることができるようにすることにある。
【課題を解決するための手段】
【0006】
本発明の一側面によれば複数層構造のゲート酸化物を用いた水素化ダイヤモンドＭＩＳＦＥＴの製造方法であって、前記ゲート酸化物を水素化ダイヤモンド上に形成した後の任意の時点で１６０℃から３５０℃の範囲でアニールするステップを含む、ノーマリーオフ特性を有する水素化ダイヤモンドＭＩＳＦＥＴの製造方法が与えられる。ここで、前記複数層構造のゲート酸化物は前記水素化ダイヤモンドに隣接して原子堆積層で形成された第１の層及び前記第１の層の上にスパッタで構成された第２の層を含んでよい。
また、前記第１の層はＡｌ２Ｏ３及びＨｆＯ２からなる群から選択された材料で形成され、前記第２の層はＬａＡｌＯ３、Ｔａ２Ｏ５、ＺｒＯ２、ＨｆＯ２から選択された材料で形成されてよい。
また、前記水素化ダイヤモンドはエピタキシャル成長された層であってよい。
【発明の効果】
【0007】
本発明によれば、水素化ダイヤモンドＭＩＳＦＥＴを性能の実質的な劣化を伴うことなく簡単な処理によりノーマリーオフ化することができる。
【図面の簡単な説明】
【0008】
【図1】水素化ダイヤモンドＭＩＳＦＥＴの製造プロセスの概略を示す図。
【図2】本発明の実施例で製造される水素化ダイヤモンドＭＩＳＦＥＴの断面構造の模式図。
【図3】本発明の実施例で製造される水素化ダイヤモンドＭＩＳＦＥＴのＩＤＳ−ＶＤＳ特性を示す図。
【図4】本発明の実施例で製造される水素化ダイヤモンドＭＩＳＦＥＴの伝達特性を示す図。
【図5】本発明の実施例で製造される水素化ダイヤモンドＭＩＳＦＥＴのＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面のＳＴＥＭ像。（ａ）アニール前のＳＴＥＭ像。（ｂ）アニール後のＳＴＥＭ像。
【図6】本発明の実施例で製造される水素化ダイヤモンドＭＩＳＦＥＴのＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面でのＣ、Ｌａ、Ｏ及びＡｌ元素の深さ方向プロファイルを示す図。（ａ）アニール前のプロファイル。（ｂ）１８０℃でのアニール後のプロファイル。
【図7】ＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳキャパシタのＣ−Ｖ特性を示す図。差し込み図は平面型ＭＩＳキャパシタの上面図。
【発明を実施するための形態】
【0009】
本願発明者の以前の研究によれば、水素化ダイヤモンドベースのＭＩＳＦＥＴがノーマリーオン特性となるかノーマリーオフ特性となるかは、絶縁材料及びデバイス構造とは独立しているが、製造プロセスに高い再現性で依存していることが見いだされた（非特許文献１８〜２１）。これを図１を参照しながら説明する。ステップ１のメサ構造作製はＤモードＭＩＳＦＥＴとＥモードＭＩＳＦＥＴの両方に共通な最初のステップであるが、２番目のステップは異なる。Ｅモード（ノーマリーオフ）ＭＩＳＦＥＴの場合は、ステップ２でゲート酸化物及びコンタクトを作成した。一方、Ｄモード（ノーマリーオン）ＭＩＳＦＥＴの場合には、ステップ２でソース／ドレインオーミックコンタクトを作製した。この研究成果を公表した後、本願発明者は更に研究を進め、２つの作製プロセスの間で実験の詳細を比較し、その結果、明白な違いとして、ノーマリーオフＭＩＳＦＥＴの絶縁物／水素化ダイヤモンド界面がフォトレジストベーキングの間に１８０℃で５分間アニールしたが、他方、ノーマリーオンＭＩＳＦＥＴの絶縁物／水素化ダイヤモンド界面についてはアニールプロセスを行わなかったことを見出した。水素化ダイヤモンドチャネル層は熱に敏感であるため（非特許文献２３）、はアニールステップによりホールが消失してノーマリーオフ特性が得られると考えられる。従って、本願発明では水素化ダイヤモンドベースＭＩＳＦＥＴの電気特性へのアニール処理の影響を利用する。
【0010】
本発明の一形態によれば、たとえばＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳＦＥＴなどの水素化ダイヤモンドベースのＭＩＳＦＥＴのノーマリーオン／オフ動作は１８０℃のアニールによって制御することができる。このアニールを行うことにより、ＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳＦＥＴのＶＴＨの値は０．８±０．１Ｖから−０．５±０．１Ｖに変化したが、このことはＭＩＳＦＥＴがノーマリーオン動作からノーマリーオフ動作へと変化したことを示している。またこのアニールを行うことにより、Ｃ−Ｖカーブのフラットバンド電圧はゼロから負の値へと変化した。水素化ダイヤモンドＭＩＳＦＥＴをノーマリーオン動作からノーマリーオフ動作へ変化させることができるアニール温度は１６０℃から３５０℃の範囲である。
【0011】
ノーマリーオン／オフ制御のメカニズムは以下のように解釈される。アニールを行う前は、水素化ダイヤモンドチャネル層上の吸着質アクセプタ（adsorbate acceptor）は水素化ダイヤモンドチャネル層中にホール蓄積（hole accumulation）をもたらし、これによってＭＩＳＦＥＴはノーマリーオン特性を示す。しかし、上述した温度範囲でのアニールを行った後では、吸着質アクセプタがそこから拡散して散逸するかあるいは酸化物中の正電荷によって相殺される。これによって、水素化ダイヤモンドチャネル層中のホール密度の大幅な低下が引き起こされて、ＭＩＳＦＥＴがノーマリーオフ特性を示すようになる。ノーマリーオン／ノーマリーオフ特性の水素化ダイヤモンドベースＭＩＳＦＥＴを制御可能に作り分けることにより、ノーマリーオフ特性を必要とするＣＭＯＳ集積回路を開発することができるようになる。
【実施例】
【0012】
以下、実施例により本発明をさらに詳細に説明する。しかしながら、言うまでもないことであるが、本発明は以下の実施例に限定されるものではないことに注意されたい。
【0013】
２．５×２．５×０．５ｍｍ３のサイズの単結晶ダイヤモンド（００１）基板上に、マイクロ波プラズマＣＶＤ（microwave plasma-enhanced chemical vapor deposition）技術によって水素化ダイヤモンドエピタキシャル層を成長させた。このＣＶＤ処理の際の堆積温度、チャンバー圧、ＣＨ４流量及びＨ２流量はそれぞれ９００〜９４０℃、８０Ｔｏｒｒ、０．５ｓｃｃｍ及び５００ｓｃｃｍであった。この水素化ダイヤモンドエピタキシャル層上に、図１に示すプロセスにより水素化ダイヤモンドＭＩＳＦＥＴを作製した。なお、このような水素化ダイヤモンドＭＩＳＦＥＴを作製するプロセス自体は当業者に周知であるため、詳細な説明はここでは与えないが、必要に応じて非特許文献１９を参照されたい。
【0014】
ＭＩＳＦＥＴの電気特性へのアニールの影響を調べるため、最初にノーマリーオンモードのＭＩＳＦＥＴを図１に示すプロセスを使って作製した。このＭＩＳＦＥＴを作製した後、１８０℃で５分間及び１０分間アニールした。ここで、ＭＩＳＦＥＴの二層絶縁体はそれぞれ１２０℃及び室温で水素化ダイヤモンド上に順番に堆積したＡＬＤ−Ａｌ２Ｏ３バッファ層及びＳＤ−ＬａＡｌＯ３層とした。ＡＬＤ法及びＳＤ法の具体的な条件は非特許文献２０を参照されたい。
【0015】
作製したＭＩＳＦＥＴの断面構造の模式図を図２に示す。ここで、ＡＬＤ絶縁体（ＡＬＤ−Ａｌ２Ｏ３バッファ）層及びＳＤ絶縁体（ＳＤ−ＬａＡｌＯ３）層の厚さはそれぞれ３．０ｎｍ及び２３．４ｎｍとした。これらの厚さはエリプソメータにより確認した。ゲート電極、ソース電極及びドレイン電極の層構成は何れもＡｕ（２００ｎｍ）／Ｔ（２０ｎｍ）／Ｐｄ（１０ｎｍ）とし、電子ビーム蒸着によって蒸着した。ここで、Ｐｄは水素化ダイヤモンド表面への金属コンタクトである。ＭＩＳＦＥＴのゲート長（ＬＧ）及びゲート幅（ＷＧ）はそれぞれ４μｍ及び１５０μｍに維持した。ソース／ドレインオーミック接続と酸化物絶縁体との間隔（ｄＳ／Ｄ−ｏｘｉｄｅ）は５μｍに維持した。ＭＩＳＦＥＴと同時に平面型（planar type）ＭＩＳキャパシタを作製した。円形ゲート電極の直径を２００μｍとし、オーミックなＡｕ／Ｔｉ／Ｐｄコンタクトと酸化物絶縁体との間隔を１０μｍとした。アニール前後のこれらＭＩＳＦＥＴ及びＭＩＳキャパシタの電気特性を、高性能ＭＸ−２００／Ｂプローバを使用して室温で測定した。ＭＩＳキャパシタの容量−電圧特性測定用周波数は５０ｋＨｚに維持した。ＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面の化学構造を解析するため、Ｃｓコレクタ及びエネルギー分散Ｘ線解析（ＥＤＸ）システムを備えた原子分解能走査型透過電子顕微鏡（ＳＴＥＭ）（非特許文献２４）を使用した。
【0016】
図３は１８０℃でのアニール前後のＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳＦＥＴのドレイン−ソース間電流−電圧（ＩＤＳ−ＶＤＳ）特性を示す。図３（ａ）はアニール前の、図３（ｂ）は５分間のアニール後の、また図３（ｃ）は１０分間のアニール後のＩＤＳ−ＶＤＳ特性である。ここで、ゲート−ソース間電圧は−５．０Ｖから２．５Ｖ，まで＋０．５Ｖ刻みで変化させた。これらのＭＩＳＦＥＴは何れも良好に動作し、またｐ型チャネル特性を示した。何れのＩＤＳ−ＶＤＳ曲線についても、ＶＤＳが低い範囲で明確に線形の領域が観察される。これは、Ａｕ／Ｔｉ／Ｐｄ金属と水素化ダイヤモンド表面とが良好にオーミック接続していることを示す。アニール前のＭＩＳＦＥＴの場合にはＩＤＳの最大値（IDS maximum）（ＩＤＳｍａｘ）は−３１．３ｍＡ・ｍｍ−１であった。１８０℃で５分及び１０分アニールした場合のＩＤＳｍａｘはそれぞれ−２８．３ｍＡ・ｍｍ−１及び−２８．７ｍＡ・ｍｍ−１であった。
【0017】
このＭＩＳＦＥＴのアニール前後の伝達特性を図４に示す。閾値電圧（ＶＴＨ）は−√（｜ＩＤＳ｜）とＶＧＳとの関係から判定することができる。アニール前のＶＴＨは０．８±０．１Ｖと判定されたが、これはノーマリーオン特性を示す。しかし、１８０℃で５分及び１０分のアニール後のＶＴＨは−０．５±０．１Ｖと変化して、ノーマリーオフ特性となった。ＶＴＨと実効移動度（μｅｆｆ）との関係（非特許文献２１）から、アニール前、並びに１８０℃で５分間及び１０分間のアニール前後のμｅｆｆの値はそれぞれ５６．５±０．５ｃｍ２・Ｖ−１・ｓ−１、５７．７±０．５ｃｍ２・Ｖ−１・ｓ−１及び５８．２±０．５ｃｍ２・Ｖ−１・ｓ−１と計算された。ここで、μｅｆｆの値はＤモード及びＥモードＭＩＳＦＥＴの両者についてほとんど一定であることに注意されたい。これは、アニールはＭＩＳ界面を劣化させないことを示している。ポストアニールによりＭＩＳＦＥＴをノーマリーオン特性からノーマリーオフ特性へと変化させることができる。これは、水素化ダイヤモンドチャネル層中の平衡段階にあるホール（非特許文献２４）が１８０℃でアニールすると消滅することを示している。
【0018】
絶縁体／水素化ダイヤモンド界面へのアニールの効果を更に明らかにするため、ＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド構造のＳＴＥＭ像及びＭＩＳキャパシタのＣ−Ｖ特性を調べた。
【0019】
図５はＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面のＳＴＥＭ像であり、図５（ａ）がアニール前の、また図５（ｂ）がアニール後の像を示す。アニール前後のＳＴＥＭ像を比べることにより、アニールは酸化物／水素化ダイヤモンド界面の急峻さと酸化物絶縁体のアモルファス構造の何れも変化させないことがわかる。従って、１８０℃という低温でのアニールは、ダイヤモンド界面の結晶構造に影響を与えることができない。
【0020】
図６はＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面でのＣ、Ｌａ、Ｏ及びＡｌ元素の深さ方向プロファイルであり、図６（ａ）がアニール前の、図６（ｂ）が１８０℃でのアニール後のプロファイルを示す。アニール前の図６（ａ）から、Ｌａ、Ａｌ及びＯ元素が一様に分布していることが見て取れる。しかし、図６（ｂ）に示すアニール後のプロファイルはＬａ及びＡｌ元素の分布が一様でなくなったことを示す。
【0021】
図７はＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳキャパシタのＣ−Ｖ特性を示す。図７の左下にある差し込み図は平面型ＭＩＳキャパシタの上面図である。図中のＣ−Ｖ曲線は何れもはっきりした蓄積状態領域（accumulation region）及び空乏状態領域（depletion region）を有する。これは高品質なＬａＡｌＯ３／Ａｌ２Ｏ３絶縁体が水素化ダイヤモンド上に作製されていることを示唆している。空乏状態領域内でのアニール前及び１８０℃で５分間のアニール後のＣ−Ｖ曲線は、ゲートバイアスに対する鋭い依存性を示しているが、これはＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面における低密度界面状態（low-density interfacial state）を示している（非特許文献２６、２７）。アニール時間が１０分の場合には、空乏状態Ｃ−Ｖ曲線はやや横に拡がった曲線になっている。これは、おそらくは長時間のアニールでＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンド界面の品質が劣化したことを示しているのであろう（非特許文献２６、２７）。重要な特徴は、アニール前後でＣ−Ｖ曲線に０．４７Ｖの電圧シフト（ＶＳｈｉｆｔ）が起こることである。図７中のゲートバイアス＝０Ｖの位置に下向きの太矢印で示すところのアニール前のフラットバンド電圧ＶＦＢ＝ＶＧＳ＝０は、１８０℃でのアニール後は−０．４７Ｖシフトする。このことは、アニールによってＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンド界面の負電荷密度及び水素化ダイヤモンドチャネル層中のシートホール密度（sheet hole density）Ｎｐが減少することを意味している。Ｎｐは以下の式で評価することができる。
【0022】
Ｎｐ＝ＣＯＸ・（Ｖｓｈｉｆｔ／ｑ） （１）
【0023】
ここで、ｑ及びＣＯＸはそれぞれ電気素量（１．６×１０−１９Ｃ）及びＬａＡｌＯ３／Ａｌ２Ｏ３絶縁体のキャパシタンス（０．２９μＦ・ｃｍ−２）である。これから、Ｎｐの値を８．５×１０１１ｃｍ−２と計算することができる。
【0024】
以下に示す表は各種の酸化物絶縁体を使用し、また各種のデバイス構造（サイズ）を採用した水素化ダイヤモンドＭＩＳＦＥＴに対して、そのノーマリーオン／オフ特性へのアニールの影響をまとめたものである。ここで右端のカラムがＯｎ、ＯｆｆとあるのはそれぞれＭＩＳＦＥＴがノーマリーオン特性、ノーマリーオフ特性を有することを示す。また、全てのＭＩＳＦＥＴについてゲート幅ＷＧは１５０μｍとした。なお、表中のデータには本願発明者が以前発表した論文（非特許文献１８〜２１）に記載してあったデータを含む。
【0025】
【表1】
【0026】
ＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳＦＥＴでは、製造プロセス中にアニールステップが存在しない場合は、ＶＴＨはノーマリーオン特性に対応する正の値を取る。逆に、製造プロセス中にアニールステップが存在する場合には、ＶＴＨはノーマリーオフ特性に対応する負の値を取る。上で参照したところの本願発明者の論文中の非特許文献１８、１９及び２１では、ＳＤ−Ｔａ２Ｏ５／ＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンド、ＡＤ−ＺｒＯ２／ＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンド、及びＳＤ−ＨｆＯ２／ＡＬＤ−ＨｆＯ２／水素化ダイヤモンドＭＩＳＦＥＴについて、アニールを行った場合と行わなかった場合の一方だけのＶＴＨしか調べていないが、これらもＳＤ−ＬａＡｌＯ３／ＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンドＭＩＳＦＥＴから得られた結論と一致するノーマリーオン／オフ特性を示している。ＭＩＳＦＥＴを１８０℃でアニールした後、水素化ダイヤモンドチャネル層のホール密度は大きく減少するものと考えることができる。表面Ｃ−Ｈ結合及び吸着質アクセプタがＶＧＳ＝０の平衡段階でのホール蓄積のために必要とされるので（非特許文献１５、１６）、Ｃ−Ｈ結合の分解あるいは吸着質アクセプタの消失の結果ノーマリーオフ特性がもたらされると信じられる。しかしアニール温度が２００℃以下の場合はＣ−Ｈ結合は非常に安定していると報告されている（非特許文献２３）。従って、実際に起こっていると考えられる現象は、酸化物中で酸化物／水素化ダイヤモンド界面に近い部分における吸着質アクセプタ密度の減少ということになる。以下でこれをさらに詳細に説明する。
【0027】
図８（ａ）は水素化ダイヤモンドエピタキシャル層についての概略構造及びバンドダイヤグラムを、また図８（ｂ）並びに（ｃ）及び（ｄ）はそれぞれアニール前及びアニール後のＬａＡｌＯ３／Ａｌ２Ｏ３／水素化ダイヤモンドについての概略構造及びバンドダイヤグラムを示す。図８中のＶＢＭ、ＣＢＭ及びＥＦはそれぞれ価電子帯上端（valence band maximum）、伝導体下端（conduction band minimum）、及びフェルミ準位を表す。
【0028】
図８（ａ）に示す水素化ダイヤモンドエピタキシャル層の場合には、その表面近くのＣ−Ｈ結合上に負に帯電したアクセプタが存在し（非特許文献２３）、移動ドーピング構造（transfer doping architecture）によって水素化ダイヤモンドチャネル層中にホール（図８（ａ）、（ｂ）中のｈ＋）が蓄積される（非特許文献１５、２８）。ここで、ホール密度は負に帯電したアクセプタの密度と等しい。水素化ダイヤモンドは表面に向かって上向きのバンド曲がりを示す（非特許文献２５、２９）。これはホール蓄積を意味する。
【0029】
水素化ダイヤモンド上にＬａＡｌＯ３／Ａｌ２Ｏ３二重層を堆積した後、図８（ｂ）に示すように、負に帯電したアクセプタは絶縁体近くに保持され（非特許文献３０）、水素化ダイヤモンドはＡＬＤ−Ａｌ２Ｏ３／水素化ダイヤモンド界面に向かって上向きのバンド曲がりを示す。Ｃ−Ｈ結合と負に帯電したアクセプタは両方とも界面に位置するので、ホールは水素化ダイヤモンドチャネル層中に蓄積されることができ、従ってアニール前のＭＩＳＦＥＴはノーマリーオン特性を示す。ＭＩＳＦＥＴを１８０℃でアニールした後は、界面に二つの変化が起こり得る。その一つは、図８（ｃ）に示すように、界面には負に帯電したアクセプタが存在しなくなることである。この場合、水素化ダイヤモンドのエネルギーバンドは平坦になるかあるいは界面に対して下向きの曲がりを示す。もう一方は、図８（ｄ）に示すように、界面には負に帯電したアクセプタが依然として存在して、水素化ダイヤモンドのエネルギーバンドは界面に対して僅かな上向きの曲がりを示す。しかし、アニール後には、負に帯電したアクセプタは、ＬａＡｌＯ３／Ａｌ２Ｏ３混合層中に生成した正の電荷によって相殺される。上述した起こり得る二通りの界面電荷状態の何れでも、ＧＧＳ＝０ではホールが水素化ダイヤモンドチャネル層中に蓄積されるのは困難である。よって、アニールされたＭＩＳＦＥＴはノーマリーオフ特性を示す。
【0030】
従って、ノーマリーオフ特性を示す原因は、アニール後における絶縁体／水素化ダイヤモンド界面近くでのアクセプタ密度の減少にあると考えられる。しかしながら、ノーマリーオフＭＩＳＦＥＴについてのホール移動機構を明らかにすることは現状では困難である。ホールは恐らく水素化ダイヤモンドが酸化物絶縁体で覆われていない表面チャネルあるいはダイヤモンドエピタキシャル層中の残余のアクセプタからもたらされる（非特許文献３１）。他の可能な説明は、負のＶＧＳが負に帯電したアクセプタとそれを相殺している正電荷との平衡を変化させてホール蓄積をもたらすというものである。
【0031】
負に帯電した吸着質として利用可能なものは、ＨＣＯ３−やＯＨ−のような酸素を含む陰イオンがある。上述のアニール温度範囲、例えば１８０℃でのアニールにより、吸着質の散逸あるいは正に帯電した電荷相殺体（compensagtor）の生成が起こる。Ａｌ２Ｏ３単独のゲートを有する水素化ダイヤモンドＭＩＳＦＥＴは熱的に安定したノーマリーオンモード動作を示したと報告されている（非特許文献３２、３３）ことから、アニールによるノーマリーオフ特性はＳＤ／ＡＬＤ二層絶縁体ゲートを有する水素化ダイヤモンドＭＩＳＦＥＴだけで得られる特徴であると考えられる。一方、１８０℃よりも高い温度でアニールしたＭＩＳＦＥＴの電気的特性も調べた。３００℃でアニールした後のＭＩＳＦＥＴはノーマリーオフ特性で良好に動作することが分かった。また、４００℃でアニールしたＭＩＳＦＥＴは良好に動作しなかった。水素化ダイヤモンドＭＩＳＦＥＴをノーマリーオフ化するためのアニール温度の上限は実際上３５０℃まで上げることができる。
【0032】
アクセプタの散逸あるいは相殺体の生成はおそらくはアニール後のＬａＡｌＯ３層とＡｌ２Ｏ３層との間の冶金反応（metallugical reaction）によるものである。これは図６に示すＥＤＸ解析によって確認された。これに加えて、図５に示すＳＴＥＭ像の観察から、この反応は界面を劣化させないことが示された。この結論は、アニールの前後でＩＤＳｍａｘ及びμｅｆｆの値がほとんど同じであることで裏付けられる。最近、本願発明者は水素化ダイヤモンド上に金属−有機気相エピタキシーによって成長された単結晶ＡｌＮ層中の薄いアモルファス界面層を発見した。この薄いアモルファス層は多結晶ＡｌＮ／水素化ダイヤモンド界面でも観察された（非特許文献３４）。従って、おそらくは、ナノメートル規模の薄層が存在することが酸化物または窒化物と水素化ダイヤモンドとの間の界面の一般的な挙動に影響を与える。
【産業上の利用可能性】
【0033】
以上説明したように、本発明によれば、Ｓｉなどの半導体デバイスで通常使用されているノーマリーオフ特性のＭＩＳＦＥＴを簡単な処理の追加で容易に作成できるようになるため、本発明は水素化ダイヤモンドを利用したデバイスの実用化に大いに貢献するものと考えられる。
【先行技術文献】
【非特許文献】
【0034】
【非特許文献1】B. J. Baliga, J. Appl. Phys. 53, 1759 (1982).
【非特許文献2】M. Bhatnagar, and B. J. Baliga, IEEE Trans. Electron. Dev. 40, 645 (1993).
【非特許文献3】J. Isberg, J. Hammersberg, E. Johansson, T. Wikstroem, D. J. Twitchen, A. J. Whitehead, S. E. Coe, and G. A. Scarsbrook, Science 297, 1670 (2002).
【非特許文献4】A. Denisenko, and E. Kohn, Dia. Related Mater. 14, 491 (2005).
【非特許文献5】S. Hino, T. Hatayama, J. Kato, E. Tokumitsu, N. Miura, and T. Oomori, Appl. Phys. Lett. 92, 183503 (2008).
【非特許文献6】E. O. Johnson, RCA Rev. 26, 163 (1965).
【非特許文献7】J. Baliga, IEEE Electron Device Lett. 10, 455 (1989).
【非特許文献8】P. W. May, Phil. Trans. R. Soc. Lond. 358, 473 (2000).
【非特許文献9】H. Sato, and M. Kasu, Diamond Relat. Mater. 31, 47 (2013).
【非特許文献10】A. Hokazono, T. Ishikura, K. Nakamura, S. Yamashita, and H. Kawarada, Diam. Relat. Mater. 6, 339 (1997).
【非特許文献11】M. Imura, R. Hayakawa, E. Watanabe, M. Liao, Y. Koide, and H. Amano, Phys. Status Solidi RRL 5, 125 (2011).
【非特許文献12】K. Ueda, M. Kasu, Y. Yamauchi, T. Makimoto, M. Schiwitters, D. J. Twitche, G. A. Scarsbrook, and S. E. Coe, IEEE Electron Dev. Lett. 27, 570 (2006).
【非特許文献13】S. A. O. Russell, S. Sharabi, A. Tallaire, and D. A. J. Moran, IEEE Electron Dev. Lett. 33, 1471 (2012).
【非特許文献14】M. Kasu, H. Sato, and K. Hirama, Appl. Phys. Express 5, 025701 (2012).
【非特許文献15】C. I. Pakes, J. A. Garrido, and H. Kawarada, MRS Bulletin 39, 542 (2014).
【非特許文献16】D. Takeuchi, M. Riedel, J. Risterin, and L. Ley, Phys. Rev. B 68, 041304 (2003).
【非特許文献17】S. H. Cheng, L. W. Sang, M. Y. Liao, J. W. Liu, M. Imura, H. D. Li, and Y. Koide, Appl. Phys. Lett. 101, 232907 (2012).
【非特許文献18】J. W. Liu, M. Y. Liao, M. Imura, E. Watanabe, H. Oosato, and Y. Koide, J. Phys. D: Appl. Phys. 47, 245102 (2014).
【非特許文献19】J. W. Liu, M. Y. Liao, M. Imura, A. Tanaka, H. Iwai, and Y. Koide, Sci. Rep. 4, 6395 (2014).
【非特許文献20】J. W. Liu, M. Y. Liao, M. Imura, H. Oosato, E. Watanabe, A. Tanaka, H. Iwai, and Y. Koide, J. Appl. Phys. 114, 084108 (2013).
【非特許文献21】J. W. Liu, M. Y. Liao, M. Imura, and Y. Koide, Appl. Phys. Lett. 103, 092905 (2013).
【非特許文献22】J. W. Liu, M. Y. Liao, M. Imura, E. Watanabe, H. Oosato, and Y. Koide, Appl. Phys. Lett. 105, 082110 (2014).
【非特許文献23】F. Maier, M. Riedel, B. Mantel, J. Ristein, and L. Ley, Phys. Rev. Lett. 85, 3472 (2000).
【非特許文献24】T. Matsumoto, R. Ishikawa, T. Tohei, H. Kimura, Q. Yao, H. Zhao, X. Wang, D. Chen, Z. Cheng, N. Shibata, and Y. Ikuhara, Nano Lett. 13, 4594 (2013).
【非特許文献25】C. E. Nebel, B. Rezek, and A. Zrenner, Dia. Related Mater. 13, 2031 (2004).
【非特許文献26】S. Kar, S. D. Gendt, M. Houssa, D. Landheer, D. Misra, and H. Iwai, Physics and Technology of High k Gate Dielectric 5 (The Electrochemical Society Inc., Pennington, 2007).
【非特許文献27】C. Bae, C. Krug, and G. Lucovsky, J. Vac. Sci. Technol. A 22, 2379 (2004).
【非特許文献28】K. Hirama, H. Takayanagi, S. Yamauchi, J. H. Yang, H. Kawarada, and H. Umezawa, Appl. Phys. Lett. 92, 112107 (2008).
【非特許文献29】C. E. Nebel, B. Rezek, D. Shin, and H. Watanabe, Phys. Stat. Sol. (a) 203, 3273 (2006).
【非特許文献30】B.C. Lai, N. Kung, and J. Y. Lee, J. Appl. Phys. 85, 4087 (1999).
【非特許文献31】M. Kasu, M. Kubovic, A. Aleksov, N. Teofilov, Y. Taniyasu, R. Sauer, E. Kohn, T. Makimoto, and N. Kobayashi, Diamond Relat. Mater. 13, 226 (2004).
【非特許文献32】K. Hirama, H. Sato, Y. Harada, H. Yamamoto, and M. Kasu, IEEE Electron Dev. Lett. 33, 1111 (2012).
【非特許文献33】H. Kawarada, H. Tsuboi, T. Naruo, T. Yamada, D. Xu, A. Daicho, T. Saito, and A. Hiraiwa, Appl. Phys. Lett. 105, 013510 (2014).
【非特許文献34】C. Pietzka, J. Scharpf, M. Fikry, D. Heinz, K. Forghani, T. Meisch, Th. Diemant, R. J. Behm, J. Bernhard, J. Biskupek, U. Kaiser, F. Scholz, and E. Kohn, J. Appl. Phys. 114, 114503 (2013).