(58)【調査した分野】(Int.Cl.,DB名)
前記誘電体磁器組成物は、前記母材粉末100at%に対してMg及びAlの少なくとも一つを含む酸化物または炭酸塩である0.1〜1.0at%の第3副成分をさらに含む、請求項1から3のいずれか1項に記載の誘電体磁器組成物。
前記誘電体磁器組成物は、Si、Ba及びAlの少なくとも一つを含む酸化物または炭酸塩、またはSiを含むガラス(Glass)化合物である第4副成分をさらに含み、
Ce、Nb及びLaの少なくとも一つを含む第2副成分を更に含む、
請求項1から3のいずれか1項に記載の誘電体磁器組成物。
前記誘電体磁器組成物は、前記母材粉末100at%に対してMg及びAlの少なくとも一つを含む酸化物または炭酸塩である0.1〜1.0at%の第3副成分をさらに含む、請求項8から10のいずれか1項に記載の積層セラミックキャパシタ。
前記誘電体磁器組成物は、Si、Ba及びAlの少なくとも一つを含む酸化物または炭酸塩、またはSiを含むガラス(Glass)化合物である第4副成分をさらに含み、
Ce、Nb及びLaの少なくとも一つを含む第2副成分を更に含む、
請求項8から10のいずれか1項に記載の積層セラミックキャパシタ。
【背景技術】
【0002】
一般に、キャパシタ、インダクタ、圧電素子、バリスタ、またはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極と、を備える。
【0003】
セラミック電子部品の積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極と電気的に接続された外部電極と、を含む。
【0004】
積層セラミックキャパシタは、小型でありながら高容量が保証され、実装が容易であるという長所により、コンピュータ、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
【0005】
特に、電装用(Automotive)に適用される場合、優れた機械的強度及びESD(Electrostatic Discharge)保護特性を有する積層セラミックキャパシタが求められる。
【0006】
一般に、ESD(Electrostatic Discharge)保護特性を有する積層セラミックキャパシタに適用される誘電体磁器組成物には、強誘電体としてX7R特性を満たす誘電体材料またはCOG系の常誘電体材料が用いられている。
【0007】
しかし、強誘電体材料を適用する場合、高誘電率の確保が可能であるため誘電体の厚さを厚く設計することができるという長所があるが、ESD(Electrostatic Discharge)の評価時に、高電界環境における電歪クラックの発生またはDC−bias特性による実容量の減少により、実際の電子部品にはさらに高い電圧が印加されるためESD保護特性に弱いという問題がある。
【0008】
また、COG系の常誘電体材料を適用する場合、誘電率が低いためキャパシタの容量を確保するためには誘電体の薄層化が伴わなければならず、これにより、耐電圧特性が低下し、ESD保護特性を満たすことができないという問題がある。
【0009】
したがって、電装用(Automotive)ESD(Electrostatic Discharge)保護キャパシタの誘電体組成物として、直流(DC)電界による誘電率の変化がないためDC−bias特性に優れ、且つ、誘電率が高い誘電体材料に対する研究が必要な実情である。
【発明を実施するための形態】
【0019】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。
【0020】
本発明は、誘電体磁器組成物に関するもので、誘電体磁器組成物を含む電子部品には、キャパシタ、インダクタ、圧電体素子、バリスタ、またはサーミスタなどがあり、以下では、誘電体磁器組成物を用いた電子部品の一例として積層セラミックキャパシタについて説明する。
【0021】
本発明の一実施形態による誘電体磁器組成物は、(Ca
1−xSr
x)(Zr
1−yTi
y)O
3、Ca(Zr
1−yTi
y)O
3、Sr(Zr
1−yTi
y)O
3、(Ca
1−xSr
x)ZrO
3、及び(Ca
1−xSr
x)TiO
3のいずれか一つ以上で示される母材粉末(上記xの範囲は0≦x≦1.0、yの範囲は0.2≦y≦0.9)を含む。
【0022】
本発明の一実施形態による誘電体磁器組成物は、常温で誘電率が50以上であることができ、特に100以上であることができる。
【0023】
また、本発明の一実施形態による誘電体磁器組成物を用いた積層セラミックキャパシタはDC−bias特性に優れることができる。即ち、直流(DC)電界が印加される場合、誘電率の変化がなく容量の減少がないため、これによる耐電圧特性が低下せず、ESD保護特性も優れることができる。
【0024】
以下、本発明の一実施形態による誘電体磁器組成物の各成分をより具体的に説明する。
【0025】
a)母材粉末
本発明の一実施形態による誘電体磁器組成物は、(Ca
1−xSr
x)(Zr
1−yTi
y)O
3、Ca(Zr
1−yTi
y)O
3、Sr(Zr
1−yTi
y)O
3、(Ca
1−xSr
x)ZrO
3、及び(Ca
1−xSr
x)TiO
3のいずれか一つ以上で示される母材粉末(上記xの範囲は0≦x≦1.0、yの範囲は0.2≦y≦0.9)を含む。
【0026】
上記式において、xは0≦x≦1.0を満たすことができ、yは0.2≦y≦0.9を満たすことができる。
【0027】
一般に、ESD(Electrostatic Discharge)保護特性を有する積層セラミックキャパシタに適用される誘電体磁器組成物には、強誘電体としてX7R特性を満たす誘電体材料またはCOG系の常誘電体材料が用いられている。
【0028】
特に、電装用(Automotive)に適用される場合、優れた機械的強度及びESD(Electrostatic Discharge)保護特性を有する積層セラミックキャパシタが求められる。
【0029】
しかし、強誘電体材料を適用する場合、高誘電率の確保が可能であるため誘電体の厚さを厚く設計することができるという長所があるが、ESD(Electrostatic Discharge)の評価時に、高電界環境における電歪クラックの発生またはDC−bias特性による実容量の減少により、実際の電子部品にはさらに高い電圧が印加されるためESD保護特性に弱いという問題がある。
【0030】
また、COG系の常誘電体材料を適用する場合、誘電率が低いためキャパシタの容量を確保するためには誘電体の薄層化が伴わなければならず、これにより、耐電圧特性が低下し、ESD保護特性を満たすことができないという問題がある。
【0031】
本発明の一実施形態によると、上記誘電体磁器組成物は、DC−bias特性に優れた常誘電体材料を使用し、且つ、常温誘電率を一般的な常誘電体材料に比べて約4倍以上向上させた母材粉末を含む。
【0032】
即ち、DC−bias特性に優れた常誘電体材料を使用し、且つ、常温誘電率を高めることにより、優れたESD保護特性を確保するとともに、容量を実現し、耐電圧特性の向上効果も実現することができる。
【0033】
具体的には、上記母材粉末は、(Ca
1−xSr
x)(Zr
1−yTi
y)O
3、Ca(Zr
1−yTi
y)O
3、Sr(Zr
1−yTi
y)O
3、(Ca
1−xSr
x)ZrO
3、及び(Ca
1−xSr
x)TiO
3のいずれか一つ以上で示されることができる。また、上記材料は、DC−bias特性に優れた常誘電体材料であることができる。
【0034】
また、上記常誘電体材料の常温誘電率を高めるために、上記材料の固溶元素におけるZr/Tiの比率を調節する。
【0035】
即ち、本発明の一実施形態によると、上記Tiの含量を示すyが0.2≦y≦0.9の範囲を満たすように調節することにより、一般的な常誘電体材料に比べて誘電率を4倍以上高めることができる。
【0036】
上記yが0.2未満である場合は、誘電率が低いため、目標容量を得るために薄膜の誘電体層を形成すると耐電圧特性が低下するという問題がある。
【0037】
上記yが0.9を超過すると、X7R(−55℃〜125℃)の温度特性を実現することができない。
【0038】
特に、本発明の一実施形態によると、上記Tiの含量を示すyが0.2≦y≦0.9の範囲を満たすように調節することにより、常温絶縁抵抗に優れることができる。
【0039】
但し、上記xとyの値が同一である場合は常温絶縁抵抗が低下する可能性があるため、本発明の一実施形態によると、上記xとyは互いに異なる値を有することができる。
【0040】
即ち、本発明の一実施形態による誘電体磁器組成物の母材粉末は、DC−bias特性に優れた常誘電体材料において各成分の組成比を一定の範囲で調節することにより、常温誘電率が高く、DC−bias特性に優れることができる。
【0041】
従来の常誘電体材料に比べて常温誘電率が高いため誘電体層の厚さをより厚膜で設計可能となり、優れたDC−bias特性が発現されるためESD保護特性も優れることができる。
【0042】
上記母材粉末は、特に制限されないが、粉末の平均粒径が1000nm以下であることができる。
【0043】
b)第1副成分
本発明の一実施形態によると、上記誘電体磁器組成物は、第1副成分として、Mn、V、Cr、Fe、Ni、Co、Cu及びZnの少なくとも一つ以上を含む酸化物または炭酸塩をさらに含むことができる。
【0044】
上記第1副成分として、Mn、V、Cr、Fe、Ni、Co、Cu及びZnの少なくとも一つ以上を含む酸化物または炭酸塩は、上記母材粉末100at%に対して0.1〜1.0at%含まれることができる。
【0045】
上記第1副成分は、誘電体磁器組成物が適用された積層セラミックキャパシタの焼成温度を低下させ、高温耐電圧特性を向上させる役割をする。
【0046】
上記第1副成分の含量、及び後述する第2副成分の含量は、母材粉末100at%に対して含まれる量を意味し、特に各副成分が含む金属イオンの原子%と定義することができる。
【0047】
上記第1副成分の含量が0.1at%未満である場合、耐還元性及び信頼性が低下する可能性がある。
【0048】
上記第1副成分の含量が1.0at%を超過すると、焼成温度の増加、容量低下、及び老朽率(Aging rate)の増加などの逆効果が発生するおそれがある。
【0049】
特に、本発明の一実施形態による誘電体磁器組成物は、母材粉末100at%に対して0.1〜1.0at%の第1副成分をさらに含むことができる。これにより、低温焼成が可能で、優れた高温耐電圧特性を得ることができる。
【0050】
c)第2副成分
本発明の一実施形態によると、上記誘電体磁器組成物は、第2副成分として、Mg及びAlの少なくとも一つを含むことができる。
【0051】
上記誘電体磁器組成物は、上記母材粉末100at%に対してMg及びAlの少なくとも一つを含む酸化物または炭酸塩である0.1〜1.0at%の第2副成分をさらに含むことができる。
【0052】
上記第2副成分として、Mg及びAlの少なくとも一つを含む酸化物または炭酸塩は、上記母材粉末100at%に対して0.1〜1.0at%含まれることができる。
【0053】
上記第2副成分は、誘電体磁器組成物が適用された積層セラミックキャパシタの焼成温度を低下させ、高温耐電圧特性を向上させる役割をする。
【0054】
上記第2副成分の含量が0.1at%未満である場合、耐還元性及び信頼性が低下する可能性がある。
【0055】
上記第2副成分の含量が1.0at%を超過すると、焼成温度の増加、容量低下、及び老朽率(Aging rate)の増加などの逆効果が発生するおそれがある。
【0056】
特に、本発明の一実施形態による誘電体磁器組成物は、母材粉末100at%に対して0.1〜1.0at%の第2副成分をさらに含むことができる。これにより、低温焼成が可能で、優れた高温耐電圧特性を得ることができる。
【0057】
d)第3副成分及び第4副成分
本発明の一実施形態によると、上記誘電体磁器組成物は、第3副成分として、Ce、Nb、La及びSbの少なくとも一つを含む酸化物または炭酸塩を含むことができ、第4副成分として、Si、Ba、Ca及びAlの少なくとも一つを含む酸化物または炭酸塩、またはSiを含むガラス(Glass)化合物をさらに含むことができる。
【0058】
上記Ce、Nb、La及びSbの少なくとも一つを含む酸化物または炭酸塩の形態である第3副成分は、上記誘電体磁器組成物に添加されることにより、耐還元性及び信頼性を高めることができる。
【0059】
一方、上記Si、Ba、Ca及びAlの少なくとも一つを含む酸化物または炭酸塩、またはSiを含むガラス(Glass)化合物の形態である第4副成分は、上記誘電体磁器組成物に添加されることにより、焼結温度を下げることができ、焼結性を促進することができる。
【0060】
図1は本発明の実施例及び比較例による直流電圧(V)に対する誘電常数の変化を示すグラフである。
【0061】
図1を参照すると、本発明の実施例による誘電体磁器組成物を適用した積層セラミックキャパシタは、DC電圧の印加時に、DC電圧が0Vから10Vに増加しても誘電率が変化しないことが分かる。
【0062】
これに対し、本発明の比較例による強誘電体材料である常用X5R誘電体材料を適用した積層セラミックキャパシタは、DC電圧の印加時に、DC電圧が0Vから10Vに増加するにつれて誘電率が急激に減少することが分かる。
【0063】
したがって、本発明の一実施形態による誘電体磁器組成物を適用した積層セラミックキャパシタは、DC−bias特性に優れており、直流(DC)電界が印加される場合に、誘電率の変化がなく容量の減少がないため、高容量特性を実現することができる。
【0064】
また、DC−bias特性に優れることから、従来の常誘電体材料に比べて常温誘電率が高く誘電体層の厚さをより厚膜で設計することが可能となり、これにより、ESD保護特性にも優れることができる。
【0065】
図2は本発明の一実施形態による積層セラミックキャパシタ100を示す概略的な斜視図であり、
図3は
図2のA−A'に沿って切り取った積層セラミックキャパシタ100を示す概略的な断面図である。
【0066】
図2及び
図3を参照すると、本発明の他の実施形態による積層セラミックキャパシタ100は、誘電体層111を有し、第1及び第2内部電極121、122が交互に積層されたセラミック本体110を有する。セラミック本体110の両端部には、セラミック本体110の内部に交互に配置された第1及び第2内部電極121、122とそれぞれ導通する第1及び第2外部電極131、132が形成される。
【0067】
セラミック本体110の形状は特に制限されないが、一般に、直方体形状であることができる。また、その寸法にも特に制限はなく、用途に応じて適切な寸法にすることができる。例えば、(0.6〜5.6mm)×(0.3〜5.0mm)×(0.3〜1.9mm)であってよい。
【0068】
誘電体層111の厚さは、キャパシタの容量設計に応じて任意に変更することができるが、本発明の一実施例において、焼成後の誘電体層の厚さは1層当たり0.2μm以上であることが好ましい。
【0069】
誘電体層の厚さが薄すぎると、一層内に存在する結晶粒の数が少なく、信頼性に悪影響を及ぼすため、誘電体層の厚さは0.2μm以上であることができる。
【0070】
第1及び第2内部電極121、122は、各端面がセラミック本体110の対向する両端部の表面に交互に露出するように積層される。
【0071】
第1及び第2外部電極131、132は、セラミック本体110の両端部に形成され、交互に配置された第1及び第2内部電極121、122の露出端面と電気的に連結されてキャパシタ回路を構成する。
【0072】
第1及び第2内部電極121、122に含有される導電性材料は、特に限定されないが、本発明の一実施形態による誘電体層を構成する材料が常誘電体材料と強誘電体材料の混合、または固溶された形態を有するため、貴金属を用いてよい。
【0073】
上記導電性材料に用いられる貴金属としては、パラジウム(Pd)またはパラジウム(Pd)の合金であることができる。
【0074】
パラジウム(Pd)合金としては、マンガン(Mn)、クロム(Cr)、コバルト(Co)及びアルミニウム(Al)から選択される1種以上の元素、及びパラジウム(Pd)の合金であることができ、合金においてパラジウム(Pd)の含有量は95重量%以上であることができる。
【0075】
上記導電性材料に用いられる貴金属としては、銀(Ag)または銀(Ag)の合金であることもできる。
【0076】
第1及び第2内部電極121、122の厚さは用途などに応じて適切に決定されることができ、特に制限されないが、例えば、0.1〜5μmまたは0.1〜2.5μmであることができる。
【0077】
第1及び第2外部電極131、132に含有される導電性材料は、特に限定されないが、ニッケル(Ni)、銅(Cu)、またはこれらの合金を用いることができる。
【0078】
第1及び第2外部電極131、132の厚さは用途などに応じて適切に決定されることができ、特に制限されないが、例えば、10〜50μmであることができる。
【0079】
セラミック本体110を構成する誘電体層111は、本発明の一実施形態による誘電体磁器組成物を含むことができる。
【0080】
本発明の一実施形態による誘電体磁器組成物は、(Ca
1−xSr
x)(Zr
1−yTi
y)O
3、Ca(Zr
1−yTi
y)O
3、Sr(Zr
1−yTi
y)O
3、(Ca
1−xSr
x)ZrO
3、及び(Ca
1−xSr
x)TiO
3のいずれか一つ以上で示される母材粉末(上記xの範囲は0≦x≦1.0、yの範囲は0.2≦y≦0.9)を含むことができる。
【0081】
上記誘電体磁器組成物に対する具体的な説明は、上述の本発明の一実施形態による誘電体磁器組成物の特徴と同一であるためここでは省略する。
【0082】
本発明のさらに他の実施形態による積層セラミックキャパシタ100は、誘電体層111を有し、第1及び第2内部電極121、122が交互に積層されたセラミック本体110と、上記セラミック本体110の両端部に形成され、上記第1及び第2内部電極121、122と電気的に連結される第1及び第2外部電極131、132と、を含み、上記誘電体層111は、常温誘電率が50以上であり、DC電界が0V/μmから5V/μmに変わるとき、誘電常数(ε
r)の変化率が10%以下を満たす誘電体磁器組成物を含むことができる。
【0083】
本発明のさらに他の実施形態によると、上記誘電体層111は、常温誘電率が50以上であり、DC電界が0V/μmから5V/μmに変わるとき、誘電常数(ε
r)の変化率が10%以下を満たす誘電体磁器組成物を含むことにより、直流(DC)電界が印加される場合、誘電率の変化がなく容量の減少がないため、高容量特性を実現することができる。
【0084】
また、上記誘電体磁器組成物はDC−bias特性に優れることができる。即ち、直流(DC)電界が印加される場合、誘電率の変化がなく容量の減少がないため、優れたESD保護特性などを実現することができる。
【0085】
上記誘電体磁器組成物は、(Ca
1−xSr
x)(Zr
1−yTi
y)O
3、Ca(Zr
1−yTi
y)O
3、Sr(Zr
1−yTi
y)O
3、(Ca
1−xSr
x)ZrO
3、及び(Ca
1−xSr
x)TiO
3のいずれか一つ以上で示される母材粉末(上記xの範囲は0≦x≦1.0、yの範囲は0.2≦y≦0.9)を含むことができる。
【0086】
その他の特徴は、上述の本発明の一実施形態による誘電体磁器組成物及び積層セラミックキャパシタの特徴と同一であるためここでは省略する。
【0087】
以下、実施例及び比較例を通じて本発明をより詳細に説明するが、これは発明の具体的な理解を助けるためのもので、本発明の範囲が実施例によって限定されるものではない。
【0088】
母材粉末として従来のC0G系の常誘電体(Ca,Sr)(Zr,Ti)O
3を使用し、高誘電率を達成するために、上述の通り、B−siteの固溶元素であるZr/Tiの比率を下記表1の通り調節した。
【0089】
このとき、Tiの増量による素体の還元を抑制するために、耐還元性添加剤であるMn−Zr−Siの化合物を副成分として3wt%添加した。
【0090】
スラリーの製作時に母材粉末及び副成分粉末にジルコニアボールを混合/分散媒介として使用し、エタノール/トルエンと分散剤及びバインダーを混合した後、15時間ボールミリングした。
【0091】
それぞれの製造された混合スラリーは、(Ca,Sr)(Zr,Ti)O
3の相を合成すべく、1250℃、空気(air)雰囲気においてか焼熱処理した。また、この過程においてネッキング(necking)が発生したか焼粉末を再び1次粒子化するためにさらに湿式ミリング(milling)を実施した。
【0092】
その後、基本的な材料特性を確認するためのK2 bulk試片の製作と実際のESD保護特性の向上有無を確認するための見本製作に対する評価をそれぞれ行った。それぞれの実験方法及び結果は以下の通りである。
【0093】
(K2 bulk試片の製作)
製造されたスラリーは、K2 bulk試片を製作するために、小型ドクターブレード(doctor blade)方式の成形コーター(coater)を用いて厚さ10〜15μmの成形シートを製造し、圧着後のグリーン(green)試片の厚さが約0.8mmになるように積層後のサイズが横×縦1.0cm×1.0cmであるK2 bulk試片に切断した。
【0094】
製作が完了したK2 bulk試片は、400℃、空気(air)か焼してから1230℃、0.5%H
2条件において焼成した後、電気的特性及び絶縁抵抗、TCCなどを測定した。
【0095】
バルク(Bulk)形態のK2試片が適用されたキャパシタの常温静電容量及び誘電損失は、LCRメーター(meter)を用いて1kHz、AC 1Vにおいて測定しており、サンプルを10個ずつ取って常温絶縁抵抗をDC電圧が印加された状態で60秒経過した後に測定した。
【0096】
温度による容量変化率(TCC)の測定は、−55℃〜125℃の温度範囲で1kHz、AC 1Vの電圧印加条件において実施された。
【0099】
上記表1及び表2を参照すると、比較例である試料1はTiの含量を示すyが0.1である場合で本発明の数値範囲を外れる。これにより、誘電常数の値が低いことが分かる。
【0100】
これに対し、実施例である試料2〜10の場合は、母材粉末のモル数が本発明の数値範囲を満たす。これにより、従来の常誘電体材料に比べて常温誘電常数が4倍以上であることが分かり、絶縁抵抗特性及び温度特性(TCC)もすべて優れた水準であることが分かる。
【0101】
一方、試料4の場合は、誘電常数及び温度特性、そして後述の通り、ESD保護特性はすべて満たすが、絶縁抵抗値が相対的に低いことが分かる。
【0102】
したがって、本発明の実施例は、(Ca
1−xSr
x)(Zr
1−yTi
y)O
3、Ca(Zr
1−yTi
y)O
3、Sr(Zr
1−yTi
y)O
3、(Ca
1−xSr
x)ZrO
3、及び(Ca
1−xSr
x)TiO
3のいずれか一つ以上で示される母材粉末において、上記xとyは互いに異なる値を有することが好ましい。
【0103】
(見本製作及びESD保護特性の確認)
上記10個のK2 bulk試片に対する母材粉末の組成別誘電体特性の確認を通じて選定された試料7及び試料10の組成で1608サイズの4.7nFの容量を有するESD保護用キャパシタを製作した。
【0104】
スラリーの製作時に母材粉末及び副成分粉末を0.8mmのジルコニアボールを混合/分散媒介として使用し混合した。このように製造されたスラリーは、オフロール(off roll)方式の成形コータ(coater)を用いて厚さ15μmの成形シートを製造した。
【0105】
成形シートにNi内部電極を印刷し、70層の印刷された活性シートを加圧及び積層してバー(bar)を製作した。
【0106】
圧着バーは、切断機を用いて1608(1.6mm×0.8mm)サイズの電子部品に切断した。
【0107】
製作完了した1608サイズの電子部品をか焼した後、0.1%H
2/99.9%N
2(H
2O/H
2/N
2雰囲気)において1190℃〜1230℃の温度で1時間焼成し、ターミネーション工程を経て電気的特性を測定した。
【0108】
基本的な電気的特性の測定は、上記K2 bulk試片の測定方法と同一の方法で行われた。また、ESD試験を測定するためにESD電圧を放出する放電銃(Discharge Gun)とそれぞれの試片を大地接地して連結した状態で、20、22、25kVの非常に高い高電圧を印加した後、IR値を測定し、試験を通過したか否かを判断した。
【0109】
下記表3に本発明の実施例及び比較例に対する評価結果をまとめて要約した。
【0111】
従来の誘電体組成物であるX7Rの強誘電体材料を適用した比較例の場合、誘電体の厚さが70μmの水準と非常に厚く設計したにもかかわらず、ESD試験の高電界環境において有効容量が急激に低下して22kV以上の試験条件ではESD保護特性を満たすことが困難であった。
【0112】
また、従来の低誘電率の常誘電体材料を適用した場合も、DC−bias特性には優れているが、誘電率が非常に低く、電子部品の容量を満たすために誘電体の薄層化が伴わなければならず、これによる耐電圧特性が低下してESD試験の評価基準を通過できなかった。
【0113】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。