知財求人 - 知財ポータルサイト「IP Force」
特許6526780Ｉ／Ｑ不均衡較正の装置、方法および、それを用いたトランスミッタシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】6526780
(24)【登録日】2019年5月17日
(45)【発行日】2019年6月5日
(54)【発明の名称】Ｉ／Ｑ不均衡較正の装置、方法および、それを用いたトランスミッタシステム
(51)【国際特許分類】
H04L 27/36 20060101AFI20190527BHJP
H04L 27/20 20060101ALI20190527BHJP
H04B 1/04 20060101ALI20190527BHJP
【ＦＩ】
H04L27/36
H04L27/20 Z
H04B1/04 Z
【請求項の数】10
【全頁数】16
(21)【出願番号】特願2017-245431(P2017-245431)
(22)【出願日】2017年12月21日
【審査請求日】2017年12月21日
(73)【特許権者】
【識別番号】514173696
【氏名又は名称】國家中山科學研究院
(74)【代理人】
【識別番号】100100158
【弁理士】
【氏名又は名称】鮫島 睦
(74)【代理人】
【識別番号】100125874
【弁理士】
【氏名又は名称】川端 純市
(72)【発明者】
【氏名】クワン・イェンチェン
(72)【発明者】
【氏名】チョウ・フンティン
【審査官】
北村 智彦
(56)【参考文献】
【文献】
特開平０４−３７２２４６（ＪＰ，Ａ）
【文献】
特表２００５−５１０９３０（ＪＰ，Ａ）
【文献】
特開２０１５−０３２８４１（ＪＰ，Ａ）
【文献】
特開２００６−０５０３３１（ＪＰ，Ａ）
【文献】
特開２０１３−２０７５７５（ＪＰ，Ａ）
【文献】
国際公開第２００８／０１８２６３（ＷＯ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０４Ｌ ２７／００−２７／３８
Ｈ０４Ｂ １／０４
ＩＥＥＥ Ｘｐｌｏｒｅ
(57)【特許請求の範囲】
【請求項1】
Ｉ／Ｑ不均衡較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正装置であって、
較正信号生成器で、第１同相較正信号、第１直交較正信号、もしくは、前記第１同相較正信号及び前記第１直交較正信号の両方を選択的に生成するために使用される較正信号生成器と、
Ｉ／Ｑ不均衡較正器で、前記較正信号生成器に電子的に接続され、前記第１同相および直交較正信号でＩ／Ｑゲイン不均衡補正を実行するために使用し、Ｉ／Ｑゲイン不均衡を受信後に第２同相較正信号及び第２直交較正信号を生成し、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、もしくは、前記第２同相較正信号と前記第２直交較正信号の両方を前記トランスミッタシステムのフロントエンド回路に選択的に出力するＩ／Ｑ不均衡較正器と、
信号強度獲得回路で、前記トランスミッタシステムのフロントエンド回路に電子的に接続され、第１〜第４較正信号強度のいずれかを選択的に獲得し出力するために使用され、前記第１〜第４較正信号強度は第１〜第４較正信号にそれぞれ対応し、前記第１〜第４較正信号は処理済み信号で前記フロントエンド回路は前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、並びに、前記第２同相較正信号及び第２直交較正信号の両方をそれぞれ処理する信号強度獲得回路と、
Ｉ／Ｑ不均衡予測器で、前記信号強度獲得回路に電子的に接続され、前記第１〜第４較正信号強度のいずれかをデルタ予測により選択的に予測し、予測第１および第２較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算するために使用されるＩ／Ｑ不均衡予測器と、
から構成されるＩ／Ｑ不均衡較正装置で、
前記信号強度獲得回路が、
自乗計算回路で、前記フロントエンド回路に電子的に接続され、前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
ロウパスフィルタで、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号強度のいずれかを生成するように、前記第１〜第４較正信号のいずれか自乗されたものについてロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成され、
前記Ｉ／Ｑ不均衡予測器が、
デルタ予測器で、前記信号強度獲得回路に電子的に接続され、累積データ信号にしたがって参照信号強度を生成し、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用されるデルタ予測器と、
コントローラで、前記デルタ予測器に電子的に接続され、前記Ｉ／Ｑ不均衡較正器および前記較正信号生成器に電子的に接続され、前記予測第１および第２の較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、前記予測第３および第４の較正信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、
から構成されるＩ／Ｑ不均衡較正装置。
較正信号生成器で、第１同相較正信号、第１直交較正信号、もしくは、前記第１同相較正信号及び前記第１直交較正信号の両方を選択的に生成するために使用される較正信号生成器と、
Ｉ／Ｑ不均衡較正器で、前記較正信号生成器に電子的に接続され、前記第１同相および直交較正信号でＩ／Ｑゲイン不均衡補正を実行するために使用し、Ｉ／Ｑゲイン不均衡を受信後に第２同相較正信号及び第２直交較正信号を生成し、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、もしくは、前記第２同相較正信号と前記第２直交較正信号の両方を前記トランスミッタシステムのフロントエンド回路に選択的に出力するＩ／Ｑ不均衡較正器と、
信号強度獲得回路で、前記トランスミッタシステムのフロントエンド回路に電子的に接続され、第１〜第４較正信号強度のいずれかを選択的に獲得し出力するために使用され、前記第１〜第４較正信号強度は第１〜第４較正信号にそれぞれ対応し、前記第１〜第４較正信号は処理済み信号で前記フロントエンド回路は前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、並びに、前記第２同相較正信号及び第２直交較正信号の両方をそれぞれ処理する信号強度獲得回路と、
Ｉ／Ｑ不均衡予測器で、前記信号強度獲得回路に電子的に接続され、前記第１〜第４較正信号強度のいずれかをデルタ予測により選択的に予測し、予測第１および第２較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算するために使用されるＩ／Ｑ不均衡予測器と、
から構成されるＩ／Ｑ不均衡較正装置で、
前記信号強度獲得回路が、
自乗計算回路で、前記フロントエンド回路に電子的に接続され、前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
ロウパスフィルタで、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号強度のいずれかを生成するように、前記第１〜第４較正信号のいずれか自乗されたものについてロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成され、
前記Ｉ／Ｑ不均衡予測器が、
デルタ予測器で、前記信号強度獲得回路に電子的に接続され、累積データ信号にしたがって参照信号強度を生成し、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用されるデルタ予測器と、
コントローラで、前記デルタ予測器に電子的に接続され、前記Ｉ／Ｑ不均衡較正器および前記較正信号生成器に電子的に接続され、前記予測第１および第２の較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、前記予測第３および第４の較正信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、
から構成されるＩ／Ｑ不均衡較正装置。
【請求項2】
請求項１に係るＩ／Ｑ不均衡較正装置で、Ｉ／Ｑ位相不均衡の計算は、前記Ｉ／Ｑゲイン不均衡の計算後に実施され、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正器に伝送され、Ｉ／Ｑゲイン不均衡の計算後にＩ／Ｑゲイン不均衡の補正を設定し、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正器に伝送されＩ／Ｑ位相不均衡の計算後にＩ／Ｑ位相不均衡補正が設定されるＩ／Ｑ不均衡較正装置。
【請求項3】
請求項１に係るＩ／Ｑ不均衡較正装置で、前記デルタ予測器が、
ＤＡＣで、前記コントローラに電子的に接続され、累積信号にしたがって前記コントローラから生成された前記累積データ信号を受け取るために使用され、前記ＤＡＣは前記コントローラからの第１クロック信号により起動し、前記累積データ信号でデジタル／アナログ変換を実行して参照信号強度を生成するために使用されるＤＡＣと、
比較器で、信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかとより小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合に０を出力する比較器と、
遅延ユニットと、
加算器で、前記遅延ユニットと前記比較器に電子的に接続され、前記遅延ユニットは前記コントローラからの第２クロック信号により起動して前記加算器からの前記累積信号出力を遅延させ、前記加算器は前記遅延ユニットの出力信号と前記比較器の出力信号を加算して前記累積信号を生成する加算器と、から構成されるＩ／Ｑ不均衡較正装置。
ＤＡＣで、前記コントローラに電子的に接続され、累積信号にしたがって前記コントローラから生成された前記累積データ信号を受け取るために使用され、前記ＤＡＣは前記コントローラからの第１クロック信号により起動し、前記累積データ信号でデジタル／アナログ変換を実行して参照信号強度を生成するために使用されるＤＡＣと、
比較器で、信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかとより小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合に０を出力する比較器と、
遅延ユニットと、
加算器で、前記遅延ユニットと前記比較器に電子的に接続され、前記遅延ユニットは前記コントローラからの第２クロック信号により起動して前記加算器からの前記累積信号出力を遅延させ、前記加算器は前記遅延ユニットの出力信号と前記比較器の出力信号を加算して前記累積信号を生成する加算器と、から構成されるＩ／Ｑ不均衡較正装置。
【請求項4】
請求項１に係る前記Ｉ／Ｑ不均衡較正装置において、前記予測第１較正信号強度に対応する累積データ信号はＭ０と示され、前記予測第２較正信号強度に対応する累積データ信号はＭ１と示され、前記Ｉ／Ｑゲイン不均衡はΔＧと示され、ΔＧ＝ＳＱＲＴ（Ｍ１／Ｍ０）−１であり、前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝となるＩ／Ｑ不均衡較正装置。
【請求項5】
トランスミッタシステムであって、
べースバンドトランスミッタで、較正信号生成器を有し、Ｉ／Ｑ均衡較正モードにおいて、前記較正信号生成器は第１同相較正信号、第１直交較正信号、もしくは、前記第１同相較正信号及び前記第１直交較正信号の両方を選択的に生成するために使用されるベースバンドトランスミッタと、
Ｉ／Ｑ不均衡較正器で、前記較正信号生成器に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１同相および直交較正信号でＩ／Ｑゲイン不均衡補正を実行するために使用し、Ｉ／Ｑゲイン不均衡を受信後に第２同相較正信号及び第２直交較正信号を生成し、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、もしくは、前記第２同相較正信号及び前記第２直交較正信号の両方を選択的に出力するＩ／Ｑ不均衡較正器と、
フロントエンド回路で、前記Ｉ／Ｑ不均衡較正器に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、もしくは、前記第２同相較正信号及び第２直交較正信号の両方を選択的に受け取り処理して、第１〜第４較正信号のいずれかを相応に生成するために使用されるフロントエンド回路と、
信号強度獲得回路で、前記トランスミッタシステムの前記フロントエンド回路に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、第１〜第４較正信号強度のいずれかを選択的に獲得して出力し、前記第１〜第４較正信号強度は前記第１〜第４較正信号にそれぞれ対応する信号強度獲得回路と、
Ｉ／Ｑ不均衡予測器で、前記信号強度獲得回路に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１〜第４較正信号強度のいずれかをデルタ予測により選択的に予測し、予測第１および第２較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算するために使用されるＩ／Ｑ不均衡予測器と、
から構成され、
前記信号強度獲得回路が、
自乗計算回路で、前記フロントエンド回路に電子的に接続され、前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
ロウパスフィルタで、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号強度のいずれかを生成するように、前記第１〜第４較正信号のいずれか自乗されたものについてロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成される前記信号強度獲得回路で、
このとき、前記Ｉ／Ｑ不均衡予測器は、
デルタ予測器で、前記信号強度獲得回路に電子的に接続され、累積データ信号にしたがって参照信号強度を生成し、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用されるデルタ予測器と、
コントローラで、前記デルタ予測器に電子的に接続され、前記Ｉ／Ｑ不均衡較正器および前記較正信号生成器に電子的に接続され、前記予測第１および第２の較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、前記予測第３および第４の較正信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、から構成される前記Ｉ／Ｑ不均衡予測器であるトランスミッタシステム。
べースバンドトランスミッタで、較正信号生成器を有し、Ｉ／Ｑ均衡較正モードにおいて、前記較正信号生成器は第１同相較正信号、第１直交較正信号、もしくは、前記第１同相較正信号及び前記第１直交較正信号の両方を選択的に生成するために使用されるベースバンドトランスミッタと、
Ｉ／Ｑ不均衡較正器で、前記較正信号生成器に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１同相および直交較正信号でＩ／Ｑゲイン不均衡補正を実行するために使用し、Ｉ／Ｑゲイン不均衡を受信後に第２同相較正信号及び第２直交較正信号を生成し、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、もしくは、前記第２同相較正信号及び前記第２直交較正信号の両方を選択的に出力するＩ／Ｑ不均衡較正器と、
フロントエンド回路で、前記Ｉ／Ｑ不均衡較正器に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号、もしくは、前記第２同相較正信号及び第２直交較正信号の両方を選択的に受け取り処理して、第１〜第４較正信号のいずれかを相応に生成するために使用されるフロントエンド回路と、
信号強度獲得回路で、前記トランスミッタシステムの前記フロントエンド回路に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、第１〜第４較正信号強度のいずれかを選択的に獲得して出力し、前記第１〜第４較正信号強度は前記第１〜第４較正信号にそれぞれ対応する信号強度獲得回路と、
Ｉ／Ｑ不均衡予測器で、前記信号強度獲得回路に電子的に接続され、前記Ｉ／Ｑ均衡較正モードにおいて、前記第１〜第４較正信号強度のいずれかをデルタ予測により選択的に予測し、予測第１および第２較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算するために使用されるＩ／Ｑ不均衡予測器と、
から構成され、
前記信号強度獲得回路が、
自乗計算回路で、前記フロントエンド回路に電子的に接続され、前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
ロウパスフィルタで、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号強度のいずれかを生成するように、前記第１〜第４較正信号のいずれか自乗されたものについてロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成される前記信号強度獲得回路で、
このとき、前記Ｉ／Ｑ不均衡予測器は、
デルタ予測器で、前記信号強度獲得回路に電子的に接続され、累積データ信号にしたがって参照信号強度を生成し、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用されるデルタ予測器と、
コントローラで、前記デルタ予測器に電子的に接続され、前記Ｉ／Ｑ不均衡較正器および前記較正信号生成器に電子的に接続され、前記予測第１および第２の較正信号強度にしたがって前記Ｉ／Ｑゲイン不均衡を計算し、前記予測第３および第４の較正信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、から構成される前記Ｉ／Ｑ不均衡予測器であるトランスミッタシステム。
【請求項6】
請求項５に係るトランスミッタシステムで、Ｉ／Ｑ位相不均衡の計算は、前記Ｉ／Ｑゲイン不均衡の計算後に実施され、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正器に伝送され、Ｉ／Ｑゲイン不均衡の計算後にＩ／Ｑゲイン不均衡の補正を設定し、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正器に伝送されＩ／Ｑ位相不均衡の計算後にＩ／Ｑ位相不均衡補正が設定されるトランスミッタシステム。
【請求項7】
請求項５に係るトランスミッタシステムで、前記デルタ予測器が、
ＤＡＣで、前記コントローラに電子的に接続され、累積信号にしたがって前記コントローラから生成された前記累積データ信号を受け取るために使用され、前記ＤＡＣは前記コントローラからの第１クロック信号により起動し、前記累積データ信号でデジタル／アナログ変換を実行して参照信号脳強度を生成するために使用されるＤＡＣと、
比較器で、信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかとより小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合に０を出力する比較器と、
遅延ユニットと、
加算器で、前記遅延ユニットと前記比較器に電子的に接続され、前記遅延ユニットは前記コントローラからの第２クロック信号により起動して前記加算器からの前記累積信号出力を遅延させ、前記加算器は前記遅延ユニットの出力信号と前記比較器の出力信号を加算して前記累積信号を生成する加算器と、から構成されるトランスミッタシステム。
ＤＡＣで、前記コントローラに電子的に接続され、累積信号にしたがって前記コントローラから生成された前記累積データ信号を受け取るために使用され、前記ＤＡＣは前記コントローラからの第１クロック信号により起動し、前記累積データ信号でデジタル／アナログ変換を実行して参照信号脳強度を生成するために使用されるＤＡＣと、
比較器で、信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度を前記第１〜第４較正信号強度のいずれかと比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかとより小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合に０を出力する比較器と、
遅延ユニットと、
加算器で、前記遅延ユニットと前記比較器に電子的に接続され、前記遅延ユニットは前記コントローラからの第２クロック信号により起動して前記加算器からの前記累積信号出力を遅延させ、前記加算器は前記遅延ユニットの出力信号と前記比較器の出力信号を加算して前記累積信号を生成する加算器と、から構成されるトランスミッタシステム。
【請求項8】
請求項５に係る前記トランスミッタシステムにおいて、前記予測第１較正信号強度に対応する累積データ信号はＭ０と示され、前記予測第２較正信号強度に対応する累積データ信号はＭ１と示され、前記Ｉ／Ｑゲイン不均衡はΔＧと示され、ΔＧ＝ＳＱＲＴ（Ｍ１／Ｍ０）−１であり、
前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）｝｝となるトランスミッタシステム。
前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）｝｝となるトランスミッタシステム。
【請求項9】
Ｉ／Ｑ不均衡較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正方法であって、
第１同相較正信号を前記トランスミッタシステムのフロントエンド回路に入力して第１較正信号を生成し、第１較正信号強度を獲得し、デルタ予測を使用して前記第１較正信号強度を予測し、
第１直交較正信号を前記トランスミッタシステムの前記フロントエンド回路に入力して第２較正信号を生成し、第２較正信号強度を獲得し、前記デルタ予測を使用して前記第２較正信号強度を予測し、
Ｉ／Ｑ不均衡予測器が、第１および第２較正信号強度に基づいてＩ／Ｑゲイン不均衡を予測し、
第２同相較正信号を前記トランスミッタシステムの前記フロントエンド回路に入力して第３較正信号を生成し、第３較正信号強度を獲得し、前記デルタ予測を使用することで前記第３較正信号強度を予測し、Ｉ／Ｑゲイン不均衡補正は、前記第１同相較正信号及び前記第２同相較正信号に基づいてＩ／Ｑゲイン不均衡較正器により実行され、
第２同相較正信号と前記第２直交較正信号の両方を前記トランスミッタシステムの前記フロントエンド回路に入力して第４較正信号を生成し、第４較正信号強度を獲得し、前記デルタ予測を使用することで前記第４較正信号強度を予測し、前記Ｉ／Ｑゲイン不均衡補正は、前記第１直交較正信号及び前記第２直交較正信号に基づいて前記Ｉ／Ｑゲイン不均衡較正器により実行され、
前記Ｉ／Ｑ不均衡予測器が、第３および第４較正信号強度に基づいてＩ／Ｑ位相不均衡を計算し、
このとき自乗計算は、前記第１〜第４較正信号強度のいずれかを生成するよう、前記第１〜第４較正信号のいずれかを受け取ると実施され、ロウパスフィルタ処理は前記第１〜第４較正信号のいずれかが自乗されると実施され、
このとき参照信号強度は、累積データ信号にしたがって参照信号強度を生成され、前記参照信号強度が前記第１〜第４較正信号強度のいずれかと比較され、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用される
Ｉ／Ｑ不均衡較正方法。
第１同相較正信号を前記トランスミッタシステムのフロントエンド回路に入力して第１較正信号を生成し、第１較正信号強度を獲得し、デルタ予測を使用して前記第１較正信号強度を予測し、
第１直交較正信号を前記トランスミッタシステムの前記フロントエンド回路に入力して第２較正信号を生成し、第２較正信号強度を獲得し、前記デルタ予測を使用して前記第２較正信号強度を予測し、
Ｉ／Ｑ不均衡予測器が、第１および第２較正信号強度に基づいてＩ／Ｑゲイン不均衡を予測し、
第２同相較正信号を前記トランスミッタシステムの前記フロントエンド回路に入力して第３較正信号を生成し、第３較正信号強度を獲得し、前記デルタ予測を使用することで前記第３較正信号強度を予測し、Ｉ／Ｑゲイン不均衡補正は、前記第１同相較正信号及び前記第２同相較正信号に基づいてＩ／Ｑゲイン不均衡較正器により実行され、
第２同相較正信号と前記第２直交較正信号の両方を前記トランスミッタシステムの前記フロントエンド回路に入力して第４較正信号を生成し、第４較正信号強度を獲得し、前記デルタ予測を使用することで前記第４較正信号強度を予測し、前記Ｉ／Ｑゲイン不均衡補正は、前記第１直交較正信号及び前記第２直交較正信号に基づいて前記Ｉ／Ｑゲイン不均衡較正器により実行され、
前記Ｉ／Ｑ不均衡予測器が、第３および第４較正信号強度に基づいてＩ／Ｑ位相不均衡を計算し、
このとき自乗計算は、前記第１〜第４較正信号強度のいずれかを生成するよう、前記第１〜第４較正信号のいずれかを受け取ると実施され、ロウパスフィルタ処理は前記第１〜第４較正信号のいずれかが自乗されると実施され、
このとき参照信号強度は、累積データ信号にしたがって参照信号強度を生成され、前記参照信号強度が前記第１〜第４較正信号強度のいずれかと比較され、前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似であるかこれより小さくなるまで前記累積データ信号が徐々に増分されるために使用される
Ｉ／Ｑ不均衡較正方法。
【請求項10】
請求項９に係る前記Ｉ／Ｑ較正方法において、前記予測第１較正信号強度に対応する累積データ信号はＭ０と示され、前記予測第２較正信号強度に対応する累積データ信号はＭ１と示され、前記Ｉ／Ｑゲイン不均衡はΔＧと示され、ΔＧ＝ＳＱＲＴ（Ｍ１／Ｍ０）−１であり、
前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）｝｝となる
Ｉ／Ｑ不均衡較正方法。
前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）｝｝となる
Ｉ／Ｑ不均衡較正方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、トランスミッタシステム、特にＩＱ（Ｉｎ−Ｐｈａｓｅ／Ｑｕａｄｒａｔｕｒｅ）不平衡較正の装置、方法および、それを用いたトランスミッタに関係する。
【背景技術】
【0002】
トランスミッタシステムでは、ベースバンド信号は、無線周波（ＲＦ）信号を生成するよう、デジタルーアナログ変換、ロウパスフィルタ処理、局部発振（ＬＯ）信号混合、同相信号と直交信号の合成、バンドパスフィルタリングと中間周波（ＩＦ）信号混合で処理される。こうした推移は複数の回路で実装可能であり、同相直交チャネル（ＩチャネルおよびＱチャネル）の回路により処理される前記同相直交ベースバンド信号は半導体処理の変動によりオフセットしてもよい。前記オフセットはＩ／Ｑ不均衡と呼ばれ、較正または訂正はＩ／Ｑ不均衡（Ｉ／ＱゲインとＩ／Ｑ位相の不均衡）を処理するために行う。
【発明の概要】
【発明が解決しようとする課題】
【0003】
アナログ／デジタル変換器（ＡＤＣ）は、Ｉ／Ｑ不均衡較正用に処理済みＲＦ信号をサンプリングするために使用できＡＤＣのサンプリングレートはＲＦ信号の信号帯域幅より大きくなければならない。しかしながらミリメートル波の通信バンドを採用するトランスミッタシステムの場合、例として数ギガヘルツ（ＧＨｚ）など前記信号帯域幅は非常に大きく、したがって、前記ＳＤＣのサンプリングレートは毎秒数ギガビット（Ｇｂ／ｓ）でなければならない。超高サンプリングレートＡＤＣの設計は困難であり、前記超高サンプリングレートＡＤＣをよく設計できても、前記超高サンプリングレートによる大量の電力消費が前記トランスミッタシステムの熱放散に影響する。
【0004】
本開示の目的は、コストと電力消費を低減できるよう、前記超高サンプリングレートＡＤＣを用いずにＩチャネルとＱチャネルのゲイン不均衡と位相不均衡（Ｉ／Ｑゲイン位相不均衡）を予測して補正できるＩ／Ｑ不均衡較正の装置と方法を提供することにある。
【0005】
本開示の別の目的は、前記ミリメートル波の通信バンドの応用のため、第５世代モバイル通信システムなど前記Ｉ／Ｑ不均衡較正装置または方法を用いるトランスミッタシステムを提供することにある。
【課題を解決するための手段】
【0006】
少なくとも上記目標を達成するため、本開示は、Ｉ／Ｑ不均衡較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正装置であって、選択的に第１同相較正信号、第１直交較正信号、または前記第１同相および直交較正信号を選択的に生成するために使用される較正信号生成器と、
前記較正信号生成器に電子的に接続され、Ｉ／Ｑゲイン不均衡補正を前記第１同相直交較正信号で実施して第２同相直交較正信号を生成するために使用され、前記第１同相較正信号、前記第１直交較正信号、前記第２同相較正信号または前記第２同相と直交の較正信号の両方を選択的にトランスミッタシステムのフロントエンド回路に出力するＩ／Ｑ不均衡較正器と、
前記トランスミッタシステムの前記フロントエンド回路に電子的に接続され、第１〜第４較正信号強度のいずれかを選択的に獲得して出力するために使用され、前記第１〜第４較正信号は、前記フロントエンド回路が前記同相較正信号、前記第１直交較正信号、前記第２同相較正信号および前記第２同相直交較正の両方の信号をそれぞれ処理する処理済み信号である信号強度獲得回路と、
前記信号強度獲得回路に電子的に接続され、前記第１〜第４較正信号強度のいずれかを選択的に予測し、予測された第１および第２較正信号強度に従ってＩ／Ｑゲイン不均衡を計算し、予測された第３および第４較正信号強度に従ってＩ／Ｑ同相不均衡を計算するＩ／Ｑ不均衡予測器と、
から構成され、
前記信号強度獲得回路は、
前記フロントエンド回路に電子的に接続され前記第１〜第４較正信号のいずれかの受信時に自乗計算を実行するために使用される自乗計算回路と、
前記第１〜第４較正信号強度のいずれかを生成するため、前記自乗計算回路と前記Ｉ／Ｑ不均衡予測器に電子的に接続され、前記第１〜第４較正信号のいずれかの自乗時にロウパスフィルタ処理を実行するために使用されるロウパスフィルタと、から構成され、
前記Ｉ／Ｑ不均衡予測器は、
前記信号強度に電子的に接続され、
前記信号強度獲得回路に電子的に接続され、累積データ信号に従って参照信号強度を生成するために使用され、前記参照信号強度と前記第１〜第４較正信号強度のいずれかと比較し、前記累積データ信号が前記参照信号強度が前記第１〜第４較正信号強度のいずれかに近似し、少なくとも同等になるまで徐々に増分されるデルタ予測器と、
前記デルタ予測器、前記Ｉ／Ｑ不均衡較正器と前記較正信号生成器に電子的に接続され、予測された前記第１および第２較正信号強度に従って前記Ｉ／Ｑゲイン不均衡を計算し、予測された前記第３および第４較正信号強度に従って前記Ｉ／Ｑ位相不均衡を計算するために使用されるコントローラと、
から構成されるＩ／Ｑ不均衡較正装置を提供する。
【0007】
少なくとも上記目標を達成するため、本開示は、前記フロントエンド回路と前記Ｉ／Ｑ不均衡構成装置から構成されるトランスミッタシステムを提供する。
【0008】
少なくとも上記目標を達成するため、本開示は、前記Ｉ／Ｑ不均衡構成較正モードで運転されるトランスミッタシステムで使用されるＩ／Ｑ不均衡較正方法を提供する。
【0009】
本開示の１つの実施形態において、Ｉ／Ｑ位相不均衡の計算は、前記Ｉ／Ｑゲイン不均衡の計算後に実施され、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正器に伝送され、Ｉ／Ｑゲイン不均衡の計算後にＩ／Ｑゲイン不均衡の補正を設定し、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正器に伝送されＩ／Ｑ位相不均衡の計算後にＩ／Ｑ位相不均衡補正が設定される。
【0010】
本開示の１つの実施形態において、前記デルタ予測器は、前記コントローラに電子的に接続され、累積信号に従ってコントローラから生成される累積済みデータ信号を受け取るために使用されるＤＡＣで、前記ＤＡＣは前記コントローラから第１クロック信号で引き起こされて前記累積データ信号上でデジタル／アナログ変換を実施して前記参照信号強度を生成するＤＡＣと、
信号強度獲得回路と前記ＤＡＣに電子的に接続され、前記参照信号強度と前記第１〜第４較正信号強度のいずれかを比較し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さい場合にデルタ信号を出力し、前記参照信号強度が前記第１〜第４較正信号強度のいずれかよりも小さくない場合は０を出力する比較器と、
遅延ユニットと、
前記遅延ユニットと前記比較器に電子的に接続される加算器で、前記遅延ユニットは前記コントローラから第２クロック信号により引き起こされて前記累世信号出力を前記加算器から遅延させ、前記加算器は前記遅延ユニットの出力信号と前記累積信号を生成するための比較器の出力信号を追加する加算器と、
から構成される。
【0011】
本開示の１つの実施形態において、前記予測第１較正信号強度に対応する累積データ信号はＭ０と示され、前記予測第２較正信号強度に対応する累積データ信号はＭ１と示され、前記Ｉ／Ｑゲイン不均衡はΔＧと示され、ΔＧ＝ＳＱＲＴ（Ｍ０／Ｍ１）−１（例：ΔＧ＝（Ｍ０／Ｍ１）１／２−１）であり、前記予測第３較正信号強度に対応する累積データ信号はＫ０と示され、前記予測第４較正信号強度に対応する累積データ信号はＫ１と示され、前記Ｉ／Ｑ位相不均衡はΔΘと示され、ΔΘ＝ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝となる。
【0012】
要約すると、提供される前記Ｉ／Ｑ不均衡較正装置はコストを削減、電力消費を低減、ハードウェアの複雑さを軽減する利点を有し、提供される前記Ｉ／Ｑ不均衡較正の装置および方法を用いる提供される前記トランスミッタシステムは前記ミリメーター波の通信バンドを採用できる。
【図面の簡単な説明】
【0013】
【図1】開示の１つの実施形態に従ってＩ／Ｑ不均衡較正装置を有するトランスミッタシステムのブロック図を示す。
【図2】本開示の１つの実施形態に従う累積信号のオシログラフを示す。
【図3】本開示の１つの実施形態に従ったＩ／Ｑ不均衡較正方法の流れ図を示す。
【発明を実施するための形態】
【0014】
審査官が目標を理解しやすくなるよう、本開示の特徴および効果、実施形態には本開示の詳細な説明のための図面が添付される。
【0015】
本開示の実施形態は、Ｉ／Ｑゲインと位相の不均衡を超高サンプリングレートＡＤＣを用いることなく補正できるＩ／Ｑ不均衡較正装置で、ＤＡＣは本開示で使用され、低いサンプリングレートと複雑さの軽減を可能にするＩ／Ｑ不均衡較正装置を提供する。
【0016】
提供されるＩ／Ｑ不均衡較正の装置と方法はトランスミッタシステム、とりわけ、ミリメートル波の通信幅を採用するトランスミッタシステムにおいてトランスミッタシステムで使用できる。データ信号の送信前に前記トランスミッタシステムはＩ／Ｑ不均衡較正モードで運転される。Ｉ／Ｑ不均衡較正モードの完了後は、前記トランスミッタシステムは通常モードで運転されデータ信号を送信する。
【0017】
Ｉ／Ｑ不均衡較正モードでは、まず第１同相較正信号同相チャネル（Ｉチャネル）への入力で第１較正信号を生成し、前記第１較正信号強度を予測するためにデルタ予測が使用されるにすぎない。次に、第１直交信号は直交チャネル（Ｑチャネル）への入力で第２較正信号を生成し、前記第２較正信号を予測するために前記デルタ予測が使用されるに過ぎない。Ｉ／Ｑゲイン不均衡は前記予測第１および第２較正信号強度に従って補正することができる。
【0018】
次に、第２同相較正信号はＩチャネルへの入力で第３較正信号を生成し、前記第３較正信号強度を予測するために前記デルタ予測が使用されるに過ぎず、前記Ｉ／Ｑゲイン不均衡補正は前記第１同相較正信号で実行されて前記第２同相較正信号を生成する。次に、第２同相直交の両方の較正信号はそれぞれＩチャネルとＱチャネルへの入力で第４較正信号を生成し、前記第４較正信号強度を予測するために前記デルタ予測が使用されるに過ぎず、前記Ｉ／Ｑゲイン不均衡補正は前記第１直交較正信号で実行されて前記第２直交較正信号を生成する。Ｉ／Ｑ位相不均衡は前記予測第３および第４較正信号強度に従って補正することができる。
【0019】
次に、図１を参照すると、図１は、本開示の１つの実施形態に従ってＩ／Ｑ不均衡較正装置を有するトランスミッタシステムのブロック図を示す。前記トランスミッタシステム１は、ベースバンドトランスミッタ１１、Ｉ／Ｑ不均衡較正器１２、フロントエンド回路１３、信号強度獲得回路１４、およびＩ／Ｑ不均衡予測器１５から構成される。前記ベースバンドトランスミッタ１１は前記Ｉ／Ｑ不均衡較正器１２に電子的に接続され、前記フロントエンド回路１３は前記Ｉ／Ｑ不均衡較正器および前記信号強度獲得回路１４に電子的に接続される。前記Ｉ／Ｑ不均衡予測器１５は前記ベースバンドトランスミッタ１１、前記Ｉ／Ｑ不均衡較正器１２および前記信号強度獲得回路１４に電子的に接続される。
【0020】
前記ベースバンドトランスミッタ１１は、前記トランスミッタシステム１が前記Ｉ／Ｑ不均衡較正モードで運転されるとき、前記第１同相および／または直交の較正信号を前記Ｉ／Ｑ不均衡較正器１２に伝送するために使用される較正信号生成器１１１を有する。前記トランスミッタシステム１が通常モードで運転されるとき、前記較正信号生成器１１１は無効になり、前記ベースバンドトランスミッタ１１は同相直交データ信号をＩ／Ｑ不均衡較正器１２に伝送する。ただし、前記較正信号生成器１１１、前記Ｉ／Ｑ不均衡較正器１２、前記信号強度獲得回路１４および前記Ｉ／Ｑ不均衡予測器１は、前記トランスミッタシステム１のＩ／Ｑ不均衡較正装置を形成する。
【0021】
前記通常モードおよび前記Ｉ／Ｑ不均衡較正モードの両方において、前記Ｉ／Ｑ不均衡較正器１２は出力信号Ｉ（ｎ）およびＱ（ｎ）を前記ベースバンドトランスミッタ１１から受けとり、前記受信信号Ｉ（ｎ）およびＱ（ｎ）上でＩ／Ｑゲイン不均衡補正およびＩ／Ｑ位相不均衡補正を実行し、信号Ｉ’（ｎ）およびＱ’（ｎ）それぞれを、前記フロントエンド回路１３の前記ＩおよびＱのチャネルに対してそれぞれ生成する。
【0022】
前記通常モードおよび前記Ｉ／Ｑ不均衡較正モードの両方において、前記フロントエンド回路１３のＩチャネルは一般に前記フロントエンド回路１３の前記信号Ｉ’（ｎ）上でデジタル／アナログ変換、ロウパスフィルタ処理および同相ＬＯ信号混合を実行し、前記フロントエンド回路１３の前記Ｑチャネルは一般に、前記フロントエンド回路１３の前記信号Ｑ’（ｎ）上でデジタル／アナログ変換、ロウパスフィルタ処理および直交ＬＯ信号混合を実行し、その後、前記フロントエンド回路１３は前記ＩチャネルおよびＱチャネルから前記処理信号を混合して信号Ｓ（ｔ）を前記信号強度獲得回路１４に出力する。ただし、前記フロントエンド回路１３は更に、前記信号Ｓ（ｔ）上でバンドパスフィルタ処理および（ＩＦ）信号の混合を実行し、前記トランスミッタシステム１が前記通常モードで運転されるときに無線周波信号ＲＦ（ｔ）を生成する。
【0023】
前記信号強度獲得回路１４は、前記Ｉ／Ｑ不均衡較正モードで有効になり、信号強度Ｓ２（ｔ）ＬＰを生成するよう、前記信号Ｓ（ｔ）上で自乗計算とロウパスフィルタ処理を実行する。
【0024】
前記Ｉ／Ｑ不均衡予測器１５は前記Ｉ／Ｑ不均衡較正モードで有効になり、前記ベースバンドトランスミッタ１１を制御して第１同相および／または直交較正信号を、前記同相直交データ信号ではなく前記較正信号生成器１１１から出力する。前記Ｉ／Ｑ不均衡予測器１５は、デルタ予測により信号強度Ｓ２（ｔ）ＬＰを予測し、前記Ｉ／Ｑゲイン不均衡を補正することなく前記第１同相直交較正信号に関係する前記予測信号強度にしたがってＩ／Ｑゲイン不均衡を計算できる。前記Ｉ／Ｑ不均衡予測器１５は、前記Ｉ／Ｑ不均衡較正器１２が、もって前記信号Ｉ（ｎ）およびＱ（ｎ）上で前記Ｉ／Ｑゲイン不均衡補正を実行できるよう前記Ｉ／Ｑゲイン不均衡を前記Ｉ／Ｑ不均衡較正器１２に伝送する。
【0025】
更に、前記Ｉ／Ｑ不均衡予測器１５は、前記Ｉ／Ｑゲイン不均衡補正で前記第１同相較正信号に関係する前記予測信号強度と、前記ＩＱゲイン不均衡補正で前記第１同相直交較正信号に関係する前記予測信号強度にしたがってＩ／Ｑ位相不均衡を計算できる。前記Ｉ／Ｑ不均衡予測器１５は、前記Ｉ／Ｑ不均衡較正器１２が、もって前記信号Ｉ（ｎ）およびＱ（ｎ）上で前記Ｉ／Ｑ位相不均衡補正を実行できるよう前記Ｉ／Ｑ位相不均衡を前記Ｉ／Ｑ不均衡較正器１２に伝送する。
【0026】
上記デルタ予測は前記信号強度Ｓ２（ｔ）ＬＰを参照信号強度と比較して前記参照信号強度を増分すべきか否かを決定する。前記参照信号強度が前記信号強度に近似であるとき、前記参照信号強度Ｓ２（ｔ）ＬＰは前記信号強度Ｓ２（ｔ）ＬＰに関連づけられる前記予測信号強度である。
【0027】
前記フロントエンド回路１３は、同相デジタル／アナログ変換器（ＤＡＣ）Ｉ−ＤＡＣ、同相ロウパスフィルタＩ−ＬＰＦ、同相混合器Ｉ−ＭＩＸ、直交ＤＡＣ Ｑ−ＤＡＣ、直交ロウパスフィルタＱ−ＬＰＦ、直交混合器Ｑ−ＭＩＸ、同相および直交の位相ロックループ回路ＩＱ−ＰＬＬ、Ｉ／Ｑ混合器ＣＯＭＢ、ＩＥバンドパスフィルタＩＦーＢＰＦ、ＩＦ混合器ＩＦ−ＭＩＸおよびＩＦ位相ロックループ回路ＩＦーＰＬＬから構成される。前記同相ＤＡＣ Ｉ−ＤＡＣ、前記位相ロウパスフィルタＩ−ＬＰＦおよび前記同相混合器Ｉ−ＭＩＸは、前記フロントエンド回路１３の前記Ｉチャネルを形成し、直交ＤＡＣ Ｑ−ＤＡＣ、直交ロウパスフィルタＱ−ＬＰＦおよび前記直交混合器Ｑ−ＭＩＸは前記フロントエンド回路１３の前記Ｑチャネルを形成する。
【0028】
前記同相ＤＡＣ Ｉ−ＤＡＣは前記Ｉ／Ｑ不均衡較正器１２に電子的に接続され前記信号Ｉ’（ｎ）を受け取り、前記デジタル／アナログ変換を前記信号Ｉ’（ｎ）で実行する。前記同相ロウパスフィルタＩーＬＰＦは、前記同相ＤＡＣ Ｉ−ＤＡＣに電子的に接続され、前記同相ＤＡＣ Ｉ−ＤＡＣの前記出力信号上で前記ロウパスフィルタ処理を実行する。前記同相混合器ＩーＭＩＸは前記同相ロウパスフィルタＩーＬＰＦと前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬに電子的に接続され、前記同相ロウパスフィルタＩーＬＰＦの前記出力信号と、前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬからの同相ＬＯ信号を混合するために使用される。
【0029】
前記直交ＤＡＣ Ｑ−ＤＡＣは前記Ｉ／Ｑ不均衡較正器１２に電子的に接続され前記信号Ｑ’（ｎ）を受け取り、前記デジタル／アナログ変換を前記信号Ｑ’（ｎ）で実行する。前記直交ロウパスフィルタＱーＬＰＦは、前記直交ＤＡＣ Ｑ−ＤＡＣに電子的に接続され、前記直交ＤＡＣ Ｑ−ＤＡＣの前記出力信号上で前記ロウパスフィルタ処理を実行する。前記直交混合器ＱーＭＩＸは前記直交ロウパスフィルタＱーＬＰＦと前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬに電子的に接続され、前記直交ロウパスフィルタＱーＬＰＦの前記出力信号と、前記同相直交位相ロックロープ回路ＩＱ−ＰＬＬからの直交ＬＯ信号を混合するために使用される。
【0030】
前記Ｉ／Ｑ混合器ＣＯＭＢは前記同相直交混合器Ｉ−ＭＩＸ、Ｑ−ＭＩＸに電子的に接続され、信号Ｓ（ｔ）を出力するよう、前記同相直交混合器Ｉ−ＭＩＸ、Ｑ−ＭＩＸの出力信号で同相直交信号の混合を実行する。前記Ｉ／Ｑ混合器ＣＯＭＢは例えば減算器（例：前記信号Ｓ（ｔ）は前記同相直交混合器Ｉ−ＭＩＸ、Ｑ−ＭＩＸの出力信号の減算である）であるが、本開示はこれに限定されるものではない。
【0031】
前記ＩＦバンドパスフィルタＩＦ−ＢＰＦは前記Ｉ／Ｑ混合器ＣＯＭＢに電子的に接続され、前記信号Ｓ（ｔ）上で前記バンドパスフィルタ処理を実行する。前記ＩＦ混合器ＩＦ−ＭＩＸは前記ＩＦ混合器ＩＦ−ＭＩＸは前記バンドパスフィルタＩＦ−ＢＰＦおよび前記ＩＦ位相ロックループ回路ＩＦ−ＰＬＬに電子的に接続され、前記ＩＦバンドパスフィルタＩＦーＢＰＦの前記出力信号および前記ＩＦ同相ロックループ回路ＩＦ−ＰＬＬからのＩＦ信号を混合して前記無線周波信号ＲＦ（ｔ）を生成するために使用される。
【0032】
前記信号強度獲得回路１４は、自乗計算回路ＳＱと自乗信号ロウパスフィルタＳＱ−ＬＰＦから構成される。前記自乗計算回路ＳＱは前記Ｉ／Ｑ混合器ＣＯＭＢに電子的に接続され、前記信号Ｓ（ｔ）において自乗計算を実行し信号Ｓ２（ｔ）を生成する。前記自乗信号ロウパスフィルタＳＱ−ＬＰＦは自乗計算回路ＳＱに電子的に接続され、前記信号上で前記ロウパスフィルタ処理を実行して信号強度Ｓ２（ｔ）ＬＰを生成する。
【0033】
前記Ｉ／Ｑ不均衡予測器１５は、コントローラＣＴＲＬとデルタ予測器１５１から構成される。前記デルタ予測器１５１は前記自乗信号ロウパスフィルタＳＱ−ＬＰＦに電子的に接続され、前記デルタ予測を使用することにより前記信号強度Ｓ２（ｔ）ＬＰを予測する。前記コントローラＣＴＲＬは、前記較正信号生成器１１１を制御し前記Ｉ／Ｑゲインと位相不均衡を前記Ｉ／Ｑ不均衡較正器１２に伝送するよう、前記デルタ予測器１５１、前記較正信号生成器１１１及び前記Ｉ／Ｑ不均衡較正器１２に電子的に接続される。
【0034】
とりわけ、前記Ｉ／Ｑ不均衡較正モードでは、まず前記較正信号生成器１１１は前記第１同相較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０であり、このときｎは離散時間変数、Ａは振幅、ｗはラジアル周波である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲインと位相不均衡を受け取っておらず、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）を回避する、つまりＩ（ｎ）＝Ｉ’（ｎ）、Ｑ（ｎ）＝Ｑ’（ｎ）である。
【0035】
前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第１同相較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第１同相較正信号に関係する前記予測信号強度を獲得する。
【0036】
次に、前記較正信号生成器１１１は前記第１直交較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝０、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲインと位相不均衡を受け取っておらず、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）を回避する、つまりＩ（ｎ）＝Ｉ’（ｎ）、Ｑ（ｎ）＝Ｑ’（ｎ）である。
【0037】
前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第１直交較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第１直交較正信号に関係する前記予測信号強度を獲得する。前記コントローラＣＴＲＬは、前記第１同相および直交の較正信号に関係する前記予測信号強度のそれぞれにしたがって前記Ｉ／Ｑゲイン不均衡を計算できる。
【0038】
次に、前記較正信号生成器１１１は前記第１同相較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲイン不均衡を受け取っており、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）上で前記Ｉ／Ｑゲイン不均衡補正を実行し、つまり前記信号Ｉ’（ｎ）は、前記第１同相較正信号上で前記Ｉ／Ｑゲイン不均衡補正を実行することにより生成される第２同相較正信号である。
【0039】
前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第２同相較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第２同相較正信号に関係する前記予測信号強度を獲得する。
【0040】
次に、前記較正信号生成器１１１は前記第１同相と直交の両方の較正信号（前提としてＡ＊ｃｏｓ（ｗ＊ｎ））を前記Ｉ／Ｑ不均衡較正器１２に伝送するに過ぎず、Ｉ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）である。前記Ｉ／Ｑ不均衡較正器１２はこのとき前記Ｉ／Ｑゲイン不均衡を受け取っており、そのため前記Ｉ／Ｑ不均衡較正器１２は前記信号Ｉ（ｎ）、Ｑ（ｎ）上で前記Ｉ／Ｑゲイン不均衡補正を実行し、つまり前記信号Ｉ’（ｎ）は、前記第１同相較正信号上で前記Ｉ／Ｑゲイン不均衡補正を実行することにより生成される第２同相較正信号であり、前記信号Ｑ’（ｎ）は、前記第１直交較正信号上で前記Ｉ／Ｑゲイン不均衡補正を実行することで生成される第２直交較正信号である。
【0041】
前記信号Ｉ’（ｎ）、Ｑ’（ｎ）が前記フロントエンド回路１３により処理されると、前記第２同相および直交の両方の較正信号に関係する前記信号強度Ｓ２（ｔ）ＬＰは前記デルタ予測器１５１に出力される。前記コントローラＣＴＲＬはそのため、前記デルタ予測器１５１を使用することで前記第２同相と直交の両方の較正信号に関係する前記予測信号強度を獲得する。コントローラＣＴＲＬは、前記第２同相較正信号に関係する前記予測信号強度、および前記第２同相と直交の両方の較正信号に関係する前記予測信号強度にしたがって前記Ｉ／Ｑ位相不均衡を計算できる。
【0042】
さらに、前記デルタ予測器１５１の詳細は以下のように図示される。デルタ予測器１５１は比較器ＣＯＭＰ、加算器ＡＣＣ−ＡＤＤ、遅延ユニットＤおよびＤＡＣ ＤＡＣ−１から構成される。比較器ＣＯＭＰは、前記自乗信号ロウパスフィルタＳＱーＬＰＦに電子的に接続される正入力端と、前記ＤＡＣ ＤＡＣ−１に電子的に接続される負入力端を有し、前記信号強度Ｓ２（ｔ）ＬＰと、前記ＤＡＣ ＤＡＣ−１により出力される前記参照信号強度を比較する。
【0043】
前記加算器ＡＣＣーＡＤＤは、遅延ユニットＤおよび前記比較器ＣＯＭＰの出力端に電子的に接続され、前記加算器ＡＣＣーＡＤＤは前記比較器ＣＯＭＰの前記出力信号と前記遅延ユニットＤの前記出力信号を加算する。前記遅延ユニットＤは前記コントローラＣＴＲＬに電子的に接続され、前記加算器ＡＣＣーＡＤＤにより生成される累積信号ＡＣＣ（ｎ）を遅延させるため、クロック信号ＲＥＧ−ＣＬＫにより起動する。前記ＤＡＣ ＤＡＣ−１は、前記累積信号ＡＣＣ（ｎ）に関係する累積データ信号ＤＡＣーＤＡＴＡ（ｎ）上でデジタル／アナログ変換を実行し、前記参照信号強度を生成するよう、前記コントローラに接続されクロック信号ＤＡＣーＣＬＫにより起動する。
【0044】
ただし、前記デルタ予測はＡＤＣなしで使用される。また、前記ＤＡＣ ＤＡＣ−１は、電力消費、ハードウェアの複雑さおよびコストを抑えるために超高サンプリングレートを有する必要はない。
【0045】
前記比較器ＣＯＭＰは、前記参照信号強度が前記信号強度Ｓ２（ｔ）ＬＰより小さい場合にデルタ信号を出力し、前記比較器ＣＯＭＰは、前記参照信号強度が前記信号強度Ｓ２（ｔ）ＬＰより小さくない場合は０を出力する。図１および図２を参照すると、図２は本開示の１つの実施形態に従う累積信号のオシログラフを示す。したがって、前記累積信号ＡＣＣ（ｎ）は、前記参照信号強度（または前記累積信号ＡＣＣ（ｎ））が前記信号強度Ｓ２（ｔ）ＬＰに近似かこれより小さくない場合に飽和し、前記参照信号強度（または前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ））が前記信号強度Ｓ２（ｔ）ＬＰに関連づけられる前記予測信号強度となることができるよう、前記参照信号強度（または前記累積信号ＡＣＣ（ｎ））は増分しない。
【0046】
次に、図１と図３を参照すると、図３は、本開示の１つの実施形態に従ったＩ／Ｑ不均衡較正方法の流れ図を示す。前記Ｉ／Ｑ不均衡較正方法は前記Ｉ／Ｑ不均衡較正モードで実行される。ステップＳ３０１では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第１同相較正信号（すなわちＩ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０）は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＩチャネルによる前記同相ＬＯ信号混合で処理され、前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第１較正信号（すなわち前記信号Ｓ（ｔ）は前記第１較正信号）を生成するに過ぎない。さらにステップＳ３０１では、前記第１較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第１較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第１較正信号強度である）。
【0047】
その後ステップＳ３０２では、前記Ｉ／Ｑ不均衡予測器１５は前記デルタ予測を使用することで前記第１較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３０３では、前記コントローラＣＴＲＬは前記予測第１較正信号強度または前記予測第１較正信号強度に対応する前記累積データ信号（すなわちＭ０＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。
【0048】
ステップＳ３０４では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第１直交較正信号（すなわちＩ（ｎ）＝０、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ））は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＱチャネルによる前記直交ＬＯ信号混合で処理され、前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第２較正信号（すなわち前記信号Ｓ（ｔ）は前記第２較正信号）を生成するに過ぎない。さらにステップＳ３０４では、前記第２較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第２較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第２較正信号強度である）。
【0049】
その後ステップＳ３０５では、前記Ｉ／Ｑ不均衡予測器３０５は前記デルタ予測を使用することで前記第２較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３０６では、前記コントローラＣＴＲＬは前記予測第２較正信号強度または前記予測第２較正信号強度に対応する前記累積データ信号（すなわちＭ１＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。
【0050】
次に、ステップＳ３０７において、前記コントローラＣＴＲＬは前記予測第１および第２較正信号強度（または前記予測第１および第２較正信号強度に対応する前記累積データ信号）にしたがって前記Ｉ／Ｑゲイン不均衡（ΔＧ）を決定し、つまりΔＧ＝ＳＱＲＴ（Ｍ１／Ｍ０）−１となる。次にステップＳ３０８において、前記Ｉ／Ｑゲイン不均衡は前記Ｉ／Ｑ不均衡較正器１２に伝送され、そのため前記Ｉ／Ｑ不均衡較正器１２は前記受信Ｉ／Ｑゲイン不均衡に基づいて前記Ｉ／Ｑゲイン不均衡補正を設定できる。ただし、前記ステップ「Ｓ３０１〜Ｓ３０３」の実行順序および前記ステップ「Ｓ３０４〜３０６」の実行順序は交換可能であり、本開示はこれに限定されるものではない。または、ステップＳ３０１とＳ３０４は交換可能に過ぎず、ステップＳ３０７の式はΔＧ＝ＳＱＲＴ（Ｍ０／Ｍ１）−１に修正する。
【0051】
次に、ステップＳ３０９では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第１同相較正信号（すなわちＩ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝０）は前記Ｉ／Ｑ不均衡較正器１２により前記Ｉ／Ｑゲイン不均衡補正で補正されて前記フロントエンド回路１３の前記Ｉチャネルに前記第２同相較正信号を生成し、前記第２同相較正信号は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＩチャネルによる前記同相ＬＯ信号混合で処理され、前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第３較正信号（すなわち前記信号Ｓ（ｔ）は前記第３較正信号である）を生成するに過ぎない。さらにステップＳ３０４では、前記第３較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第３較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第２較正信号強度である）。
【0052】
その後ステップＳ３１０では、前記Ｉ／Ｑ不均衡予測器３０３は前記デルタ予測を使用することで前記第３較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３１１では、前記コントローラＣＴＲＬは前記予測第３較正信号強度または前記予測第３較正信号強度に対応する前記累積データ信号（すなわちＫ０＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。
【0053】
次に、ステップＳ３１２では、前記累積信号ＡＣＣ（ｎ）および前記累積データ信号ＤＡＣーＤＡＴＡ（ｎ）は初期化され（すなわちＤＡＣーＤＡＴＡ（ｎ）＝０、ＡＣＣ（ｎ）＝０）、前記第２同相直交の両方の較正信号（すなわちＩ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ）、Ｑ（ｎ）＝Ａ＊ｃｏｓ（ｗ＊ｎ））は前記Ｉ／Ｑ不均衡較正器１２により前記Ｉ／Ｑゲイン不均衡補正で補正されて前記フロントエンド回路１３の前記ＩおよびＱチャネルに前記第２同相直交較正信号を生成し、前記第２同相較正信号は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＩチャネルによる前記同相ＬＯ信号混合で処理され、前記直交較正信号は前記デジタル／アナログ変換、前記ロウパスフィルタ処理および前記フロントエンド回路１３のＱチャネルによる前記直交ＬＯ信号混合で処理され、両方の前記処理済み信号は前記フロントエンド回路１３の前記Ｉ／Ｑ混合で処理され、第４較正信号（すなわち前記信号Ｓ（ｔ）は前記第３較正信号である）を生成するに過ぎない。さらにステップＳ３１２では、前記第４較正信号は、前記信号強度獲得回路１４により前記自乗計算および前記ロウパスフィルタ処理で処理され、第４較正信号強度を獲得する（すなわち前記信号強度Ｓ２（ｔ）ＬＰは前記第４較正信号強度である）。
【0054】
その後ステップＳ３１３では、前記Ｉ／Ｑ不均衡予測器１５は前記デルタ予測を使用することで前記第４較正信号を予測するために使用され、つまり前記累積データ信号ＤＡＣ−ＤＡＴＡ（ｎ）は前記累積信号ＡＣＣ（ｎ）が図２に示されるように飽和するまで徐々に増分される。次にステップＳ３１４では、前記コントローラＣＴＲＬは前記予測第４較正信号強度または前記予測第４較正信号強度に対応する前記累積データ信号（すなわちＫ１＝ＤＡＣ−ＤＡＴＡ（ｎ））を記録する。
【0055】
次に、ステップＳ３１５において、前記コントローラＣＴＲＬは前記予測第３および第４較正信号強度（または前記予測第３および第４較正信号強度に対応する前記累積データ信号）にしたがって前記Ｉ／Ｑ位相不均衡（ΔΘ）を決定し、つまりΔＧ＝Ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝となる。次にステップＳ３１６において、前記Ｉ／Ｑ位相不均衡は前記Ｉ／Ｑ不均衡較正器１２に伝送され、そのため前記Ｉ／Ｑ不均衡較正器１２は前記受信Ｉ／Ｑ位相不均衡に基づいて前記Ｉ／Ｑ位相不均衡補正を設定できる。ただし、前記ステップ「Ｓ３０９〜Ｓ３１１」の実行順序および前記ステップ「Ｓ３１２〜３１４」の実行順序は交換可能であり、本開示はこれに限定されるものではない。または、ステップＳ３０９とＳ３１２は交換可能に過ぎず、ステップＳ３０７の式はΔＧ＝Ｓｉｎ−１｛［１−（Ｋ１／２Ｋ０）］｝に修正する。
【0056】
結論として、提供された前記Ｉ／Ｑ不均衡較正の装置および方法は超高サンプリングレートＡＤＣを必要とせず、したがってコスト、電力消費およびハードウェアの複雑さを抑えることが可能になる。さらに、提供された前記Ｉ／Ｑ不均衡較正の装置および方法を用いる前記トランスミッタシステムは前記ミリメートル波の前記通信バンドを採用できる。
【0057】
本開示は、特定の実施形態、により説明されたものの、数多くの修正および変動は、本請求の範囲に係る本開示の範囲および精神から離れることなく当業者によりなされることができる。
【要約】
【課題】Ｉ／Ｑ不均衡構成方法を提供する。【解決手段】
Ｉ／Ｑ不均衡構成方法であって、第１同相および直交信号較正信号を順次前記トランスミッタシステムのフロントエンド回路に入力して、第１および第２較正信号強度を順次獲得し、デルタ予測が採用され、予測第１および第２較正信号強度にしたがってＩ／Ｑゲイン不均衡を計算し、第２同相較正信号と、前記第２同相および直交較正信号の両方を前記トランスミッタシステムの前記フロントエンド回路に順次入力して、第３および第４較正信号強度を順次獲得して予測し、Ｉ／Ｑゲイン不均衡補正は前記第１同相直交較正信号に形成されて時第２同相直交較正信号を生成し、予測第３および第４較正信号強度にしたがってＩ／Ｑ位相不均衡を計算する方法を提供する。
【選択図】図１