特許 6532809 リムーバブルメモリの機械的インターフェイスを含むＣＰＵパッケージ基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6532809

(24)【登録日】2019年5月31日

(45)【発行日】2019年6月19日

(54)【発明の名称】リムーバブルメモリの機械的インターフェイスを含むＣＰＵパッケージ基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20190610BHJP

【ＦＩ】

   H01L23/12 N

【請求項の数】9

【外国語出願】

【全頁数】52

(21)【出願番号】特願2015-224767(P2015-224767)

(22)【出願日】2015年11月17日

(65)【公開番号】特開2016-119456(P2016-119456A)

(43)【公開日】2016年6月30日

【審査請求日】2015年11月25日

【審判番号】不服2017-9780(P2017-9780/J1)

【審判請求日】2017年7月3日

(31)【優先権主張番号】14/575,775

(32)【優先日】2014年12月18日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】マニ プラカシュ

(72)【発明者】

【氏名】トマス ティー． ホールデン

(72)【発明者】

【氏名】ジェフォリー エル．スモーリー

(72)【発明者】

【氏名】ラム エス． ヴィシュワナト

(72)【発明者】

【氏名】バッサム エヌ． コウリー

(72)【発明者】

【氏名】ディミトリオス ジアカス

(72)【発明者】

【氏名】チョーン ジェイ． ジャオ

(72)【発明者】

【氏名】ジョナサン ダブリュー． ティバド

(72)【発明者】

【氏名】グレゴリオ アール． ムルタジアン

(72)【発明者】

【氏名】クワーン シー． リウ

(72)【発明者】

【氏名】ラジャセカラン シュワミナタン

(72)【発明者】

【氏名】ジーチャオ ジャーン

(72)【発明者】

【氏名】ジョン エム． リンチ

(72)【発明者】

【氏名】デイヴィッド ジェイ． ラピタン

(72)【発明者】

【氏名】サンカ ガネサン

(72)【発明者】

【氏名】シアーン リン

(72)【発明者】

【氏名】ジョージ ヴァージス

【合議体】

【審判長】 國分 直樹

【審判官】 鈴木 圭一郎

【審判官】 井上 信一

(56)【参考文献】

【文献】 特表２０１２−５１４３３３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２３／１２

Ｈ０１Ｌ２３／３２

(57)【特許請求の範囲】

【請求項1】

ＣＰＵパッケージ基板であって、当該ＣＰＵパッケージ基板は：
中央処理装置のインターフェイスと；
前記ＣＰＵパッケージ基板上に配置されたメモリ装置の電気的インターフェイスであって、片持ちピンのアレイを含む電気的インターフェイスと；
前記ＣＰＵパッケージ基板上に配置され、且つ前記メモリ装置の電気的インターフェイスに近接して配置された、前記メモリ装置を取外し可能な機械的インターフェイスと；を備えており、
前記メモリ装置が、前記機械的インターフェイスによって前記片持ちピンのアレイに押し付けられ、且つ該片持ちピンのアレイを介して前記ＣＰＵパッケージ基板上の配線に接続され、
前記メモリ装置を前記ＣＰＵパッケージ基板に取り付けた後に、前記メモリ装置を取外し可能な機械的インターフェイスによって、メモリ装置を前記ＣＰＵパッケージ基板から取り外すことが可能になる、
ＣＰＵパッケージ基板。

【請求項2】

前記メモリ装置を取外し可能な機械的インターフェイスは、前記メモリ装置の電気的インターフェイスと接触する電気接点を有する、
請求項１に記載のＣＰＵパッケージ基板。

【請求項3】

前記メモリ装置を取外し可能な機械的インターフェイスは、スライドレール式ソケットである、
請求項１に記載のＣＰＵパッケージ基板。

【請求項4】

前記スライドレール式ソケットは、角度の付いたピンのアレイ、前記ソケットの対向する２つの側面のスライド溝、及び停止壁を含む、
請求項３に記載のＣＰＵパッケージ基板。

【請求項5】

パッケージシステムであって、当該パッケージシステムは：
ＣＰＵパッケージ基板と；
該ＣＰＵパッケージ基板に結合された中央処理装置と；
前記ＣＰＵパッケージ基板上に配置されたメモリ装置の電気的インターフェイスであって、片持ちピンのアレイを含む電気的インターフェイスと；
前記ＣＰＵパッケージ基板上に配置され、且つ前記メモリ装置の電気的インターフェイスに近接して配置されたメモリ装置を取外し可能な機械的インターフェイスと；
該メモリ装置を取外し可能な機械的インターフェイスによって前記片持ちピンのアレイに押し付けられ、且つ該片持ちピンのアレイを介して前記ＣＰＵパッケージ基板上の配線に接続されるメモリ装置と；を備えており、
前記メモリ装置を取外し可能な機械的インターフェイスによって、前記メモリ装置を前記メモリ装置の電気的インターフェイスに対して取り外し且つ再取り付けすることが可能になる、
パッケージシステム。

【請求項6】

前記メモリ装置は、前記ＣＰＵパッケージ基板上の前記中央処理装置に電気的に結合される、
請求項５に記載のパッケージシステム。

【請求項7】

パッケージシステムの製造方法であって、当該製造方法は：
中央処理装置をＣＰＵパッケージ基板に取り付けるステップと；
メモリ装置の電気的インターフェイスの周りでメモリ装置を取外し可能な機械的インターフェイスを前記ＣＰＵパッケージ基板上に配置するステップと；
前記メモリ装置に取り付けられたメモリ装置基板を、前記取外し可能な機械的インターフェイスによって前記電気的インターフェイスの片持ちピンのアレイに押さえ付けることにより、メモリ装置を前記ＣＰＵパッケージ基板上の配線に接続するステップと；を含む、
製造方法。

【請求項8】

前記メモリ装置基板は、前記メモリ装置を取外し可能な機械的インターフェイスのソケット内に前記メモリ装置基板を挿入することにより取り付けられる、
請求項７に記載の製造方法。

【請求項9】

前記メモリ装置は、前記メモリ装置を取外し可能な機械的インターフェイスのスライド溝内に前記メモリ装置基板を摺動させることにより取り付けられる、
請求項７に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、概してパッケージ基板に関し、より具体的には、リムーバブルメモリの機械的インターフェイスを含む中央処理装置（CPU）のパッケージ基板に関する。

【背景技術】

【0002】

高性能コンピュータについての需要の増大によって、内部装置のコンポーネントの性能を高めるために多大な努力が払われてきた。コンピュータのＣＰＵの性能は、ＣＰＵにアクセス可能なメモリ装置の帯域幅及び容量に大きく依存する。このようなメモリの帯域幅及び容量の制限によって、結果的にＣＰＵの性能が限定される。このため、業界のリーダーは、ＣＰＵに対するメモリ装置のアクセス性能を高めるように躍起になっている。

【0003】

１つのアプローチによれば、メモリ装置を、マザーボードではなく、ＣＰＵパッケージ基板に直接的に取り付けることができる。種々のメモリ装置をＣＰＵパッケージ基板上に集積することができるが、メモリ装置は、パッケージ組立後に再構成することができない。

【0004】

パッケージの組立プロセスは、ＣＰＵ及びメモリ装置をＣＰＵパッケージ基板上に取り付けることを含む。従来の方法は、パッケージの組立プロセス中に、それらメモリ装置をＣＰＵパッケージ基板上に直接的にはんだ付けすることによって、ＣＰＵパッケージ基板上にメモリ装置を集積する。従来のＣＰＵパッケージ基板１００が、図１Ａに示されている。図１Ａに示されるように、ランド・グリッド・アレイ（LGA）等の処理装置のインターフェイス１０２が、ＣＰＵパッケージ基板１０４上に配置される。さらに、メモリ装置の電気的インターフェイス１０６が、処理装置のインターフェイス１０２の傍のＣＰＵパッケージ基板１０４上に配置される。メモリ装置の電気的インターフェイス１０６は、ＬＧＡｓであってもよい。

【0005】

図１Ｂには、ＣＰＵパッケージの組立プロセスの完了後の、従来のＣＰＵパッケージ１０１が示されている。従来のＣＰＵパッケージ１０１は、ＣＰＵパッケージ基板１０４上に実装された処理装置１０８及びメモリ装置１１０を含む。実施形態では、処理装置１０８及びメモリ装置１１０は、パッケージ基板１０４上に直接的に実装される。例えば、処理装置１０８及びメモリ装置１１０は、はんだ接合部のアレイ（図示せず）を介してＣＰＵパッケージ基板１０４上にフリップチップ接合してもよい。はんだ付け接続は、一度リフローされ且つ冷却されると、ＣＰＵパッケージ１０１全体をリフロー工程に曝さないと取り外すことができないような永久的な接続である。こうして、メモリ装置１１０は、ＣＰＵパッケージ基板１０４に恒久的に取り付けられ、且つ容易に取り外すことができない。一度メモリ装置１１０が取り付けられ、且つ顧客が組立済パッケージを購入すると、この顧客は、メモリ装置１１０の特定の配置を再構成することができない。こうして、組立済パッケージは、ごく少数の用途において有用である非常に特異性の高い装置となる。

【0006】

技術が発展し続けると、市場は、メモリの容量及び帯域幅のニーズの多様化する要件によって、より細分化される。さらに、顧客は、益々、自分の特定の用途のカスタムメモリの配置について期待するようになる。ＣＰＵパッケージ組立後のメモリ装置の配置を再構成することができないため、これらのＣＰＵパッケージ組立体の現在の生産者は、顧客の好みに対応するために、多数のモデルの変形形態を生成しなければならない。多数のモデルの変形形態を有することは、煩わしく、時間がかかり、維持費が高くなる。

【図面の簡単な説明】

【0007】

【図1A】従来のＣＰＵパッケージ基板の上面斜視図である。

【図1B】従来のＣＰＵパッケージの上面斜視図である。

【図2A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板の上面斜視図である。

【図2B】本発明の実施形態に係るメモリを変更可能なパッケージの上面斜視図である。

【図3A】本発明の実施形態に係るリムーバブルメモリの機械的インターフェイスとしてソケットを含む変更可能なＣＰＵパッケージ基板の上面斜視図である。

【図3B】本発明の実施形態に係るリムーバブルメモリの機械的インターフェイスとして圧入孔のセットを含む変更可能なＣＰＵパッケージ基板の上面斜視図である。

【図3C】本発明の実施形態に係るリムーバブルメモリの機械的インターフェイスとして位置合せピンのセットを含む変更可能なＣＰＵパッケージ基板の上面斜視図である。

【図3D】本発明の実施形態に係るリムーバブルメモリの機械的インターフェイスとしてばね式クリップを含む変更可能なＣＰＵパッケージ基板の上面斜視図である。

【図4A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上にスライドレール式ソケットを含むパッケージの上面斜視図である。

【図4B】本発明の実施形態に係るスライドレール式ソケットの対応部分の底面斜視図である。

【図4C】本発明の実施形態に係るスライドレール式ソケットの対応部分の上面斜視図である。

【図4D】本発明の実施形態に係るスライドレール式ソケットにスライドレール式ソケットの対応部分を取り付ける方法を示す図である。

【図4E】本発明の実施形態に係るスライドレール式ソケットにスライドレール式ソケットの対応部分を取り付ける方法を示す図である。

【図5A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上にダブルエッジソケットを含むパッケージを示す図である。

【図5B】本発明の実施形態に係るダブルエッジソケットの正面斜視図である。

【図5C】本発明の実施形態に係るダブルエッジソケットの背面斜視図である。

【図5D】本発明の実施形態に係るダブルエッジソケットの対応部分の上面斜視図である。

【図5E】本発明の実施形態に係るダブルエッジソケットにダブルエッジソケットの対応部分を取り付ける方法を示す図である。

【図5F】本発明の実施形態に係るダブルエッジソケットにダブルエッジソケットの対応部分を取り付ける方法を示す図である。

【図6A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上にフルエッジ・ピングリッドアレイ・ソケットを含むパッケージを示す図である。

【図6B】本発明の実施形態に係るフルエッジ・ピングリッドアレイ・ソケットを示す図である。

【図6C】本発明の実施形態に係るフルエッジ・ピングリッドアレイの対応部分を形成するように組み付けられたフルエッジ・ピングリッドアレイの対応システムの一部を示す図である。

【図6D】本発明の実施形態に係るフルエッジ・ピングリッドアレイの対応部分を形成するように組み付けられたフルエッジ・ピングリッドアレイの対応システムの一部を示す図である。

【図6E】本発明の実施形態に係るフルエッジ・ピングリッドアレイの対応部分を形成するように組み付けられたフルエッジ・ピングリッドアレイの対応システムの一部を示す図である。

【図6F】本発明の実施形態に係るフルエッジ・ピングリッドアレイ・ソケットの対応部分を形成する方法を示す図である。

【図6G】本発明の実施形態に係るフルエッジ・ピングリッドアレイ・ソケットの対応部分を形成する方法を示す図である。

【図6H】本発明の実施形態に係るフルエッジ・ピングリッドアレイ・ソケットにフルエッジ・ピングリッドアレイ・ソケットの対応部分を取り付ける方法を示す図である。

【図6I】本発明の実施形態に係るフルエッジ・ピングリッドアレイ・ソケットにフルエッジ・ピングリッドアレイ・ソケットの対応部分を取り付ける方法を示す図である。

【図7A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上に低挿入力ソケットを含むパッケージを示す図である。

【図7B】本発明の実施形態に係る低挿入力ソケットの一部の上面斜視図である。

【図7C】本発明の実施形態に係る低挿入力ソケットの接点ピンの断面図である。

【図7D】本発明の実施形態に係る低挿入力ソケットの対応部分の底面斜視図である。

【図7E】本発明の実施形態に係る低挿入力ソケットの対応部分の相互接続構造を示す断面図である。

【図7F】本発明の実施形態に係る低挿入力ソケットに低挿入力ソケットの対応部分を取り付ける方法を示す図である。

【図7G】本発明の実施形態に係る低挿入力ソケットに低挿入力ソケットの対応部分を取り付ける方法を示す図である。

【図7H】本発明の実施形態に係る低挿入力ソケットに低挿入力ソケットの対応部分を取り付ける方法を示す図である。

【図8A】本発明の実施形態に係る可撓性ケーブルの対応部分のために、変更可能なＣＰＵパッケージ基板上に低挿入力ソケットを含むパッケージの上面斜視図である。

【図8B】本発明の実施形態に係る可撓性ケーブルの対応部分の斜視図である。

【図8C】本発明の実施形態に係る低挿入力ソケットに取り付けられた可撓性ケーブルの対応部分を含むパッケージの上面斜視図である。

【図8D】本発明の実施形態に係るヒートシンクに取り付けられた可撓性ケーブルの対応部分の上面斜視図である。

【図9A】本発明の実施形態に係る可撓性ケーブルソケットを含むパッケージの上面斜視図である。

【図9B】本発明の実施形態に係る可撓性ケーブルソケットの底面図である。

【図9C】本発明の実施形態に係る可撓性ケーブルソケットのための低挿入力ソケットの対応部分の上面斜視図である。

【図9D】本発明の実施形態に係る可撓性ケーブルソケットのための低挿入力ソケットの対応部分の底面斜視図である。

【図9E】本発明の実施形態に係る可撓性ケーブルソケットに取り付けられた低挿入力ソケットの対応部分を含むパッケージの上面斜視図である。

【図9F】本発明の実施形態に係る可撓性ケーブルソケット及びヒートシンクに取り付けられた低挿入力ソケットの対応部分の上面斜視図である。

【図10A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上にゼロ挿入力ソケットを含むパッケージの上面斜視図である。

【図10B】本発明の実施形態に係るゼロ挿入力ソケットの底面斜視図である。

【図10C】本発明の実施形態に係るゼロ挿入力ソケットの上面斜視図である。

【図10D】本発明の実施形態に係るゼロ挿入力ソケットの対応部分を示す図である。

【図10E】本発明の実施形態に係るゼロ挿入力ソケットにゼロ挿入力ソケットの対応部分を取り付ける方法を示す図である。

【図10F】本発明の実施形態に係るゼロ挿入力ソケットにゼロ挿入力ソケットの対応部分を取り付ける方法を示す図である。

【図10G】本発明の実施形態に係るゼロ挿入力ソケットにゼロ挿入力ソケットの対応部分を取り付ける方法を示す図である。

【図10H】本発明の実施形態に係るゼロ挿入力ソケットに取り付けられたゼロ挿入力ソケットの対応部分を含むパッケージ上のヒートシンクの断面図である。

【図11A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上にフレームソケットを含むパッケージの上面斜視図である。

【図11B】本発明の実施形態に係るリフロー可能なグリッドアレイの上面斜視図である。

【図11C】本発明の実施形態に係るリフロー可能なグリッドアレイの断面図である。

【図11D】本発明の実施形態に係るフレームソケットの対応部分の上面斜視図である。

【図11E】本発明の実施形態に係るフレームソケットの対応部分の底面斜視図である。

【図11F】本発明の実施形態に係るフレームソケットに取り付けられたフレームソケットの対応部分の上面斜視図である。

【図11G】本発明の実施形態に係るフレームソケットに取り付けられたフレームソケットの対応部分の断面図である。

【図11H】本発明の実施形態に係るフレームソケットにフレームソケットの対応部分を取り付ける異なる方法の断面図である。

【図11I】本発明の実施形態に係るフレームソケットにフレームソケットの対応部分を取り付ける異なる方法の断面図である。

【図11J】本発明の実施形態に係るフレームソケットにフレームソケットの対応部分を取り付ける異なる方法の断面図である。

【図12A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板に圧入孔のセットを含むパッケージを示す図である。

【図12B】本発明の実施形態に係る圧入孔の対応部分の底面斜視図である。

【図12C】本発明の実施形態に係る圧入孔の対応部分の側面図である。

【図12D】本発明の実施形態に係る圧入孔のセットに圧入孔の対応部分を取り付ける方法を示す図である。

【図12E】本発明の実施形態に係る圧入孔のセットに圧入孔の対応部分を取り付ける方法を示す図である。

【図13A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上に位置合せピンのセットを含むパッケージを示す図である。

【図13B】本発明の実施形態に係る位置合せピンの対応部分の底面斜視図である。

【図13C】本発明の実施形態に係る位置合せピンの対応部分の上面斜視図である。

【図13D】本発明の実施形態に係る位置合せピンのセットについての中間構造体の上面斜視図である。

【図13E】本発明の実施形態に係る位置合せピンのセットについての中間構造体の断面図である。

【図13F】本発明の実施形態に係る位置合せピンのセット及び中間構造体を含むメモリ装置の電気的インターフェイスに位置合せピンの対応部分を取り付ける方法を示す図である。

【図13G】本発明の実施形態に係る位置合せピンのセット及び中間構造体を含むメモリ装置の電気的インターフェイスに位置合せピンの対応部分を取り付ける方法を示す図である。

【図14A】本発明の実施形態に係る変更可能なＣＰＵパッケージ基板上にばね式クリップを含むパッケージを示す図である。

【図14B】本発明の実施形態に係るばね式クリップの対応部分の底面斜視図である。

【図14C】本発明の実施形態に係るばね式クリップの対応部分の上面斜視図である。

【図14D】本発明の実施形態に係るばね式クリップを含むメモリ装置の電気的インターフェイスにばね式クリップの対応部分を取り付ける方法を示す図である。

【図14E】本発明の実施形態に係るばね式クリップを含むメモリ装置の電気的インターフェイスにばね式クリップの対応部分を取り付ける方法を示す図である。

【図14F】本発明の実施形態に係るばね式クリップを含むメモリ装置の電気的インターフェイスにばね式クリップの対応部分を取り付ける方法を示す図である。

【図15】本発明の一実装形態を用いて実現されるコンピュータシステムを示す図である。

【発明を実施するための形態】

【0008】

変更可能な／リムーバブルメモリを含むＣＰＵパッケージ基板について、開示する。以下の詳細な説明において、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細が、特定の集積形態として説明される。なお、本発明の実施形態は、これらの特定の詳細無しに実施できることは当業者には明らかであろう。他の例において、周知の特徴は、本発明の実施形態を不明瞭にしないために、必ずしも詳細には説明していない。また、図面に示される様々な実施形態は、例示的な表現であり、必ずしも一定の縮尺で描かれていないことを理解されたい。

【0009】

１．０ リムーバブルメモリの機械的インターフェイスを含むＣＰＵパッケージ基板
本発明の実施形態は、メモリ装置を容易に取り外し且つ再取り付けすることを可能にする、リムーバブルメモリの機械的インターフェイスを含む変更可能なＣＰＵパッケージ基板について開示する。本発明の実施形態では、変更可能なＣＰＵパッケージ基板は、処理装置のインターフェイスと、メモリ装置の電気的インターフェイスとを含む。処理装置のインターフェイス及びメモリ装置の電気的インターフェイスが、それぞれ、処理装置（例えば、CPU）及びメモリ装置（例えば、DRAMチップ）に結合される。実施形態では、変更可能なＣＰＵパッケージ基板は、リムーバブルメモリの機械的インターフェイスをさらに含む。リムーバブルメモリの機械的インターフェイスによって、ＣＰＵパッケージ組立後のメモリ装置の着脱が可能になる。リムーバブルメモリの機械的インターフェイスによって取り付けられた場合に、メモリ装置は、ＣＰＵパッケージ基板に物理的及び電気的に結合される。

【0010】

実施形態では、リムーバブルメモリの機械的インターフェイスは、メモリ装置を挿入してＣＰＵパッケージ基板に結合するようなソケットである。リムーバブルメモリの機械的インターフェイスは、多くの実施形態でソケットであるが、リムーバブルメモリの機械的インターフェイスは、他の構造体としても同様に実現することができる。例えば、リムーバブルメモリの機械的インターフェイスは、位置合せピンのセットの対応部分が挿入されるような圧入孔のセットであってもよい。リムーバブルメモリの機械的インターフェイスは、メモリ装置基板上の圧入孔内に適合するように設計された位置合せピンのセットであってもよい。また、リムーバブルメモリの機械的インターフェイスは、メモリ装置をＣＰＵパッケージ基板上にクリップ留めするばね式クリップであってもよい。

【0011】

それらの多数の変形形態にも拘わらず、本明細書に開示された実施形態のリムーバブルメモリの機械的インターフェイスによって、一般的に、パッケージ組立後に、異なるメモリ装置を用いてＣＰＵパッケージ基板を容易に再構成することが可能になる。ＣＰＵパッケージ組立中に、ＣＰＵ等の電子機器が、ＣＰＵパッケージ基板上に実装される。従来から行われているようにメモリ装置をＣＰＵパッケージ基板上に直接的に永久的に実装する代わりに、リムーバブルメモリの機械的インターフェイスは、パッケージ組立中に、ＣＰＵパッケージ基板上に形成される又は実装され、こうして、変更可能なＣＰＵパッケージ基板を形成する。次に、処理装置を変更可能なＣＰＵパッケージ基板に取り付けることができ、それによって、メモリを変更可能なＣＰＵパッケージを形成する。次に、メモリを変更可能なＣＰＵパッケージを顧客に送る前後で、メモリ装置をリムーバブルメモリの機械的インターフェイスに取り付けてもよい。メモリを変更可能なＣＰＵパッケージを受け取った後に、顧客は、メモリ配置を所望に応じて再構成することができる。

【0012】

例えば、顧客は、既存のメモリ装置を取り外して、新しいメモリ装置をアップグレードとして再取り付けすることができる。従って、変更可能なＣＰＵパッケージ基板によってパッケージ組立プロセス後にメモリ装置の再構成が可能になる。パッケージ組立プロセスの後に再構成を可能にすることによって、いくつかの可能な利点が生じる。例えば、パッケージ組立後の再構成を可能にすることによって、ＣＰＵパッケージ基板の多用途性が増大する。こうして、単一のＣＰＵパッケージ基板は、それぞれが異なる用途に合わせて調整されるようないくつかの組立済ＣＰＵパッケージ基板を有することとは対照的に、いくつかの異なる用途に使用することができる。さらに、顧客は、メモリを変更可能なＣＰＵパッケージをメーカーに送り返すことなく又は高価なツールを使用することなく、メモリ装置を自身で再構成することができる。

【0013】

本発明の実施形態によって、メーカーが、コスト効率の高い方法で、製品を顧客のニーズに合わせて調整することが可能になる。例えば、メモリ装置をパッケージ化された基板上ではんだ付けする代わりに、メモリ装置を、単にＣＰＵパッケージ基板上のソケット内に押し込むことができる。はんだ付けプロセスを行う必要がないので、スループットが増大し、コストが低減される。さらに、再構成の容易さによって、ＣＰＵパッケージ組立体が有する可能性を、望ましくないメモリ構成から断ち切ることができる。

【0014】

さらに、本発明の実施形態は、品質保証テストプロセスに役立つ。例えば、テスト中にメモリ装置を取り外すことができる。従って、メモリ障害が発生した場合に、この障害はＣＰＵ装置の内部メモリに起因すると容易に考えられる。メモリ（内部又は外部）が故障することについての不確実性が殆ど無くなる。続いて、１つのメモリ装置を一度に追加して、試験手順を行うことにより、各メモリ装置を個別に試験することができる。例えば、内部メモリが正しく機能していることが既知である場合に、１つの外部メモリ装置のみが取り付けられた場合のテスト中の障害は、この障害が単一の外部メモリ装置で発生していることを明らかにすることができる。このテスト方針が可能になることによって、リムーバブルメモリの機械的インターフェイスは、スループットを増大させ、且つ生産コストを低減させる。

【0015】

図２Ａには、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００が示されている。変更可能なＣＰＵパッケージ基板２００は、ＣＰＵパッケージ基板２０４を含むことができる。ＣＰＵパッケージ基板２０４は、集積回路をシステム基板に相互接続する任意の適切な回路基板であってもよい。実施形態では、ＣＰＵパッケージ基板２０４は、例えばコンピュータシステムのシステム／マザーボードに相互接続するために、ＣＰＵパッケージ基板２０４の下にはんだボール２０９のアレイを含む。変更可能なＣＰＵパッケージ基板２００は、処理装置のインターフェイス２０２と、メモリ装置の電気的インターフェイス２０６（又は単に、「機械的装置インターフェイス」２０６）とを含むことができる。メモリ装置の電気的インターフェイス２０６は、ＣＰＵパッケージ基板２０４上に形成された電気的な入力／出力構造の任意の適切な構成であってもよい。例えば、メモリ装置の電気的インターフェイス２０６は、ＬＧＡ又はピンのアレイであってもよい。図２Ａには、１つの処理装置のインターフェイス２０２と４つのメモリ装置の電気的インターフェイス２０６とを含むような変更可能なＣＰＵパッケージ基板２００が示されているが、他の実施形態では、他の数の処理装置のインターフェイスとメモリ装置の電気的インターフェイスとを有することができる。例えば、変更可能なＣＰＵパッケージ基板２００は、複数の処理装置のインターフェイス２０２と、少なくとも１つのメモリ装置の電気的インターフェイス２０６とを含むことができる。

【0016】

処理装置のインターフェイス２０２は、処理装置（例えば、マルチコアプロセッサチップ）に結合するための任意の適切な相互接続構造であってもよい。例えば、処理装置のインターフェイス２０２は、Ｎ×Ｍアレイとして編成された複数のＮ行及びＭ列を有するＬＧＡであってもよい。このような配列では、処理装置のインターフェイス２０２は、例えばフリップチップボンディングを介してはんだ接合部のアレイによって処理装置（図示せず）に結合してもよい。あるいはまた、処理装置のインターフェイス２０２は、フレーム状パターンとして配置されたパッドのアレイであってもよい。例えば、パッドのフレーム状のパターンは、パッドが存在しない領域を取り囲んでもよい。そのような例では、ワイヤーボンディングを用いた複数のワイヤによって、処理装置のインターフェイス２０２を処理装置に結合してもよい。

【0017】

メモリ装置の電気的インターフェイス２０６は、メモリ装置に通信可能に結合するための電気的相互接続構成であってもよい。例えば、メモリ装置の電気的インターフェイス２０６は、Ｎ×Ｍ配列又は任意の他のアレイ形成としてＣＰＵパッケージ基板２０４上に編成されたＬＧＡであってもよい。メモリ装置の電気的インターフェイス２０６は、本明細書にさらに開示するように、メモリ装置基板又はリムーバブルメモリの機械的インターフェイスに集積された電気的接続部に直接的に結合してもよい。リムーバブルメモリの機械的インターフェイスは、メモリ装置の電気的インターフェイス２０６の周りの領域２０８に配置してもよい。従って、この領域２０８は、リムーバブルメモリの機械的インターフェイスを配置することができる領域である。実施形態では、領域２０８は、メモリ装置の電気的インターフェイスに近接して拡張する。領域２０８は、メモリ装置の電気的インターフェイス２０６の直ぐ傍の変更可能なＣＰＵパッケージ基板２０４上の領域だけでなく、メモリ装置の電気的インターフェイス２０６の直ぐ上の領域に拡張することができる。

【0018】

図２Ｂには、本発明の実施形態に係るメモリを変更可能なＣＰＵパッケージ２０１が示されている。メモリを変更可能なＣＰＵパッケージ２０１は、ＣＰＵパッケージ基板２０４に結合された処理装置２０３を含む。処理装置２０３は、ＣＰＵパッケージ基板２０４上に形成された処理装置のインターフェイス２０２（図示せず）にフリップチップ接合してもよい。メモリを変更可能なＣＰＵパッケージ２０１は、それぞれのメモリ装置の電気的インターフェイス２０６（図示せず）に電気的に結合されたメモリ装置２０５も含むことができる。様々な実施形態によれば、メモリ装置２０５は、領域２０８内に配置されたリムーバブルメモリの機械的インターフェイス等のそれぞれのリムーバブルメモリの機械的インターフェイス（図示せず）を介してメモリ装置の電気的インターフェイス２０６に結合される。実施形態では、メモリ装置２０５は、メモリ装置基板２０７に結合される。メモリ装置２０５がメモリ装置基板２０７の上面に示されているが、実施形態では、メモリ装置２０５は、メモリ装置基板２０７の下面に実装される。実施形態では、メモリ装置２０５は、メモリ装置基板２０７の上面に実装され、別のメモリ装置２０５や別の処理装置２０３等の追加の装置が、メモリ装置基板２０７の下面に実装される。実施形態では、メモリ装置基板２０７は、当該技術分野で公知の任意の適切な回路基板であってもよく、さらに、メモリ装置２０５のためのパッケージの一部であってもよい。メモリ装置基板２０７によって、リムーバブルメモリの機械的インターフェイスを介してメモリ装置２０５をメモリ装置の電気的インターフェイス２０６に相互接続することができる。

【0019】

本発明の実施形態によれば、メモリ装置２０５は、リムーバブルメモリの機械的インターフェイスに着脱可能である。実施形態では、機械的インターフェイスとの間でメモリ装置を着脱するために、別のツールを必要としない。例えば、メモリ装置は、リムーバブルメモリの機械的インターフェイスからメモリ装置を引き抜くことにより、領域２０８内のメモリ装置の機械的インターフェイスから取り外すことができる。また、別のメモリ装置は、メモリ装置をリムーバブルメモリの機械的インターフェイスに押し込むことにより、リムーバブルメモリの機械的インターフェイスに取り付けることができる。引抜き及び押込みは、別のツールを必要とせずに、手で行うことができる。手でメモリ装置の設置を可能にすることによって、変更可能なＣＰＵパッケージ基板２０４が、多用途性を実質的に有することができる。メモリを変更可能なＣＰＵパッケージの製造後に、メモリ装置を設置することができ、それによって顧客が、顧客の特定の用途に応じて、メモリを変更可能なＣＰＵパッケージの性能を容易にカスタマイズすることができる。

【0020】

リムーバブルメモリの機械的インターフェイスは、ＣＰＵパッケージ基板との間でメモリ装置を機械的に着脱するための任意の適切な構造体であってもよく、それによって、挿入及び取外しが容易に繰り返される。例としては、ソケット、圧入孔、位置合せピン、及びクリップが挙げられる。これらのいくつかの基本的な例が、直ぐ下で確認される。

【0021】

図３Ａには、リムーバブルメモリの機械的インターフェイスが、ソケット３０２として実現されることが示されている。ソケット３０２は、メモリ装置の電気的インターフェイス２０６の周りで、変更可能なＣＰＵパッケージ基板２０４上に実装することができる。ソケット３０２は、図２で参照した領域２０８内に実装してもよい。実施形態では、メモリ装置の電気的インターフェイス２０６は、パッドのＮ×Ｍアレイである。ソケット３０２は、メモリ装置基板及びメモリ装置が適合するような構造体である。ソケット内に適合したときに、メモリ装置を電気的インターフェイス２０６に電気的に結合することができる。本発明の実施形態によれば、ソケット３０２は、本明細書でさらに詳細に説明するように、様々な実施形態を有することができる。

【0022】

図３Ｂに確認されるように、ソケット３０２の代替構造として、リムーバブルメモリの機械的インターフェイスは、ＣＰＵパッケージ基板に形成された圧入孔３０４のセットとして実装してもよい。図３Ｂに示されるように、圧入孔３０４のセットは、メモリ装置の電気的インターフェイスを取り囲んでもよい。実施形態では、圧入孔３０４のセットは、図２で参照した領域２０８内に配置される。圧入孔３０４は、そのメモリ装置のパッケージが、ＣＰＵパッケージ基板及びメモリ装置の電気的インターフェイスとの間で着脱するために孔３０４に適合する「ペグ」又は「ピン」を有するようなメモリ装置を可能にすることができる。実施形態では、メモリ装置は、メモリ装置基板上に実装され、その装置は、圧入孔３０４に直接的に取り付けられる位置合せピンを有する。本明細書でさらに説明するように、位置合せピンを圧入孔３０４内に挿入することができる。

【0023】

さらに別法として、図３Ｃに示されるように、リムーバブルメモリの機械的インターフェイスは、位置合せピン３０６のセットであってもよい。位置合せピン３０６は、図２で参照した領域２０８内のメモリ装置の電気的インターフェイス２０６の周りに配置してもよい。位置合せピン３０６によって、メモリ装置をＣＰＵパッケージ基板２０４に着脱することが可能になる。実施形態では、メモリ装置は、メモリ装置基板上に実装され、その装置は、位置合せピン３０６に直接的に取り付けられる圧入孔を有する。本明細書でさらに説明するように、位置合せピン３０６を圧入孔に挿入することができる。

【0024】

さらに別法として、リムーバブルメモリの機械的インターフェイスは、図３Ｄに示されるように、ばね式クリップ３０８であってもよい。ばね式クリップ３０８は、図２で参照した領域２０８内のメモリ装置の電気的インターフェイス２０６の上及び周りに配置してもよい。実施形態では、ばね式クリップ３０８は、本明細書でさらに説明するように、ばねによって発生した力を利用してメモリ装置基板上で押し付けることによって、メモリ装置をメモリ装置の電気的インターフェイス２０６にクリップ留めすることができる。

【0025】

考えられる限りでは、リムーバブルメモリの機械的インターフェイスは、図３Ａ〜図３Ｄに関して上述した２つ以上のタイプの機械的インターフェイス等の２つ以上のタイプの機械的インターフェイスを組み合わせて実現してもよい。

【0026】

１．１ ソケットの実施形態
リムーバブルメモリの機械的インターフェイスは、様々な構造で形成してもよく、これらの構造のいくつかは、ソケットの異なる変形形態であってもよい。これらの変形形態をより良く開示するために、以下の実施形態では、リムーバブルメモリの機械的インターフェイスとして様々なソケットを含む変更可能なＣＰＵパッケージ基板が示される。種々のリムーバブルメモリの機械的インターフェイスは、図２Ａに関して本明細書で開示したように領域２０８内に配置してもよい。以下の図に示されるように、処理装置２０３は、変更可能なＣＰＵパッケージ基板に取り付けられており、パッケージ組立後に、メモリ装置をリムーバブルメモリの機械的インターフェイスにどの様に取り付けることができるかの方法を具体的に示す。本明細書で規定されるように、ソケットは、対応構造物を挿入することができる構造体である。一度挿入されると、次に、対応構造物を下の基板に結合することができる。

【0027】

１．１．１ スライドレール式ソケット
実施形態では、リムーバブルメモリの機械的インターフェイスは、スライドレール式ソケットである。図４Ａには、変更可能なＣＰＵパッケージ基板２００上にスライドレール式ソケット４０２を含むパッケージが示されている。スライドレール式ソケット４０２は、スライドレール式ソケット４０２内にこの対応構造を案内するのに役立つようなスライド溝のペア４１０Ａ及び４１０Ｂを含む。入力／出力（Ｉ／Ｏ）接続部４０３のアレイを、スライドレール式ソケット４０２内に配置してもよい。実施形態では、図４Ａに示されるように、Ｉ／Ｏ接続部４０３のアレイは、ピンのＮ×Ｍのアレイとして形成される。ピンのアレイとして示されているが、代替実施形態では、Ｉ／Ｏ接続部４０３のアレイは、パッドのＮ×Ｍのアレイである。メモリ装置の電気的インターフェイス（図示せず）を、スライドレール式ソケット４０２の下に配置してもよい。Ｉ／Ｏ接続部４０３のアレイを、メモリ装置の電気的インターフェイスに電気的に結合してもよい。実施形態では、スライドレール式ソケット４０２は、変更可能なＣＰＵパッケージ基板２００の外縁に面してもよい。外縁に面することによって、処理装置２０３により、スライドレール式ソケット４０２内への構造体の挿入が阻止されるのを防止することができる。

【0028】

スライドレール式ソケット４０２についての例示的なスライドレール式ソケットの対応部分４０１が、図４Ｂ−図４Ｃに示されている。具体的には、図４Ｂには、スライドレール式ソケットの対応部分４０１の底面斜視図が示されており、図４Ｃには、この対応部分４０１の上面斜視図が示されている。

【0029】

図４Ｂを参照して、スライドレール式ソケットの対応部分４０１は、メモリ装置基板４４０から形成される。メモリ装置基板４４０は、当該技術分野で公知の任意の適切な回路基板であってもよい。相互接続構造４０６のアレイを、メモリ装置基板４４０の底面４０４上に配置してもよい。実施形態では、相互接続構造４０６のアレイは、パッドのアレイである。代替実施形態では、相互接続構造４０６のアレイは、ピンのアレイである。相互接続構造４０６のアレイがパッドのアレイ又はピンのアレイのいずれかの場合においても、Ｉ／Ｏ接続部４０３のアレイは、電気的接続部を形成することができるように相互接続構造４０６を補完する。例えば、相互接続構造４０６のアレイがパッドのアレイである場合に、Ｉ／Ｏ接続部４０３のアレイは、ピンのアレイであり、及びその逆も同様である。

【0030】

ここで図４Ｃを参照すると、メモリ装置基板４４０上に実装されたメモリ装置２０５が示されている。実施形態では、メモリ装置２０５は、メモリ装置基板４４０の上面４０８に接合されたフリップチップであるが、ワイヤーボンディング等の任意の他の適切なボンディング方法が、本発明の実施形態では想定される。メモリ装置２０５は、メモリ装置基板４４０を介して相互接続構造４０６のアレイに相互接続することができる。

【0031】

図４Ｄ−図４Ｅには、メモリ装置２０５をリムーバブルメモリの機械的インターフェイスに取り付ける方法が示されている。具体的には、図４Ｄ−図４Ｅには、スライドレール式ソケット４０２にスライドレール式ソケットの対応部分４０３を取り付ける方法が示されている。

【0032】

図４Ｄに示されるように、スライドレール式ソケットの対応部分４０１は、スライド溝４１０Ａ及び４１０Ｂに向けて移動する。スライドレール式ソケットの対応部分４０１は、スライド溝４１０Ａ及び４１０Ｂと、スライドレール式ソケットの対応部分４０１のそれぞれのレール４１１Ａ及び４１１Ｂとの間の機械的相互作用によって位置合わせすることができる。例えば、レール４１１Ａ及び４１１Ｂは、スライドレール式ソケットの対応部分４０１がスライドレール式ソケット４０２内に挿入された場合に、スライド溝４１０Ａ及び４１０Ｂ内で摺動することができる。実施形態では、スライド溝４１０Ａ及び４１０Ｂは、メモリ装置基板４４０をＸ及びＹ方向に位置合わせするためにＵ字形状にされる。スライド溝４１０Ａ及び４１０Ｂ内にそれぞれ適合するようなレール４１１Ａ及び４１１Ｂは、メモリ装置基板４４０のエッジ部とすることができる。

【0033】

図４Ｄに示される実施形態では、Ｉ／Ｏ接続部４０３のアレイは、ピンのアレイである。実施形態では、ピンのアレイは、表面に押し付けられたときに曲がるような片持ちピンのアレイである。従って、ピンのアレイは、相互接続構造４０６のアレイに亘った不均一な高さのパッドに追従することができる。不均一な高さのパッドに追従する能力によって、複数の構造体４０６の中で高さの差があるにも拘わらず、ピンのアレイ４０３を相互接続構造４０６のアレイ全体と接触させることができる。実施形態では、ピンのアレイ４０３は、スライドレール式ソケット４０２の停止壁４１４に向けて傾斜する。停止壁４１４を、スライドレール式ソケット４０２の後端に配置してもよい。ソケット４０２の停止壁４１４に向けて傾斜させることによって、スライドレール式ソケットの対応部分４０１をソケット４０２内に挿入したときに、ピン４０３とパッド４０６との間の摩擦による損傷を最小限に抑えることができる。停止壁４１４によって、メモリ装置基板４４０がスライドレール式ソケット４０２内に過度に挿入することが防止される。従って、停止壁４１４は、Ｚ方向にメモリ装置基板４４０を位置合わせすることができる。

【0034】

スライドレール式ソケット４０２は、ウィンドウ４１２を含んでもよい。実施形態では、図４Ｅに示されるように、ウィンドウ４１２は、メモリ装置２０５が、そのスライドレール式ソケット内で摺動することができるような、スライドレール式ソケット４０２の開口部４１２である。メモリ装置２０５がソケット４０２の上部によって阻止されるので、開口部４１２無しに、メモリ装置基板４４０を、ソケット４０２内に完全に挿入することはできない。

【0035】

図４Ｅには、スライドレール式ソケット４０２へのスライドレール式ソケットの対応部分４０１の取付けが示されている。スライド溝４１０Ａ及び４１０Ｂは、メモリ装置基板４４０をスライド溝４１０Ａ及び４１０Ｂの把持部４２０Ａ及び４２０Ｂで保持することにより、スライドレール式ソケットの対応部分４０１を所定の位置に固定する。実施形態では、溝４１０の高さ４１６は、メモリ装置基板４４０の厚さ４１８よりも僅かに大きくない場合に、この厚さ４１８に等しくすることができる。従って、スライドレール式ソケットの対応部分４０１が実質的に移動するのを防ぐように接触を維持しながら、高さ４１６によって、メモリ装置基板４４０が溝４１０内で摺動するのを可能にする。一度取り付けられると、メモリ装置２０５は、スライドレール式ソケット４０２内のＩ／Ｏ接続部４０３のアレイによって、変更可能なＣＰＵパッケージ基板２００に電気的に結合することができる。

【0036】

実施形態では、スライド溝４１０とスライドレール式ソケットの対応部分４０１との間の静止摩擦によって、メモリ装置２０５を所定の位置に保持する。従って、静止摩擦力よりも大きい力によって、変更可能なＣＰＵパッケージ基板２００のスライドレール式ソケット４０２からメモリ装置２０５を取り外すことができる。次に、新たなメモリ装置２０５を含む新しいスライドレール式ソケットの対応部分４０１が、古い対応部分４０１と交換され、スライドレール式ソケット４０２に取り付けることができる。実施形態では、スライドレール式ソケット４０２からメモリ装置２０５を取り外すために、別のツールを必要としない。

【0037】

マルチエッジ(multi-edge)ソケット
スライドレール式ソケット以外に、リムーバブルメモリの機械的インターフェイスは、マルチエッジソケットであってもよい。例えば、リムーバブルメモリの機械的インターフェイスは、本明細書でさらに説明するように、ダブルエッジソケット又はフルエッジ・ピングリッドアレイ・ソケットであってもよい。

【0038】

１．１．２．１ ダブルエッジソケット
図５Ａには、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００上にダブルエッジソケット５０２を含むパッケージが示されている。ダブルエッジソケット５０２は、変更可能なＣＰＵパッケージ基板２００の外縁に向けて横方向に面する、開口部５０４を含むＬ字形状のソケットである。外縁に向けて横方向に面することによって、処理装置２０３により、ダブルエッジソケット５０２内への構造体の挿入が阻止されるのを防止することができる。実施形態では、ダブルエッジソケット５０２は、変更可能なＣＰＵパッケージ基板２００上の対応するメモリ装置の電気的インターフェイス２０６に結合される。例えば、メモリ装置の電気的インターフェイス２０６は、ダブルエッジコネクタ５０２のワイヤ接続部５２０のアレイに結合されたパッドのアレイとすることができる。

【0039】

ダブルエッジソケット５０２の詳細な正面及び背面斜視図が、図５Ｂ及び図５Ｃにそれぞれ示されている。図５Ｂに示されるように、ダブルエッジソケット５０２は、接合部５１０で接続された第１の部分５０６及び第２の部分５０８を有する。第１及び第２の部分５０６／５０８は、オフセット角度５１２を形成してもよい。従って、第１の部分５０６は、第２の部分５０８からのオフセット角度の方向に延びてもよい。実施形態では、開口部５０４は、両方の部分５０６／５０８に沿って延び、且つ接合部５１０を通って延びる。従って、対応構造は、ダブルエッジソケット５０２との接続部を形成するために、開口部５０４内に挿入することができる。具体的には、対応構造の２つの隣接するエッジは、ダブルエッジソケット５０２に結合される。実施形態では、開口部５０４は、本明細書でさらに説明するように、挿入位置合せのために、開口部５０４の端部に面取りコーナー５１６を含む。

【0040】

実施形態では、開口部５０４は、外部構造に結合するためのＩ／Ｏ接続部５１４のアレイを含む。実施形態では、Ｉ／Ｏ接続部５１４のアレイは、パッドのアレイ又は片持ちピンのアレイ等の接点のアレイである。Ｉ／Ｏ接続部５１４のアレイを、開口部５０４の底部内面に配置してもよい。また、実施形態では、開口部５０４は、Ｉ／Ｏ接続部の第２のアレイ（図示せず）を含む。Ｉ／Ｏ接続部の第２のアレイを、開口部５０４の上部内面に配置してもよい。Ｉ／Ｏ接続部５１４のアレイは、設置中に、隣接する接点同士の間の電気的短絡を防止するために、挿入方向に沿って向き合わせされる。実施形態では、挿入方向は、第１又は第２の部分５０６／５０８からのオフセット角度の半分の角度である。本明細書で説明するように、挿入方向の更なる説明は、図５Ｄに示されている。

【0041】

Ｉ／Ｏ接続部５１４のアレイは、各接点が電気的接続部を形成するのに十分な表面積を有するのを確実にしながら、接点の数を最大にするように設計された接点ピッチを有することができる。実施形態では、接点ピッチは、０．３〜０．５ｍｍの間の範囲とすることができる。特定の実施形態では、Ｉ／Ｏ接続部５１４のアレイは、約０．４ｍｍの接点ピッチを有する。従って、Ｉ／Ｏ接続５１４の底面及び上面の内側アレイを含むソケット５２０について、ダブルエッジソケット５０２は、総数約１６０パッドを有することができる。また、１ｍｍ当たり約５つの接点の接点密度が実現可能である。

【0042】

図５Ｃに示されるように、Ｉ／Ｏ接続部５１４の両方のアレイは、ダブルエッジソケット５０２の背後に位置するワイヤ接続部５２０の対応するアレイに電気的に結合してもよい。ワイヤ接続部５２０のアレイによって、変更可能なＣＰＵパッケージ基板２００上の対応するメモリ装置の電気的インターフェイス２０６にダブルエッジソケット５０２を結合することができる。実施形態では、ワイヤ接続部５２０のアレイは、ガルウィング接続である。

【0043】

図５Ｄには、ダブルエッジソケットの対応部分５０３の上面斜視図が示されている。実施形態では、ダブルエッジソケットの対応部分５０３は、メモリ装置２０５等の集積回路装置を含む。メモリ装置２０５は、メモリ装置基板５４０にフリップチップ接合してもよい。メモリ装置基板５４０は、いくつかのエッジ５０５Ａ〜５０５Ｄを有してもよい。２つのエッジ５０５Ａ及び５０５Ｂは、一端で接合され、コーナー５０７を形成することができる。実施形態では、２つのエッジ５０５Ａ及び５０５Ｂは、互いに分離角度５１１を形成する。この分離角度は、ダブルエッジコネクタ５０２のオフセット角度５１２と等しくすることができる。実施形態では、分離角度５１１及びオフセット角度５１２は、約９０度である。

【0044】

メモリ装置基板５４０は、単一の接続インターフェイス５２２も含む。単一の接続インターフェイス５２２は、エッジ５０５Ａ及び５０５Ｂ等の２つの隣接するエッジを横切って連続的に延びることができる。従って、単一の接続インターフェイス５２２は、エッジ５０５Ａ及び５０５Ｂに沿ったＬ字形状プロファイルを形成することができる。実施形態では、単一の接続インターフェイス５２２は、メモリ装置基板５４０の全てのエッジに延びるパッド５２４のアレイを含む。パッド５２４のアレイは、ダブルエッジコネクタ５０２に対応する接点ピッチを有することができる。例えば、パッド５２４のアレイは、約０．４ｍｍの接点ピッチを有することができ、こうして、約１６０のパッドを含むパッド５２４のアレイを形成する。

【0045】

実施形態では、パッド５２４のアレイの各パッドは、挿入方向５１５に整列される。挿入方向５１５は、ダブルエッジソケットの対応部分５０３をダブルエッジソケット５０２内に挿入しテーパッド５２４のアレイの各パッド間の短絡を防止するための方向とすることができる。実施形態では、挿入方向５１５は、分離角度５１１の半分の角度５１３である。従って、パッド５２４のアレイの各パッドは、分離角度５１１の半分の角度５１３の方向に整列される。分離角度が９０度である実施形態では、パッド５２４のアレイの各パッドは、エッジ５０５Ａから４５°の方向に整列される。実施形態では、パッド５２４のアレイの各パッドは、Ｉ／Ｏ接続部５１４のアレイと同じ方向に整列される。

【0046】

図５Ｄには、メモリ装置基板５４０の片面のみにパッド５２４のアレイを有するような単一の接続インターフェイス５２２が示されているが、実施形態はこれに限定されるものではない。例えば、単一の接続インターフェイス５２２は、メモリ装置基板５４０の下面に鏡像関係で配置されたパッドのセット（図示せず）も有することができる。鏡像関係で配置されたパッドのセットは、パッド５２４のアレイとサイズが同一であり、且つパッド５２４のアレイと同じ方向に整列される。

【0047】

メモリ装置基板５４０は、面取りエッジ５１８も含むことができる。面取りエッジ５１８は、単一の接続インターフェイス５２２の端部が配置されるような、メモリ装置基板５４０のコーナーに配置することができる。例えば、面取りエッジ５１８は、エッジ５０５Ｂと５０５Ｃとの間だけでなく、エッジ５０５Ａと５０５Ｄとの間のコーナーに配置することができる。面取りエッジ５１８は、挿入方向５１５に沿って向き合わせてもよい。従って、実施形態では、面取りエッジ５１８は、パッド５２４に対して平行である。図５Ｅ−図５Ｆに関して本明細書でさらに説明するように、面取りエッジ５１８は、挿入する間に、ダブルエッジソケット５０２にダブルエッジソケットの対応部分５０３を整列するのを補助することができる。

【0048】

図５Ｅ−図５Ｆには、メモリ装置をリムーバブルメモリの機械的インターフェイスに取り付ける方法が示されている。具体的には、図５Ｅ−図５Ｆには、ダブルエッジソケット５０２にダブルエッジソケットの対応部分５０３を取り付ける方法が示されている。

【0049】

図５Ｅに示されるように、ダブルエッジソケットの対応部分５０３を、ダブルエッジソケット５０２に向けて挿入する。実施形態では、ダブルエッジソケットの対応部分５０３を、挿入方向５１５に沿って挿入する。挿入方向５１５に沿って対応部分５０３を挿入することによって、取り付けたときに、パッドが挿入方向５１５に沿って既に向き合わせされているので、パッド５２４及び５１４の各アレイ内の隣接するパッド同士の間の短絡が実質的に防止される。メモリ装置基板５４０の面取りエッジ５１８は、ソケット５０２の対応する面取りコーナー５１６に対して摺動することにより、対応部分５０３をソケット５０２に機械的に整列させることができる。実施形態では、ダブルエッジソケット５０２の面取りコーナー５１６は、挿入方向５１５に沿って延びる。従って、面取りコーナー５１６は、挿入する間に、メモリ装置基板５４０を挿入方向５１５に沿って案内する。

【0050】

図５Ｆには、ダブルエッジソケット５０２に取り付けられたダブルエッジソケットの対応部分５０３が示されている。実施形態では、Ｉ／Ｏ接続部５１４のアレイは、パッド５２４のアレイに電気的に結合される。従って、パッド５２４のアレイを、ワイヤ接続部５２０のアレイに電気的に結合することができる。従って、メモリ装置２０５を、変更可能なＣＰＵパッケージ基板２００に電気的に結合することができる。

【0051】

実施形態では、パッド５２４のアレイとＩ／Ｏ接続部５１４のアレイとの間の静止摩擦によって、メモリ装置２０５を所定の位置に保持することができる。従って、静止摩擦力よりも大きい力によって、変更可能なＣＰＵパッケージ基板２００のダブルエッジソケット５０２からメモリ装置２０５を取り外すことができる。次に、新たなメモリ装置２０５を含む新しいダブルエッジソケットの対応部分５０３が、古い対応部分５０３と交換され、ダブルエッジソケット５０２に取り付けることができる。実施形態では、メモリ装置２０５をダブルエッジソケット５０２から取り外すために、別のツールを必要としない。

【0052】

１．１．２．２ フルエッジ・ピングリッドアレイ・ソケット
図６Ａには、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００上にフルエッジ・ピングリッドアレイ・ソケット６０２を含むパッケージが示されている。フルエッジ・ピングリッドアレイ・ソケット６０２によって、メモリ装置を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。実施形態では、ソケット構造体６０４は、変更可能なＣＰＵパッケージ基板２００上に配置されたフレーム形状のプロファイルを有する。メモリ装置の電気的インターフェイス（図示せず）は、フレーム状構造体６０４より下の変更可能なＣＰＵパッケージ基板２００上に配置してもよい。メモリ装置の電気的インターフェイスを、ソケット６０２に電気的に結合することができる。

【0053】

図６Ｂには、フルエッジ・ピングリッドアレイ・ソケット６０２のより詳細な図が示されている。図示されるように、フルエッジ・ピングリッドアレイ・ソケット６０２は、複数の開口部６０６を含むソケット構造体６０４を有する。複数の開口部６０６は、フレーム形状のプロファイルに沿って配置してもよい。開口部６０６は、本明細書でさらに説明するように、対応システムからの接続ピンに対応することができる。実施形態では、開口部６０６は、フレーム状構造体６０４の上面６０８に配置される。すなわち、複数の開口部６０６は、ソケット６０２の上面６０８からソケット構造体６０４内に延びてもよい。従って、開口部６０６によって、フルエッジ・ピングリッドアレイ・ソケット６０２にピンを挿入して、変更可能なＣＰＵパッケージ基板２００との電気的接続を形成することが可能になる。

【0054】

図６Ｃ〜図６Ｅには、フルエッジ・ピングリッドアレイ・ソケットの対応部分を形成するために組み付けられる、対応システムの例示的な部分が示されている。具体的には、図６Ｃには、装置部分６０３の上面斜視図が示されており、図６Ｄ−図６Ｅには、それぞれ、相互接続部６０７の上面及び底面斜視図が示されている。実施形態では、１つの装置部分６０３及び２つの相互接続部分６０７は、図６Ｆ−図６Ｇに関して本明細書でさらに説明するように、フルエッジ・ピングリッドアレイ・ソケットの対応部分を形成するために組み付けられる。

【0055】

図６Ｃを参照して、装置部分６０３は、メモリ装置基板６４０上に実装されたメモリ装置２０５を含む。本明細書で既に開示したダブルエッジソケットの対応部分５０３の構成と同様に、装置部分６０３のメモリ装置基板６４０は、互いに分離角度６１３で配置されたエッジ６０５Ａ〜６０５Ｄを有することができる。しかしながら、１つのみの接続インターフェイス（図５Ｄの５２２）を有する代わりに、メモリ装置基板６４０は、２つの接続インターフェイス６２２Ａ及び６２２Ｂを有してもよい。各接続インターフェイス６２２は、２つの隣接するエッジに亘って跨り、こうしてＬ字形状の接続プロファイルを形成することができる。例えば、第１の接続インターフェイス６２２Ａは、エッジ６０５Ａ及び６０５Ｂに亘って跨り、及び第２の接続インターフェイス６２２Ｂは、エッジ６０５Ｃ及び６０５Ｄに亘って跨ることができる。

【0056】

メモリ装置基板６４０のエッジまで延びる接続インターフェイス６２２Ａ及び６２２Ｂは、それぞれ、パッド６２４のアレイを含むことができる。鏡像関係で配置されたパッドのアレイ（図示せず）を、メモリ装置基板６４０の下側に配置してもよい。パッド６２４のアレイは、堅固（ロバスト）な電気的接続を形成するのに十分な表面領域を維持しながら、パッドの数を最大化するような接点ピッチを有することができる。例えば、パッド６２４のアレイは、約０．４ｍｍの接点ピッチを有することができ、こうして、約１６０のパッドを含む接続インターフェイス６２２を形成する。２つの接続インターフェイス６２２Ａ及び６２２Ｂが存在することを考えると、メモリパッケージ６４０は、従って、総数約３２０パッドを有してもよい。

【0057】

再び、ダブルエッジソケットの対応部分５０３と同様に、装置部分６０３のメモリ装置基板６４０上のパッド６２４のアレイの各パッドは、挿入方向６１５に整列される。挿入方向６１５は、パッド６２４のアレイの各パッド同士の間の短絡を防止するような、相互接続部分６０７が装置部分６０３に組み付けられる方向である。挿入方向６１５は、分離角度６１１の半分の角度６１３とすることができる。こうしテーパッド６２４のアレイの各パッドは、分離角度６１１の半分の角度６１３で整列される。

【0058】

面取りエッジ６１８は、接続インターフェイス６２２Ａ及び６２２Ｂの端部が配置される、メモリ装置基板６４０のコーナーに配置することができる。また、面取りエッジ６１８を、挿入方向６１５に沿って向き合わせてもよい。従って、実施形態では、面取りエッジ６１８は、パッド６２４に対して平行である。面取りエッジ６１８は、図６Ｆ−図６Ｇに関して本明細書で説明するように、装置部分６０３を相互接続部６０７に組み付けるのを補助する。

【0059】

ここで図６Ｄを参照すると、相互接続部分６０７が、第１の部分６０６及び第２の部分６０８を有するように示されている。ダブルエッジソケット５０２と同様に、相互接続部６０７の第１及び第２の部分の６０６／６０８は、Ｌ字形状のプロファイルで配置され、ここでこれらの部分は、互いからオフセット角度６１２で配置されている。相互接続部分６０７は、両方の部分６０６及び６０８に亘って延びる開口部６０４を含む。Ｉ／Ｏ接続部６１４のアレイを、開口部６０４内に配置してもよく、且つ挿入方向６１５に沿って配置してもよい。従って、Ｉ／Ｏ接続部６１４のアレイは、パッド６２４のアレイと同じ方向に整列させることができる。実施形態では、Ｉ／Ｏ接続部６１４のアレイは、パッドのアレイ又は片持ちピンのアレイである。図６Ｅに示されるように、Ｉ／Ｏ接続部６１４は、相互接続部６０７の下に配置された接続ピン６２０のアレイに結合することができる。接続ピン６２０は、ソケット構造体６０４の開口部６０６内に挿入するために、垂直方向の形状としてもよい。相互接続部分６０７は、図６Ｆ−図６Ｇに関して本明細書でさらに説明するフルエッジ・ピングリッドアレイ・ソケットの対応部分６２１を形成するために、装置部分６０３に組み付けることができる。

【0060】

図６Ｆ−図６Ｇには、フルエッジ・ピングリッドアレイ・ソケットの対応部分６２１を形成する方法が示されている。実施形態では、２つの相互接続部６０７Ａ及び６０７Ｂは、フルエッジ・ピングリッドアレイ・ソケットの対応部分６２１を形成するために、装置部分６０３に組み付けられる。図６Ｆに示されるように、第１の相互接続部分６０７Ａは、装置部分６０３に組み付けられる。実施形態では、第１の相互接続部分６０７Ａは、パッド６２４のアレイのパッド同士の間の短絡を回避するために、挿入方向６１５に沿って装置部分６０３に向けて挿入される。メモリ装置基板６４０の面取りエッジ６１８は、組み立て中に整列を支援するために、相互接続部６０７Ａの面取りコーナー６１６に沿って摺動させることができる。面取りエッジ６１８及び面取りコーナー６１６の詳細は、図５Ｅに関した開示を参照してもよい。一度第１の相互接続部分６０７Ａが取り付けられると、エッジ６０５Ａ及び６０５Ｂに沿った第１の接続インターフェイス６２２Ａを、第１の相互接続部分６０７Ａに電気的に結合してもよく、一方エッジ６０５Ｃ及び６０５Ｄに沿った第２の接続インターフェイス６２２Ｂを露出させてもよい。

【0061】

図６Ｇでは、第２の相互接続部分６０７Ｂを第２の接続インターフェイス６２２Ｂに取り付けてもよく、それにより、フルエッジ・ピングリッドアレイ・ソケットの対応部分６２１の組み付けが完了する。一度取り付けられると、第２の接続インターフェイス６２２Ｂを、第２の相互接続部分６０７Ｂに電気的に結合することができる。従って、第１及び第２の接続インターフェイス６２２Ａ及び６２２Ｂを、第１及び第２の相互接続部分６０７Ａ及び６０７Ｂに電気的に結合することができる。実施形態は、第２の相互接続部分６０７Ｂを取り付ける前に、第１の相互接続部分６０７Ａを取り付けることを開示しているが、実施形態は、このような取付け順序に限定されるものではない。例えば、第１の相互接続部分６０７Ａは、第２の相互接続部分６０７Ｂの後で、又は同時に取り付けることができる。

【0062】

一度フルエッジ・ピングリッドアレイ・ソケットの対応部分６２１が組み付けられると、次に、その対応部分６２１を、フルエッジ・ピングリッドアレイ・ソケット６０２に取り付けることができる。図６Ｈ−図６Ｉには、フルエッジ・ピングリッドアレイ・ソケット６０２にフルエッジ・ピングリッドアレイ・ソケットの対応部分６２１を取り付ける方法が示されている。図６Ｈでは、対応部分６２１は、ソケット６０２上に押し付けられる。実施形態では、接続ピン６２０が、ソケット構造体６０４内の対応する開口部６０６に向けて押される。図６Ｉに示されるように完全に押し付けられた場合に、接続ピン６２０は、それぞれの開口部６０６内に完全に挿入され、対応部分６２１とソケット６０２との間の電気的接続を形成する。従って、メモリ装置２０５を、変更可能なＣＰＵパッケージ基板２００に電気的に結合することができる。

【0063】

実施形態では、接続ピン６２０と開口６０６との間の静止摩擦によって、メモリ装置２０５を所定の位置に保持することができる。従って、静止摩擦力よりも大きい力によって、変更可能なＣＰＵパッケージ基板２００のフルエッジ・ピングリッドアレイ・ソケット６０２からメモリ装置２０５を取り外すことができる。次に、新たなメモリ装置２０５を含む新しい装置部分６０３が、古い装置部分６０３と交換され、且つフルエッジ・ピングリッドアレイ・ソケット６０２に取り付けることができる。実施形態では、フルエッジ・ピングリッドアレイ・ソケット６０２からメモリ装置２０５を取り外し且つ再取り付けするために、別のツールを必要としない。

【0064】

１．１．３ 低挿入力ソケット
本発明の実施形態によれば、リムーバブルメモリの機械的インターフェイスは、低挿入力ソケットであってもよい。図７Ａには、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００上に低挿入力ソケット７０２を含むパッケージが示されている。低挿入力ソケット７０２によって、メモリ装置を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。低挿入力ソケット７０２を、ソケット７０２の下の基板２００上に配置されたメモリ装置の電気的インターフェイス（図示せず）に電気的に結合することができる。実施形態では、低挿入力ソケット７０２は、ハウジング構造７０６と、このハウジング構造７０６内に配置された開口部７０４のアレイとを含む。開口部７０４のアレイの拡大図が、図７Ｂに示されている。

【0065】

図７Ｂには、低挿入力ソケット７０２の一部の拡大上面斜視図が示されている。図示されるように、開口部７０４のアレイの各開口部は、相互接続領域７０５と、ピンたわみ領域７０７とを含む。相互接続領域７０５は、本明細書でさらに説明するように、電気的接続を形成するためにはんだボールが挿入されるような開口部７０４の領域である。相互接続領域７０５から延びるのが、ピンたわみ領域７０７である。実施形態では、ピンたわみ領域７０７は、相互接続領域７０５の中心から離れる方向に半径方向に延びる。ピンたわみ領域７０７によって、接点ピン７０８をそのピンたわみ領域内で横断させることができる。

【0066】

実施形態では、開口部７０４のアレイの各開口部は、接点ピン７０８を含んでもよい。接点ピン７０８は、本明細書で説明するように、低挿入力ソケットの対応部分の相互接続構造に結合することができる。接点ピン７０８の構造的プロファイルが、図７Ｃに示されている。

【0067】

図７Ｃには、図７Ｂの線Ａ−Ａ’に沿った接点ピン７０８の断面図が示されている。実施形態では、接点ピン７０８は、湾曲した接点端部７１０と、延長部７１２とを有する。電気的接続を形成するために、湾曲した接点端部７１０を、対応する相互接続構造と接触させることができる。延長部７１２によって力を加えて、湾曲した接点端部７１０と対応する相互接続構造との間の接触を維持することができる。はんだ接続部７１４を、接点ピンのベース端部７１３に配置してもよい。ベース端部７１３は、湾曲した接点端部７１０の反対側の端部に配置された接点ピン７０８の一部であってもよい。はんだ接続部７１４によって、変更可能なＣＰＵパッケージ基板２００上のメモリ装置の電気的インターフェイスとの電気的接続を行うことができる。

【0068】

ここで図７Ｄを参照すると、低挿入力ソケットの対応部分７０３の底面斜視図が、本発明の実施形態に従って示されている。低挿入力ソケットの対応部分７０３は、メモリ装置基板７４０の上面（図示せず）に実装されたメモリ装置２０５を含む。ランド側コンデンサ(land side capacitors)等の電気部品７２０のアレイを、メモリ装置基板７４０の底面７２２上に配置してもよい。電気部品７２０を、メモリ装置基板７４０の相互接続部を介してメモリ装置２０５に電気的に結合することができる。さらに、相互接続構造７１６のアレイを、メモリ装置基板７４０の底面７２２上に配置してもよい。相互接続構造７１６のアレイを、本明細書でさらに説明するように、低挿入力ソケット７０２の接続ピン７０８に結合することができる。実施形態では、位置合せフレーム７１８を、相互接続構造７１６のアレイの周りに配置してもよい。位置合せフレーム７１８によって、相互接続構造７１６をソケット７０２内のそれぞれの開口部７０４に位置合わせするのを支援することができる。

【0069】

図７Ｅには、相互接続構造７１６のクローズアップ図が示されている。相互接続構造７１６を、パッド７２６上に配置してもよい。パッド７２６を、メモリ装置基板７４０の底面７２２上に配置してもよい。実施形態では、相互接続構造７１６は、固体銅ボール又ははんだボール等の導電性構造体である。この導電性構造体は、導電性材料で被覆することができる。電気的接続を形成するのに十分な導電性を維持しつつ、導電性材料によって、下層の導電性構造体の腐食を防止することができる。実施形態では、導電性材料は、ニッケル（Ni）、パラジウム（Pd）、及び／又は金（Au）を含む。実施形態では、導電性材料はＮｉＰｄＡｕである。従って、相互接続構造７１６は、ＮｉＰｄＡｕの薄層で被覆されたはんだボールで形成してもよい。

【0070】

メモリ装置２０５をリムーバブルメモリの機械的インターフェイスに取り付ける例示的な方法が、図７Ｆ〜図７Ｈに示されている。具体的には、図７Ｆ〜図７Ｈには、低挿入力ソケットの対応部分７０３の相互接続構造７１６を、低挿入力ソケット７０２の接続ピン７０８に取り付ける方法が示されている。図７Ｆ〜図７Ｈの断面図は、ソケット７０２に対応部分７０３を取り付ける間の、図７Ｂに示されるような線Ａ−Ａ’に沿って切り取られる。

【0071】

図７Ｆでは、相互接続構造７１６は、対応部分７０３と共に、ソケット７０２の開口部７０４に向けて押される。実施形態では、相互接続構造７１６は、開口部７０４の相互接続領域７０５に向けて挿入される。相互接続構造７１６を相互接続領域７０５と位置合わせするために、位置合せフレーム７１８の内側エッジ７１９（図７Ｄ参照）が、ハウジング構造７０６の外側エッジ７２１（図７Ａ参照）に対して摺動することができる。図７Ｇに示されるように、一度相互接続構造７１６を接続ピン７０８に接触させると、相互接続構造７１６は、接続ピン７０８の湾曲した接点端部７１０の湾曲した表面７２８に対して摺動する。相互接続構造７１６が開口部７０４内にさらに押されると、接続ピン７０８は、開口部７０４のピンたわみ領域７０７内で歪められる。実施形態では、湾曲した表面７２８によって、ピンをピンたわみ領域７０７内で横方向に歪めさせる。相互接続構造７１６は、図７Ｈに示されるように、メモリ装置基板７４０の底面７２２がハウジング構造７０６の上面７２３に接触するまで、開口部７０４内に挿入し続けることができる。

【0072】

図７Ｈには、本発明の実施形態に係る低挿入力ソケット７０２に取り付けられた低挿入力ソケットの対応部分７０３が示されている。取り付けられた場合に、接続ピン７０８は、相互接続構造７１６と接触する。実施形態では、湾曲した接点端部７１０の湾曲面７２８が、接点７３０で相互接続構造７１６に接触する。接点７３０は、相互接続構造７１６の赤道７２４より上にあってもよい。実施形態では、接点７３０は、赤道７２４より上に１μｍより大きい。ピン７０８を接点７３０において相互接続構造７１６に接触させることは、それぞれ赤道の位置によって異なる。例えば、チップ７３６から湾曲した接点端部７１０の赤道７３１までの距離７３２は、チップ７２５から相互接続構造７１６の赤道７２４までの距離７３４未満であってもよい。接点７３０が赤道７２４より上にある場合に、接続ピン７０８は、横方向の力だけでなく、僅かに下向きの力も発生させる。下向きの力によって、相互接続構造７１６を下向きに引き寄せる。従って、低挿入力ソケットの対応部分７０３が、ソケット７０２に向けて引き寄せられ、その上に取り付けられたままにすることができる。

【0073】

実施形態では、接続ピン７０８によって生成された下向きの力によって、メモリ装置２０５を所定位置に保持することができる。従って、下向きの力よりも大きい力によって、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００の低挿入力ソケット７０２から取り外すことができる。次に、新たなメモリ装置２０５を含む新しい低挿入力ソケットの対応部分７０３を、古い低挿入力ソケットの対応部分７０３と交換し、且つ低挿入力ソケット７０２に取り付けることができる。実施形態では、メモリ装置２０５を低挿入力ソケット７０２から取り外すために、別のツールを必要としない。

【0074】

１．１．３．１ 低挿入力ソケットの対応部分の可撓性ケーブルの変形形態
本発明の実施形態によれば、低挿入力ソケット７０２及び対応部分７０３は、変形形態の設計を有することができる。例えば、低挿入力ソケットの対応部分７０３は、図８Ａ〜図８Ｄのうちの図８Ｂに示す実施形態に示されるように、可撓性ケーブルの対応部分８０３を形成するための可撓性ケーブルを含んでもよい。可撓性ケーブルをソケットの対応部分７０３に組み込むことによって、本明細書に開示されるように、メモリ装置２０５又はメモリ装置基板８４０をヒートシンクに直接的に取り付けることができる。実施形態では、低挿入力ソケット７０２を利用した変形形態の設計が示されているが、当業者は、本明細書で説明した他のタイプのリムーバブルメモリの機械的インターフェイスを代わりに用いてもよいことを理解する。実施形態は、説明を容易にするために、単に低挿入力ソケット７０２を含むこれらの変形形態の設計を示している。

【0075】

ここで図８Ａを参照すると、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００上に配置された低挿入力ソケット８０２が示されている。低挿入力ソケット８０２によって、メモリ装置を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。低挿入力ソケット８０２を、ソケット８０２の下の基板２００上に配置されたメモリ装置の電気的インターフェイス（図示せず）に電気的に結合することができる。実施形態では、低挿入力ソケット８０２は、メモリ装置を取り付けたときに、正しい向き合わせを達成するための向合せ切欠き８０９を含む。低挿入力ソケット８０２の構造に関連する詳細について、図７Ａ〜図７Ｃの低挿入力ソケット７０２に関して本明細書の開示の中で参照することができる。

【0076】

図８Ｂには、本発明の実施形態に係る可撓性ケーブルの対応部分８０３が示されている。可撓性ケーブルの対応部分８０３は、メモリ装置基板８４０に実装されたメモリ装置２０５を含む。さらに、可撓性ケーブルの対応部分８０３は、対応部分８０３をソケット８０２と位置合わせするために、相互接続構造８１６のアレイ（例えば、ＮｉＰｄＡｕで被覆された固体銅ボール又ははんだボール）を取り囲む位置合せフレーム８１８を含む。実施形態では、位置合せフレーム８１８は、取付け中に、可撓性ケーブルの対応部分８０３の正しい向きを確実にする向合せタブ８１９を有する。向合せタブ８１９は、ソケット８０２内のピンをそれぞれの相互接続構造８１６に正確に結合するのを確実にするために、低挿入力ソケット８０２上の向合せ切欠き８０９内に適合させることができる。本発明の実施形態によれば、メモリ装置基板８４０を、可撓性ケーブル８０４のストリップを介して相互接続構造８１６に結合することができる。可撓性ケーブル８０４を、周知の方法を用いてメモリ装置基板８４０に取り付けることができる。例えば、可撓性ケーブル８０４を、メモリ装置基板８４０上に配置されたパッド（図示せず）にはんだ付けしてもよい。よく知られているように、可撓性ケーブルは、広範な運動を可能にしながら、２つの構造体を一緒に物理的及び電気的に結合することが可能である。本例では、可撓性ケーブル８０４によって、図８Ｃに示されるように、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００から離れた位置に配置することが可能になる。また、メモリ装置２０５を、相互接続構造８１６に電気的に結合してもよい。

【0077】

図８Ｃには、低挿入力ソケット８０２と嵌合された可撓性ケーブルの対応部分８０３が示されている。可撓性ケーブル８０４の屈曲性により、メモリ装置２０５を、広範な位置に向き合わせすることができる。例えば、図８Ｃに示されるように、メモリ装置２０５を、変更可能な基板２００に対して垂直方向に向き合わせしてもよい。メモリ装置２０５及びメモリ装置基板８４０を変更可能な基板２００に対して垂直方向に向き合わせすることによって、図８Ｄに示されるように、メモリ装置２０５をヒートシンク８２０に取り付けることが可能になる。

【0078】

図８Ｄでは、メモリ装置基板８４０が、ヒートシンク８２０に取り付けられる。容易に取り外すために、機械的締結具を用いてメモリ装置基板８４０をヒートシンク８２０に取り付けてもよい。例えば、メモリ装置基板８４０を、ヒートシンク８２０にクリップ留めしてもよい。メモリ装置基板８４０をヒートシンク８２０に直接的に取り付けることにより、より良好な熱放散が可能になり、それによってメモリ装置２０５の性能が高まる。図８Ｄに示される実施形態は、ヒートシンク８２０に取り付けられたメモリ装置基板８４０を示しているが、メモリ装置２０５をヒートシンク８２０に取り付ける配置が、本発明の実施形態では想定されている。例えば、メモリ装置２０５及び基板８４０は、メモリ装置２０５が、ヒートシンク８２０と内向きに面して接触するように、可撓性ケーブルの対応部分８０３の製造中に、ひっくり返してもよい。

【0079】

実施形態では、メモリ装置２０５は、低挿入力ソケット８０２だけでなく、メモリ装置２０５をヒートシンク８２０に取り付ける機械的留め具によって所定の位置に保持される。従って、機械的締結具のクリップを外し、ヒートシンク８２０を取り外し、ソケット８０２内のピンによって生成された下向きの力よりも大きい力で可撓性ケーブルの対応部分８０３をソケット８０２から引き抜くことによって、変更可能なＣＰＵパッケージ基板２００からメモリ装置２０５を取り外すことができる。次に、新しいメモリ装置２０５を含む新しい可撓性ケーブルの対応部分８０３を、古い可撓性ケーブルの対応部分８０３と交換し、且つ変更可能なＣＰＵパッケージ基板２００の低挿入力ソケット８０２に取り付けることができる。

【0080】

１．１．３．２ 低挿入力ソケットの可撓性ケーブルの変形形態
別の例では、低挿入力ソケット７０２は、図９Ａ〜図９Ｇのうちの図９Ａに示す実施形態に示されるように、可撓性ケーブルソケット９０２を形成するための可撓性ケーブルを含んでもよい。ソケットの対応部分７０３と同様に、可撓性ケーブルをソケット７０２に組み込むことによって、メモリ装置２０５又はメモリ装置基板９４０を、ヒートシンクに取り付けることが可能になる。本明細書に示された実施形態は、低挿入力ソケット７０２を利用するが、当業者は、本明細書で説明した他のタイプのリムーバブルメモリの機械的インターフェイスを用いてもよいことを理解する。実施形態は、説明を容易にするために、単に低挿入力ソケット７０２を含むこれらの実施形態について示す。

【0081】

図９Ａでは、可撓性ケーブルソケット９０２が、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００上に配置されている。可撓性ケーブルソケット９０２は、対向する２つの端部９１１及び９１３を有する可撓性ケーブル９０４のストリップを含んでもよい。低挿入力ソケット７０２を、それぞれの対向する端部９１１／９１３に配置してもよい。可撓性ケーブル９０４は、対向する端部９１１と９１３との間に配置された接続部９０６を有してもよい。接続部９０６は、可撓性ケーブル９０４の接続部９０６の下の基板２００上に配置されたメモリ装置の電気的インターフェイス（図示せず）に直接的に結合してもよい。実施形態では、接続部９０６は、図９Ｂに示されるように、接続部９０６の底部に配置された相互接続９０５のアレイを有する。相互接続部９０５によって、可撓性ケーブルソケット９０２を変更可能なＣＰＵパッケージ基板２００に電気的に結合することができる。実施形態では、相互接続部９０５は、はんだボールである。電気的接続部を形成するために、はんだボールを、基板２００のメモリ装置の電気的インターフェイス上でリフローしてもよい。そのような実施形態では、メモリ装置の電気的インターフェイスは、相互接続部９０５に接続するパッドのアレイであってもよい。

【0082】

可撓性ケーブル９０４の柔軟な性質を考えると、可撓性ケーブルソケット９０２を、広範な位置に配置することができる。例えば、可撓性ケーブルソケット９０２の低挿入力ソケット７０２を、変更可能なＣＰＵパッケージ基板２００の上方に垂直方向に配置してもよい。従って、本明細書でさらに説明するように、可撓性ケーブルソケット９０２によって、メモリ装置２０５をヒートシンクに取り付けることが可能になる。

【0083】

低挿入力ソケットの対応部分９０３が、図９Ｃ−図９Ｄに示されている。具体的には、図９Ｃには、低挿入力ソケットの対応部分９０３の上面斜視図が示されているが、図９Ｄには、低挿入力ソケットの対応部分９０３の底面斜視図が示されている。図９Ｃに示されるように、低挿入力ソケットの対応部分９０３は、図７Ｄに関して本明細書で説明した低挿入力ソケットの対応部分と実質的に同様であってもよい。実施形態では、図９Ｃに示されるように、対応部分９０３は、複数のメモリ装置２０５及びメモリ装置基板９４０を含んでもよい。任意の適切な積層方法によって、メモリ装置２０５を相互に積層してもよい。位置合せフレーム９０８は、図９Ｄにより良く示される、最も下のメモリ装置基板９４０の底部に配置してもよい。図９Ｃには、メモリ装置２０５を積層した対応部分の一実施形態が示されているが、本明細書に開示される対応部分も同様に積層したメモリ装置を有することを理解すべきである。

【0084】

図９Ｄを参照して、低挿入力ソケットの対応部分９０３は、相互接続構造９１２のアレイを含むことができる。相互接続構造９１２のアレイは、電気的接続を形成するための任意の適切な導電性構造とすることができる。例えば、相互接続構造９１２のアレイは、固体銅ボールのアレイである。図９Ｄの特定の実施形態では、相互接続構造９１２のアレイは、ピンのアレイである。低挿入力ソケットの対応部分９０３は、図７Ｆ〜図７Ｈに関して本明細書で既に説明したように、可撓性ケーブルソケット９０２に取り付けることができる。従って、ピンのアレイは、相互接続構造７１６と同様の寸法を有する丸みを帯びたチップを有することができる。

【0085】

可撓性ケーブル９０４の柔軟な性質を考えると、可撓性ケーブルソケット９０２を広範な位置に配置することができる。例えば、可撓性ケーブルソケット９０２は、図９Ｅに示されるように、低挿入力ソケット７０２が、変更可能なＣＰＵパッケージ基板２００の上方に垂直方向に位置付けされ且つ配置されるように構成してもよい。

【0086】

図９Ｅには、可撓性ケーブルソケット９０２に嵌合された低挿入力ソケットの対応部分９０３が示されている。特定の実施形態では、対応部分９０３は、可撓性ケーブルソケット９０２の低挿入力ソケット７０２に嵌合させることができる。一度嵌合されると、対応部分９０３は、変更可能なＣＰＵパッケージ基板２００の上方に垂直方向に位置付けされ且つ配置することができる。従って、図９Ｆに示されるように、対応部分９０３をヒートシンク９２０に取り付けることができる。

【0087】

図９Ｆでは、低挿入力ソケットの対応部分９０３が、ヒートシンク９２０に取り付けられる。実施形態では、対応部分９０３のメモリ装置２０５は、ヒートシンク９２０に取り付けられる。容易な取り外しのために、機械的締結具（図示せず）を用いてメモリ装置２０５をヒートシンク８２０に取り付けることができる。例えば、メモリ装置２０５をヒートシンク９２０にクリップ留めしてもよい。メモリ装置２０５をヒートシンク８２０に直接的に取り付けることにより、より良好な熱放散が可能になり、それによって、メモリ装置２０５の性能が向上する。

【0088】

実施形態では、メモリ装置２０５は、可撓性ケーブルソケット９０２だけでなく、メモリ装置２０５をヒートシンク９２０に取り付ける機械的留め具によって所定の位置に保持される。従って、機械的締結具のクリップを外し、ソケット７０２内のピンによって生成された下向きの力よりも大きい力で低挿入力ソケットの対応部分９０３を低挿入力ソケット７０２から引き抜くことにより、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００の可撓性ケーブルソケット９０２から取り外すことができる。次に、新たなメモリ装置２０５を含む新しい低挿入力の対応部分９０３を、古い低挿入力ソケットの対応部分９０３と交換し、且つ可撓性ケーブルソケット９０２に取り付けることができる。

【0089】

１．１．４ 「ゼロ」挿入力ソケット
本発明の実施形態によれば、リムーバブルメモリの機械的インターフェイスは、「ゼロ」挿入力ソケットであってもよい。ゼロ挿入力ソケットは、本明細書でさらに説明するように、リムーバブルメモリの機械的インターフェイス内に水平方向に摺動する対応部分の挿入に対する抵抗が非常に僅かな場合である。図１０Ａには、本発明の実施形態に係る変更可能なＣＰＵパッケージ基板２００上にゼロ挿入力ソケット１００２を含むパッケージが示されている。具体的には、図１０Ａには、６つのゼロ挿入力ソケット１００２を含むパッケージが示されており、これらの３つが、メモリ装置２０５の両側に横並びで配置された状態で示されているが、実施形態は、このような構成に限定されるものではない。また、実施形態では、各ゼロ挿入力ソケット１００２は、ソケット１００２Ａ及び１００２Ｂのペアで形成される。こうして、ゼロ挿入力ソケットの対応部分をソケット１００２に結合するために、本明細書で説明するように、対応部方は、両方のソケット１００２Ａ及び１００２Ｂに接続される。

【0090】

実施形態では、ゼロ挿入力ソケット１００２の各ソケット１００２Ａ及び１００２Ｂは、ハウジング構造１００６Ａ／１００６Ｂと、それぞれのハウジング構造１００６Ａ／１００６Ｂ内に配置された開口部１００４Ａ／１００４Ｂとを含む。ゼロ挿入力ソケット１００２によって、メモリ装置（図示せず）を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。ゼロ挿入力ソケット１００２を、ソケット１００２の下の基板２００上に配置されたメモリ装置の電気的インターフェイス（図示せず）に電気的に結合することができる。ゼロ挿入力ソケット１００２Ｂの詳細図を図１０Ｂに示す。

【0091】

図１０Ｂには、ゼロ挿入力ソケット１００２Ｂの拡大底面斜視図が示されている。以下の説明は、ソケット１００２Ｂに関するものであるが、この説明は、ソケット１００２Ａが、ソケット１００２Ｂと同一である、又はソケット１００２Ｂとの鏡像関係と同一である場合に、ソケット１００２Ａにも適用される。

【0092】

実施形態では、ハウジング構造１００６Ｂは、開口部１００４Ｂを含む。開口部１００４Ｂは、相互接続構造をハウジング構造１００６Ｂ内で横方向に挿入することができるようにハウジング構造１００６Ｂの側面に配置してもよい。実施形態では、開口部１００４Ｂは、ソケット１００２Ｂの長さ１００９の一部（大部分ではない場合に）に跨る単一の細長い開口部である。あるいはまた、開口部１００４Ｂは、長さ１００９の少なくとも一部に亘って配置された複数の開口部であってもよい。複数の接点１０１２を、開口部１００４Ｂ内に配置してもよい。各接点１０１２を、開口部１００４Ｂの上面及び底面の内壁に配置してもよく、それによって、各接点１０１２を、相互接続構造の少なくとも２つの側面に結合することができる。実施形態では、コネクタ１０１０のアレイは、開口部１００４の反対側のハウジング構造１００６Ｂの側面に配置される。コネクタ１０１０のアレイによって、ソケット１００２Ｂを変更可能なＣＰＵパッケージ基板２００に結合する。具体的には、コネクタ１０１０のアレイは、複数の接点１０１２を、変更可能なＣＰＵパッケージ基板２００のメモリ装置の電気的インターフェイス（図示せず）に結合することができる。

【0093】

ここで図１０Ｃを参照すると、ゼロ挿入力ソケット１００２Ｂの上面斜視図が示されている。実施形態では、ソケット１００２Ｂは、ロック(locking)レバー１００８Ｂを含む。ロックレバー１００８Ｂは、本明細書でさらに説明するように、それぞれロックレバー１００８を下に押す又はロックレバー１００８Ｂを上に引くことにより、ロック位置又はロック解除位置にすることができる。実施形態では、ロックレバー１００８Ｂは、ロック位置とロック解除位置との間で反転されるような、簡素なレバーである。

【0094】

図１０Ｄには、本発明の実施形態に係るゼロ挿入力ソケットの対応部分１００３が示されている。実施形態では、ゼロ挿入力ソケットの対応部分１００３は、メモリ装置基板１０４０上に実装されたメモリ装置２０５を含む。実施形態では、図１０Ｄに示されるように、３つのメモリ装置２０５が、メモリ装置基板１０４０上に実装されている。図１０Ｄには、メモリ装置基板１０４０上に実装された３つのメモリ装置２０５が示されているが、任意の数のメモリ装置２０５を、メモリ装置基板１０４０上に実装してもよい。

【0095】

ゼロ挿入力ソケットの対応部分１００３は、可撓性ケーブル１０１４Ａ及び１０１４Ｂのペアも含む。可撓性ケーブル１０１４Ａ及び１０１４Ｂのペアは、それぞれ、一端でメモリ装置基板１０４０に取り付けられ、他端に接続構造１０１６Ａ及び１０１６Ｂを有することができる。接続構造１０１６Ａ及び１０１６Ｂは、それぞれ、相互接続１０１８のアレイを有してもよい。実施形態では、相互接続１０１８のアレイは、パッドのアレイ又は複数のピンである。図１０Ｅ〜図１０Ｇに関して本明細書でさらに説明するように、可撓性ケーブル１０１４Ａ及び１０１４Ｂによって、接続構造１０１６Ａ及び１０１６Ｂをゼロ挿入力ソケット１００２の開口部１００４内に挿入して、電気的接続を形成することが可能になる。

【0096】

図１０Ｅ〜図１０Ｇには、メモリ装置２０５をリムーバブルメモリの機械的インターフェイスに取り付ける方法が示されている。具体的には、図１０Ｅ〜図１０Ｇには、ゼロ挿入力ソケットの対応部分１００３をゼロ挿入力ソケット１００２に取り付ける方法が説明されている。ゼロ挿入力ソケットの対応部分１００３をゼロ挿入力ソケット１００２に取り付けることによって、ゼロ挿入力ソケットアセンブリ１００５を形成する。

【0097】

ゼロ挿入力ソケットの対応部分１００３を取り付けるために、図１０Ｅに示されるように、接続構造１０１６Ａを、ゼロ挿入力ソケット１００２Ａの開口部１００４Ａ内に挿入することができる。ロックレバー１００８Ａをロック解除位置にして、接続構造１０１６Ａを開口部１００４Ａ内に挿入することが可能になる。従って、図１０Ｅに示されるように、ロックレバー１００８Ａは、直立位置にあってもよい。ロックレバー１００８がロック解除位置にある場合に、相互接続構造を、僅かな摩擦抵抗よりも大きな抵抗に打ち勝つことなく、開口部１００４Ａ内に挿入することができる。一度接続構造１０１６Ａを開口部１００４Ａ内に入れると、図１０Ｆに示されるように、ロックレバー１００８Ａを、ロック位置に押し付けることができる。ロックレバー１００８Ａが押し付けられた場合に、開口部１００４Ａ内に配置された接点のアレイ（例えば、図１０Ｂの１０１２）は、次に接続構造１０１６Ａの上に押し付けることができる。具体的には、接点のアレイを、接続構造１０１６Ａ上のそれぞれの相互接続（例えば、図１０Ｄの１０１８）の上に押し付けることができる。従って、実施形態では、電気的接続は、ソケット１００２Ａ及び可撓性ケーブル１０１４Ａを介して基板２００とメモリ装置２０５との間に形成される。接点のアレイによって加えられる圧力によって、接続構造１０１６Ａを所定の位置に保持して断線を防止することができる。

【0098】

さらに図１０Ｆに示されるように、接続構造１０１６Ａをソケット１００２Ａに取り付けた後に、接続構造１０１６Ｂをソケット１００２Ｂに取り付けて、ソケット１００２への対応部分１００３の取り付けを完了することができる。実施形態では、接続構造１０１６Ａをソケット１００２Ａに取り付けた後に、メモリ装置基板１０４０は、ソケット１００２Ａに向けた横方向の移動のための十分なスペースを有していない。こうして、対応部分１００３は、可撓性ケーブル１０１４Ｂの屈曲性を利用する。例えば、接続構造１０１６Ｂを開口部１００４Ｂ内に挿入するために、図１０Ｆに示されるように、可撓性ケーブル１０１４Ｂを屈曲してもよい。あるいはまた、可撓性ケーブル１０１４Ｂを屈曲させる代わりに、可撓性ケーブル１０１４Ａを屈曲させる、又は両方の可撓性ケーブル１０１４Ａ及び１０１４Ｂを屈曲させて、接続構造１０１６Ｂを開口部１００４Ｂ内に挿入することができる。一度接続構造１０１６Ｂが挿入されると、図１０Ｇに示されるように、ロックレバー１００８Ｂをロック位置に押し付けて、取り付けを完了することができる。

【0099】

図１０Ｇでは、両方の接続構造１０１６Ａ及び１０１６Ｂが、それぞれ、ソケット１００２Ａ及び１００２Ｂに結合される。従って、ゼロ挿入力ソケットの対応部分１００３は、ここで、ゼロ挿入力ソケット１００２に取り付けられて、ゼロ挿入力ソケットアセンブリ１００５を形成する。実施形態では、対応部分１００３をソケット１００２に取り付けることによって、メモリ装置２０５と変更可能なＣＰＵパッケージ基板２００との間に電気的結合がもたらされる。こうして、メモリ装置２０５を、図２Ｂに示される処理装置２０３等の処理装置に電気的に結合することができる。図１０Ｇに確認されるように、メモリ装置２０５及びメモリ装置基板２０７は、ソケット１００２Ａと１００２Ｂとの間に水平方向に適合させることができる。

【0100】

図１０Ｅ〜図１０Ｆには、接続構造１０１６Ｂをソケット１００２Ｂ内に挿入する前に、接続構造１０１６Ａをソケット１００２Ａ内に挿入する方法が示されているが、実施形態は、このような取付け順序に限定されるものではない。実際には、任意の順序を使用して、対応部分１００３をソケット１００２に取り付けることができる。例えば、接続構造１０１６Ｂは、接続構造１０１６Ａをソケット１００２Ａ内に挿入する前に、ソケット１００２Ｂに挿入してもよい。

【0101】

実施形態では、図１０Ｈに示されるように、ゼロ挿入力ソケット１００２を利用しパッケージ全体の高さを最小化する。図１０Ｈには、処理装置２０３に取り付けられたヒートシンク１０２０の断面図が示されている。ゼロ挿入力ソケットの対応部分１００３は、ゼロ挿入力ソケット１００２に取り付けられる。実施形態では、対応部分１００３及びソケット１００２は、ヒートシンク１０２０より完全に下に配置される。図１０Ｈには、処理装置２０３に直接的に取り付けられたヒートシンク１０２０が示されているが、ヒートスプレッダ等の中間構造体を、ヒートシンク１０２０と処理装置２０３との間に配置してもよい。ヒートスプレッダは、処理装置２０３から発生した熱を、ヒートシンク１０２０全体に均一に分配することができる。

【0102】

ゼロ挿入力ソケットアセンブリ１００５の厚さ１０２６は、対応部分１００３とソケット１００２との厚さに依存する。例えば、ゼロ挿入力ソケットアセンブリ１００５の厚さ１０２６は、対応部分の厚さ及びソケットの厚さより大きい。実施形態では、対応部分１００３の厚さは、１〜１．５ミリメートルの間の範囲である。ソケット１００２の厚さは、３〜３．５ミリメートルの間の範囲である。こうして、このような実施形態では、ゼロ挿入力ソケットアセンブリ１００５の厚さは、約３〜３．５ｍｍである。小さな厚さ１０２６を考えると、ヒートシンク１０２０と変更可能な基板２００との間の分離ギャップ１０２４を最小化することができる。実施形態では、分離ギャップ１０２４は、約５〜８ｍｍの間である。分離ギャップ１０２４を最小化することによってパッケージ全体の大きさも同様に最小化することができる。

【0103】

実施形態では、メモリ装置２０５は、ゼロ挿入力ソケット１００２によって所定の位置に保持される。従って、ロックレバー１００８Ａ及び１００８Ｂを引き上げてソケット１００２のロック解除をすることによって、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００のゼロ挿入力ソケット１００２から取り外すことが可能になる。次に、新しいメモリ装置２０５を含む新たなゼロ挿入力の対応部分１００３を、古いゼロ挿入力の対応部分１００３と交換し、且つゼロ挿入力ソケット１００２に取り付けることができる。

【0104】

１．１．５ フレームソケット
本明細書で既に説明したソケットに加えて、リムーバブルメモリの機械的インターフェイスは、図１１Ａに示されるように、フレームソケット１１０２であってもよい。フレームソケット１１０２は、メモリ装置の電気的インターフェイス２０６を取り囲むフレーム形状のプロファイルを有してもよい。実施形態では、フレームソケット１１０２は、ソケット１１０２の一方の側に切欠き１１０３を有する。切欠き１１０３は、本明細書でさらに開示されるように、フレームソケット１１０２内の構造を露出させることができ、それによってこの構造は、取り外すためにアクセスすることができる。実施形態では、切欠き１１０３は、変更可能なＣＰＵパッケージ基板２００の端部近くのフレームソケット１００２の側面内に配置される。この配置は、処理装置２０３により、切欠き１１０３が阻止されないことを確実にするのに役立つ。

【0105】

実施形態では、フレームソケット１１０２によって、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。さらに、フレームソケット１１０２によって、単にメモリ装置２０５をフレームソケット１１０２内に配置することにより、メモリ装置２０５をメモリ装置の電気的インターフェイス２０６に結合することが可能になる。実施形態では、中間構造体を使用して、メモリ装置２０５をメモリ装置の電気的インターフェイス２０６に容易に取り付ける。中間構造体は、２つの構造体を互いに物理的及び電気的に結合することを可能にするような任意の適切な相互接続構造であってもよい。例えば、中間構造体は、本明細書において以下の図１１Ｂ−図１１Ｃに説明される、リフロー可能なグリッドアレイ（RGA）であってもよい。

【0106】

図１１Ｂ−図１１Ｃには、本発明の実施形態に係るメモリ装置２０５を変更可能なＣＰＵパッケージ基板２００に取り付けるためのＲＧＡ１１０４が示されている。ＲＧＡ１１０４は、ＲＧＡ基板１１０７と、このＲＧＡ基板１１０７の上面１１１０上に配置されたはんだボール１１０６の第１のアレイを含む。ＲＧＡ基板１１０７は、高熱、特にはんだをリフローするのに十分な高熱に耐えることができる任意の適切な基板で形成ことができる。はんだボール１１０６の第１のアレイに加えて、図１１Ｃに示されるように、はんだボール１１０８の第２のアレイは、ＲＧＡ基板１１０７の底面１１１１上に配置することができる。

【0107】

図１１Ｃには、図１１Ｂの線Ｂ−Ｂ’を横切るＲＧＡ１１０４の断面図が示されている。はんだボール１１０６の第１のアレイを、ＲＧＡ基板１１０７を介してはんだボール１１０８の第２のアレイに電気的結合することができる。従って、ＲＧＡ１１０４は、相互接続構造として使用することができる。本明細書でさらに説明するように、はんだボール１１０６，１１０８の第１及び第２のアレイをリフローして、メモリ装置２０５を変更可能な基板２００に取り付けることができる。

【0108】

実施形態では、ＲＧＡ基板１１０７は、内部ヒータグリッドのペア：上部内部ヒータグリッド１１１０及び下部内部ヒータグリッド１１１２を含む。内部ヒータグリッド１１１０及び１１１２は、それぞれ、金属等の導電性材料から構成されるワイヤのアレイから形成される。電流がそれらワイヤのアレイを通って流されたときに、ワイヤのアレイは、発熱する。実施形態では、内部ヒータグリッド１１１０及び１１１２は、ＲＧＡ基板１１０７内であって、上面及び下面１１０９及び１１１１に近接して埋め込まれる。例えば、上部内部ヒータグリッド１１１０を、上面１１０９に近接して配置してもよく、そして下部内部ヒータグリッド１１１２を、底面１１１１に近接して配置してもよい。実施形態では、ヒータグリッド１１１０及び１１１２は、それらのそれぞれのはんだボールのアレイから離れる方向に１〜３ｍｍの間、例えば約２ｍｍの距離に配置される。従って、表面に近接させることによって、それらヒータグリッドが発熱したときに、ヒータグリッド１１１０及び１１１２により、対応する表面上に配置されたはんだボールのアレイをリフローすることが可能になる。図１１Ｃには、２つのヒータグリッド１１１０及び１１１２を有するＲＧＡ基板１１０７が示されているが、実施形態はこれに限定されるものではない。例えば、ＲＧＡ基板１１０７は、上部内部ヒータグリッド１１１０のみを有する、又は底部内部ヒータグリッド１１１２のみを有してもよい。そのような実施形態では、はんだボール１１０８／１１１０のアレイの１つのみをリフローしてもよい。

【0109】

図１１Ｄ−図１１Ｅには、それぞれ、フレームソケットの対応部分１１１４の底面及び上面斜視図が示されている。図１１Ｄに示される実施形態では、フレームソケットの対応部分１１１４は、メモリ装置基板１１４０と、このメモリ装置基板１１４０の底面１１１５上に配置された相互接続構造１１１６のアレイとを含む。メモリ装置基板１１４０は、エッジ部１１０５を有する。相互接続構造１１１６のアレイは、金属パッドのアレイ等の任意の適切な導電性構造体あってもよい。図１１Ｅに示されるように、相互接続構造１１１６のアレイは、メモリ装置基板１１４０の上面１１１７上に配置されたメモリ装置２０５のためのＩ／Ｏ接続部であってもよい。

【0110】

図１１Ｆには、本発明の実施形態に係るフレームソケットパッケージ組立体１１２０の上面斜視図が示されている。フレームソケットパッケージ組立体は、フレームソケット１１０２に取り付けられたフレームソケットの対応部分１１０３で形成される。フレームソケットパッケージ組立体１１２０は、変更可能なＣＰＵパッケージ基板２００上に配置されたフレームソケット１１０２を含む。実施形態では、ＲＧＡ１１０４は、メモリ装置の電気的インターフェイス２０６の上部に配置される。図１１Ｆに示されるように、メモリ装置の電気的インターフェイス２０６は、基板２００上のパッドのアレイであってもよい。さらに説明されるように、メモリ装置２０５及びメモリ装置基板１１４０を、ＲＧＡ１１０４上に配置してもよい。メモリ装置２０５を、メモリ装置基板１１４０に物理的且つ電気的に結合することができ、次にＲＧＡ１１０４に結合することができる。従って、メモリ装置２０５を、変更可能な基板２００に電気的に結合することができる。

【0111】

実施形態では、メモリ装置基板１１４０のエッジ部１１０５は、フレームソケット１１０２の内面１１２３と接触する。このような実施形態では、フレームソケット１１０２は、メモリ装置基板１１４０をＲＧＡ１１０４と整列させるのに役立つ。メモリ装置基板１１４０に加えて、ＲＧＡ１１０４は、内面１１２３と接触するエッジ部も有することができる。従って、フレームソケット１１０４は、同様に、ＲＧＡ１１０４をメモリ装置の電気的インターフェイス２０６と整列させるのに役立つ。

【0112】

切欠き１１０３を、フレームソケット１１０２のエッジ内に配置してもよい。実施形態では、切欠き１１０３は、メモリ装置の電気的インターフェイス２０６に取り付けられた後に、ＲＧＡ１１０４へのアクセスを可能にする、ソケット１１０２の側面内に形成された開口部である。こうして、ＲＧＡ１１０４及び／又はメモリ装置２０５は、取付け後に、取り外すことができる。例えば、メモリ装置２０５をソケット１１０２から取り外すために、上部及び／又は底部のはんだボール１１０６／１１０８をリフローすることができ、メモリ装置２０５は、はんだボール１１０６／１１０８が依然として液体の形態で残っている場合に、変更可能なＣＰＵパッケージ基板２００から引き抜くことができる。実施形態では、メモリ装置２０５が引き抜かれる間に、電流が、上部及び／又は底部内部ヒータグリッド１１１０／１１１２を通って流れ、はんだボール１１０６／１１０８をリフローする。従って、ＲＧＡ１１０４によって、取付け後に、メモリ装置２０５を取り外すことが可能になる。実施形態では、はんだボール１１０６／１１０８の新しいセットを含む新しいＲＧＡ１１０４を使用して、新たなメモリ装置２０５をフレームソケット１１０２に取り付けることができる。

【0113】

図１１Ｇには、フレームソケットパッケージ組立体１１２０の断面図が示されている。図１１Ｇの断面図は、図１１Ｆのフレームソケットパッケージ組立体１１２０の線Ｃ−Ｃ’を横断する視点からのものである。実施形態では、ＲＧＡ１１０４によって、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００に取り付ける。具体的には、メモリ装置２０５は、接続部１１２５のアレイを介してメモリ装置基板１１４０に結合される。メモリ装置基板１１４０は、ＲＧＡ１１０４を介して変更可能なＣＰＵパッケージ基板２００に結合される。はんだボール１１０６の上部アレイ及びはんだボール１１０８の底部アレイによってそれぞれ、ＲＧＡ１１０４を、メモリ装置基板１１４０と変更可能な基板２００とに結合することができる。特に、相互接続構造１１１６のアレイを、はんだボール１１０６の上部アレイに結合してもよく、メモリ装置の電気的インターフェイス２０６を、はんだボール１１０８の底部アレイに結合してもよい。メモリ装置２０５が変更可能なＣＰＵパッケージ基板２００に結合されるので、メモリ装置２０５は、基板２００を介して処理装置２０３（図１１Ａ参照）に電気的に結合することができる。本明細書で前述したように、はんだボール２０９のアレイは、ＣＰＵパッケージ基板２００をシステム基板に結合するために、変更可能なＣＰＵパッケージ基板２００の下に配置することができる。

【0114】

フレームソケットパッケージ組立体１１２０は、少なくとも３つの方法により形成することができる。少なくとも３つの方法のそれぞれは、図１１Ｈ〜図１１Ｊに示す例示的な実施形態に示されている。

【0115】

図１１Ｈには、最初にＲＧＡ１１０４をメモリ装置基板１１４０に取り付けることにより、フレームソケットパッケージ組立体１１２０を形成する方法が示されている。実施形態では、ＲＧＡ１１０４は、変更可能なＣＰＵパッケージ基板２００に取り付けられる前に、メモリ装置基板１１４０に取り付けられる。例えば、ＲＧＡ１１０４は、製造プロセス中に、メモリ装置基板１１４０に予め取り付けてもよい。つまり、顧客は、メモリ装置基板１１４０及びＲＧＡ１１０４が既に取り付けられた状態のメモリ装置２０５を購入することができる。ＲＧＡ１１０４を予め取り付けることは、はんだリフロー炉で処理すること等によって、従来のはんだリフロー法により行うことができる。あるいはまた、ＲＧＡ１１０４を予め取り付けることは、上部内部ヒータグリッド（図示せず）のみを通して電流を流すことにより行うことができる。

【0116】

実施形態では、ＲＧＡ１１０４は、メモリ装置２０５及びメモリ装置基板１１４０と共に、次にフレームソケット１１０２内に配置される。ＲＧＡ１１０４のエッジ部１１０５は、はんだボール１１０８の底部アレイをメモリ装置の電気的インターフェイス２０６（例えば、パッドのアレイ）と整列させるために、フレームソケット１１０２の内側面１１２３に対して摺動させることができる。一度底部ハンダボール１１０８が、メモリ装置の電気的インターフェイス２０６の対応するパッドの上に配置されると、底部はんだボール１１０８をリフローして、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００に取り付けることができる。実施形態では、はんだボール１１０８の底部アレイをリフローすることは、底部内部ヒータグリッド１１１２のみを通して電流を流すことによって行われる。例えば、スイッチ（図示せず）を起動して、電流が底部内部ヒータグリッド１１１２を介して流れることを可能にする。従って、ＲＧＡ１１０４は、１つの内部ヒータグリッドのみ−底部内部ヒータグリッド１１１２を有してもよい。

【0117】

ＲＧＡ１１０４をメモリ装置基板１１４０に予め取り付けるのではなく、代わりに、ＲＧＡ１１０４を、変更可能なＣＰＵパッケージ基板２００に予め取り付けてもよい。図１１Iには、最初にＲＧＡ１１０４を変更可能なＣＰＵパッケージ基板２００上に取り付けることにより、フレームソケットパッケージ組立体１１２０を形成する方法が示されている。実施形態では、ＲＧＡ１１０４は、製造プロセス中に、変更可能なＣＰＵパッケージ基板２００に予め取り付けられる。例えば、顧客は、ＲＧＡ１００４がフレームソケット１１０２に既に取り付けられた状態の変更可能なＣＰＵパッケージ基板２００を購入することができる。図１１Iに示されるように、ＲＧＡ１１０４は、はんだボール１１０８の底部アレイによって、メモリ装置の電気的インターフェイス２０６に予め取り付けられる。実施形態では、ＲＧＡ１１０４は、はんだボール１１０８の底部アレイをリフローすることによって、予め取り付けられる。例えば、はんだボール１１０８の底部アレイは、従来のはんだリフロー炉でリフローしてもよい。あるいはまた、ＲＧＡ１１０４を予め取り付けることは、底部内部のヒータグリッド（図示せず）のみを通して電流を流すことにより行うことができる。

【0118】

メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００に取り付けるために、メモリ装置基板１１４０を、はんだボール１１０６の上部アレイ上に下降させることができる。実施形態では、メモリ装置基板１１４０のエッジ部２１１は、フレームソケット１１０２の内面１１２３に対して摺動する。内面１１２３に対して摺動させることによって、メモリ装置基板１１４０をＲＧＡ１１０４に対して整列させることができる。具体的には、相互接続構造１１１６のアレイを、はんだボール１１０６の上部アレイと整列させることができる。一度相互接続構造１１１６がはんだボール１１０６の上部アレイ上に配置されると、はんだボール１１０６の上部アレイをリフローして、メモリ装置基板１１４０をＲＧＡ１１０４に取り付けることができる。従って、メモリ装置２０５を、変更可能なＣＰＵパッケージ基板２００に結合することができる。実施形態では、はんだボール１１０６の上部アレイをリフローすることは、上部内部ヒータグリッド１１１０のみを通して電流を流すことによって、行われる。例えば、スイッチ（図示せず）を起動して、電流が上部内部ヒータグリッド１１１０を流れることを可能にする。従って、ＲＧＡ１１０４は、１つの内部ヒータグリッドのみ−上部内部ヒータグリッド１１１０を有することができる。

【0119】

ＲＧＡ１１０４を、メモリ装置基板１１４０又は変更可能なＣＰＵパッケージ基板２００のいずれかに予め取り付けるのではなく、ＲＧＡ１１０４を、基板１１４０及び２００の両方に同時に取り付けることができる。図１１Ｊには、ＲＧＡ１１０４をメモリ装置基板１１４０及び変更可能なＣＰＵパッケージ基板２００の両方に同時に取り付けることにより、フレームソケットパッケージ組立体１１２０を形成する方法が示されている。実施形態では、ＲＧＡ１１０４は、フレームソケット１１０２内に配置され、メモリ装置基板１１４０は、ＲＧＡ１１０４上に配置される。ＲＧＡ１１０４及びメモリ装置基板１１４０の両方は、それら両方が、フレームソケット１１０２の内面１１２３に対して配置される際に、互いに整列させることができる。一度ＲＧＡ１１０４及びメモリ装置基板１１４０をフレームソケット１１０２内に配置すると、電流は、上部及び下部内部ヒータグリッド１１１０及び１１１２の両方を流れる。従って、はんだボール１１０６及び１１０８の上部及び底部のアレイの両方をリフローして、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００に結合することができる。このような実施形態では、ＲＧＡ１１０４は、その中に埋め込まれた内部ヒータグリッド１１１０及び１１１２を有してもよい。

【0120】

上述した実施形態では、メモリ装置２０５は、ＲＧＡ１１０４のリフローされたはんだボール１１０６／１１０８により、変更可能なＣＰＵパッケージ基板２００に取り付けられる。従って、はんだボール１１０６／１１０８をリフローし、且つはんだボール１１０６／１１０８が液体の形態であるときに、メモリ装置２０５をソケット１１０２から引き抜くことによって、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００のフレームソケット１１０２から取り外すことができる。新たなメモリ装置２０５及びメモリ装置基板１１４０が、次に、古いメモリ装置２０５及びメモリ装置基板１１４０と交換され、新しいＲＧＡ１１０４によってフレームソケット１１０２に取り付けられる。

【0121】

１．２ 圧入孔のセットの実施形態
リムーバブルメモリの機械的インターフェイスは、いくつかの実施形態ではソケットとして形成されるが、代替実施形態では、リムーバブルメモリの機械的インターフェイスは、図１２Ａに示されるように、圧入孔のセットとして形成してもよい。図１２Ａには、本発明の実施形態に係る変更可能な基板２００に形成された圧入孔１２０２のセットの上面斜視図が示されている。圧入孔１２０２のセットによって、メモリ装置を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。図１２Ａに示される実施形態では、圧入孔１２０２のセットは、４つの圧入孔のセットによって形成される。圧入孔１２０２のセットは、図２Ａに関して本明細書で説明した領域２０８内のメモリ装置の電気的インターフェイス２０６の周りに配置してもよい。実施形態では、メモリ装置の電気的インターフェイス２０６は、パッドのアレイである。本明細書でさらに説明するように、圧入孔１２０２によって、圧入孔の対応部分を変更可能な基板２００に取り付けるために、対応するピンが、これらの孔を通って挿入されることを可能にする。

【0122】

図１２Ｂには、本発明の実施形態に係る、圧入孔の対応部分１２０３の底面斜視図が示されている。実施形態では、圧入孔の対応部分１２０３は、メモリ装置基板１２４０の上部に実装されたメモリ装置２０５を含む。分離フレーム１２０８を、メモリ装置基板１２４０の底部に配置してもよい。分離フレーム１２０８は、本明細書でさらに説明するように、取り付けられた場合に、メモリ装置基板１２４０を変更可能なＣＰＵパッケージ基板２００から一定の距離だけ分離することを確実にすることができる。実施形態では、分離フレーム１２０８を、メモリ装置基板１２４０のエッジ部近くに配置してもよい。

【0123】

圧入孔の対応部分１２０３は、取付けピン１２０６のセットを含んでもよい。取付けピン１２０６を、メモリ装置基板１２４０の下面に配置してもよい。実施形態では、取付けピン１２０６のセットを、圧入孔１２０２のセットに対応するように配置してもよい。従って、各取付けピン１２０６は、各圧入孔１２０２に対応することができる。特定の実施形態では、取付けピン１２０６は、メモリ装置基板１２４０のコーナー部の近くに配置される。取付けピン１２０６は、テーパが付いた端部１２０７も含んでもよい。本明細書でさらに説明するように、テーパが付いた端部１２０７は、取付けピン１２０６を圧入孔１２０２に案内するのに役立つ。

【0124】

さらに、圧入孔の対応部分１２０３は、相互接続構造１２０４のアレイを含んでもよい。相互接続構造１２０４のアレイは、メモリ装置基板１２４０の底部であって、分離フレーム１２０８内に配置することができる。実施形態では、相互接続構造１２０４は、片持ちピンである。相互接続構造１２０４のアレイのそれぞれの相互接続構造は、メモリ装置の電気的インターフェイス２０６の各パッドに対応することができる。

【0125】

図１２Ｃに示されるように、相互接続構造１２０４は、分離フレーム１２０８の下方に突出してもよい。図１２Ｃには、圧入孔の対応部分１２０３の側面図が示されている。実施形態では、相互接続構造１２０４は、分離フレーム１２０８の底面１２１２の下方に一定の距離１２１０突出する。距離１２１０は、パッドの高さの差及び／又はメモリ装置の電気的インターフェイス２０６の相互接続構造の高さの差を補償するのに適した任意の距離とすることができる。実施形態では、距離１２１０は、約１ｍｍである。

【0126】

相互接続構造１２０４に加えて、取付けピン１２０６は、分離フレーム１２０８の下方にも突出してもよい。取付けピン１２０６は、分離フレーム１２０８の底面１２１２より下方に一定の距離１２１４突出してもよい。実施形態では、取付けピン１２０６は、相互接続構造１２０４よりもさらに突出する。従って、距離１２１４は、距離１２１０よりも大きくてもよい。取付けピン１２０６を相互接続構造１２０４よりもさらに突出させることによって、相互接続構造１２０４をメモリ装置の電気的インターフェイス２０６と接触させながら、取付けピン１２０６を圧入孔１２０２のセットに挿入することが可能になる。実施形態では、距離１２１４は、少なくとも２ｍｍである。特定の実施形態では、距離１２１４は、２〜４ｍｍの間である。

【0127】

図１２Ｄ−図１２Ｅには、メモリ装置２０５をリムーバブルメモリの機械的インターフェイスに取り付ける方法が示されている。具体的には、図１２Ｄ−図１２Ｅには、本発明の実施形態に係る圧入孔１２０２のセットに圧入孔の対応部分１２０３を取り付ける方法が示されている。

【0128】

圧入孔の対応部分１２０３を取り付けるために、図１２Ｄに示されるように、取付けピン１２０６のセットを、圧入孔１２０２のセットに向けて押すことができる。実施形態では、取付けピン１２０６のテーパが付いた端部１２０７は、対応部分１２０３を基板２００に向けて押すときに、取付けピン１２０６を圧入孔１２０２内に案内するのに役立つ。取付けピン１２０６を圧入孔１２０２通して挿入する際に、取付けピン１２０６によって、相互接続構造１２０４をメモリ装置の電気的インターフェイス２０６の各パッドに位置合わせする。実施形態では、図１２Ｅに示されるように、分離フレーム１２０８の底面１２１２が変更可能なＣＰＵパッケージ基板２００に接触するまで、取付けピン１２０６を圧入孔１２０２に向けて押圧する。分離フレーム１２０８によって、メモリ装置基板１２４０と変更可能なＣＰＵパッケージ基板２００との間の分離距離を維持し、相互接続構造１２０４での過度なストレスを防止する。分離フレーム１２０８がなければ、相互接続構造１２０４は、基板２００上で過度に押圧されて破損することがある。

【0129】

図１２Ｅに示されるように、取付けピン１２０６を圧入孔１２０２のセット内に実質的に挿入することができる。取付け前に、分離フレーム１２０８の下に延びる相互接続構造１２０４は、分離フレーム１２０８の下に延びていない。これは、対応部分１２０３を基板２００上に押し付けた場合に、相互接続構造１２０４のコンプライアンス(compliance)によるものである。そのように、相互接続構造１２０４は、メモリ装置の電気的インターフェイス２０６の各パッドに電気的接続される。従って、メモリ装置２０５は、変更可能なＣＰＵパッケージ基板２００に電気的に結合される。

【0130】

実施形態では、テーパが付いた端部１２０７の上方の取付けピン１２０６の直径は、圧入孔１２０２の直径より、僅かに大きくない場合に、この直径に実質的に等しい。従って、取付けピン１２０６を圧入孔１２０２内に挿入したときに、取付けピン１２０６は、圧入孔１２０２内にぴったりと適合し、それによって十分な静止摩擦を形成して、対応部分１２０３を所定の位置に維持する。また、ヒートシンク（図示せず）によって、可能な力（例えば、下向きの力）を加えて、対応部分１２０３を取り付けた状態に維持することができる。

【0131】

実施形態では、メモリ装置２０５は、圧入孔１２０２のセットと取付けピン１２０６のセットとの間で形成された静止摩擦力によって、変更可能なＣＰＵパッケージ基板２００に取り付けられる。従って、静止摩擦力よりも大きな力で圧入孔の対応部分１２０３を変更可能なＣＰＵパッケージ基板２００から離れる方向に引き抜くことにより、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００の圧入孔１２０２のセットから取り外すことができる。新しいメモリ装置２０５を含む新しい圧入孔の対応部分１２０３を、古いメモリ装置２０５を含む古い圧入孔の対応部分１２０３と交換し、且つ圧入孔１２０２のセットに取り付けることができる。

【0132】

１．３ 位置合せピンのセットの実施形態
実施形態では、位置合せピンのセットは、圧入孔のセットの代わりに、変更可能なＣＰＵパッケージ基板上に配置される。従って、位置合せピンのセットは、本発明の実施形態に係るリムーバブルメモリの機械的インターフェイスであってもよい。図１３Ａには、本発明の実施形態に係る変更可能な基板２００上に形成された位置合せピン１３０２のセットの上面斜視図が示されている。位置合せピン１３０２のセットによって、メモリ装置を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。さらに、位置合せピン１３０２のセットによって、Ｉ／Ｏ密集度を増大させるための多数の光ポートの実装が可能になる。

【0133】

図１３Ａに示される実施形態では、位置合せピン１３０２のセットは、２つの位置合せピンのセットで形成される。２つのピンが示されているが、３つ以上の位置合せピンを有する実施形態が、本明細書で想定される。位置合せピン１３０２のセットは、図２Ａに関して本明細書で説明した領域２０８内のメモリ装置の電気的インターフェイス２０６（例えば、パッドのアレイ）の周りに配置してもよい。あるいはまた、位置合せピン１３０２のセットを、光モジュールのＩ／Ｏアレイの周りに配置してもよい。本明細書でさらに説明するように、位置合せピン１３０２によって、対応する圧入孔をピンの周りに適合させて、位置合せピンの対応部分を変更可能な基板２００に取り付けるのが可能になる。実施形態では、位置合せピン１３０２は、それぞれ、位置合せピン１３０２を圧入孔内に案内するのを支援するためのテーパ部１３０５を含む。

【0134】

図１３Ｂには、本発明の実施形態に係る位置合せピンの対応部分１３０３の底面斜視図が示されている。位置合せピンの対応部分１３０３は、メモリ装置基板１３４０と、相互接続構造１３０６のアレイとを含む。相互接続構造１３０６のアレイは、メモリ装置基板１３４０の底面１３０７上に配置してもよい。実施形態では、メモリ装置基板１３４０は、圧入孔１３０４のセットを含む。圧入孔１３０４のセットは、本明細書で上述した、変更可能な基板２００上の位置合せピン１３０２のセットに対応することができる。従って、位置合せピン１３０２のセットを圧入孔１３０４のセットを介して挿入して、位置合せピンの対応部分１３０３を変更可能な基板２００に接続することができる。

【0135】

図１３Ｃには、位置合せピンの対応部分１３０３の上面斜視図が示されている。図示されるように、メモリ装置２０５を、メモリ装置基板１３４０上に実装してもよい。実施形態では、相互接続構造１３０６は、メモリ装置基板１３４０を介してメモリ装置２０５に結合される。実施形態では、圧入孔１３０５は、メモリ装置基板１３４０を通って延びる。

【0136】

図１３Ｄには、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００に相互接続するために使用される中間構造体１３０８が示されている。実施形態では、中間構造体によって、相互接続構造１３０６とメモリ装置の電気的インターフェイス２０６との両方との直接的な接点を形成する。図１３Ｄの例示的な実施形態に示されるように、中間構造体１３０８は、Ｕ字形状のプロファイルに曲げられたフレキシブル基板１３１６を含む。フレキシブル基板１３１６は、その表面内又はその表面上に経路が形成された様々な電気配線を有する任意の適切なフレキシブル基板であってもよい。実施形態では、フレキシブル基板１３１６は、フレキシブルプリント回路（FPC）である。

【0137】

フレキシブル基板１３１６がＵ字形状のプロファイルを有しているので、フレキシブル基板１３１６は、こうして３つの異なる部分を有することができる。例えば、フレキシブル基板１３１６は、屈曲部１３１９によって互いに接続された上側部分１３１５と下側部分１３１７とを有することができる。実施形態では、上側部分１３１５は、下側部分１３１７より上方に直接的に配置される。実施形態では、弾性部材１３１８を上側部分及び下側部分１３１５，１３１７の間に配置してもよい。本明細書でさらに説明するように、弾性部材１３１８によって、上側部分及び下側部分１３１５及び１３１７に亘った一定程度のコンプライアンスが可能になり、不均一な接触高さを補償する。

【0138】

圧入孔１３１４のセットを、上側部分１３１５及び下側部分１３１７の両方に配置してもよい。圧入孔１３１４によって、取付け中に、中間構造体１３０８を、メモリ装置の電気的インターフェイス２０６と相互接続構造１３０６との両方に位置合わせすることが可能になる。実施形態では、位置合せピン１３０２のセットが圧入孔１３１４を介して挿入されたときに、位置合せが、行われる。

【0139】

上部相互接続１３１０のアレイを、フレキシブル基板１３１６の上側部分１３１５上に配置してもよい。実施形態では、図１３Ｅに示されるように、上部相互接続１３１０のアレイは、上側部分１３１５の上面１３２０上に配置される。

【0140】

図１３Ｅには、図１３Ｄの線Ｄ−Ｄ’を横切る中間構造体１３０８の断面図が示されている。中間構造体１３０８は、上部相互接続１３１０のアレイだけでなく、下部相互接続１３１２のアレイを含むことができる。実施形態では、下部相互接続１３１２のアレイは、下側部分１３１７の底面１３２２上に配置される。上部及び底部相互接続１３１０及び１３１２のアレイは、任意の適切な相互接続構造であってもよい。例えば、上部及び下部相互接続１３１０及び１３１２は、固体銅ボールのアレイであってもよい。固体銅ボールのアレイを相互接続１３１０及び１３１２として利用することによって、相互接続ピッチを最小に抑えることができる。実施形態では、上部及び底部相互接続１３１０及び１３１２のピッチは、０．５ｍｍ未満であってもよい。特定の実施形態では、このピッチは、約０．３ｍｍ以下であってもよい。従って、メモリ装置の電気的インターフェイス２０６、又は任意の他の対応するＩ／Ｏアレイは、縮小した設置面積を有することができる。設置面積を低減することによって、より多くのメモリ装置２０５の実装及び／又はメモリ装置基板１３４０上に複数のランド側コンデンサの実装が可能になる。実施形態では、上部相互接続１３１０のアレイは、フレキシブル基板１３１６を介して下部相互接続１３１２のアレイに電気的に結合される。フレキシブル基板１３１６内の又はこの基板上の電気配線は、上側及び下側部分１３１５及び１３１７に亘って経路を形成し且つ屈曲部１３１９に沿って経路を形成することにより、上部及び下部相互接続１３１０及び１３１２を相互接続することができる。

【0141】

実施形態では、中間構造体１３０８を利用することによって、メモリ装置の電気的インターフェイス２０６と相互接続構造１３０６との両方を、パッドのアレイとして形成することが可能になる。こうして、メモリ装置の電気的インターフェイス２０６及び相互接続構造１３０６は、変更可能なＣＰＵパッケージ基板２００及びメモリ装置基板１３４０からそれぞれ、大幅に突出しなくてもよい。従って、メモリ装置の電気的インターフェイス２０６及び相互接続構造１３０６は、損傷により耐えることができる。

【0142】

図１３Ｆ−図１３Ｇには、位置合せピン１３０２を利用して、メモリ装置を変更可能なＣＰＵパッケージ基板に取り付ける方法が示されている。具体的には、図１３Ｆ−図１３Ｇには、位置合せピン１３０２及び中間構造体１３１６を用いて、位置合せピンの対応部分１３０３をメモリ装置の電気的インターフェイス２０６に取り付ける方法が示されている。

【0143】

位置合せピンの対応部分１３０３を取り付けるために、図１３Ｆに示されるように、中間構造体１３１６は、最初に、メモリ装置の電気的インターフェイス２０６上に配置される。実施形態では、位置合せピン１３０２は、フレキシブル基板１３１６の上側及び下側部分１３１５及び１３１７内で圧入孔１３１４内に及びこの圧入孔を通って挿入される。位置合せピン１３０２の直径は、圧入孔１３１４の直径よりも僅かに大きくない場合に、この直径に実質的に等しくもよい。従って、圧入孔１３１４と位置合せピン１３０２との間の相互作用によって形成された静止摩擦によって、中間構造体１３１６を所定の位置に固定する。実施形態では、底部相互接続１３１２のアレイ（図示せず）は、メモリ装置の電気的インターフェイス２０６の各パッドに結合される。

【0144】

その後、図１３Ｇでは、位置合せピンの対応部分１３０３は、中間構造体１３１６の上部に配置される。実施形態では、位置合せピン１３０２は、メモリ装置基板１３４０における圧入孔１３０４内に挿入される。中間構造体１３１６と同様に、位置合せピンの対応部分１３０３は、位置合せピン１３０２と圧入孔１３０４との間の静止摩擦によって所定の位置に保持することができる。実施形態では、位置合せピン１３０２は、相互接続構造１３０６を上部相互接続１３１０に位置合わせするのに役立つ。位置合せピンの対応部分１３０３が中間構造体１３１６に配置された場合に、相互接続構造１３０６のアレイを、中間構造体１３１６上のそれぞれの上部相互接続１３１０に結合することができる。従って、メモリ装置２０５を、変更可能なＣＰＵパッケージ基板２００に電気的に結合することができる。

【0145】

実施形態では、上側及び下側部分１３１５及び１３１７との間に配置され弾性部材１３１８によって、相互接続１３１０及び１３１２の上部及び底部アレイに一定程度の垂直方向コンプライアンスが可能になる。一定程度の垂直方向コンプライアンスを可能にすることによって、弾性部材１３１８は、相互接続１３１０及び１３１２の上部及び下部のアレイでの相互接続のサイズの異常を補償するために役に立つ。実施形態では、弾性部材１３１８は、任意の適切な弾性材料で形成してもよい。例えば、弾性部材１３１８は、シリコーンスラブ又は線形ばねのアレイから形成してもよい。十分な垂直方向コンプライアンスを可能にするために、弾性部材１３１８を、適切な厚さで形成してもよい。実施形態では、弾性部材１３１８の厚さは、１〜３ミリメートルの間の範囲である。特定の実施形態では、弾性部材１３１８は、約２ｍｍの厚さである。

【0146】

必要に応じて、オプションのヒートシンク（図示せず）を使用して、更なる有効な力を加えることができる。例えば、ヒートシンクによって、位置合せピンの対応部分１３０３の上に下向きの力を加えて、適切な電気的結合を確保することができる。

【0147】

実施形態では、メモリ装置２０５は、取付けピン１３０２のセットと圧入孔１３０４のセットとの間に形成された静止摩擦力により、変更可能なＣＰＵパッケージ基板２００に結合される。従って、静止摩擦力よりも大きい力で位置合せピンの対応部分１３０３を変更可能なＣＰＵパッケージ基板２００から引き抜くことによって、メモリ装置２０５を変更可能なＣＰＵパッケージ基板２００の取付けピン１３０２のセットから取り外すことができる。あるいはまた、ヒートシンクが存在する場合に、位置合せピンの対応部分１３０３を取付けピン１３０２のセットから引き抜く前に、ヒートシンクを最初に取り外してもよい。新しいメモリ装置２０５を含む新しい圧入孔の対応部分１３０３を、古いメモリ装置２０５を含む古い圧入孔の対応部分１３０３と交換し、且つ位置合せピン１３０２のセットに取り付ける。

【0148】

示される実施形態では、リムーバブルメモリ装置２０５を取り付けるために中間構造体１３１６を利用しているが、実施形態は、このような用途に限定されるものではない。例えば、中間構造体１３１６を使用して、Ｉ／Ｏのための光モジュールを取り付けてもよい。光モジュールは、上部及び下部相互接続１３１０及び１３１２の微細なピッチのアレイから利益を得ることができる。例えば、微細なピッチのアレイによる設置面積の減少によって、追加の光学モジュールを変更可能なＣＰＵパッケージ基板２００に結合することが可能になり、それによって装置の性能が高まる。

【0149】

１．４ ばね式クリップの実施形態
実施形態では、図１４Ａに示されるように、リムーバブルメモリの機械的インターフェイスは、ばね式クリップで形成してもよい。図１４Ａには、本発明の実施形態に係る変更可能な基板２００上のばね式クリップ１４０２の上面斜視図が示されている。ばね式クリップ１４０２を使用して、メモリ装置を変更可能なＣＰＵパッケージ基板２００に取り付けることができる。さらに、ばね式クリップ１４０２によって、取り付けたメモリ装置を変更可能なＣＰＵパッケージ基板２００から取り外すことが可能になる。図１４Ａに示される実施形態では、ばね式クリップ１４０２は、上部プレート１４０４及びばね１４０６により形成される。上部プレート１４０４は、メモリ装置等の構造が適合し得る上部開口部１４０５を含む。ばね１４０６は、変更可能な基板２００に向けて上部プレート１４０４の一部を引き寄せるための力を発生させる任意の適切なばねであってもよい。実施形態では、ばね１４０６は、コイルばねである。ばね式クリップ１４０２は、図２Ａに関して本明細書で説明した領域２０８内のメモリ装置の電気的インターフェイス２０６（例えば、パッドのアレイ）の周りに及びこのインターファイス上に配置してもよい。従って、メモリ装置等の構造は、ばね式クリップ１４０２により、メモリ装置の電気的インターフェイス２０６に取り付けることができる。実施形態では、ばね式クリップ１４０２によって、メモリ装置を取り外すことも可能になる。

【0150】

図１４Ｂ−図１４Ｃには、本発明の実施形態に係るばね式クリップの対応部分１４０３の底面及び上面斜視図が示されている。図１４Ｂに示されるように、ばね式クリップの対応部分１４０３は、メモリ装置基板１４４０及び分離フレーム１４１０によって形成される。分離フレーム１４１０を、メモリ装置基板１４４０の底面１４１４上に配置してもよい。さらに、ばね式クリップの対応部分１４０３は、分離フレーム１４１０内に配置された相互接続構造１４１２のアレイを含んでもよい。相互接続構造１４１２のアレイは、片持ちピンのアレイ等の任意の適切なコンプライアントな相互接続であってもよい。片持ちピンによって、僅かの程度のコンプライアンスにより、メモリ装置の電気的インターフェイス２０６に亘る任意の不均一な高さを補償することができる。実施形態では、本明細書でさらに説明するように、分離フレーム１４１０によって、取付け中の、相互接続構造１４１２のアレイへの損傷が防止される。切欠き１４０８のペアを、メモリ装置基板１４４０内に形成してもよい。実施形態では、切り欠き１４０８のペアは、基板１４４０のエッジ部から延び、且つメモリ装置基板１４４０のエッジ部１４１３から離れる方向に一定の距離１４１５に配置される。切欠き１４０８は、対応部分１４０３を変更可能なＣＰＵパッケージ基板２００に位置合わせするのに役立つだけでなく、基板２００に取り付けたときに、対応部分１４０３を所定の位置にロックするのに役立つ。

【0151】

図１４Ｃを簡潔に参照すると、メモリ装置２０５を、メモリ装置基板１４４０の上面１４１６に実装してもよい。メモリ装置２０５は、メモリ装置基板１４４０を介して相互接続構造１４１２に電気的に結合することができる。実施形態では、相互接続構造１４１２は、本明細書で説明するように、この相互接続構造１４１２が、分離表面上で対応するパッドに接触させることができるように分離フレーム１４１０の下に突出する。

【0152】

図１４Ｄ〜図１４Ｆには、本発明の実施形態に係るばね式クリップ１４０２を利用してメモリ装置を変更可能なＣＰＵパッケージ基板に取り付ける方法が示されている。具体的には、図１４Ｄ〜図１４Ｆには、ばね式クリップ１４０２を用いてばね式クリップの対応部分１４０３をメモリ装置の電気的インターフェイス２０６に取り付ける方法が示されている。

【0153】

ばね式クリップの対応部分１４０３を取り付けるために、図１４Ｄに示されるように、下向きの力１４１８が、最初に、上部プレート１４０４の非係合部分１４１９に加えられる。実施形態では、下向きの力１４１８は、指で生成されるが、力を加えることができる任意の他の物体を使用してもよい。下向きの力１４１８が加えられた場合に、対応する上向きの力が、上部プレート１４０４の係合部分１４２１に生成される。上向きの力１４１９によって、上部プレート１４０４の係合部分１４２１を持ち上げる。

【0154】

一度係合部分１４２１が持ち上げられると、図１４Ｅに示されるように、ばね式クリップの対応部分１４０３を、上部プレート１４０４の係合部分１４２１と変更可能なＣＰＵパッケージ基板２００との間に挿入することができる。実施形態では、対応部分１４０３は、停止突起部１４２２に接触するまで挿入することができる。停止突起部１４２２は、垂直方向上向きに延びる変更可能なＣＰＵパッケージ基板２００の一部であってもよい。停止突起部１４２２によって、対応部分１４０３がクリップ１４０２内に過度に挿入されるのを防止することができる。さらに、突起部１４２２によって、対応部分１４０３をメモリ装置の電気的インターフェイス２０６と位置合わせすることができる。

【0155】

対応部分１４０３が停止突起部１４２２に接触した後に、下向きの力が、解除され１４２０、それによって、ばね１４０６により下向きのクリップ力１４２８を生成することができる。クリップ力１４２８によって、変更可能なＣＰＵパッケージ基板２００に向けて上部プレート１４０４の係合部分１４２１を引き寄せてもよい。実施形態では、上部プレート１４０４は、係合部分１４２１の端部に係止突起部１４２６を含むことができる。係止突起部１４２６は、メモリ装置基板１４４０に形成された切欠き１４０８内に適合することができる。相互接続構造１４１２が、メモリ装置の電気的インターフェイス２０６とずれている場合に、係止突起部１４２６は、切欠き１４０８内に挿入することができない。従って、対応部分１４０３の位置は、係止突起部１４２６が切欠き１４０８内に適合するまで、調整される。実施形態では、上部プレート１４０４は、２つの係止突起部１４２６を有しており、それぞれの係止突起部は、図１４Ｂに示されるそれぞれの切欠きに対応する。

【0156】

一度対応部分１４０３が取り付けられると、図１４Ｆに示されるように、ばね式クリップ１４０２が対応部分１４０３に押し付けられ、次に、相互接続構造１４１２をメモリ装置の電気的インターフェイス２０６に係合させる。従って、電気的接続が、変更可能なＣＰＵパッケージ基板２００とメモリ装置２０５との間に形成される。実施形態では、クリップ１４０２が閉じているときに、開口部１４０５によって、メモリ装置２０５にクリアランスが与えられる。

【0157】

一度閉じられると、メモリ装置基板１４４０は、クリップ１４０２から離れる方向に所定の距離１４１５突出することができる。この突出部によって、ユーザが、対応部分１４０３の着脱時に、基板１４４０を掴むことができる。

【0158】

実施形態では、メモリ装置２０５は、ばね１４０６によって生成された下向きの力により、変更可能なＣＰＵパッケージ基板２００に結合される。従って、下向きの力を上部プレート１４０４の非係合領域１４１９上に加えることによって、クリップ１４０２を開き、そしてメモリ装置２０５を変更可能なＣＰＵパッケージ基板２００のばね式クリップ１４０２から取り外すことが可能になる。新しいメモリ装置２０５を含む新しいばね式クリップの対応部分１４０３を、古いメモリ装置２０５を含む古いばね式のクリップの対応部分１４０３を交換し、且つばね式クリップ１４０２に取り付けることができる。

【0159】

本明細書に開示されたリムーバブルメモリの機械的インターフェイスについての異なる実施形態は、一般的に、取付け後であっても、メモリ装置をＣＰＵパッケージ基板から取り外すことが可能になることを理解されたい。メモリ装置を取り外すには、別のツールを必要としない。従って、顧客等の全てのユーザが、設計要件に応じてメモリ装置を変更可能なＣＰＵパッケージ基板上で取り外し及び／又は交換することができる。

【0160】

２．０ コンピュータシステム
図１５には、本発明の一実装態様で実施されるコンピュータシステム１５００が示されている。コンピュータ装置１５００は、基板１５０２を収容する。基板１５０２は、プロセッサ１５０４及び少なくとも１つの通信チップ１５０６を含むが、これらに限定されないような多数の構成要素を含むことができる。プロセッサ１５０４は、基板１５０２に物理的及び電気的に結合される。一部の実装態様では、少なくとも１つの通信チップ１５０６は、基板１５０２に物理的及び電気的に結合される。さらなる実装態様では、通信チップ１５０６は、プロセッサ１５０４の一部である。

【0161】

その用途に応じて、コンピュータ装置１５００は、基板１５０２に物理的及び電気的に結合しても又はしなくてもよい他の構成要素を含んでもよい。これら他の構成要素は、揮発性メモリ（例えば、DRAM）、不揮発性メモリ（例えば、ROM）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（GPS）装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（CD）、デジタル多用途ディスク（DVD）等）を含むが、これらに限定されるものではない。

【0162】

通信チップ１５０６によって、コンピュータ装置１５００との間でデータを転送するための無線通信が可能になる。「無線」という用語及びその派生語は、非固体媒体を介して変調された電磁放射の使用によってデータを通信するような、回路、装置、システム、方法、技術、通信チャネル等を表すために使用することができる。この用語は、関連する装置が、任意のワイヤを含まないことを意味するものではないが、いくつかの実施形態ではワイヤを含まないことがある。通信チップ１５０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１規格）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６規格）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（LTE）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース、これらの派生規格、ならびに３Ｇ、４Ｇ、５Ｇ、及びこれ以降の規格として指定されている他の無線プロトコルを含むが、これらに限定されないような多数の無線規格又はプロトコルのうちのいずれかで実装することができる。コンピュータ装置１５００は、複数の通信チップ１５０６を含んでもよい。例えば、第１の通信チップ１５０６は、Ｗｉ−Ｆｉ及びブルートゥース等の短距離無線通信に専用のものとすることができ、第２の通信チップ１５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ、及び他の通信規格等の長距離無線通信に専用のものとすることができる。

【0163】

コンピュータ装置１５００のプロセッサ１５０４は、本発明の実装態様に応じて、リムーバブルメモリの機械的インターフェイスを有するＣＰＵパッケージ基板を含んでパッケージ化された集積回路ダイを含む。本発明のいくつかの実装態様では、プロセッサの集積回路ダイは、１つ又は複数の半導体装置を含む。用語「プロセッサ」は、レジスタ及び／又はメモリに記憶することができるその電子データを他の電子データに変換するために、レジスタ及び／又はメモリからの電子データを処理する任意の装置又は装置の一部を指すことができる。

【0164】

通信チップ１５０６は、本発明の実装態様に応じて、リムーバブルメモリの機械的インターフェイスを有するＣＰＵパッケージ基板を含んでパッケージ化された集積回路ダイも含む。本発明の別の実装形態によれば、プロセッサの集積回路ダイは、１つ又は複数の半導体装置を含む。

【0165】

さらなる実装態様では、コンピュータ装置１５００内に収容された他の構成要素は、本発明の実装態様に応じて、リムーバブルメモリの機械的インターフェイスを有するＣＰＵパッケージ基板を含むことができる。

【0166】

様々な実装態様では、コンピュータ装置１５００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（PDA）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御装置、デジタルカメラ、携帯型音楽プレーヤ、デジタルビデオレコーダであってもよい。さらなる実装態様では、コンピュータ装置１５００は、データを処理する任意の他の電子機器であってもよい。

【0167】

実施形態では、パッケージ基板は、処理装置のインターフェイスと、パッケージ基板上に配置されたメモリ装置の電気的インターフェイスと、メモリ装置の電気的インターフェイスに近接して配置されたリムーバブルメモリの機械的インターフェイスとを含む。リムーバブルメモリの機械的インターフェイスによって、メモリ装置をパッケージ基板に取り付けた後に、メモリ装置をパッケージ基板から容易に取り外すことが可能になる。

【0168】

メモリ装置の電気的インターフェイスは、ランド・グリッド・アレイを含んでもよい。実施形態では、メモリ装置の電気的インターフェイスは、ピンのアレイを含む。実施形態では、リムーバブルメモリの機械的インターフェイスは、メモリ装置の電気的インターフェイスと接触する電気接点を有しており、及びリムーバブルメモリの機械的インターフェイスと嵌合するとともにメモリ装置と一体化されるような機械的な対応部分に対する電気的接触のための露出した電気接点を有する。

【0169】

実施形態では、リムーバブルメモリの機械的インターフェイスは、スライドレール式ソケットである。スライドレール式ソケットは、角度の付いたピンのアレイと、ソケットの対向する２辺のスライド溝と、停止壁とを含むことができる。角度の付いたピンは、停止壁に向けて傾斜させてもよい。

【0170】

実施形態では、リムーバブルメモリの機械的インターフェイスは、マルチエッジ・コネクタソケットである。マルチエッジ・コネクタソケットは、接合部で接続された第１の部分及び第２の部分であって、第１の部分は、第２の部分からのオフセット角度の方向に延びる、第１の部分及び第２の部分と；この接合部を通って延びるとともに第１及び第２の部分の両方に沿って延びる開口部と；第１及び第２の部分の一方からオフセット角度の半分の角度の方向に延びる接点のアレイと；を含むダブルエッジソケットである。第１及び第２の部分は、接点のアレイに対して平行な方向に延びる面取りしたコーナー部を有してもよい。マルチエッジ・コネクタソケットは、フレーム形状の構造体と、この構造体の上面に複数の開口部とを含むフルエッジ・ピングリッドアレイ・ソケットであってもよい。

【0171】

実施形態では、リムーバブルメモリの機械的インターフェイスは、ハウジング構造と、このハウジング構造内の開口部のアレイと、ピンのアレイとを含む。ピンのアレイの各ピンは、開口部のアレイ内の各開口部内に配置してもよい。各ピンは、湾曲した接点端部を有することができる。実施形態では、湾曲した接点端部のチップから湾曲した接点端部の赤道までの第１の距離は、相互接続はんだボールのチップから相互接続はんだボールの赤道までの第２の距離よりも小さい。開口部アレイの各開口部は、相互接続領域と、はんだボール領域のピンたわみ領域とを含むことができ、ピンたわみ領域は、はんだボール領域から延びる。

【0172】

実施形態では、リムーバブルメモリの機械的インターフェイスは、対向する２つの端部を有する可撓性ケーブルのストリップと、この対向する端部の一方に配置されたメモリ装置とから構成された対応部分に結合される。可撓性ケーブルは、対向する端部の一方に接続部を有し、この接続部は、メモリ装置の電気的インターフェイスと嵌合する。可撓性ケーブルは、対向する端部の他方に第２のメモリ装置と、メモリ装置同士の間に接続部分とを有してもよく、接続部は、メモリ装置の電気的インターフェイスと嵌合する。メモリ装置は、処理装置のインターフェイスに接続された、処理装置のヒートシンクに取り付けてもよい。

【0173】

実施形態では、リムーバブルメモリの機械的インターフェイスは、ソケットのペアの各ソケット内で水平方向に配置された開口部を含むソケットのペアを含み、メモリ装置は、ソケットのペアの間で水平方向に適合する。ソケットのペアは、ソケットのペア及びメモリ装置が、処理装置のインターフェイスに接続された、処理装置のヒートシンクの下に存在することを可能にする高さを有してもよい。

【0174】

実施形態では、リムーバブルメモリの機械的インターフェイスは、位置合せフレーム及びランド・グリッド・アレイを含むフレームソケットであり、位置合せフレームは、片面内に切欠きを有する。フレームソケットは、パッケージ基板からメモリ装置のリフロー取り外しをサポートすることができる。実施形態では、リムーバブルメモリの機械的インターフェイスは、位置合せ孔のセットを含む。実施形態では、リムーバブルメモリの機械的インターフェイスは、位置合せピンのセットを含む。リムーバブルメモリの機械的インターフェイスは、ばね式クリップであってもよい。

【0175】

実施形態では、パッケージシステムは、パッケージ基板と、このパッケージ基板に結合された処理装置と、パッケージ基板上に配置されたメモリ装置の電気的インターフェイスと、メモリ装置の電気的インターフェイスに近接して配置されたリムーバブルメモリの機械的インターフェイスと、リムーバブルメモリの機械的インターフェイスによってメモリ装置の電気的インターフェイスに取り付けられたメモリ装置とを含み、リムーバブルメモリの機械的インターフェイスによって、メモリ装置をメモリ装置の電気的インターフェイスに容易に取り外し及び再取り付けすることが可能になる。パッケージシステムは、メモリ装置の電気的インターフェイスとメモリ装置との間に配置されたリフロー可能なグリッドアレイをさらに含むことができる。メモリ装置は、パッケージ基板上の処理装置に電気的に結合してもよい。

【0176】

実施形態では、パッケージシステムを製造する方法は、処理装置をパッケージ基板に取り付けるステップと、メモリ装置基板を、メモリ装置の電気的インターフェイスの周りのパッケージ基板上に配置されたリムーバブルメモリの機械的インターフェイスに取り付けることにより、メモリ装置をパッケージ基板に取り付けるステップとを含む。

【0177】

メモリ装置基板は、リムーバブルメモリの機械的インターフェイスのソケット内にメモリ装置基板を挿入することによって、取り付けることができる。実施形態では、メモリ装置は、リムーバブルメモリの機械的インターフェイスのスライド溝内にメモリ装置基板を摺動させることにより、取り付けられる。実施形態では、メモリ装置は、リムーバブルメモリの機械的インターフェイスのハウジング構造上にメモリ装置基板を押すことにより、取り付けられる。ハウジング構造は、メモリ装置基板上にはんだボールのアレイに対応する開口部のアレイを有する。開口アレイの各開口部は、その内部に配置された湾曲した接点端部を有するピンを有することができる。はんだボールは、湾曲した接点端部の赤道よりも低い点で、湾曲した接点端部に接触してもよい。

【0178】

実施形態では、低挿入力コネクタは、ハウジング構造と、このハウジング構造内の開口部のアレイと、この開口部のアレイの各開口部内のピンとを含み、ピンは、湾曲した接点端部を有する。開口部のアレイの各開口部は、開口部から延びる延長したたわみ部分を有してもよい。

【0179】

実施形態では、マルチエッジコネクタは、一方の端部で接合された少なくとも２つのエッジ部を有する基板であって、２つのエッジ部は互いに分離角度を形成する、基板と；少なくとも２つのエッジに沿って連続的に延びる単一の接続インターフェイスと；接続インターフェイス上の複数のパッドであって、複数のパッドの各パッドは、少なくとも２つのエッジ部の一方から分離角度の半分の角度の方向に延びる、複数のパッドと；を含む。マルチエッジコネクタは、基板のコーナーに配置された面取りされたエッジ部を含むことができ、この面取りされたエッジは、複数のパッドに対して平行な方向に延びる。

【0180】

本発明の様々な態様を利用するには、上述した実施形態の組合せ又は変形形態は、リムーバブルメモリの機械的インターフェイスを含むＣＰＵパッケージ基板を形成することが可能であることが当業者に明らかになるであろう。本発明の実施形態について、構造的特徴及び／又は方法論的動作に特有の用語で説明してきたが、添付の特許請求の範囲に規定される発明は、必ずしも説明した特定の特徴又は動作に限定されないことを理解すべきである。開示された特定の特徴及び動作は、代わりに、本発明の実施形態を説明するのに有用な請求項に係る発明の特定の優美(graceful)な実装態様として理解すべきある。

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図3D】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図6G】

【図6H】

【図6I】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図7F】

【図7G】

【図7H】

【図8A】

【図8B】

【図8C】

【図8D】

【図9A】

【図9B】

【図9C】

【図9D】

【図9E】

【図9F】

【図10A】

【図10B】

【図10C】

【図10D】

【図10E】

【図10F】

【図10G】

【図10H】

【図11A】

【図11B】

【図11C】

【図11D】

【図11E】

【図11F】

【図11G】

【図11H】

【図11I】

【図11J】

【図12A】

【図12B】

【図12C】

【図12D】

【図12E】

【図13A】

【図13B】

【図13C】

【図13D】

【図13E】

【図13F】

【図13G】

【図14A】

【図14B】

【図14C】

【図14D】

【図14E】

【図14F】

【図15】