(58)【調査した分野】(Int.Cl.,DB名)
【背景技術】
【0002】
半導体電力変換装置として代表的なインバータ装置は、
図9に示すように、交流電源100から供給される交流電力をダイオード整流器200で直流電圧に変換し、この直流電圧をコンデンサ300で平滑化し、インバータ回路400で交流電力に変換されて交流負荷500に供給される。ここで、インバータ回路400は、上下3組の上スイッチングアームSu、Sv、Swと下スイッチングアームSx、Sy、Szとが個別に直列に接続された3組のハーフブリッジ回路がコンデンサ300と並列に接続された構成を有する。そして、各ハーフブリッジ回路のスイッチングアーム間の接続点から出力される三相交流が交流負荷500に供給される。各スイッチングアームSu〜Szのそれぞれは、絶縁ゲートバイポーラトランジスタ(IGBT)やパワーMOS電界効果トランジスタ等を代表とする電圧制御型半導体素子401とこれに逆並列に接続されたフリーホイーリングダイオード(FWD)402とで構成されている。
【0003】
ところで、上述した各アームSu〜Szは、通常、
図10(a)に示すTO−220,247,3Pなどと呼ばれるディスクリートタイプの半導体素子Seや
図10(b)に示すモジュールタイプの半導体素子Smなどの形状を有する電子部品として構成されている。電流容量が比較的小さい電力変換装置には
図10(a)に示すディスクリートタイプの半導体素子Seが使用され、反対に電流容量が比較的大きい電力変換装置には
図10(b)に示すモジュールタイプの半導体素子Smが用いられる。
【0004】
図10(a)に示すディスクリートタイプの半導体素子Seを使用して電流容量の大きい装置を構成する場合には、
図11に示すように、複数のディスクリートタイプの半導体素子Seを並列に配置して接続するようにしている(特許文献1参照)。
ここで、ディスクリートタイプの半導体素子SeがIGBTの場合は、等価回路で表すと、
図12(a)に示すように、コレクタ及びエミッタ間にフリーホイーリングダイオードが逆方向接続された構成を有する。外見は、
図12(b)に示すように、正面から見て長方形で、下端部には、左側からゲート端子G、コレクタ端子C及びエミッタ端子Eが順に突出形成されている。また、厚みは、
図12(c)に示すように比較的薄く、非絶縁パッケージの場合、背面側にコレクタ端子Cと同電位となる背面金属板部C2が露出して形成されている。
【0005】
また、ディスクリートタイプの半導体素子Seは、電圧が印加されたり、電流が流れたりすると発熱するため、何らかの冷却手段が必要となる。そこで、ディスクリートタイプの半導体素子Seでは、背面側に露出形成された背面金属板部C2を放熱面としてこの背面金属板部C2を冷却フィン上などに接触させ、冷却する必要がある。
複数のディスクリートタイプの半導体素子Seを並列接続する場合には、
図13に示すように横長の共通冷却フィンFに背面金属板部C2を接触させて並列配置するようにしている。また、ヒートシンク上に絶縁伝熱シートを介して半導体ディスクリート部品を並列配置することも知られている(例えば、特許文献2参照)。
【0006】
さらには、ディスクリート半導体素子の背面金属板部をケース本体に取り付けばねを用いて密着させて固定し、ディスクリートタイプの半導体素子の中央部のコレクタ端子を背面金属板部から離れる方向に折り曲げてその延長端を再度折り曲げるようにし、先端の折り曲げ部をプリント基板に挿通することにより、ディスクリート半導体素子の傾斜を抑制して金属板部とケース本体との密着性を高める構成とすることも知られている(例えば、特許文献3参照)。
【発明の概要】
【発明が解決しようとする課題】
【0008】
このようなディスクリートタイプの半導体素子Seは、
図14(a)に示すようにプリント基板に配置される場合が多いが、コレクタ端子C−エミッタ端子E間の電圧V
CEの高い、高耐圧のIGBTを適用すると、プリント基板600上で、高電位となるコレクタ端子Cと、低電位となるゲート端子G及びエミッタ端子Eとの間に絶縁沿面距離が確保できなくなる。
【0009】
このため、
図14(b)に示すように、プリント基板600にゲート端子Gの挿通孔及びコレクタ端子Cの挿通孔間とコレクタ端子Cの挿通孔及びエミッタ端子Eの挿通孔との間に、ゲート端子G、コレクタ端子C及びエミッタ端子Eの配列方向と直交する方向に延長する2つのスリット701,702を形成して絶縁沿面距離を確保することが考えられる。
【0010】
しかしながら、この場合には、1つのディスクリートタイプの半導体素子Seに対して2つのスリット701,702を形成する必要があることからプリント基板600の強度が低下してしまうという未解決の課題が生じる。
また、前述した特許文献3に記載されているように、中央のコレクタ端子Cを背面金属板部とは反対側の前方に折り曲げ、その折り曲げ端をさらに下方に折り曲げてプリント基板の挿通孔に挿通することも考えられる。この場合には、
図15に示すように、複数のディスクリートタイプの半導体素子を直列に接続する場合、コレクタ端子Cが前方に折り曲げられて突出する関係で、ディスクリートタイプの半導体素子Seの前方側の絶縁沿面距離がコレクタ端子の絶縁沿面距離分だけ前方に膨出することになり、プリント基板上でのディスクリートタイプの半導体素子Seの配列長さが長くなり、結果としてプリント基板サイズの大型化に繋がってしまい、コストアップとなるという未解決の課題がある。
【0011】
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、ディスクリートタイプの半導体素子の絶縁沿面距離を確保しながら装置サイズを小型化することができる半導体電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【0012】
本発明の一態様によれば、ディスクリートタイプの複数の半導体素子を基板に固定して構成される半導体電力変換装置であって、半導体素子は、一方の面に形成された放熱面と、該放熱面と交差する側面から突出され基板に保持される複数の端子とを備え、複数の端子のうち他の端子に対して高電位となる高電位端子を、少なくとも放熱面を含む面に向かって折り曲げ
、半導体素子は、放熱面を金属導体で構成し、半導体素子を、放熱部品に金属導体を接触させた状態で固定して半導体装置を構成し、放熱部品が、高電位端子と同電位となるように設定されており、半導体素子は、高電位端子より低電位に設定され、高電位端子を挟んで整列された2つの低電位端子を備え、放熱部品は、低電位端子に対して沿面距離分離れた位置に基板への固定部が突出して形成されており、半導体素子は、半導体スイッチング素子と半導体スイッチング素子と逆並列に接続されたダイオードとを含んで構成され、半導体装置の複数を基板に高電位端子及び放熱部品の沿面距離を保って整列配置するとともに、隣接する半導体装置の一方の半導体素子の出力端子となる低電位端子と、他方の半導体素子の入力端子となる高電位端子とを電気的に接続し、一方の半導体素子の制御端子を駆動する駆動回路の一部を隣接する他方の半導体装置における放熱部品の沿面距離範囲内に配置した半導体電力変換装置を提供する。
【発明の効果】
【0013】
本発明の一態様によれば、ディスクリートタイプの半導体素子の高電位端子を、放熱面を含む面に向かって折り曲げることにより、プリント基板上で、他の低電位端子との間の絶縁沿面距離を確保することができ、ディスクリートタイプの半導体素子を直列配置する際に、高電位端子の絶縁沿面距離が膨出することを防止して、半導体電力変換装置の小型化を実現できる。
【図面の簡単な説明】
【0014】
【
図1】本発明の一態様に適用するディスクリート半導体素子及びプリント基板を示す図である。
【
図2】ディスクリート半導体素子を冷却フィンに装着した状態を示す側面図及びその等価回路図である。
【
図3】本発明の一態様を示す第1の実施形態に係る電力変換装置の一相分を示す回路図である。
【
図4】
図3の上スイッチングアーム及び下スイッチングアームをディスクリート半導体素子で構成した場合の等価回路と、プリント基板上の半導体素子毎の絶縁沿面距離を示す底面図である。
【
図6】絶縁沿面距離を確保する1つのスリットを形成したプリント基板を示す底面図である。
【
図7】本発明の一形態である第2の実施形態を示す等価回路図及びプリント基板を示す底面図である。
【
図8】本発明の一形態である電力変換装置の変形例を示す等価回路及びプリント基板を示す底面図である。
【
図10】ディスクリートタイプの半導体素子及びモジュールタイプの半導体素子を示す図である。
【
図11】ディスクリートタイプの半導体素子を並列配置する場合を示す図である。
【
図12】ディスクリートタイプの半導体素子を示す等価回路図、正面図及び側面図である。
【
図13】ディスクリートタイプの半導体素子を冷却フィンに並列配置した場合を示す斜視図である。
【
図14】従来のディスクリートタイプの半導体素子とプリント基板の装着位置との関係を示す図である。
【
図15】従来のディスクリートタイプの半導体素子を直列接続した場合の等価回路と、プリント基板上の半導体素子毎の絶縁沿面距離を示す底面図である。
【発明を実施するための形態】
【0015】
以下、本発明の一態様を示す半導体電力変換装置について図面を伴って説明する。
〔第1の実施形態〕
本発明の一態様を示す第1の実施形態では、
図1(a)に示すディスクリートタイプのディスクリート半導体素子Seが
図1(b)に示すように基板としてのプリント基板11に装着されている。
【0016】
ここで、ディスクリート半導体素子Seは、
図2(b)に示す絶縁ゲートバイポーラトランジスタ(IGBT)やパワーMOSFETで構成される例えば電圧制御型の半導体スイッチング素子Qとこの半導体スイッチング素子Qに逆並列に接続されたフリーホイーリングダイオードDとで構成される1つのスイッチング用アームが内蔵された扁平な直方体状のパッケージ12を備えている。
【0017】
このパッケージ12には、
図2(a)に示すように、背面側に放熱面12aが形成され、この放熱面12aと交差する扁平な側面のうちの底面に、下方に突出延長し、正面から見て左側から所定間隔を保って順に整列されたゲート端子G、コレクタ端子C及びエミッタ端子Eを備えている。また、放熱面12aには、コレクタ端子Cと同電位となり且つ放熱面となる金属導体製の背面金属導体板部C2が露出して形成されている。
【0018】
これらゲート端子G、コレクタ端子C及びエミッタ端子Eの内、中央位置のコレクタ端子Cが高電位端子となり、この高電位端子を挟むゲート端子G及びエミッタ端子Eがコレクタ端子Cより電位が低い低電位端子となる。
そして、中央位置のコレクタ端子Cが、
図1(a)に示すように、パッケージ12の底面から下方に突出する突出部13aと、この突出部13aの下端から背面金属導体板部C2を含む平面に向かって底面と平行に折り曲げられた第1折曲部13bと、この第1折曲部13bの背面金属導体板部C2を含む平面より後方側の先端位置で下方に折り曲げられた第2折曲部13cとを有する折曲部13とで構成されている。
【0019】
ここで、第2折曲部13cとゲート端子G及びエミッタ端子Eとの間隔が、プリント基板11に装着した際に、
図1(b)に示すように、プリント基板11上で、必要な絶縁沿面距離CDを確保できるように折曲位置が設定されている。
なお、上記実施形態では、第1折曲部13bと第2折曲部13cにより2段階で折り曲げた場合を示しているが、必要な絶縁沿面距離CDを確保できるようにすれば折曲位置や折曲位置の個数を任意に設定することも可能である。例えば、折曲位置を第1折曲部13bのみとしてコレクタ端子が挿通孔14c(
図1(a)参照)に対して斜めに挿通するようにしてもよく、また、折曲位置を3個以上設けるようにしてもよい。
【0020】
このディスクリート半導体素子Seは、
図1(b)及び
図2(a)に示すように、プリント基板11に装着される。このプリント基板11には、ディスクリート半導体素子Seのゲート端子G、コレクタ端子Cの第2折曲部13c及びエミッタ端子Eを挿通する貫通した挿通孔14g、14c及び14eがゲート端子G及びエミッタ端子Eとコレクタ端子Cの第2折曲部13cとの間の沿面距離CD及びゲート端子G及びコレクタ端子Cと放熱フィン16の固定治具16cとの沿面距離CDを確保するように形成されている。
【0021】
また、ディスクリート半導体素子Seは、電圧印加時や電流通電時に発生する発熱量を放熱するために、
図2(a)に示すように、放熱部品としての放熱フィン16に固定され、ディスクリート半導体素子Seと放熱フィン16とで半導体装置SDが構成されている。
放熱フィン16は、例えばアルミニウムやアルミニウム合金、銅等の高熱伝導率の金属材料で例えば引き抜き加工によって形成され、平坦面を有する板状部16aと、この板状部16aの背面側からプリント基板11と平行に上下方向に所定間隔を保って後方に延長する複数のフィン部16bとで構成されている。
【0022】
そして、放熱フィン16は、前後方向の両端側底面に突出形成された固定部としての固定治具16cによって、プリント基板11に固定保持されている。ここで、放熱フィン16の底面とプリント基板11の表面との間にコレクタ端子Cの第1折曲部13bを挿通する隙間が形成されている。また、板状部16aの表面側にディスクリート半導体素子Seがその背面金属導体板部C2を板状部16aに直接接触させるようにねじ止め等によって固定されている。
【0023】
この状態では、
図1(b)及び
図2(a)に示すように、ディスクリート半導体素子Seのコレクタ端子Cの第1折曲部13bが放熱フィン16の下面に沿って後方に延長し、この放熱フィン16の下側で第2折曲部13cが挿通孔14cに挿通されている。
そして、ディスクリート半導体素子Seと放熱フィン16とで構成される半導体装置SDを等価回路で表すと、
図2(b)に示すように、ディスクリート半導体素子Seが電圧制御型半導体スイッチング素子としての絶縁ゲートバイポーラトランジスタ(IGBT)Qと、この絶縁ゲートバイポーラトランジスタQに逆接続されたフリーホイーリングダイオードDとで構成され、コレクタ端子Cと放熱フィン16とが電気的に接続されて同電位となっている。また、
図2(a)に示すように、プリント基板11の配線パターン11aによってディスクリート半導体素子Seのコレクタ端子Cの第2折曲部13cと放熱フィン16の固定治具16cとが同電位とされている。
【0024】
以上の構成を有する半導体装置SDを複数使用してマルチレベルの半導体電力変換装置20が構成される。
この半導体電力変換装置20の一例は、例えば5レベル半導体電力変換装置を例にとり、その三相中の一相分を表すと、
図3に示す構成を有する。
すなわち、正極ラインP1と負極ラインN1との間に、直列に接続された4個の充放電用コンデンサ301〜304と、直列に接続された例えば絶縁ゲートバイポーラトランジスタ(IGBT)で構成される4個の半導体スイッチング素子Q1〜Q4が直列に接続された上スイッチングアームSA1u及び直列に接続された例えば絶縁ゲートバイポーラトランジスタ(IGBT)で構成される4個の半導体スイッチング素子Q5〜Q8が直列に接続された下スイッチングアームSA1dの直列回路とが、並列に接続されている。
【0025】
各半導体スイッチング素子Q1〜Q8には、夫々逆並列にフリーホイーリングダイオードD1〜D8が個別に接続されて個別のアームを形成している。そして、半導体スイッチング素子Q4,Q5間の中点に交流電圧を出力する交流端子ACaが設けられている。
また、充放電用コンデンサ301,302間の中点に正極ラインP2が接続され、充放電用コンデンサ302,303間の中点に中性点ラインMが接続され、充放電用コンデンサ303,304間の中点に負極ラインN2が接続されている。
【0026】
さらに、半導体スイッチング素子Q2〜Q5の直列回路には、直列に接続されたダイオードD9,D10が逆並列に接続され、そのダイオードD9,D10間の中点が充放電用コンデンサ301,302間の中点を介して正極ラインP2に接続されている。
また、半導体スイッチング素子Q3〜Q6の直列回路には、直列に接続されたダイオードD11,D12が逆並列に接続され、そのダイオードD11,D12間の中点が充放電用コンデンサ302,303間の中点を介して中性点ラインMに接続されている。
【0027】
さらに、半導体スイッチング素子Q4〜Q7の直列回路には、直列に接続されたダイオードD13,D14が逆並列に接続され、そのダイオードD13,D14間の中点が充放電用コンデンサ303,304間の中点を介して負極ラインN2に接続されている。
そして、上述した上スイッチングアームSA1u及び下スイッチングアームSA1dを構成する各半導体スイッチング素子Q1〜Q8及びフリーホイーリングダイオードD1〜D8は、
図3及び
図4(a)に示すように、ディスクリート半導体素子Se1〜Se8で構成され、これらディスクリート半導体素子Se1〜Se8を、
図4(b)に示すように、個別に放熱フィン16に固定保持して半導体装置SD1〜SD8が構成されている。
【0028】
これら半導体装置SD1〜SD8は、プリント基板11上に、所定の絶縁沿面距離を保って配置するが、
図4(b)に示すように、直線状に整列させて並列配置してもよいし、千鳥状に配置することもできる。ここで、隣接する2つのディスクリート半導体素子Sei(i=1〜7)及びSei+1は、前段側のディスクリート半導体素子Seiの放熱フィン16の背面に、後段側のディスクリート半導体素子Sei+1が対向するように配置されている。そして、各ディスクリート半導体素子Seiのエミッタ端子Eと隣接する後段側のディスクリート半導体素子Seiのコレクタ端子Cとをプリント基板11の裏面側に形成した配線パターンP10で接続して、
図4(a)に示すように、各ディスクリート半導体素子Se1〜Se8が直列に接続されている。なお、配線パターンP10は、電位の異なる端子に対して必要な沿面距離を確保できるように配線する。
【0029】
この場合、半導体装置SD1〜SD8のプリント基板11上で必要とする絶縁沿面距離は、高電位端子となるコレクタ端子Cと、このコレクタ端子Cと同電位となる背面金属導体部C2に接触されて同電位となる放熱フィン16と、低電位端子となるゲート端子G及びエミッタ端子Eとによって
図4(b)の線L1で囲まれた範囲となる。したがって、個々のディスクリート半導体素子Sei(i=1〜8)では、プリント基板11上で、ディスクリート半導体素子Sei(i=1〜8)のコレクタ端子Cの第2折曲部13cと放熱フィン16の固定治具16cのゲート端子G及びエミッタ端子E側端部と、ゲート端子G及びエミッタ端子Eとの間の沿面距離を確保すれば良い。
【0030】
したがって、複数の半導体装置SD1〜SD8を、
図4(b)に示すように、並列に配置する場合には、隣接する半導体装置SDi及びSDi+1との間で沿面距離を確保する必要がある。このとき、各半導体装置SDiでは、ディスクリート半導体素子Seiの高電位端子となるコレクタ端子Cの第2折曲部13cが放熱フィン16の下面側に配置されることになる。したがって、ディスクリート半導体素子Seiの第2折曲部13cで必要とする沿面距離を、前述した従来例のディスクリート半導体素子のコレクタ端子Cのように、ゲート端子G及びエミッタ端子Eより前方に膨出するように設ける必要がなくなる。
【0031】
このため、プリント基板11上に半導体装置SD1〜SD8を並列に配置した場合に、隣接する半導体装置SD1〜SD8の間隔を狭くすることが可能となる。したがって、半導体装置SD1〜SD8を使用した半導体電力変換装置20の全体構成を従来例に比較して十分に小型化することができる。
また、放熱フィン16をプリント基板11に形成した配線パターン11aによって高電位端子となるコレクタ端子C及び背面金属導体部C2と同電位となるようにしている。このため、コレクタ端子Cの第1折曲部13bを放熱フィン16の下面に近づけても放電などが発生することはなくなる。しかも、ディスクリート半導体素子Seを放熱フィン16に固定する際には、電気的な面から考慮する接触抵抗と、冷却的な面から考慮する接触熱抵抗との双方を考慮する必要がある。しかしながら、本実施形態では、放熱フィン16とコレクタ端子C及び背面金属端子C2とが同電位であるので、ディスクリート半導体素子Seを放熱フィン16に固定する際に、特に電気的な面から考慮する接触抵抗は不要であり、例えば絶縁特性を有する熱伝導部材などを使用しても問題ない。
【0032】
なお、上記第1の実施形態では、
図4に示すように、前段の半導体装置SDiの放熱フィン16の後方側に、後段の半導体装置SDi+1のディスクリート半導体素子Seiが対向する場合について説明したが、これに限定されるものではない。すなわち、
図5に示すように、前段の半導体装置SDiを構成するディスクリート半導体素子Sei及び放熱フィン16を
図4の状態から平面から見て180度回転させて、前段の半導体装置SDiのディスクリート半導体素子Seiに、後段の半導体装置SDi+1の放熱フィン16が対向するように配置した場合には、前段のディスクリート半導体素子Seiのエミッタ端子Eとこれに続く後段のディスクリート半導体素子Sei+1のコレクタ端子Cとを接続するプリント基板11の配線パターンP12をプリント基板11の表面側に形成することができる。ここでも配線パターンP12は、電位の異なる端子に対して必要な沿面距離を確保できるように配線する。
【0033】
また、個々のディスクリート半導体素子Seのプリント基板11上での高電位端子となるコレクタ端子Cと低電位端子となるゲート端子G及びエミッタ端子Eとの間の距離をより短くするには、
図6に示すように、プリント基板11のゲート端子の挿通孔14g及びエミッタ端子の挿通孔14eと、コレクタ端子Cの第2折曲部13cの挿通孔14cとの間に1つのスリット30を形成して、このスリット30によって沿面距離を確保するようにしてもよい。
【0034】
この場合には、従来例の
図13(b)に示すように2つのスリットを設ける場合に比較してプリント基板11の強度の低下を抑制することができる。
次に、本発明の第2の実施形態について
図7を伴って説明する。
この第2の実施形態は、各ディスクリート半導体素子Seのゲートを駆動するゲート駆動回路を絶縁沿面距離の範囲上に配置するようにしたものである。
【0035】
この第2の実施形態では、
図7に示すように、前述した第1の実施形態とは半導体装置SD1〜SD8の配置を平面から見て180度回転させて並列配置している。すなわち、前段の半導体装置SD1のディスクリート半導体素子Seと後続の半導体装置SD2の放熱フィン16とを対向させるようにしている。
そして、隣接するディスクリート半導体素子Sei(i=1〜7)及びSei+1間で、ディスクリート半導体素子Seiのエミッタ端子Eiとディスクリート半導体素子Sei+1のコレクタ端子Ci+1とをプリント基板11の表面上に形成した配線パターンP21で接続する。
【0036】
また、各ディスクリート半導体素子Seiに含まれる半導体スイッチング素子のゲートを駆動するゲート駆動回路GDiは、エミッタ端子Eiのエミッタ電位を基準として動作する。一方で、ディスクリート半導体素子Sei+1のコレクタ端子Ci+1のコレクタ電位とその前段のディスクリート半導体素子Seiのエミッタ端子Eiのエミッタ電位とは同じである。ディスクリート半導体素子Sei+1に含まれる半導体スイッチング素子のゲートを駆動するゲート駆動回路GDi+1についても、エミッタ端子Ei+1のエミッタ電位を基準として動作する。
【0037】
そこで、ゲート駆動回路GDiを、
図7(b)に示すように、その一部が後段側のディスクリート半導体素子Sei+1のコレクタ端子Ci+1の絶縁沿面距離範囲内となるように配置する。そして、エミッタ端子接続側を、ディスクリート半導体素子Sei+1のコレクタ端子Ci+1の絶縁沿面距離の範囲内で配線パターンP21に接続し、ゲート信号出力側をディスクリート半導体素子Seiのゲート端子Gに接続する。
【0038】
このように、第2の実施形態によると、ディスクリート半導体素子Seiのエミッタ電位を基準として動作し、ゲート端子Giにゲート信号を供給するゲート駆動回路GDiを、後段のディスクリート半導体素子Sei+1のコレクタ端子Ci+1の絶縁沿面距離範囲内に配置するので、ゲート駆動回路GDiを含めた半導体装置SDiの省スペース化を図ることができる。
【0039】
なお、上記各実施形態では、複数の半導体装置SD1〜SD8を直列に接続する場合について説明したが、これに限定されるものではなく、
図8(b)に示すように、半導体装置SD1〜SD8の配列はそのままで、各半導体装置SD1〜SD8の各ディスクリート半導体素子Se1〜Se8のコレクタ同士を互いに配線パターンP12で接続するとともに、エミッタ同士を互いに配線パターンP13で接続することにより、
図8(a)に示すように、複数のディスクリート半導体素子Se1〜Se8を並列に接続することができる。
【0040】
この場合、並列接続するディスクリート半導体素子の数は、電力変換装置で許容する電流量に応じて設定する。
また、上記各実施形態では、5レベル電力変換装置に本発明を適用した場合について説明したが、
図9に示す2レベル電力変換装置や3レベル、4レベルあるいは6レベル以上のマルチレベル電力変換装置にも本発明を適用することができる。
【0041】
また、ディスクリート半導体素子Seに内蔵する半導体スイッチング素子としては、絶縁ゲートバイポーラトランジスタやパワーMOSFET等の電圧制御型半導体スイッチング素子に限らずバイポーラトランジスタのような電流制御型半導体スイッチング素子を適用することもできる。さらに、ディスクリート半導体素子SeにフリーホイーリングダイオードDを省略して半導体スイッチング素子Qのみを内蔵する場合もあり、この場合でも本発明を適用し得るものである。
また、上記半導体スイッチング素子は、炭化ケイ素、窒化ガリウムもしくはダイヤモンドのいずれかを主材料とするワイドバンドギャップ半導体材料で構成したワイドバンドギャップ半導体素子とすることもできる。