特許 6540585 炭化珪素半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6540585

(24)【登録日】2019年6月21日

(45)【発行日】2019年7月10日

(54)【発明の名称】炭化珪素半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/28 20060101AFI20190628BHJP

   H01L 29/12 20060101ALI20190628BHJP

   H01L 29/78 20060101ALI20190628BHJP

   H01L 21/336 20060101ALI20190628BHJP

【ＦＩ】

   H01L21/28 301B

   H01L21/28 301S

   H01L21/28 301R

   H01L29/78 652T

   H01L29/78 652L

   H01L29/78 658F

【請求項の数】7

【全頁数】13

(21)【出願番号】特願2016-89578(P2016-89578)

(22)【出願日】2016年4月27日

(65)【公開番号】特開2017-199807(P2017-199807A)

(43)【公開日】2017年11月2日

【審査請求日】2018年1月25日

【新規性喪失の例外の表示】特許法第３０条第２項適用 レーザーアニールによるＳｉＣデバイスのオーミック電極の形成 −低抵抗メカニズムの解析（第２報）−、平成２７年１１月９日発行

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(74)【代理人】

【識別番号】110001128

【氏名又は名称】特許業務法人ゆうあい特許事務所

(72)【発明者】

【氏名】河合 潤

(72)【発明者】

【氏名】杉浦 和彦

(72)【発明者】

【氏名】木本 康司

(72)【発明者】

【氏名】近藤 嘉代

【審査官】 佐藤 靖史

(56)【参考文献】

【文献】 特開２０１２−２２２０７４（ＪＰ，Ａ）

【文献】 特開２００６−３３２３５８（ＪＰ，Ａ）

【文献】 特開２０１６−０４６４４８（ＪＰ，Ａ）

【文献】 特開２０１４−０７８７３２（ＪＰ，Ａ）

【文献】 特開２０１０−２０５８２４（ＪＰ，Ａ）

【文献】 特開２０１６−０４６３１１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

表面（１ａ）および裏面（１ｂ）を有し、炭化珪素で構成された半導体基板（１）と、該半導体基板の前記表面もしくは前記裏面に対してオーミック接合させられたオーミック電極（１１）とを有する炭化珪素半導体装置であって、
前記オーミック電極は、金属シリサイド（１１ａ）と金属カーバイド（１１ｂ）を含み、ブロック状で構成された前記金属カーバイドの周囲を前記金属シリサイドが囲んでおり、前記半導体基板と前記金属カーバイドとの間に前記金属シリサイドが配置され、
前記金属シリサイドはＮｉシリサイド（１１ａ）を含み、前記金属カーバイドはＭｏカーバイド（１１ｂ）を含んでいる炭化珪素半導体装置。

【請求項2】

前記金属カーバイドは結晶性を有している請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記金属シリサイドは非晶質である請求項１または２に記載の炭化珪素半導体装置。

【請求項4】

ブロック状で構成された前記金属カーバイドの各ブロックは、最大寸法が３ｎｍ以上かつ４０ｎｍ以下となっている請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。

【請求項5】

前記金属シリサイドのうち前記半導体基板と前記金属カーバイドとの間に位置する部分の厚みは１ｎｍ以上かつ３ｎｍ以下となっている請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。

【請求項6】

表面（１ａ）および裏面（１ｂ）を有し、炭化珪素で構成された半導体基板（１）の前記表面もしくは前記裏面に対してオーミック接合させられるオーミック電極（１１）を形成する炭化珪素半導体装置の製造方法であって、
金属シリサイド（１１ａ）を生成する金属元素としてＮｉを含む第１金属材料（１１０ａ）と金属カーバイド（１１ｂ）を生成する金属元素としてＭｏを含む第２金属材料（１１０ｂ）とを用いて、前記半導体基板の前記表面もしくは前記裏面に対して、前記第１金属材料と前記第２金属材料とを成膜することと、
前記第１金属材料と前記第２金属材料に対してエネルギー密度が１．４Ｊ／ｃｍ^２以上のレーザ光（５０）を照射することによって、前記第２金属材料に含まれる金属元素と炭化珪素中の炭素とによってブロック状の金属カーバイドとなるＭｏカーバイド（１１ｂ）を生成すると共に、前記第１金属材料に含まれる金属元素と炭化珪素中の珪素とによって前記金属カーバイドの周囲を囲みつつ、前記半導体基板と前記金属カーバイドとの間に配置されるように前記金属シリサイドとなるＮｉシリサイド（１１ａ）を形成することと、を含んでいる炭化珪素半導体装置の製造方法。

【請求項7】

前記レーザ光のエネルギー密度を２．０Ｊ／ｃｍ^２以下とする請求項６に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素（以下、ＳｉＣという）で構成される半導体素子のオーミック電極のコンタクト抵抗の低減を実現できるＳｉＣ半導体装置およびその製造方法に関する。

【背景技術】

【0002】

従来より、ＳｉＣ基板を用いて縦型パワーデバイス等の半導体素子を形成する場合、基板抵抗を低減するために、表面側にデバイスを構成する各種不純物層や電極などを形成したのち、ＳｉＣ基板の裏面側を研削して薄板化することが検討されている。この場合、ＳｉＣ基板の裏面側を研削したのち、裏面側にオーミック電極を形成することが必要となる。ただし、オーミック電極を形成する際に、既にＳｉＣ基板の表面側にデバイスを構成する各種不純物層や電極が形成されていることから、これらに熱的ダメージを与えないようにすることが必要となる。例えば、熱的ダメージを与えないようにする技術として、局所的な加熱を行うことができるレーザアニール技術が使用されている。

【0003】

レーザアニールなどを用いてオーミック電極を形成する場合、例えば電極材料としてＮｉ（ニッケル）などを用い、ＳｉＣに含まれるＳｉとの結合によってシリサイド化させることでオーミック接合が得られるようにする。ところが、その一方で、ＳｉＣに含まれるＣがオーミック電極とＳｉＣとの界面にグラファイトとして析出してしまう。このため、オーミック電極を構成するための電極材料に加えて、Ｍｏ（モリブデン）などのカーバイド化する金属を用いることで、グラファイトが生成されることを抑制している（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１０−２０５８２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、Ｍｏカーバイドなどの金属カーバイドはＮｉシリサイドなどの金属シリサイドと比較して抵抗が高く、金属カーバイドがＳｉＣとの界面に密着するように形成されていて、良好なオーミック特性を得ることができなかった。

【0006】

本発明は上記点に鑑みて、より良好なオーミック特性を得ることができるＳｉＣ半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するため、請求項１に記載の発明では、表面（１ａ）および裏面（１ｂ）を有し、ＳｉＣで構成された半導体基板（１）と、該半導体基板の表面もしくは裏面に対してオーミック接合させられたオーミック電極（１１）とを有するＳｉＣ半導体装置において、オーミック電極は、金属シリサイド（１１ａ）と金属カーバイド（１１ｂ）を含み、ブロック状で構成された金属カーバイドの周囲を金属シリサイドが囲んでおり、半導体基板と金属カーバイドとの間に金属シリサイドが配置され、金属シリサイドはＮｉシリサイド（１１ａ）を含み、金属カーバイドはＭｏカーバイド（１１ｂ）を含んでいる。

【0008】

このように、Ｎｉシリサイドを含む金属シリサイドを生成した構造において、Ｍｏカーバイドを含む金属カーバイドが生成されるようにしてグラファイトの析出を抑制できる構造とすることで、コンタクト抵抗の低減を図ることが可能となる。また、金属カーバイドがブロック状となるようにしつつ、金属カーバイドと半導体基板との間の隙間に金属シリサイドが入り込む構造としている。このため、金属シリサイドとＳｉＣとの接触面積が増え、電流経路を拡張することが可能となって、さらにコンタクト抵抗を低減することが可能となる。よって、より良好なオーミック特性が得られる。

【0009】

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

【図面の簡単な説明】

【0010】

【図1】第１実施形態にかかるＳｉＣ半導体装置の断面図である。

【図2A】図１に示すＳｉＣ半導体装置におけるｎ⁺型ＳｉＣ基板とドレイン電極との接触部のＮｉ元素の断面原子マップである。

【図2B】図２Ａを線図で表した図である。

【図3】図１に示すＳｉＣ半導体装置におけるｎ⁺型ＳｉＣ基板とドレイン電極との接触部の断面模式図である。

【図4】図１に示すＳｉＣ半導体装置におけるドレイン電極の形成工程を示した断面図である。

【図5】エネルギー密度とコンタクト抵抗との関係を示した図である。

【図6A】比較例として示したｎ⁺型ＳｉＣ基板とドレイン電極との接触部のＮｉ元素の断面原子マップである。

【図6B】図６Ａを線図で表した図である。

【図7】比較例におけるｎ⁺型ＳｉＣ基板とドレイン電極との接触部の断面模式図である。

【図8A】レーザ光のエネルギー密度を０．７Ｊ／ｃｍ²としたときの元素分析を行った結果を示す図である。

【図8B】レーザ光のエネルギー密度を１．０Ｊ／ｃｍ²としたときの元素分析を行った結果を示す図である。

【図8C】レーザ光のエネルギー密度を１．４Ｊ／ｃｍ²としたときの元素分析を行った結果を示す図である。

【図8D】レーザ光のエネルギー密度を１．６Ｊ／ｃｍ²としたときの元素分析を行った結果を示す図である。

【図8E】レーザ光のエネルギー密度を１．８Ｊ／ｃｍ²としたときの元素分析を行った結果を示す図である。

【図8F】レーザ光のエネルギー密度を２．０Ｊ／ｃｍ²としたときの元素分析を行った結果を示す図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0012】

（第１実施形態）
以下、本発明を図に示す実施形態について説明する。まず、図１を参照して、本実施形態にかかるＳｉＣ半導体装置について説明する。本実施形態では、縦型の半導体素子としてのプレーナ型の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置について説明する。本ＳｉＣ半導体装置は、例えばインバータに適用すると好適なものである。

【0013】

縦型パワーＭＯＳＦＥＴは、ｎ⁺型ＳｉＣ基板１を用いて形成されている。ｎ⁺型ＳｉＣ基板１は、上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしており、単結晶ＳｉＣからなるものである。例えば、ｎ⁺型ＳｉＣ基板１として、不純物濃度が１×１０¹⁸ｃｍ^-3のものを用いている。

【0014】

ｎ⁺型ＳｉＣ基板１の主表面１ａ上には、ｎ⁺型ＳｉＣ基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ^-型エピタキシャル層（以下、ｎ^-型エピ層という）２が積層されている。

【0015】

ｎ^-型エピ層２の表層部における所定領域には、所定深さを有するｐ^-型ベース領域３ａ、３ｂが互いに離れて形成されている。また、ｐ^-型ベース領域３ａ、３ｂには、一部厚さが厚くなったディープベース層３０ａ、３０ｂが備えられている。このディープベース層３０ａ、３０ｂは、後述するｎ⁺型ソース領域４ａ、４ｂに重ならない部分に形成されている。そして、ｐ^-型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みの厚くなった部分が、ディープベース層３０ａ、３０ｂが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。このようなディープベース層３０ａ、３０ｂを形成することによって、ｎ⁺型ＳｉＣ基板１とディープベース層３０ａ、３０ｂとの間の電界強度を高くすることができ、この位置でアバランシェブレークダウンさせ易くすることができる。

【0016】

ｐ^-型ベース領域３ａの表層部における所定領域には、当該ｐ^-型ベース領域３ａよりも浅いｎ⁺型ソース領域４ａが形成されている。また、ｐ^-型ベース領域３ｂの表層部における所定領域には、当該ｐ^-型ベース領域３ｂよりも浅いｎ⁺型ソース領域４ｂが形成されている。

【0017】

さらに、ｎ⁺型ソース領域４ａとｎ⁺型ソース領域４ｂとの間におけるｎ^-型エピ層２およびｐ^-型ベース領域３ａ、３ｂの表面部にはｎ^-型層５ａおよびｎ⁺型層５ｂからなるｎ型ＳｉＣ層５が延設されている。つまり、ｐ^-型ベース領域３ａ、３ｂの表面部においてソース領域４ａ、４ｂとｎ^-型エピ層２とを繋ぐようにｎ型ＳｉＣ層５が配置されている。このｎ型ＳｉＣ層５は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、ｎ型ＳｉＣ層５を表面チャネル層という。

【0018】

表面チャネル層５は、例えばｎ^-型エピ層２およびｐ^-型ベース領域３ａ、３ｂの表面部にｎ型不純物をイオン注入することで形成されている。表面チャネル層５のうちｐ^-型ベース領域３ａ、３ｂの上部に配置されたｎ^-型層５ａのドーパント濃度は、ｎ^-型エピ層２およびｐ^-型ベース領域３ａ、３ｂのドーパント濃度以下となっている。また、ｎ^-型エピ層２の表面部に形成されたｎ⁺型層５ｂのドーパント濃度は、ｎ^-型エピ層２よりも高濃度とされている。これにより、低オン抵抗化が図られている。

【0019】

また、ｐ^-型ベース領域３ａ、３ｂ、ｎ⁺型ソース領域４ａ、４ｂの表面部には凹部６ａ、６ｂが形成されており、凹部６ａ、６ｂの底部からｐ型不純物濃度が濃いディープベース層３０ａ、３０ｂが露出させられている。

【0020】

表面チャネル層５の上面およびｎ⁺型ソース領域４ａ、４ｂの上面にはシリコン酸化膜などで構成されるゲート絶縁膜７が形成されている。さらに、ゲート絶縁膜７の上にはゲート電極８が形成されており、ゲート電極８はシリコン酸化膜などで構成される絶縁膜９にて覆われている。その上にはソース電極１０が形成され、ソース電極１０はｎ⁺型ソース領域４ａ、４ｂおよびｐ^-型ベース領域３ａ、３ｂに接続されている。

【0021】

また、ｎ⁺型ＳｉＣ基板１の裏面１ｂには、ドレイン電極１１が形成されている。ドレイン電極１１は、ｎ⁺型ＳｉＣ基板１の裏面１ｂに対してオーミック接合されたオーミック電極となっている。ドレイン電極１１は、Ｎｉ、Ｃｏ（コバルト）、Ｎｂ（ニオブ）のように金属シリサイドを形成する第１金属材料と、Ｍｏ、Ｔｉ（チタン）、Ｎｂ、Ｗ（タングステン）、Ｔａ（タンタル）のように金属カーバイドを形成する第２金属材料とを用いて構成されている。なお、ここでは、第１金属材料としてＮｉ、第２金属材料としてＭｏを用いた場合を例に挙げて説明する。

【0022】

オーミック電極を構成するドレイン電極１１の接触部を拡大すると、図２Ａおよび図２Ｂに示す状態になっている。また、この図を模式的に示すと、図３のような状態になっている。

【0023】

図２Ａ、図２Ｂおよび図３に示すように、本実施形態では、ドレイン電極１１は、ＮｉがＳｉと結合したＮｉシリサイド１１ａとＭｏがＣと結合したＭｏカーバイド１１ｂとを含んだ構成とされている。

【0024】

Ｍｏカーバイド１１ｂは、Ｍｏカーバイドにて構成され、結晶性を有したブロック状のもので構成されており、ドレイン電極１１のうちＳｉＣとの界面近傍に点在している。より詳しくは、図３に示すように、ｎ⁺型ＳｉＣ基板１の裏面にはブロック状のＭｏカーバイド１１ｂが点在させられている。ここでいうブロック状とは、一纏まりになっている状態を意味しており、大きさおよび形状については任意である。Ｍｏカーバイド１１ｂは、各ブロックの最大寸法が例えば３ｎｍ以上４０ｎｍ以下のもので構成される。

【0025】

Ｎｉシリサイド１１ａは、Ｎｉ−Ｓｉが非晶質の状態で存在しており、ドレイン電極１１のうち少なくともＳｉＣとの界面に接するように形成されている。具体的には、Ｎｉシリサイド１１ａは、Ｍｏカーバイド１１ｂの周囲を囲むように形成されており、かつ、Ｍｏカーバイド１１ｂとＳｉＣとの間に介在するように形成されている。つまり、Ｍｏカーバイド１１ｂがｎ⁺型ＳｉＣ基板１の裏面から離れた状態となっており、Ｍｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面との間の隙間にＮｉシリサイド１１ａが入り込んだ状態になっている。

【0026】

Ｍｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面との間に入り込んだＮｉシリサイド１１ａの厚さ、換言すればＭｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１との距離は、例えば１ｎｍ以上３ｎｍ以下となっている。なお、ここでいうＮｉシリサイド１１ａの厚みについては、Ｍｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１との間の距離が最短距離となる位置での厚みを示している。

【0027】

以上のような構造によって、本実施形態にかかる縦型の半導体素子を備えたＳｉＣ半導体装置が構成されている。

【0028】

次に、図１に示す縦型パワーＭＯＳＦＥＴの製造方法について説明する。ただし、本実施形態にかかる縦型パワーＭＯＳＦＥＴの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極１１の形成方法について主に説明する。

【0029】

本実施形態にかかる縦型パワーＭＯＳＦＥＴは、図４示す各製造工程を経て製造される。

【0030】

まず、図４（ａ）に示すように、例えば３５０μｍの厚みで構成されたｎ⁺型ＳｉＣ基板１を用意する。ｎ⁺型ＳｉＣ基板１は、例えばｎ型不純物をドープしたＳｉＣインゴットをスライスしたのち研磨することによって製造される。そして、図示しないが、ｎ⁺型ＳｉＣ基板１の表面側に半導体素子の構成要素の少なくとも一部を形成するデバイス形成工程を行う。すなわち、ｎ^-型エピ層２をエピタキシャル成長させたのち、図示しないマスクを用いたイオン注入により、ｐ^-型ベース領域３ａ、３ｂやディープベース層３０ａ、３０ｂの形成工程、ｎ⁺型ソース領域４ａ、４ｂの形成工程、表面チャネル層５の形成工程を行う。さらに、ゲート絶縁膜７の形成工程、ゲート電極８の形成工程、絶縁膜９の形成工程およびソース電極１０の形成工程等を行うことで、デバイスとして縦型パワーＭＯＳＦＥＴの各構成要素を形成する。

【0031】

図示しないが、研削研磨によってｎ⁺型ＳｉＣ基板１の裏面１ｂ側の一部を除去し、ｎ⁺型ＳｉＣ基板１を薄膜化する。そして、図４（ｂ）〜（ｄ）に示す工程を行うことで、薄膜化後のｎ⁺型ＳｉＣ基板１の裏面１ｂ上にドレイン電極１１を形成する工程を行う。

【0032】

具体的には、図４（ｂ）に示す工程として、薄膜化後のｎ⁺型ＳｉＣ基板１の裏面１ｂに対して金属薄膜１１０を形成する。例えば、ｎ⁺型ＳｉＣ基板１の裏面１ｂ上にＭｏなどの第２金属材料１１０ｂとＮｉなどの第１金属材料１１０ａを順番に形成することにより、ｎ⁺型ＳｉＣ基板１の裏面１ｂ上に金属薄膜１１０を形成する。第１金属材料１１０ａとしてＮｉを用い、第２金属材料１１０ｂとしてＭｏを用いる場合には、例えば、Ｎｉの膜厚を１００ｎｍ、Ｍｏの膜厚を７０ｎｍとしている。これら第１金属材料１１０ａや第２金属材料１１０ｂについては、例えば蒸着やスパッタリングによって形成している。

【0033】

次に、図４（ｃ）に示す工程として、金属薄膜１１０にレーザ光５０を照射することによりレーザアニールを行う。例えば、ＬＤ励起固体レーザなどの固体レーザを用いて、スキャニングしながらＸ−Ｙ平面上において金属薄膜１１０が形成されたｎ⁺型ＳｉＣ基板１を走査し、レーザ光５０をｎ⁺型ＳｉＣ基板１の裏面１ｂ側に照射する。例えば、チップ単位でレーザ光照射を行うという局所的なレーザアニールを行っている。このように、レーザアニールのような局所的なアニールとすることで、レーザ照射されていない領域の高温化を抑制できる低温プロセスによってドレイン電極１１をオーミック接合させることが可能となる。このため、ｎ⁺型ＳｉＣ基板１の表面１ａ側に形成されたデバイスへの影響を抑制することが可能となる。

【0034】

このとき、例えば基本波長が１０６４ｎｍの固体レーザを用い、波長変換アダプタにて３倍波となる３５５ｎｍもしくは４倍波となる２６６ｎｍの波長に変換したものをレーザ光５０として用いている。これらの波長とすることで、レーザ光５０がＳｉＣを透過しないようにできる。また、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ²以上、例えば１．４〜２．０Ｊ／ｃｍ²としている。

【0035】

これにより、第１金属材料１１０ａを構成する金属元素とｎ⁺型ＳｉＣ基板１に含まれるＳｉとをシリサイド化反応させて、金属シリサイドを生成することができる。また、第２金属材料１１０ｂを構成する金属元素とｎ⁺型ＳｉＣ基板１に含まれるＣとが反応し、金属カーバイドが生成される。本実施形態のように、第１金属材料１１０ａをＮｉで構成し、第２金属材料１１０ｂをＭｏで構成する場合、図２および図３に示すように、金属シリサイドとしてＮｉシリサイド１１ａが生成され、金属カーバイドとしてＭｏカーバイド１１ｂが生成される。このように、第１金属材料１１０ａのみでなく、第２金属材料１１０ｂを用いることで、金属カーバイドが生成されるようにできるため、第２金属材料１１０ｂを用いない場合のようにグラファイトが析出することを抑制できる。したがって、グラファイトが析出したときに生じるコンタクト抵抗の増加を抑制することが可能となる。

【0036】

このようにして、図４（ｄ）に示すようなドレイン電極１１が形成されるが、ドレイン電極１１を形成する際のレーザアニール時に、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ²以上に設定している。このため、図２および図３に示したように、Ｍｏカーバイド１１ｂをブロック状のものにできると共に、Ｎｉシリサイド１１ａにてＭｏカーバイド１１ｂの周囲を囲み、Ｍｏカーバイド１１ｂとＳｉＣとの間にＮｉシリサイド１１ａが入り込むような構造にできる。これについて、実験結果を参照して説明する。

【0037】

本発明者らは、金属シリサイドを生成する金属材料と金属カーバイドを生成する金属材料を用い、固体レーザによるレーザアニールにおいて、レーザ光５０のエネルギー密度を変化させて、ドレイン電極１１のコンタクト抵抗について調べた。ここではレーザ光５０のエネルギー密度を０．４〜２．０Ｊ／ｃｍ²の間において変化させて実験を行った。その結果、本発明者らはエネルギー密度に応じてドレイン電極１１のコンタクト抵抗が変化することを見出した。

【0038】

図５は、実験を行った試料ごとの結果をプロットした図である。この図に示されるように、エネルギー密度に応じてドレイン電極１１のコンタクト抵抗が変化していることが判る。具体的には、レーザ光５０のエネルギー密度を０．４Ｊ／ｃｍ²としたときには、コンタクト抵抗が０．１Ω・ｃｍ²より大きな値となっており、エネルギー密度が１．０Ｊ／ｃｍ²程度までは０．０５Ω・ｃｍ²程度と比較的大きな値となっていた。これに対して、エネルギー密度が１．４〜１．６Ｊ／ｃｍ²範囲では、コンタクト抵抗が０．０００１Ω・ｃｍ²以下まで低減されていた。さらにエネルギー密度が高くなると、コンタクト抵抗が若干上昇するものの、ほぼ０．０００１Ω・ｃｍ²程度となっていて、コンタクト抵抗が低くなっていることが判る。

【0039】

さらに、このような結果が得られる原因について調べるために、本発明者らは、ドレイン電極１１のうちＳｉＣとの接触部の構造について調べた。上記した図２および図３は、レーザ光５０のエネルギー密度を１．６Ｊ／ｃｍ²としたときの様子を示している。また、図６Ａ、図６Ｂおよび図７は、レーザ光５０のエネルギー密度を１．０Ｊ／ｃｍ²としたときの様子を示している。

【0040】

図２および図３に示すように、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ²以上としたときには、ブロック状のＭｏカーバイド１１ｂがｎ⁺型ＳｉＣ基板１の裏面１ｂから離れた状態となっていた。そして、Ｍｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面１ｂとの間の隙間にＮｉシリサイド１１ａが入り込んだ状態になっていた。これに対して、図６Ａ、図６Ｂおよび図７に示すように、レーザ光５０のエネルギー密度を１．０Ｊ／ｃｍ²以下としたときには、Ｍｏカーバイド１１ｂがｎ⁺型ＳｉＣ基板１の裏面に密着した状態となっていた。このような構造上の相違が出るのは、レーザ光５０のエネルギー密度によってＮｉのマイグレーションに差が出るためと考えられる。レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ²以上にすると、マイグレーションによってＮｉがＭｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面１ｂとの間に回り込み、この間にもシリサイド１１ａが生成される。このため、図２および図３のような構造が実現されると推測される。

【0041】

また、より詳細にドレイン電極１１のうちＳｉＣとの接触部の様子を調べるために、オージェ電子分光法（AES: Auger Electron Spectroscopy）により、レーザ光５０のエネルギー密度が０．７〜２．０Ｊ／ｃｍ²とした場合について元素分析を行った。具体的には、ドレイン電極１１のうちＭｏカーバイド１１ｂが形成されている位置を通る断面において、元素分析を行った。その結果、図８Ａ〜図８Ｆに示す結果が得られた。

【0042】

図８Ａ〜図８Ｆにおいて、Ｓｉ、Ｃの強度が高くなっている部分がｎ⁺型ＳｉＣ基板１、Ｎｉ、Ｍｏの強度が高くなっている部分がドレイン電極１１を示している。図８Ａおよび図８Ｂに示されるように、レーザ光５０のエネルギー密度を０．７、１．０Ｊ／ｃｍ²としたときには、ドレイン電極１１のうちｎ⁺型ＳｉＣ基板１との境界位置の部分はＭｏで占められており、Ｎｉは殆ど存在していない状態になっている。この結果からも、レーザ光５０のエネルギー密度を１．０Ｊ／ｃｍ²以下としたときには、Ｍｏカーバイド１１ｂがＳｉＣ基板１の裏面に密着した状態となっていることが判る。

【0043】

これに対して、図８Ｃ〜図８Ｆに示されるように、レーザ光５０のエネルギー密度が１．４〜２．０Ｊ／ｃｍ²としたときには、図中矢印で示したように、ドレイン電極１１のうちｎ⁺型ＳｉＣ基板１との境界位置の部分にＮｉが存在していることが確認できる。この結果からも、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ²以上としたときには、Ｍｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面との間の隙間にＮｉシリサイド１１ａが入り込んだ状態になっていることが判る。

【0044】

このように、ドレイン電極１１のうちｎ⁺型ＳｉＣ基板１との接触部において、Ｎｉシリサイド１１ａがＭｏカーバイド１１ｂとＳｉＣとの間に入り込んだ構造になっている。このため、Ｎｉシリサイド１１ａとＳｉＣとの接触面積が増え、電流経路を拡張することが可能となって、上記のようにコンタクト抵抗を低減することが可能になったと考えられる。そして、このような構造をレーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ²以上としたレーザアニールによって実現している。したがって、局所的な加熱を行うことでデバイスへのダメージを抑制しつつ、よりコンタクト抵抗の低減を図ることが可能となる。

【0045】

この後の工程については図示しないが、ブレードダイシング等によってデバイス形成を行ったｎ⁺型ＳｉＣ基板１をチップ単位に分割する。これにより、本実施形態にかかる図１に示した縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置が完成する。

【0046】

以上説明したように、本実施形態では、オーミック電極となるドレイン電極１１のうちｎ⁺型ＳｉＣ基板１の裏面１ｂとの接触部をＮｉシリサイド１１ａとＭｏカーバイド１１ｂとによって構成している。そして、Ｍｏカーバイド１１ｂがｎ⁺型ＳｉＣ基板１の裏面１ｂから離れ、Ｎｉシリサイド１１ａがＭｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面１ｂとの間に介在する構造となるようにしている。

【0047】

このように、Ｎｉシリサイド１１ａを生成した構造において、Ｍｏカーバイド１１ｂが生成されるようにしてグラファイトの析出を抑制できる構造とすることで、コンタクト抵抗の低減を図ることが可能となる。また、Ｍｏカーバイド１１ｂが結晶性を有するブロック状となるようにしつつ、Ｍｏカーバイド１１ｂとｎ⁺型ＳｉＣ基板１の裏面１ｂとの間の隙間にＮｉシリサイド１１ａが入り込む構造としている。このため、Ｎｉシリサイド１１ａとＳｉＣとの接触面積が増え、電流経路を拡張することが可能となって、さらにコンタクト抵抗を低減することが可能となる。よって、より良好なオーミック特性が得られる。

【0048】

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

【0049】

例えば、第１実施形態では、ＳｉＣ基板の表面側に各構成要素が形成されるデバイスの裏面側のオーミック電極を例に挙げて説明した。しかしながら、上記第１実施形態で説明した構造についてはＳｉＣ基板の表面側に各構成要素が形成される裏面側にのみ適用できるのではなく、ＳｉＣに対してオーミック電極を形成する構造であれば、どのような部位についても適用できる。例えば、ＳｉＣ基板の表面側にオーミック電極を形成する場合についても適用可能である。その場合においても、デバイスの各構成要素を形成してからオーミック電極を形成する構成とする場合には、レーザアニールを用いるようにすることで、局所的な加熱が可能となって、デバイスへの影響を抑制することが可能となる。

【0050】

また、第１実施形態では、金属カーバイドとＳｉＣとの間の隙間に金属シリサイドが入り込む構造を実現する製造工程の一例として、レーザアニールを例に挙げた。レーザアニールは局所的な加熱が行えて、デバイスへの影響を抑制できるという効果がある点で有効であるが、レーザアニールによらずに他の方法、例えばランプアニールなどによって上記構造を実現しても、上記第１実施形態と同様の効果を得ることができる。また、レーザアニールの一例として固体レーザを用いることについて説明したが、固体レーザに限ることはなく、例えばエキシマレーザなどを用いることもできる。エキシマレーザを用いる場合には、例えば２４８ｎｍ、３０８ｎｍの波長のものを用いつつ、エネルギー密度を１．４Ｊ／ｃｍ²以上に設定すると好ましい。

【0051】

また、上記第１実施形態では、半導体素子として縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置を例に挙げて説明したが、これも単なる一例であり、ダイオードやＩＧＢＴなどの他の半導体素子を備えるようにしても良い。すなわち、ＳｉＣにて構成される半導体基板に対して形成される半導体素子に対してオーミック電極が備えられるようなＳｉＣ半導体装置であれば、どのようなものであっても良い。

【0052】

また、上記したように、第１金属材料１１０ａとしては、Ｎｉ、Ｃｏ、Ｎｂのように金属シリサイドを形成するもの、第２金属材料１１０ｂとしては、Ｍｏ、Ｔｉ、Ｎｂ、Ｗ、Ｔａのように金属カーバイドを形成するものを用いることができる。これらの金属の中で、第１金属材料と第２金属材料のいずれにも用いることができる材料については、材料の組み合わせにより、金属シリサイドを形成したり金属カーバイドを形成したりする。例えば、Ｔｉ、Ｎｂについては、Ｎｉと組み合わされると第２金属材料としての役割を果たして金属カーバイドを構成するが、Ｗ、Ｔａなどと組み合わせると第１金属材料としての役割を果たして金属シリサイドを構成する。

【符号の説明】

【0053】

１ ｎ⁺型ＳｉＣ基板
１ｂ 裏面
１０ ソース電極
１１ ドレイン電極
１１ａ Ｎｉシリサイド
１１ｂ Ｍｏカーバイド
５０ レーザ光
１１０ 金属薄膜
１１０ａ 第１金属材料
１１０ｂ 第２金属材料

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8A】

【図8B】

【図8C】

【図8D】

【図8E】

【図8F】