特許 6544154 絶縁式フォワード形ＤＣ−ＤＣコンバータ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6544154

(24)【登録日】2019年6月28日

(45)【発行日】2019年7月17日

(54)【発明の名称】絶縁式フォワード形ＤＣ−ＤＣコンバータ回路

(51)【国際特許分類】

   H02M 3/28 20060101AFI20190705BHJP

【ＦＩ】

   H02M3/28 B

   H02M3/28 R

   H02M3/28 D

【請求項の数】2

【全頁数】7

(21)【出願番号】特願2015-173833(P2015-173833)

(22)【出願日】2015年9月3日

(65)【公開番号】特開2017-51021(P2017-51021A)

(43)【公開日】2017年3月9日

【審査請求日】2017年12月5日

(73)【特許権者】

【識別番号】000003218

【氏名又は名称】株式会社豊田自動織機

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】小池 靖弘

【審査官】 東 昌秋

(56)【参考文献】

【文献】 特開２０１２−０３４５４９（ＪＰ，Ａ）

【文献】 特開２００６−１９１７０８（ＪＰ，Ａ）

【文献】 米国特許第０８０２３２９５（ＵＳ，Ｂ１）

【文献】 特開２００６−１９１７４１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

トランスと、
前記トランスの一次側のスイッチング回路と、
前記トランスの二次側の整流回路と、
前記スイッチング回路を制御する制御部と、
を備える絶縁式フォワード形ＤＣ−ＤＣコンバータ回路であって、
前記スイッチング回路は、
前記トランスの一次側巻線と第一のスイッチ素子とが直列接続され、前記一次側巻線と、コンデンサと第二のスイッチ素子とが直列接続されたリセット回路と、が並列接続され、
前記制御部は、
前記絶縁式フォワード形ＤＣ−ＤＣコンバータ回路がソフトスタートを開始する前に、前記第二のスイッチ素子を休止させたままで、所定時間、前記第一のスイッチ素子を駆動させた後に前記第一のスイッチ素子を休止させることにより、前記コンデンサを充電して前記コンデンサの電圧を所定電圧にする、
ことを特徴とする絶縁式フォワード形ＤＣ−ＤＣコンバータ回路。

【請求項2】

請求項１に記載の絶縁式フォワード形ＤＣ−ＤＣコンバータ回路であって、
前記制御部は、
前記絶縁式フォワード形ＤＣ−ＤＣコンバータ回路を起動する指示を受信した後で前記コンデンサを充電して所定電圧にする前に、前記第一のスイッチ素子を休止させたままで、所定時間、前記第二のスイッチ素子に駆動と休止を繰り返させ、前記コンデンサを放電させる、
ことを特徴とする絶縁式フォワード形ＤＣ−ＤＣコンバータ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、リセット回路を有する絶縁式フォワード形ＤＣ−ＤＣコンバータ回路に関する。

【背景技術】

【0002】

トランスＴの一次側に、スイッチ素子Ｑ１（主スイッチ素子）、スイッチ素子Ｑ２（トランスリセットに用いる補助スイッチ素子）、コンデンサＣｒ（トランスリセットに用いるコンデンサ）を備えるスイッチング回路を有し、トランスＴの二次側に整流回路を有する、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路が知られている。例えば、特許文献１に示されている絶縁式フォワード形ＤＣ−ＤＣコンバータ回路が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第２７４３８６９号

【発明の概要】

【発明が解決しようとする課題】

【0004】

リセット回路を有する絶縁式フォワード形ＤＣ−ＤＣコンバータ回路においてコンデンサＣｒの電圧Ｖｃｒがある所定電圧Ｖｔ以上である場合、スイッチ素子Ｑ１がオフ（休止）で、スイッチ素子Ｑ２がターンオン（駆動）するまでの期間では、トランスＴの漏洩インダクタンスに蓄えられたエネルギーを、スイッチ素子Ｑ２のフリーホイルダイオードＤ２を通してコンデンサＣｒに充電し、コンデンサＣｒの充電が終了するとトランスＴの一次巻線に流れる電流ｉＴ１が０［Ａ］になる。その後、スイッチ素子Ｑ２の電流の向きが反転し、コンデンサＣｒからトランスＴの励磁インダクタンスへエネルギーが移動する。すなわち電流ｉＴ１が０［Ａ］から負方向に流れるので、次にスイッチ素子Ｑ２がオフ（休止）で、スイッチ素子Ｑ１がターンオンするとき（デッドタイムのとき）には、電流ｉＴ１は負方向に流れている。

【0005】

しかしながら、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路のソフトスタートを開始する場合には、コンデンサＣｒの電圧Ｖｃｒが所定電圧Ｖｔより小さいと、電流ｉＴ１の減衰が小さいため、電流ｉＴ１が０［Ａ］以下になる前にスイッチ素子Ｑ１が駆動されてしまう。しかもスイッチ素子Ｑ２のフリーホイルダイオードＤ２には正方向に電流が流れているにもかかわらず、スイッチ素子Ｑ１が駆動すると、スイッチ素子Ｑ２の電流の向きが反転して、デッドタイムにおいてスイッチ素子Ｑ２にリカバリー電流が流れ、フリーホイルダイオードＤ２を破壊してしまう恐れがある。また、スイッチ素子Ｑ１のｄＶ／ｄＴ仕様を超えてしまう恐れもある。

【0006】

本発明の一側面に係る目的は、ソフトスタート開始時のリカバリー電流を抑制する絶縁式フォワード形ＤＣ−ＤＣコンバータ回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係る一つの形態である絶縁式フォワード形ＤＣ−ＤＣコンバータ回路は、トランスと、トランスの一次側のスイッチング回路と、トランスの二次側の整流回路と、スイッチング回路を制御する制御部と、を備える。

【0008】

スイッチング回路は、トランスの一次側巻線と第一のスイッチ素子とが直列接続され、コンデンサと第二のスイッチ素子とが直列接続されたリセット回路と一次側巻線とが並列接続されている。

【0009】

制御部は、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路がソフトスタートを開始する前に、第二のスイッチ素子を休止させたままで、所定時間、第一のスイッチ素子を駆動させた後に第一のスイッチ素子を休止させることにより、コンデンサを充電してコンデンサの電圧を所定電圧にする。

【0010】

また、制御部は、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路を起動する指示を受信した後でコンデンサを充電して所定電圧にする前に、第一のスイッチ素子を休止させたままで、所定時間、第二のスイッチ素子に駆動（オン）と休止（オフ）を交互にさせ、コンデンサを放電させる。

【発明の効果】

【0011】

絶縁式フォワード形ＤＣ−ＤＣコンバータ回路におけるソフトスタート開始時のリカバリー電流を抑制することができる。

【図面の簡単な説明】

【0012】

【図1】絶縁式フォワード形ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。

【図2】絶縁式フォワード形ＤＣ−ＤＣコンバータ回路の動作の一例を示す図である。

【発明を実施するための形態】

【0013】

以下図面に基づいて実施形態について詳細を説明する。
図１は、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１は、トランスＴ、スイッチング回路、整流回路、制御部２などを有している。

【0014】

スイッチ回路は、トランスＴの一次側巻線とスイッチ素子Ｑ１（第一のスイッチ素子）とが直列接続され、また、コンデンサＣｒとスイッチ素子Ｑ２（第二のスイッチ素子）とが直列接続されたリセット回路とトランスＴの一次側巻線とが並列接続されている。

【0015】

図１におけるスイッチ回路及びその周辺回路について説明する。直流電源Ｐの正極端子には、コンデンサＣ１の一方の端子、コンデンサＣｒの一方の端子、トランスＴの一次側巻線の一方の端子が接続されている。直流電源Ｐの負極端子には、コンデンサＣ１の他方の端子、スイッチ素子Ｑ１の一方の端子（ソース）が接続されている。コンデンサＣｒの他方の端子には、スイッチ素子Ｑ２の他方の端子（ドレイン）が接続されている。トランスＴの一次側巻線の他方の端子には、スイッチ素子Ｑ２の一方の端子（ソース）、スイッチ素子Ｑ１の他方の端子（ドレイン）が接続されている。スイッチ素子Ｑ１、Ｑ２の制御端子（ゲート）は制御部２に接続される。なお、スイッチ素子Ｑ１、Ｑ２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などを用いることが考えられる。また、スイッチ素子Ｑ１、Ｑ２それぞれはフリーホイルダイオードＤ１、Ｄ２を有している。

【0016】

整流回路は例えば図１に示す構成が考えられる。図１における整流回路について説明する。トランスＴの二次側巻線の一方の端子には、ダイオードＤ３の一方の端子（アノード）が接続されている。トランスＴの二次側巻線の他方の端子には、ダイオードＤ４の一方の端子（アノード）、グランドが接続されている。ダイオードＤ３の他方の端子（カソード）には、ダイオードＤ４の他方の端子（カソード）、コイルＬの一方の端子が接続されている。コイルＬの他方の端子には、コンデンサＣ２の一方の端子が接続され、負荷に接続される。コンデンサＣ２の他方の端子はグランドに接続される。

【0017】

制御部２は、スイッチ素子Ｑ１、Ｑ２の駆動と休止を制御（オン／オフ制御）する。制御部２は、例えば、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、プログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）など）などを用いて構成される。

【0018】

ただし、制御部２は、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１がソフトスタート（図２の期間Ｔ３を参照）を開始する前に、スイッチ素子Ｑ２を休止させたままで、所定時間（図２の期間Ｔ２を参照）、スイッチ素子Ｑ１を駆動させてトランスＴの漏洩インダクタンスにエネルギーを蓄えた後、スイッチ素子Ｑ１、Ｑ２を休止させてトランスＴの漏洩インダクタンスに蓄えられたエネルギーを、スイッチ素子Ｑ２のフリーホイルダイオードＤ２を通してコンデンサＣｒに充電（プリチャージ）してコンデンサＣｒの電圧Ｖｃｒを所定電圧Ｖｔにする。図２は、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路の動作の一例を示す図である。

【0019】

所定電圧Ｖｔは、トランスＴの一次巻線に流れる電流ｉＴ１の減衰を早くし、デッドタイムにおいてスイッチ素子Ｑ２のフリーホイルダイオードＤ２にリカバリー電流が発生しないようにするために必要な電圧である。すなわち、所定電圧Ｖｔは電流ｉＴ１が０［Ａ］又は負方向に流れるようにするための電圧である。所定時間（期間Ｔ２）は、電圧Ｖｃｒを所定電圧Ｖｔまで上昇させるために必要な時間で、コンデンサＣｒの容量、及び、プリチャージする電圧あるいは電流により決まる。

【0020】

上記したようにコンデンサＣｒの電圧Ｖｃｒを所定電圧Ｖｔにすることで、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１におけるソフトスタート開始時のリカバリー電流を抑制することができる。

【0021】

また、制御部２は、上記プリチャージをする前に、スイッチ素子Ｑ１を休止させたままで、所定時間（図２の期間Ｔ１を参照）、スイッチ素子Ｑ２に駆動と休止を交互にさせ（オン／オフ）、コンデンサＣｒを放電させ、コンデンサＣｒの電圧Ｖｃｒを０［Ｖ］にする。プリチャージをする前にコンデンサＣｒの電圧Ｖｃｒを０［Ｖ］にする所定時間（期間Ｔ１）を設けることで、決められた時間（図２の時間ｔ１からｔ６）内に、電圧Ｖｃｒを所定電圧Ｖｔにすることができる。なお、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１が停止した条件によりコンデンサＣｒの電圧Ｖｃｒは異なるため、所定時間（期間Ｔ１）は、それらの条件を加味して実験又はシミュレーションにより決める。

【0022】

制御部の動作について説明する。
図２の時間ｔ１では、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１を起動する起動信号（ＮＯＤＤ）を制御部２が受信する。例えば、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１が車両に搭載されている場合、起動信号はキーオンなどにより制御部２に送信される信号である。

【0023】

時間ｔ２からｔ３（期間Ｔ１）では、スイッチ素子Ｑ１を休止させたままで、スイッチ素子Ｑ２にオン／オフを繰り返させ、コンデンサＣｒの電圧Ｖｃｒを０［Ｖ］にする。
時間ｔ４からｔ５（期間Ｔ２）では、制御部２がスイッチ素子Ｑ２を休止させたままで、スイッチ素子Ｑ１をオンさせてトランスＴの漏洩インダクタンスにエネルギーを蓄える。
時間ｔ５からｔ６では、制御部２がスイッチ素子Ｑ１、Ｑ２を休止させてトランスＴの漏洩インダクタンスに蓄えられたエネルギーを、スイッチ素子Ｑ２のフリーホイルダイオードＤ２を通してコンデンサＣｒにプリチャージしてコンデンサＣｒの電圧Ｖｃｒを所定電圧Ｖｔまで上昇させる。

【0024】

時間ｔ６では、ソフトスタート（期間Ｔ３）を開始し、ソフトスタートを終了すると通常動作へと移行する
本実施形態によれば、絶縁式フォワード形ＤＣ−ＤＣコンバータ回路１のソフトスタートを開始する場合、コンデンサＣｒの電圧Ｖｃｒを所定電圧Ｖｔにすることで、電流ｉＴ１の減衰を早くし、デッドタイムにおいてスイッチ素子Ｑ２のフリーホイルダイオードＤ２にリカバリー電流が流れないように抑制することができる。

【0025】

また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。

【符号の説明】

【0026】

１ 絶縁式フォワード形ＤＣ−ＤＣコンバータ回路
２ 制御部
Ｃ１、Ｃ２、Ｃｒ コンデンサ
Ｄ１、Ｄ２ フリーホイルダイオード
Ｄ３、Ｄ４ ダイオード
Ｌ コイル
Ｐ 直流電源
Ｔ トランス
Ｑ１、Ｑ２ スイッチ素子

【図1】

【図2】