特許 6550135 幾何学的に改良された抵抗変化型メモリ（ＲＲＡＭ）セル及びその形成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6550135

(24)【登録日】2019年7月5日

(45)【発行日】2019年7月24日

(54)【発明の名称】幾何学的に改良された抵抗変化型メモリ（ＲＲＡＭ）セル及びその形成方法

(51)【国際特許分類】

   H01L 21/8239 20060101AFI20190711BHJP

   H01L 27/105 20060101ALI20190711BHJP

   H01L 45/00 20060101ALI20190711BHJP

   H01L 49/00 20060101ALI20190711BHJP

【ＦＩ】

   H01L27/105 448

   H01L45/00 Z

   H01L49/00 Z

【請求項の数】12

【全頁数】11

(21)【出願番号】特願2017-534284(P2017-534284)

(86)(22)【出願日】2015年11月6日

(65)【公表番号】特表2018-506846(P2018-506846A)

(43)【公表日】2018年3月8日

(86)【国際出願番号】US2015059536

(87)【国際公開番号】WO2016105673

(87)【国際公開日】20160630

【審査請求日】2017年6月23日

(31)【優先権主張番号】14/582,089

(32)【優先日】2014年12月23日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】500147506

【氏名又は名称】シリコン ストーリッジ テクノロージー インコーポレイテッド

【氏名又は名称原語表記】ＳＩＬＩＣＯＮ ＳＴＯＲＡＧＥ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100088694

【弁理士】

【氏名又は名称】弟子丸 健

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100109335

【弁理士】

【氏名又は名称】上杉 浩

(74)【代理人】

【識別番号】100120525

【弁理士】

【氏名又は名称】近藤 直樹

(72)【発明者】

【氏名】チョウ フェン

(72)【発明者】

【氏名】リウ シアン

(72)【発明者】

【氏名】ドー ニャン

(72)【発明者】

【氏名】トラン ヒュー ヴァン

(72)【発明者】

【氏名】グエン フン クオック

【審査官】 上田 智志

(56)【参考文献】

【文献】 米国特許出願公開第２０１０／０１１０７５８（ＵＳ，Ａ１）

【文献】 特開２０１３−００４９７６（ＪＰ，Ａ）

【文献】 特開２０１２−２４４０１７（ＪＰ，Ａ）

【文献】 特表２０１３−５３４７２２（ＪＰ，Ａ）

【文献】 特開２０１０−０６２２６５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２３９，２７／１０５，４５／００，４９／００

Ｇ１１Ｃ １３／００

(57)【特許請求の範囲】

【請求項1】

メモリデバイスであって、
導電材料製の第１の電極と、
導電材料製の第２の電極と、
鋭角部で互いに接する第１の細長部分及び第２の細長部分を含む遷移金属酸化物材料の層であって、前記第１の細長部分及び前記第２の細長部分の各々が、前記第１の電極と前記第２の電極との間に配設され、前記第１の電極及び前記第２の電極と電気的に接触している、遷移金属酸化物材料の層と、を備え、
前記遷移金属酸化物材料の層が、ＴａＯｘの第２の副層とＨｆＯｘ層の第３の副層との間に配設されたＨｆの第１の副層を含む、メモリデバイス。

【請求項2】

前記第１の細長部分が、第１の方向に延在し、前記第２の細長部分が、第２の方向に延在し、前記第１の方向及び前記第２の方向が、互いに直交している、請求項１に記載のメモリデバイス。

【請求項3】

前記遷移金属酸化物材料の層が、Ｌ字形状である、請求項１に記載のメモリデバイス。

【請求項4】

第１の導電型の基板と、
前記基板の表面内に形成された、前記第１の導電型とは異なる第２の導電型の第１の領域及び第２の領域と、
前記基板上に配設され、前記基板から絶縁され、前記第１の領域と前記第２の領域との間にある導電ゲートと、を更に備え、
前記第２の電極が、前記第２の領域に電気的に連結されている、請求項１に記載のメモリデバイス。

【請求項5】

メモリデバイスを作製する方法であって、
導電材料製の第１の電極を形成することと、
導電材料製の第２の電極を形成することと、
鋭角部で互いに接する第１の細長部分及び第２の細長部分を含む遷移金属酸化物材料の層であって、前記第１の細長部分及び前記第２の細長部分の各々が、前記第１の電極と前記第２の電極との間に配設され、前記第１の電極及び前記第２の電極と電気的に接触している、遷移金属酸化物材料の層を形成することと、を含み、
前記遷移金属酸化物材料の層の前記形成が、
Ｈｆの第１の副層を形成することと、
ＴａＯｘの第２の副層を形成することと、
ＨｆＯｘ層の第３の副層を形成することと、を含み、
前記第１の副層が、前記第２の副層と前記第３の副層との間に配設されている、方法。

【請求項6】

前記第１の電極と前記第２の電極との間に第１の電圧を印加することにより、前記遷移金属酸化物材料の層にわたって導電性フィラメントを形成することを更に含む、請求項５に記載の方法。

【請求項7】

前記第１の細長部分が、第１の方向に延在し、前記第２の細長部分が、第２の方向に延在し、前記第１の方向及び前記第２の方向が、互いに直交している、請求項５に記載の方法。

【請求項8】

前記遷移金属酸化物材料の層が、Ｌ字形状である、請求項５に記載の方法。

【請求項9】

第１の導電型の第１の領域及び第２の領域を、前記第１の導電型とは異なる第２の導電型の基板の表面内に形成することと、
前記基板上に配設され、前記基板から絶縁され、前記第１の領域と前記第２の領域との間にある導電ゲートを形成することと、
前記第２の電極を前記第２の領域に電気的に連結することと、を更に含む、請求項５に記載の方法。

【請求項10】

導電材料製の第１の電極と、導電材料製の第２の電極と、鋭角部で互いに接する第１の細長部分及び第２の細長部分を含む遷移金属酸化物材料の層であって、前記第１の細長部分及び前記第２の細長部分の各々が、前記第１の電極と前記第２の電極との間に配設され、前記第１の電極及び前記第２の電極と電気的に接触している、遷移金属酸化物材料の層と、前記遷移金属酸化物材料の層を貫通して延在する導電性フィラメントと、を有するメモリデバイスをプログラムし、消去する方法であって、
前記遷移金属酸化物材料の層が前記第１の電極と前記第２の電極との間で第１の電気抵抗を提供するように前記第１の電極と前記第２の電極との間に第１の電圧を印加することにより、前記フィラメントを断線させることと、
前記遷移金属酸化物材料の層が前記第１の電極と前記第２の電極との間で前記第１の電気抵抗より低い第２の電気抵抗を提供するように前記第１の電極と前記第２の電極との間に第２の電圧を印加することにより、前記断線されたフィラメントを復元することと、を含み、
前記遷移金属酸化物材料の層が、ＴａＯｘの第２の副層とＨｆＯｘ層の第３の副層との間に配設されたＨｆの第１の副層を含む、方法。

【請求項11】

前記第１の細長部分が、第１の方向に延在し、前記第２の細長部分が、第２の方向に延在し、前記第１の方向及び前記第２の方向が、互いに直交している、請求項１０に記載の方法。

【請求項12】

前記遷移金属酸化物材料の層が、Ｌ字形状である、請求項１０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、非揮発性メモリに関し、より具体的には抵抗変化型メモリに関する。

【背景技術】

【0002】

抵抗変化型メモリ（ＲＲＡＭ）は、非揮発性メモリの一種である。一般に、ＲＲＡＭメモリセルは、２つの導電性電極の間に挟まれた抵抗性誘電材料層をそれぞれ含む。誘電材料は、通常絶縁性である。しかしながら、誘電体層の両端に適切な電圧を印加することにより、誘電材料層を貫通する導電路（典型的にフィラメントと呼ばれる）を形成することができる。ひとたびフィラメントが形成されると、誘電体層の両端に適切な電圧を印加することにより、フィラメントを「リセット」（すなわち、破壊又は断線され、ＲＲＡＭセルの両端間が高抵抗状態になる）及び設定（すなわち、再形成され、ＲＲＡＭセルの両端間が低抵抗状態になる）することができる。低抵抗状態及び高抵抗状態を利用して、抵抗状態に応じて「１」又は「０」のデジタル信号を表示することができ、それにより、情報ビットを記憶することができる再プログラム可能な非揮発性メモリセルを提供する。

【0003】

図１は、ＲＲＡＭメモリセル１の従来の構成を示す。メモリセル１は、頂部電極３及び底部電極４をそれぞれ形成する２つの導電材料層の間に挟まれた抵抗性誘電材料層２を含む。

【0004】

図２Ａ〜２Ｄは、誘電材料層２の切り替え機構を示す。具体的には、図２Ａは、製作後の初期状態における抵抗性誘電材料層２を示し、層２は、比較的高い抵抗を呈する。図２Ｂは、層２の両端に適切な電圧を印加することによる、層２を貫通する導電性フィラメント７の形成を示す。フィラメント７は、層２を貫通する導電路であり、これにより、層２は、両端間で比較的低い電圧を呈する（フィラメント７の比較的高い導電度のため）。図２Ｃは、層２の両端に「リセット」電圧を印加することにより引き起こされる、フィラメント７の断線８の形成を示す。断線８の区域は、比較的高い抵抗を有し、そのため、層２は、両端間で比較的高い電圧を呈する。図２Ｄは、層２の両端に「設定」電圧を印加することにより引き起こされる、断線８の区域におけるフィラメント７の復元を示す。フィラメント７の復元は、層２が両端間で比較的低い抵抗を呈することを意味する。図２Ｂ及び２Ｄの「形成」状態又は「設定」状態における層２の比較的低い抵抗は、それぞれデジタル信号状態（例えば、「１」）を表すことができ、図２Ｃの「リセット」状態における層２の比較的高い抵抗は、異なるデジタル信号状態（例えば、「０」）を表すことができる。ＲＲＡＭセル１は、繰り返し「リセット」及び「設定」することができ、そのため、ＲＲＡＭセル１は、理想的な再プログラム可能な非揮発性メモリセルを形成する。

【0005】

ＲＲＡＭメモリセルの１つの欠点は、フィラメントを形成するために必要とされる電圧及び電流が、比較的高い（メモリセルを設定及びリセットするために必要とされる電圧よりも著しく高いことがある）ことである。セルのフィラメントを形成するためにより低い電圧及び電流が必要とされるＲＲＡＭメモリセルに対するニーズが存在する。

【発明の概要】

【0006】

上記の問題及びニーズは、導電材料製の第１の電極と、導電材料製の第２の電極と、鋭角部で互いに接する第１の細長部分及び第２の細長部分を含む層遷移金属酸化物材料であって、第１の細長部分及び第２の細長部分の各々が、第１の電極と第２の電極との間に配設され、第１の電極及び第２の電極と電気的に接触している、層遷移金属酸化物材料と、を含むメモリデバイスにより解決される。

【0007】

メモリデバイスを作製する方法は、導電材料製の第１の電極を形成することと、導電材料製の第２の電極を形成することと、鋭角部で互いに接する第１の細長部分及び第２の細長部分を含む遷移金属酸化物材料の層であって、第１の細長部分及び第２の細長部分の各々が、第１の電極と第２の電極との間に配設され、第１の電極及び第２の電極と電気的に接触している、遷移金属酸化物材料の層を形成することと、を含む。

【0008】

導電材料製の第１の電極と、導電材料製の第２の電極と、鋭角部で互いに接する第１の細長部分及び第２の細長部分を含む遷移金属酸化物材料の層であって、第１の細長部分及び第２の細長部分の各々が、第１の電極と第２の電極との間に配設され、第１の電極及び第２の電極と電気的に接触している、遷移金属酸化物材料の層と、遷移金属酸化物材料の層を貫通して延在する導電性フィラメントと、を有するメモリデバイスをプログラムし、消去する方法。この方法は、遷移金属酸化物材料の層が第１の電極と第２の電極との間で第１の電気抵抗を提供するように第１の電極と第２の電極との間に第１の電圧を印加することにより、フィラメントを断線させることと、遷移金属酸化物材料の層が第１の電極と第２の電極との間で第１の電気抵抗より低い第２の電気抵抗を提供するように第１の電極と第２の電極との間に第２の電圧を印加することにより、断線されたフィラメントを復元することと、を含む。

【0009】

本発明の他の目的及び特徴は、明細書、請求項、付属の図面を見直すことにより明らかになるであろう。

【図面の簡単な説明】

【0010】

【図1】従来の抵抗変化型メモリ（ＲＲＡＭ）セルの横断面図である。

【図2A】製作後の初期状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。

【図2B】形成された状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。

【図2C】リセット状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。

【図2D】設定状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。

【図3】本発明の抵抗変化型メモリ（ＲＲＡＭ）セルの横断面図である。

【図4A】ＲＲＡＭセルの形成における工程を示す横断面図である。

【図4B】ＲＲＡＭセルの形成における工程を示す横断面図である。

【図4C】ＲＲＡＭセルの形成における工程を示す横断面図である。

【図5A】ＲＲＡＭセルの代替的な実施形態の形成における工程を示す横断面図である。

【図5B】ＲＲＡＭセルの代替的な実施形態の形成における工程を示す横断面図である。

【図5C】ＲＲＡＭセルの代替的な実施形態の形成における工程を示す横断面図である。

【図6A】初期状態における本発明のＲＲＡＭセルの横断面図である。

【図6B】形成された状態における本発明のＲＲＡＭセルの横断面図である。

【図6C】リセット状態における本発明のＲＲＡＭセルの横断面図である。

【図6D】設定状態における本発明のＲＲＡＭセルの横断面図である。

【発明を実施するための形態】

【0011】

本発明は、セルの導電性フィラメントを形成するために必要な電圧を低減する様式で構成された電極及び抵抗性誘電体層を有する、幾何学的に改良されたＲＲＡＭセルである。２つの電極間のある点において抵抗性誘電体層内に鋭角部を設けることにより、フィラメントを効果的に形成するために必要な電圧及び電流を著しく低減することが発見された。

【0012】

図３は、それぞれ直角に接する細長い第１の部分１２ａ及び第２の部分１２ｂを有する抵抗性誘電体層１２を含む本発明のＲＲＡＭメモリセル１０の一般構造を例示する。具体的には、２つの部分１２ａ及び１２ｂが鋭角部１２ｃで接するように、第１の部分１２ａは、細長く、水平に延在し、第２の部分１２ｂは、細長く、垂直に延在する（すなわち、抵抗性誘電体層１２は、「Ｌ」字形状を有する）。第１の電極１４を、水平層部分１２ａの上、かつ垂直層部分１２ｂの左に配設する。第２の電極１６を、水平層部分１２ａの下、かつ垂直層部分１２ｂの右に配設する。したがって、第１の層部分１２ａ及び第２の層部分１２ｂの各々は、電極１４と電極１６との間に配設され、電極１４及び電極１６と電気的に接触している。電極１４及び電極１６は、Ｗ、Ａｌ、Ｃｕ、Ｔｉ、Ｐｔ、ＴａＮ、ＴｉＮなどの適切な導電材料から形成することができ、抵抗性誘電体層１２は、ＨｆＯｘ、ＴａＯｘ、ＴｉＯｘ、ＷＯｘ、ＶＯｘ、ＣｕＯｘなどの遷移金属酸化物、又はそうした材料などの複数の層から作製される）。あるいは、抵抗性誘電体層１２は、１つ又は複数の遷移金属酸化物の副層を含む別々の副層の複合体であってもよい（例えば、層１２は、ＴａＯｘ層とＨｆＯｘ層との間にＨｆ層が配設された、複数の層であってもよい）。鋭角部１２ｃで層１２を貫通するフィラメントの形成は、鋭角部１２ｃにおける高い電場のため、誘電体層１２が平面状である場合よりも低い電圧で発生し得ることが発見されている。

【0013】

図４Ａ〜４Ｃは、本発明のＲＲＡＭメモリセル１０及び関連回路を形成する際の工程を示す。プロセスは、選択したトランジスタを基板１８上に形成することから始まる。トランジスタは、基板１８内に形成されたソース領域２０／ドレイン領域２２、及びそれらの間のチャネル領域上に配設され、チャネル領域から絶縁されているゲート２４を含む。図４Ａに例示するように、ドレイン２２上に導電ブロック２６及び２８、並びに導電プラグ３０を形成する。

【0014】

導電材料３２の層をプラグ３０の上に形成する（例えば、当技術分野でよく知られているフォトリソグラフィ技法を使用して）。次いで、導電材料３４のブロックを、導電材料３２の層のごく一部分の上に形成する。層３２とブロック３４が接する角部は、プラズマ処理により磨かれてもよい。次いで、遷移金属酸化物層３６を、層３２上に、及びブロック３４の垂直部分上に堆積する。これに続いて、導電材料の堆積及びＣＭＰエッチバックを行って、導電材料３８のブロックを層３６上に形成する。結果得られた構造を図４Ｂに示す。

【0015】

導電プラグ４０を導電ブロック３８上に形成する。導電線（例えば、ビット線）４２をプラグ４０上に形成し、プラグ４０に接続する。結果得られた構造を図４Ｃに示す。層３２及びブロック３４は、ＲＲＡＭセル１０の下部電極１６を形成し、層３６は、ＲＲＡＭセル１０の抵抗性誘電体層１２を形成し、ブロック３８は、ＲＲＡＭセル１０の上部電極１４を形成する。

【0016】

図５Ａ〜５Ｃは、本発明のＲＲＡＭメモリセル１０及び関連回路の代替的な実施形態を形成する際の工程を示す。プロセスは、選択したトランジスタを基板１８上に上述のように形成することから始まる（基板１８内に形成されるソース領域２０／ドレイン領域２２、及びそれらの間のチャネル領域上に配設され、チャネル領域から絶縁されているゲート２４）。図５Ａに例示するように、ドレイン２２上に導電ブロック４４を形成する。

【0017】

導電材料４６の層をブロック４４上に形成する。遷移金属酸化物層４８を、ブロック４６上に、ブロック４６の垂直側面のうちの１つに沿って、ブロック４６から離れる方向に堆積する。これに続いて、導電材料５０の層を堆積及びＣＭＰエッチバックにより形成する。結果得られた構造を図５Ｂに示す。それゆえに、層４８／層５０の交点である別の鋭角端部に対向する材料４６の鋭角端部４６ａが存在する。これは、頂角部４６ａの局所場を高め、それにより必要な形成電圧を低減させる。

【0018】

導電プラグ５２を導電層５０上に形成する。導電線（例えば、ビット線）５４をプラグ５２上に形成し、プラグ５２に接続する。結果得られた構造を図５Ｃに示す。層４６は、ＲＲＡＭセル１０の下部電極１６を形成し、層４８は、ＲＲＡＭセル１０の抵抗性誘電体層１２を形成し、層５０は、ＲＲＡＭセル１０の上部電極１４を形成する。

【0019】

非限定的な例として、初期状態におけるＲＲＡＭセル１０を図６Ａに示す。電極１４及び電極１６は、ＣＵで形成され、抵抗性誘電体層１２は、ＨｆＯｘで形成される。図６Ｂに示すように鋭角部１２ｃを貫通する導電性フィラメント５６を形成するために、約３〜６Ｖの電位差を電極１４と電極１６との間に印加する。図６Ｃに示すようにフィラメント５６の断線５８を形成することによりＲＲＡＭセル１０をリセットするために、約１〜４Ｖの電位差を電極１４と電極１６との間に印加する。図６Ｄに示すようにフィラメント５６の断線５８を取り除くことによりＲＲＡＭセル１０を設定するために、約１〜４Ｖの電位差を電極１６と電極１４との間に印加する（すなわち、形成電圧及びリセット電圧に対して逆極性）。

【0020】

本発明は、図示された上記実施例（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求の範囲及び明細書を見てわかるように、全ての方法の工程が例示又は請求した正確な順序で実施される必要はなく、むしろ本発明のＲＲＡＭメモリセルの適切な形成を可能にする任意の順序で実施すればよい。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。

【0021】

本明細書で使用される、用語「〜の上方に（over）」及び「〜の上に（on）」はともに、「直接的に〜の上に」（中間の材料、要素、又は間隙がそれらの間に配設されていない）及び「間接的に〜の上に」（中間の材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間の材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間の材料、要素、又は間隙がそれらの間に配設されている）を含み、「取付けられた」は、「直接取付けられた」（中間の材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に取付けられた」（中間の材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間の材料又は要素がそれらの間で要素を電気的に連結していない）、及び「間接的に電気的に結合された」（中間の材料又は要素がそれらの間で要素を電気的に連結している）を含む。例えば、「基板の上方に」要素を形成することは、中間の材料／要素が介在せずに直接的に基板の上にその要素を形成することも、１つ以上の中間の材料／要素が介在して間接的に基板の上にその要素を形成することも含む可能性がある。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図3】

【図4A】

【図4B】

【図4C】

【図5A】

【図5B】

【図5C】

【図6A】

【図6B】

【図6C】

【図6D】