特許 6552148 摂取可能なイベント・マーカの電磁気的感知および検出

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6552148

(24)【登録日】2019年7月12日

(45)【発行日】2019年7月31日

(54)【発明の名称】摂取可能なイベント・マーカの電磁気的感知および検出

(51)【国際特許分類】

   A61B 5/07 20060101AFI20190722BHJP

【ＦＩ】

   A61B5/07 100

【請求項の数】24

【全頁数】109

(21)【出願番号】特願2019-503310(P2019-503310)

(86)(22)【出願日】2017年7月24日

(86)【国際出願番号】US2017043465

(87)【国際公開番号】WO2018018034

(87)【国際公開日】20180125

【審査請求日】2019年5月20日

(31)【優先権主張番号】62/365,727

(32)【優先日】2016年7月22日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】505222679

【氏名又は名称】プロテウス デジタル ヘルス， インコーポレイテッド

(74)【代理人】

【識別番号】110000110

【氏名又は名称】特許業務法人快友国際特許事務所

(72)【発明者】

【氏名】アリレザ シルヴァニ

(72)【発明者】

【氏名】マーク ズデブリック

(72)【発明者】

【氏名】ジョナサン ウィザリントン

【審査官】 伊藤 幸仙

(56)【参考文献】

【文献】 特表２００８−５３９０４７（ＪＰ，Ａ）

【文献】 特表２０１３−５１２７３７（ＪＰ，Ａ）

【文献】 特表２０１２−５０００５５（ＪＰ，Ａ）

【文献】 特表２０１０−５２４５１２（ＪＰ，Ａ）

【文献】 特表２０１４−５２２６９４（ＪＰ，Ａ）

【文献】 特表２０１４−５２２６９５（ＪＰ，Ａ）

【文献】 特表２００９−５１３１８３（ＪＰ，Ａ）

【文献】 国際公開第２０１８／０１８０３４（ＷＯ，Ａ１）

【文献】 米国特許第１０１８７１２１（ＵＳ，Ｂ２）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ａ６１Ｂ ５／０７

Ａ６１Ｊ ３／０７

(57)【特許請求の範囲】

【請求項1】

電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路であって、交差結合トランジスタと、前記交差結合トランジスタのドレイン間に結合されたキャパシタと、を備える前記ドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタと、
を備え、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタは、前記交差結合トランジスタの前記ドレインの間に結合され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、電子デバイス。

【請求項2】

前記ドライバ回路は、シングルエンド型ドライバ回路を備える、請求項１に記載の電子デバイス。

【請求項3】

前記ドライバ回路は、プッシュプルＨブリッジ型ドライバ回路を備える、請求項１に記載の電子デバイス。

【請求項4】

前記電子デバイスは、さらに、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、
を備える、請求項１に記載の電子デバイス。

【請求項5】

前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、請求項４に記載の電子デバイス。

【請求項6】

前記パルス生成器回路は、
遅延していないトリガ回路と、
遅延したトリガ回路と、
インダクタ・トリガ回路と、
前記遅延したトリガ回路の入力において遅延時定数τを設定する抵抗器Ｒ及びキャパシタＣを備えるＲＣタイミング回路と、
前記遅延していないトリガ回路の出力に結合されたインバータと、
前記インバータの出力に結合された第１の入力と、前記遅延したトリガ回路の出力に結合された第２の入力と、インダクタ・トリガ回路に結合された出力と、を有する論理ゲートと、
前記遅延していないトリガ回路の前記入力に結合され、前記ＲＣタイミング回路に結合された第１の発振器と、
前記インダクタ・トリガ回路に結合された第２の発振器と、
を備える、請求項４に記載の電子デバイス。

【請求項7】

前記インダクタ放電回路は、
キャパシタ充電回路と、
結合回路と、
前記インダクタを充電および放電するための充電回路および放電回路と、
を備える、請求項４に記載の電子デバイス。

【請求項8】

前記ドライバ回路は、インパルス通信プロトコルを実装するように構成される、請求項１に記載の電子デバイス。

【請求項9】

前記第１および第２の材料が前記導電性流体と接触している結果として前記電位差を提供するように、前記第１および第２の材料が選択される、請求項１に記載の電子デバイス。

【請求項10】

前記電子デバイスは、さらに、
第１および第２の端子と、制御端子と、を備える電子スイッチを備え、
前記制御端子は、前記ドライバ回路に動作可能に結合され、
前記第１の端子は、前記インダクタに結合され、
前記第２の端子は、前記第２の材料に結合され、
前記インダクタは、前記第１の材料と前記電子スイッチの前記第１の端子との間に結合され、
前記ドライバ回路は、さらに、前記電流が前記インダクタを通って発生されるように、前記第１の材料と前記第２の材料との間の前記電子スイッチのコンダクタンスを変えるように構成される、請求項１に記載の電子デバイス。

【請求項11】

前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、請求項１に記載の電子デバイス。

【請求項12】

前記少なくとも２つの誘導性素子は、前記別々の絶縁下部構造間に形成されたビアを介して結合される、請求項１１に記載の電子デバイス。

【請求項13】

電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタであって、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、前記インダクタと、
電子スイッチと、
を備え、
前記電子スイッチは、第１および第２の端子と、制御端子と、を備え、
前記制御端子は、前記ドライバ回路に動作可能に結合され、
前記第１の端子は、前記インダクタに結合され、
前記第２の端子は、前記第２の材料に結合され、
前記インダクタは、前記第１の材料と前記電子スイッチの前記第１の端子との間に結合され、
前記ドライバ回路は、さらに、前記電流が前記インダクタを通って発生されるように、前記第１の材料と前記第２の材料との間の前記電子スイッチのコンダクタンスを変えるように構成される、電子デバイス。

【請求項14】

前記電子デバイスは、さらに、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、
を備える、請求項１３に記載の電子デバイス。

【請求項15】

前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、請求項１４に記載の電子デバイス。

【請求項16】

電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタと、
を備え、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更され、
前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、電子デバイス。

【請求項17】

前記少なくとも２つの誘導性素子は、前記別々の絶縁下部構造間に形成された表面領域を介して結合される、請求項１６に記載の電子デバイス。

【請求項18】

前記電子デバイスは、さらに、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、
を備える、請求項１６に記載の電子デバイス。

【請求項19】

前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、請求項１８に記載の電子デバイス。

【請求項20】

電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタであって、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、前記インダクタと、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、を備える、電子デバイス。

【請求項21】

前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、請求項２０に記載の電子デバイス。

【請求項22】

前記パルス生成器回路は、
遅延していないトリガ回路と、
遅延したトリガ回路と、
インダクタ・トリガ回路と、
前記遅延したトリガ回路の入力において遅延時定数τを設定する抵抗器Ｒ及びキャパシタＣを備えるＲＣタイミング回路と、
前記遅延していないトリガ回路の出力に結合されたインバータと、
前記インバータの出力に結合された第１の入力と、前記遅延したトリガ回路の出力に結合された第２の入力と、インダクタ・トリガ回路に結合された出力と、を有する論理ゲートと、
前記遅延していないトリガ回路の前記入力に結合され、前記ＲＣタイミング回路に結合された第１の発振器と、
前記インダクタ・トリガ回路に結合された第５の発振器と、
を備える、請求項２０に記載の電子デバイス。

【請求項23】

前記インダクタ放電回路は、
キャパシタ充電回路と、
結合回路と、
前記インダクタを充電および放電するための充電回路および放電回路と、
を備える、請求項２０に記載の電子デバイス。

【請求項24】

前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、請求項２０に記載の電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０１６年７月２２日に出願した「ＥＬＥＣＴＲＯＭＡＧＮＥＴＩＣ ＳＥＮＳＩＮＧ ＡＮＤ ＤＥＴＥＣＴＩＯＮ ＯＦ ＩＮＧＥＳＴＩＢＬＥ ＥＶＥＮＴ ＭＡＲＫＥＲＳ」と題する米国仮出願第６２／３６５，７２７号の利益を主張し、その開示がその全体においてあらゆる目的のために本明細書に組み込まれる。

【0002】

本開示は、一般に、イベントを感知および検出するための様々なデバイスおよび技法に関する。より詳細には、本開示は、感知イベントまたは検出イベントを表す信号を送信するために電磁エネルギーを用いる摂取可能な識別子に関する。

【背景技術】

【0003】

電子回路を含む摂取可能なイベント・マーカは、診断用途と治療用途の両方を含む様々な異なる医療用途での使用のために提案されてきた。摂取可能な識別子を検出するための最新技術は、皮膚上の２つの点に濡れ接触することと、摂取可能な識別子の活性化によって引き起こされる電圧差を測定することとを含む。弱い信号レベルおよび強い背景雑音は、これらの従来の技術を制限し、摂取可能な識別子からの信号を検出し復号することを困難かつ計算集約的にする。２つの他の制限は、摂取可能なセンサと外部検出器との間の通信を異常にする。第１に、摂取可能なセンサにおいて利用可能な非常に少量の電力と、摂取可能なセンサの小さいサイズとにより、通信が一方向のみであるということである。世界中で普及している事実上すべての二重化通信に特有であるように、送信側には認知したことが返されない。第２は、小さいサイズと、摂取され得る安全な材料の限られたリストと、この用途のきわめて低い製造コスト要求とにより、回路に水晶発振器を追加することが、商業的に実現可能ではなく、おそらく技術的に実現可能ではなく、少なくともきわめて困難であるということである。したがって、この通信状況の固有の際立った特徴は、送信周波数の不確実性である。ほとんどの市販の通信システムが、周波数が数十ｐｐｍまで知られている環境で動作するのに対して、部分的電源と胃液とによって給電される摂取センサは、±１％の範囲を有する中心周波数を生成するという困難に直面させられる。したがって、本開示の態様の重要な寄与は、送信電力が検出器の背景雑音と比較して非常に低く、送信周波数の不確実性が典型的な現代のシステムと比較して大きいＲＦシステム用の通信プロトコルの実現である。他のＲＦシステムと比較して、摂取可能なセンサは、信号を送信するコイルと、逓信間のエネルギーを蓄積するために使用され得る任意のキャパシタの両方に利用可能なきわめて限られたサイズを有する。加えて、ＦＤＡのような規制当局の健康上の懸念および意見は、患者によって消化され得る特定の金属の量を制限し、したがって、感知と通信の両方に利用可能な総電力に上限を設定する。これらの通信プロトコルは、外部の検出および復号のために利用可能な信号レベルを効果的に改善する。摂取可能な識別子が、より容易に、かつ、身体の様々な部分に配置された、または患者によって装着された受信機によって検出され得るように、摂取可能な識別子から受信される信号レベルを増加させる動機が存在する。

【発明の概要】

【0004】

一態様では、電子デバイスが提供される。電子デバイスは、制御デバイスと、制御デバイスに結合されたドライバ回路と、制御デバイスに結合された部分的電源とを備え、部分的電源は、部分的電源が導電性流体と接触している結果として制御デバイスおよびドライバ回路に電位差を提供するように構成される。部分的電源は、制御デバイスに電気的に結合された第１の材料と、制御デバイスに電気的に結合され、第１の材料から電気的に絶縁された第２の材料とを備える。インダクタがドライバ回路に結合され、ドライバ回路は、インダクタを流れる電流を発生するように構成され、インダクタを流れる発生された電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される。

【0005】

別の態様では、受信機回路が提供される。受信機回路は、共振回路と、共振回路に結合された低雑音電圧増幅器と、低雑音電圧増幅器の出力に結合された受信機プロセッサ回路とを備え、受信機プロセッサは、インパルス通信信号を表すアナログ信号を受信し、アナログ信号をデジタル信号に変換し、インパルス通信信号として送信されたデータを再生するためにデジタル信号を復号するように構成される。加えて、受信機は、長期間にわたって毎日患者によって装着されるように意図される。したがって、そのサイズおよび電力消費は、両方とも制限される。

【0006】

さらに別の態様では、受信機回路が提供される。受信機回路は、受信インダクタと、受信コイルに結合されたトランスインピーダンス増幅器と、トランスインピーダンス増幅器の出力に結合された増幅器と、増幅器の出力に結合された受信機プロセッサ回路とを備え、受信機プロセッサは、インパルス通信信号を表すアナログ信号を受信し、アナログ信号をデジタル信号に変換し、インパルス通信信号として送信されたデータを再生するためにデジタル信号を復号するように構成される。

【0007】

上記は、概要であり、したがって、簡略化、一般化、包含、および／または詳細の省略を含む場合があり、その結果、当業者は、概要が例示的なものにすぎず、どのようにも限定的であることを意図されないことを理解するであろう。本明細書で説明されるデバイスおよび／またはプロセッサおよび／または他の主題の他の態様、特徴、および利点は、本明細書に記載の教示において明らかになるであろう。

【0008】

１つまたは複数の態様では、関連するシステムは、限定はしないが、本明細書で参照される方法の態様を成し遂げるための回路および／またはプログラミングを含み、回路および／またはプログラミングは、システム設計者の設計選択に応じて、本明細書で参照される方法の態様を成し遂げるように構成されたハードウェア、ソフトウェア、および／またはファームウェアの事実上任意の組合せであり得る。上記に加えて、本開示のテキスト（たとえば、特許請求の範囲および／または詳細な説明）および／または図面のような教示において、様々な他の方法および／またはシステムの態様が記載され、説明される。

【0009】

前述の概要は、例示的なものにすぎず、どのようにも添付の特許請求の範囲に関する限定であることを意図されない。上記で説明した例示的な態様および特徴に加えて、さらなる態様および特徴が、図面および以下の詳細な説明への参照によって明らかになるであろう。

【0010】

本明細書で説明する態様の新規な特徴は、添付の特許請求の範囲に詳細に記載されている。しかしながら、構成と動作方法の両方に関する態様は、以下の添付図面と併せた以下の説明への参照によってよりよく理解され得る。

【図面の簡単な説明】

【0011】

【図1】本開示の一態様による、電磁場に基づく感知および検出システムを示す図である。

【0012】

【図2】本開示の一態様による、摂取可能な識別子を飲み込んだ個人を示す図である。

【0013】

【図3】本開示の一態様による、摂取可能な識別子によって生成された電磁場を検出するための受信機を示す図である。

【0014】

【図4A】本開示の一態様による、電気絶縁要素を備える摂取可能な識別子の側面図である。

【0015】

【図4B】本開示の一態様による、電気絶縁要素を備える摂取可能な識別子の上面図である。

【0016】

【図5】本開示の一態様による、両端に異種金属が配置された摂取可能な識別子の一態様のブロック図である。

【0017】

【図6】本開示の一態様による、同じ端部に配置され非導電性材料によって分離された異種金属を有する摂取可能な識別子の別の態様のブロック図である。

【0018】

【図7】本開示の一態様による、図９の摂取可能な識別子が導電性液体と接触しており、活性状態にあるときの導電性流体を通るイオン伝導または電流経路を示す図である。

【0019】

【図7A】本開示の一態様による、図７の異種材料の表面の分解図である。

【0020】

【図8】本開示の一態様による、ｐＨセンサユニットを有する図５の摂取可能な識別子を示す図である。

【0021】

【図9】本開示の一態様による、図５および図６のシステムで使用される制御デバイスの一態様のブロック図の例示である。

【0022】

【図10】本開示の一態様による、第１のインダクタ構成要素を示す図である。

【0023】

【図11】本開示の一態様による、第２のインダクタ構成要素を示す図である。

【0024】

【図12】本開示の一態様による、導電性通信構成要素とインダクタ構成要素とを含む摂取可能な識別子を示す図である。

【0025】

【図13】本開示の一態様による、図１２に示す摂取可能な識別子の側面断面図である。

【0026】

【図14】本開示の一態様による、図４Ａおよび図４Ｂに示す摂取可能な識別子の一態様を示す図である。

【0027】

【図15】本開示の一態様による、図１２〜図１３に示す摂取可能な識別子の一態様を示す図である。

【0028】

【図16】本開示の一態様による、別々の基板上に形成された集積回路と別個のインダクタ構成要素とを備える摂取可能な識別子を示す図である。

【0029】

【図17】本開示の一態様による、非導電性膜上に形成されたインダクタを備える摂取可能な識別子を示す図である。

【0030】

【図18】本開示の一態様による、異種材料が集積回路上に配置された後に図１３に示す異種材料の一方または両方の上に形成されたインダクタを備える摂取可能な識別子を示す図である。

【0031】

【図19】本開示の一態様による、インダクタとシングルエンド型インダクタ・ドライバ回路とを備える摂取可能な識別子の概略図である。

【0032】

【図20】本開示の一態様による、インダクタとプッシュプルＨブリッジ型インダクタ・ドライバ回路とを備える摂取可能な識別子の概略図である。

【0033】

【図21】本開示の一態様による、第１の金属層が２つの領域に分割され、第２の金属層が単一の領域内に設けられた、インダクタとシングルエンド型インダクタ・ドライバ回路とを備える摂取可能な識別子の概略図である。

【0034】

【図21A】本開示の一態様による、第１の金属層が２つの領域に分割され、第２の金属層が２つの領域に分割された、インダクタとシングルエンド型インダクタ・ドライバ回路とを備える摂取可能な識別子の概略図である。

【0035】

【図22】本開示の一態様による、第１の金属層が２つの領域に分割され、第２の金属層が単一の領域内に設けられた、インダクタとプッシュプルＨブリッジ型インダクタ・ドライバ回路とを備える摂取可能な識別子の概略図である。

【0036】

【図22A】本開示の一態様による、第１の金属層が２つの領域に分割され、第２の金属層が２つの領域に分割された、インダクタとプッシュプルＨブリッジ型インダクタ・ドライバ回路とを備える摂取可能な識別子の概略図である。

【0037】

【図23】本開示の一態様による、摂取可能な識別子集積回路内の誘導性素子として用いられ得る、絶縁性下部構造上に形成された誘導性素子またはインダクタ構造を示す図である。

【0038】

【図24】本開示の一態様による、摂取可能な識別子集積回路内の誘導性素子として用いられ得る、絶縁性下部構造上に形成された多層誘導性素子またはインダクタ構造を示す図である。

【0039】

【図25】本開示の一態様による、２層２ポートインダクタ構成を示す図である。

【0040】

【図26】本開示の一態様による、図２５に示す２層２ポートインダクタの図である。

【0041】

【図27】本開示の一態様による、図２５および図２６に示す２層２ポートインダクタの概略図である。

【0042】

【図28】本開示の一態様による、４層２ポートインダクタ構成を示す図である。

【0043】

【図29】本開示の一態様による、図２８に示す４層２ポートインダクタ６１２の図である。

【0044】

【図30】本開示の一態様による、図２８および図２９に示す４層２ポートインダクタの概略図である。

【0045】

【図31】本開示の一態様による、ｎ層ｎポートインダクタ構成を示す図である。

【0046】

【図32】本開示の一態様による、図３１に示すｎ層ｎポートインダクタの図である。

【0047】

【図33】本開示の一態様による、図３１および図３０に示すｎ層ｎポートインダクタの概略図である。

【0048】

【図34】本開示の一態様による、中心タップ接続構成を有する対称的２層３ポートインダクタを示す図である。

【0049】

【図35】本開示の一態様による、図３４に示す中心タップ接続を有する対称的２層３ポートインダクタの図である。

【0050】

【図36】本開示の一態様による、図３４および図３５に示すインダクタの概略図である。

【0051】

【図37】本開示の一態様による、共鳴（振動）インダクタ・ドライバ回路の概略図である。

【0052】

【図38】本開示の一態様による、インパルス・インダクタ・ドライバ回路のブロック図である。

【0053】

【図39】本開示の一態様による、図３８に示すインパルス・インダクタ・ドライバ回路の概略図である。

【0054】

【図40】本開示の一態様による、図３８および図３９に示すバッテリ倍電圧回路のブロック図である。

【0055】

【図41】本開示の一態様による、図４０に示す各倍電圧回路段の概略図である。

【0056】

【図42】本開示の一態様による、図３８および図３９に示すパルス生成器回路の概略図である。

【0057】

【図43】本開示の一態様による、図３８および図３９に示すインダクタ放電回路７２６の簡略化した概略図である。

【0058】

【図44】本開示の一態様による、図３８〜図４３に示すインパルス・インダクタ・ドライバ回路によって生成され得るインパルス通信プロトコルのタイミングおよび極性図である。

【0059】

【図45】本開示の一態様による、図４４に示すインパルス通信プロトコルのスパース・インパルス・テンプレートおよび自己畳み込み図である。

【0060】

【図46】本開示の一態様による、図４４に示すインパルス関数の送信周波数を識別するために用いられ得る可変テンプレート図である。

【0061】

【図47】本開示の一態様による、摂取可能な識別子によって生成される電磁場を検出するための電圧モード受信機を示す図である。

【0062】

【図48】本開示の一態様による、受信インダクタからのインパルス応答のグラフ表示の図である。

【0063】

【図49】本開示の一態様による、摂取可能な識別子によって生成される電磁場を検出するための電圧モード受信機を示す図である。

【0064】

【図50】本開示の一態様による、電流モード受信機を示す図である。

【0065】

【図51】本開示の一態様による、別の受信機回路を示す図である。

【0066】

【図52】本開示の一態様による、各々の他の対応する受信機に対して直交して離間された受信インダクタを備える受信機構成を示す図である。

【0067】

【図53】本開示の一態様による、直交して離間された受信インダクタと対応する受信機とを備える受信機構成を示す図である。

【0068】

【図54】本開示の一態様による、複数の受信機インダクタＬ１〜Ｌｎと複数の受信機ＲＸ_１〜ＲＸ_ｎとを備える受信機構成を示す図である。

【0069】

【図55】本開示の一態様による、受信機回路を示す図である。

【0070】

【図56】本開示の一態様による、インパルス送信スペクトルのプロットである。

【0071】

【図57】本開示の一態様による、図３８〜図４３に示すインパルス・インダクタ・ドライバ回路によって生成され得るインパルス通信プロトコルのタイミングおよび極性図である。

【0072】

【図58】本開示の一態様による、図４７〜図５３に示す受信機回路によって受信され得るインパルス通信プロトコルのタイミングおよび極性図である。

【0073】

【図59】本開示の一態様による、図４７〜図５３に示す受信機回路によって受信され得るインパルス通信プロトコルのタイミングおよび極性図である。

【0074】

【図60】本開示の一態様による、図４７〜図５３に示す受信機回路によって受信される４０ビットパケットの図である。

【0075】

【図61】本開示の一態様による、図４７〜図５３に示す受信機回路によって受信されるパケットの微細スペクトルの図である。

【0076】

【図62】「ゼロ」チップパルス系列の例を示すプロット、および「１」チップパルス系列の例を示すプロットである。

【0077】

【図63】周波数と位置合わせの両方がどのようにして見出されるのかを示す（最高のピークが両方を決定する）、テンプレートと相関付けられた結合された（０＋１）データのプロットである。

【0078】

【図64】前のプロットにおける「Ａ」サブチップおよび「Ｂ」サブチップのグラフ表示を示す図である。

【0079】

【図65】上記の説明に従ってサブチップＡとサブチップＢとを結合することがどのようにして「ゼロ」チップ＝［Ａ Ｂ］と「１」チップ［Ｂ Ａ］とを生成するのかを示すプロットである。

【0080】

【図66】結合されたスライスがＳＮＲ＝５０００でどのように見えるのかを示すプロットである。

【0081】

【図67】「Ａ」サブチップと「Ｂ」サブチップとを合計することによって生成され、パケットの正確な周波数と開始点とを見つけるために復号において使用されるテンプレート・プロットを示す図である。

【0082】

【図68】最良の結合されたスライスに対する典型的な低雑音畳み込み、すなわち、テンプレート畳み込み合計対スライス番号のプロットである。

【0083】

【図69】各想定周波数に関する最大畳み込み値対想定周波数のプロットである、ＳＮＲ＝５０００でのスペクトルのプロットである。

【0084】

【図70】非常に低雑音の場合の各スライスに関する「Ａ」サブチップスコアを示す図である（Ｘ軸：スライス番号、Ｙ軸：相関値）。

【0085】

【図71】Ａチップスコアのパケットの初めの拡大表示を示す図である（Ｘ軸：スライス番号、Ｙ軸：「Ａテンプレート」値への相関）。

【0086】

【図72】Ａサブチップの相関値とＢサブチップの相関値の両方を一緒にプロットする図である。

【0087】

【図73】スライス番号の関数としての「ゼロ」チップ値のプロットである。

【0088】

【図74】スライス番号の関数としてのゼロチップスコアと１チップスコアの両方のプロットである。

【0089】

【図75】ビット長スコア対スライス番号のプロットである。

【0090】

【図76】２つの線を有する低雑音パケットのプロットを示す（より深くなる線は、ビット長スコアであり、より浅い線は、解釈されているビット値である）。

【0091】

【図77】雑音比に対する異なる信号における最良適合の結合されたスライスの４つのプロットである。

【0092】

【図78】様々なＳＮＲに対する「テンプレート」を用いて畳み込まれた「最良適合の合計」である「ｂｅｓｔＴｈｉｓＳｕｍｓ」の様々なプロットである。

【0093】

【図79】異なるＳＮＲにおける様々なスペクトルプロットである。

【0094】

【図80】これらの様々なレベルのＳＮＲにおいてパケットをうまく復号するために使用されるビット長スコアを示す図である。

【0095】

【図81】追加のスパイク・プロトコルのための最初の４つの「Ａ」チップを示す図である。

【0096】

【図82】シンボルあたり２４０チップを仮定して送信されるような信号のプロットを示す図である。

【0097】

【図83】非常に低雑音の場合の各スライスに関する「Ａ」サブチップスコアを示す図である。

【0098】

【図84】非常に低雑音の場合の各スライスに関するＦチップスコアを示す図である。

【0099】

【図85】ＡからＷまでのすべてのチップスコア対スライス番号のプロットである。

【0100】

【図86】シンボル長スコアの各々対スライス番号のプロットである。

【0101】

【図87】低雑音（−５．５ｄＢ）のパケットを示すプロットである。

【0102】

【図88】シンボル長スライスの第１の結合されたスライスを示す、正確な周波数の低雑音の例を示す図である。

【0103】

【図89】シンボル長スライスの第２の結合されたスライス合計を示す図である。

【0104】

【図90】２つの示されたプロットのそれぞれにおける、ノイズの存在下での、同じ第１のスライス合計および第２のスライス合計の２つのプロットである。

【0105】

【図91】シンボル長スライスに使用されるテンプレートを示す図である。

【0106】

【図92】図９１に示すテンプレートを用いるプロット２２７０に示す結合されたスライスの畳み込みを示す図である。

【0107】

【図93】図９１に示すテンプレートを用いるプロット２２８０に示す結合されたスライスの畳み込みを示す図である。

【0108】

【図94】スペクトル、すなわち、周波数の関数としてのシンボル長スライスの各々に関する２つのピークの大きさの合計を示す図である。

【図95】フレーム長ストレッチ／スクイーズ解析とシンボル長ストレッチ／スクイーズ解析の両方に関するスペクトルを示す図である。

【0109】

【図96】プロットが周波数の関数としてのフレーム長スライスに関するスペクトルを示し、ＳＮＲ＝−１３．５ｄＢである、雑音の多い実行からの結果を示す図である。

【0110】

【図97】ＳＮＲ＝−１７．５ｄＢであるが、シンボルあたり１２０チップのみである、周波数の関数としてのフレーム長スライスに関するスペクトルを示す図である。

【0111】

【図98】１０単位高い周波数における、プロット２２８０（図９０参照）と同じ第２のスライス、同じデータ・セットを示す図である。

【0112】

【図99】ＳＮＲ＝７ｄＢだが、周波数が５０１の代わりに５５１単位にある、シンボル長スライスの第２のスライスを示す図である。

【0113】

【図100】検出器から９インチにおけるセンサ・エミュレータに関する粗周波数スペクトルのプロットである。

【0114】

【図101】検出器から９インチにおけるセンサ・エミュレータに関する微細周波数スペクトルのプロットである。

【0115】

【図102】ソースから９インチにおける検出器からの結合されたフレーム長スライスのプロットである。

【0116】

【図103】ソースから９インチにおいて収集されたデータ使用するＢｅｓｔＳｕｍｓを示すプロットである。

【0117】

【図104】ソースから９インチにおいて収集されたデータを使用するパケット・シンボルおよび強度を示すプロットである。

【0118】

【図105】検出器から２４インチにおけるセンサ・エミュレータに関する粗周波数スペクトルを示すプロットである。

【0119】

【図106】検出器から２４インチにおけるセンサ・エミュレータに関する微細周波数スペクトルＰ３ＳＳ２を示す図である。

【0120】

【図107】検出器から２４インチにおけるセンサ・エミュレータに関する微細フルフレーム周波数スペクトルを示す図である。

【0121】

【図108】最良の結合されたフルフレーム・スライスのプロットを、ソースから２４インチで受信された信号に対する最良適合のテンプレートとともに示す図である。

【0122】

【図109】ソースから２４インチで収集されたデータに関するｂｅｓｔＳｕｍｓ（結合されたスライスを用いたテンプレートの畳み込みの結果）結果を示すプロットである。

【0123】

【図110】ソースから２４インチで収集されたデータに関するシンボル値およびパケット結果を示すプロットである。

【0124】

【図111】ソースから２４インチにおいて収集されたデータを使用するＢｅｓｔＳｕｍｓを示すプロットである。

【発明を実施するための形態】

【0125】

以下の詳細な説明では、その一部を形成する添付図面への参照が行われる。図面では、文脈上別段の指示がない限り、同様の記号および参照文字は、典型的には、いくつかの図を通して同様の構成要素を識別する。詳細な説明、図面、および特許請求の範囲で説明されている例示的な態様は、限定であることを意味しない。本明細書に提示される主題の要旨または範囲から逸脱することなく、他の態様が利用されてもよく、他の変更がなされてもよい。

【0126】

電磁信号を使用して摂取可能な識別子を感知および検出する様々な態様を詳細に説明する前に、本明細書で開示される様々な態様は、それらの用途または使用において、添付図面および説明において示されている部分の構造および配置の詳細に限定されないことが留意されるべきである。むしろ、開示される態様は、他の態様、その変形形態および修正形態において配置または組み込まれてもよく、様々な方法で実施または実行されてもよい。したがって、本明細書で開示される電磁信号を使用して摂取可能な識別子を感知および検出する態様は、本質的に例示であり、その範囲または用途を限定することを意味しない。さらに、別途指示されない限り、本明細書で用いられる用語および説明は、読者の便宜のために態様を説明する目的のために選択されており、その範囲を限定するためには選択されていない。加えて、開示された態様、態様の表現、および／またはその例のうちの任意の１つまたは複数は、他の開示された態様、態様の表現、および／またはその例のうちの任意の１つまたは複数と無制限に組み合わせられ得る。

【0127】

また、以下の説明では、前面、後面、内側、外側、上面、底面などのような用語は、限定的な用語として解釈されるべきではないことが理解されるべきである。本明細書で使用される用語法は、本明細書で説明されるデバイスまたはその一部が他の向きで取り付けられまたは利用され得る限り、限定的であることを意味しない。様々な態様について、図面を参照してより詳細に説明する。

【0128】

先に説明したように、摂取可能な識別子を検出する従来の手段は、皮膚上の２つの点に濡れ接触することと、摂取可能な識別子を活性化した後に患者の身体を流れる伝導電流によって引き起こされる電圧差を測定することとを含む。弱い信号レベルおよび強い背景雑音は、伝導電流技法を制限する場合があり、摂取可能な識別子からの信号を検出し復号することを困難かつ計算集約的にする場合がある。加えて、従来の感知および検出技法では、受信機が腹部から離れて、たとえば、首、胸部または胸、腕、手首、大腿部、または脚のような場所に移動するにつれて、信号は、減衰する。

【0129】

一般的な概観

【0130】

様々な態様では、電磁信号を生成するために、コイル、渦巻き、または螺旋の形状のワイヤなどの導電体の形態における電磁コイルが用いられてもよい。電磁コイル内に生成された電流は、インダクタまたはセンサコイルのようなデバイス内の磁場と相互作用する。磁場を発生させるようにコイルのワイヤを電流が通過するか、または、コイルの内部を通る外部の時間変化する磁場が導体内にＥＭＦ（電圧）を発生させる。以下により詳細に説明するように、電磁信号は、活性デバイス領域を備える半導体基板上に形成されたインダクタによって生成されてもよい。インダクタの導電性要素は、たとえば、半導体基板またはガラス基板を覆う誘電体層上に形成され得る。導電性要素は、たとえば、平面渦巻きのような所望の形状にパターン化されエッチングされてもよい。誘導Ｑ値を下げるために、インダクタの下の基板の領域が除去されてもよい。ワイヤレス通信における現在の革新、およびより小さいワイヤレス通信デバイスの必要性は、無線通信電子デバイスの最適化および小型化に向けられたかなりの努力を生み出した。受動構成要素（インダクタ、キャパシタ、および変圧器のような）は、これらのデバイスの動作において必要な役割を演じ、したがって、サイズを縮小し、そのような受動構成要素の性能および製造効率を改善することに努力が向けられてきた。

【0131】

個別のインダクタおよびキャパシタは、周波数依存の効果を提供するために、発振器、増幅器、および信号フィルタのような、交流および無線周波数用途で用いられる受動電磁構成要素である。具体的には、インダクタにわたる電圧は、インダクタンスと、インダクタを流れる電流の時間微分との積の関数である。従来のインダクタは、強磁性材料または絶縁性材料で構成されたコアを囲む複数の巻線を備える。インダクタコアは、必須ではないが、たとえば、強磁性コアの使用は、インダクタンス値を増加させる。インダクタンスは、コアの巻き数（具体的には、インダクタンスは、巻き数の二乗に比例する）およびコア面積の関数でもある。従来の個別のインダクタは、螺旋（ソレノイド形状とも呼ばれる）または環状体として形成される。コアは、典型的には、複数の磁区を含む鉄、コバルト、またはニッケル（または強磁性合金）で形成される。インダクタに供給された電流は、コア材料内に磁場を誘導し、領域整列を生じさせ、その結果材料の透磁率を増加させ、それが今度はインダクタンスを増加させる。

【0132】

半導体産業における発展は、長年にわたり、縮小したサイズのより高性能のデバイスを製造することに向けられてきた。半導体回路の設計および製造の１つの課題は、高性能キャパシタおよびインダクタの半導体デバイスへの統合である。理想的には、これらの構成要素は、半導体製造技術において従来式の方法および手順を使用して、半導体基板の比較的小さい表面積上に形成される。しかしながら、能動デバイスの形状サイズおよび線幅と比較して、インダクタおよびキャパシタは、大きく、典型的にはサブミクロン範囲の形状サイズを有する半導体デバイスに容易に統合されない。インダクタは、たとえば、半導体基板ではなくガラス基板上に形成され得ることが理解されよう。

【0133】

半導体またはガラス基板表面上に形成された大部分のインダクタは、渦巻き形状を有し、渦巻きの平面は、基板表面と平行である。基板表面上に形成された導電性材料の層をマスキングし、パターン化し、エッチングするような、渦巻きインダクタを形成するための多くの技術が知られている。所望の誘導特性を提供するためおよび／または製造プロセスを単純化するために、複数の相互接続された渦巻きインダクタも形成され得る。たとえば、多層渦巻きインダクタを記載している米国特許第６，４２９，５０４号と、各層が２つ以上を含む複数の層から形成された高いＱ値を有する高い値のインダクタを開示している米国特許第５，６１０，４３３号を参照されたい。様々な層内のコイルは、たとえば、電流がインダクタを同じ方向に流れるように直列に相互接続される。

【0134】

重要なインダクタの性能指数であるＱ（または品質係数）は、抵抗に対する誘導リアクタンスの比として定義される。高Ｑインダクタ（たとえば、低抵抗を有する）は、入力信号周波数の関数として狭いＱピークを提示し、ピークは、インダクタ共振周波数において発生する。高Ｑインダクタは、狭い帯域幅で動作する周波数依存回路での使用に特に重要である。たとえば、発振器において動作するインダクタに関するＱを増加させることは、発振器の位相ノイズを減少させ、発振器周波数をより狭い周波数帯域に制限する。Ｑ値は、インダクタ抵抗の逆関数なので、抵抗を最小にすることは、Ｑを増加させる。抵抗を最小にするための１つの既知の技法は、インダクタを形成する導電性材料の断面積を増加させる。

【0135】

本開示の様々な態様は、従来の伝導電流に基づく摂取可能な識別子検出技法に、代替の物理的現象を活用する。一態様では、たとえば、本開示は、身体の表面内または表面上をより容易に進む、摂取可能な識別子によって胃液内に誘導される電流による電磁場の発生を用いて、摂取可能な識別子を感知および検出するための技法を提供する。電磁場を受信し、それを電圧に変換する受信装置、すなわち、インダクタのようなアンテナが用いられてもよい。そのような電圧は、次いで、個別のまたは集積された電子機器のような任意の適切な手段によって受信され得る。たとえば、人体通信技法の議論について、Ｗａｎｇ、Ｊｉａｎｑｉｎｇ、Ｑｉｏｎｇ Ｗａｎｇ、Ｂｏｄｙ Ａｒｅａ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ｃｈａｎｎｅｌ Ｍｏｄｅｌｉｎｇ、Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ、およびＥＭＣ．Ｓｉｎｇａｐｏｒｅ：Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ．Ｌｔｄ．，２０１３を参照されたい。

【0136】

電磁場受信機が隣接する患者からの信号を拾わないような指向性のために、受信アンテナ（たとえば、インダクタ）の頂上に磁気シールドが配置され得る。シールドと身体との間にアンテナを閉じ込めることによって、受信機は、体内を移動する場のみを受信することになる。強化として、衛星放送受信用アンテナで行われるように、信号強度を強化するために、アンテナ（インダクタ）を焦点に配置して、シールドは、放物面にされ得る。

【0137】

図１は、本開示の一態様による、電磁場に基づく感知および検出システム１００を示す。図１は、摂取可能な識別子１０４を最近飲み込んだ個人１０２を示す。摂取可能な識別子１０４は、以下により詳細に説明するように、個人１０２の胃の中の胃腸液と接触すると、符号化電磁信号を生成する。符号化電磁信号は、多くの変数を表すように構成され得るが、一態様では、符号化電磁信号は、摂取可能なイベントを表す。一態様では、摂取可能なイベントは、他の変数の中でもとりわけ、薬品適用量、薬品のタイプ、または投与量、またはそれらの組合せを取る個人１０２に関連付けられ得る。

【0138】

システム１００の実装形態は、多くの変形形態を含んでもよい。たとえば、一態様では、図４〜図９に関連して説明したような摂取可能な識別子が用いられてもよい。この実装形態では、摂取可能な識別子は、導電性流体と接触すると給電され、次いで、たとえば、インダクタ・アンテナによって検出され得る電磁場を生成する。皮膚の表面上の電流伝導と比較して、電磁場が患者の皮膚の表面をよりよく伝播する傾向があるので、この技法は、有利である。皮膚の表面上の電磁場は、Ｎ個の巻線と、任意選択で感度を高めるためのフェライトコアとを有するインダクタ・アンテナを用いてタップされ得、ここで、Ｎは、整数である。個人１０２の身体は、電磁場の伝播を補助するので、システム１００は、たとえば、摂取可能な識別子１０４および／または受信機１０６、１０８、１１０、１１２、１１４、１１６、１１８、１５０、１５２の位置および配置に追加の柔軟性を提供する。

【0139】

別の態様では、摂取可能な識別子は、摂取可能な識別子回路によって生成された信号を増幅するための増幅器を含んでもよい。インダクタ巻線は、摂取可能な識別子の同じ集積回路上に設けられてもよい。別の態様では、インダクタ巻線は、摂取可能な識別子上に配置された異種材料からなる電極間に挟まれた非導電性膜（たとえば、スカート）上に印刷されてもよい。他の態様では、インダクタ・アンテナは、非導電性膜または集積回路上の導電性可消化材料を使用して印刷されてもよい。別の態様では、インダクタ巻線が別個の集積回路として追加され、摂取可能な識別子回路に結合されてもよい。さらに、システム１００は、たとえば、１００ｋＨｚ〜１ＭＨｚのような様々な周波数において動作してもよく、それは、送信機インダクタおよび受信機インダクタ・アンテナのサイズを縮小する機会を提供する場合がある。上限周波数は、個人１０２の身体が電磁エネルギーを吸収し始める閾値によって検出され得る。そのような上限周波数閾値は、制限なしに、約４００ＭＨｚ。他の実装形態では、動作周波数は、たとえば、１０ＭＨｚ〜１ＧＨｚから選択されてもよい。

【0140】

様々な態様では、Ｎのターンを有するインダクタが、摂取可能な識別子集積回路の２つの側面に配置されてもよい。信号強度を増大または倍増するために、励起は、一方の側面で正であり、他方の側面で負である。摂取可能な識別子は、複数の送信機および複数のインダクタの追加、または、マルチプレクサを介して複数のインダクタに結合された単一の送信機、または、マルチプレクサを介して２つ以上のキャパシタのような複数の同調素子に結合された単一の送信機および単一のインダクタによって、単一の周波数ではなく複数の周波数において送信するように構成されてもよい。他の態様では、送信インダクタのインダクタンスを増加させるために、たとえば、フェライトインダクタのような磁性材料が摂取可能な識別子集積回路に堆積または追加されてもよい。他の態様では、摂取可能な識別子の電極は、インダクタの形状に形成され得る。

【0141】

他の態様では、摂取可能な識別子は、増加した信号強度およびデータセキュリティの考慮事項を提供されるモバイル電話、セルラー電話、またはスマートフォンのようなモバイル遠隔通信デバイスと直接通信するように構成され得る。

【0142】

摂取可能な識別子１０４によって放射された電磁信号は、個人１０２に関連付けられた受信機によって検出され得る。様々な態様では、摂取可能な識別子１０４、および受信機１０６、１０８、１１０、１１２、１１４、１１６、１１８、１５０、１５２のうちのいずれかは、一方向通信用、場合によっては双方向通信用に設計され得る。受信機１０６、１０８、１１０、１１２、１１４、１１６、１１８、１５０、１５２は、摂取可能な識別子１０４を感知および検出するように構成されてもよく、個人１０２の身体の上または離れて配置されてもよい。したがって、受信機１０６、１０８、１１０、１１２、１１４、１１６、１１８、１５０、１５２は、個人１０２の身体上に配置されてもよく、個人１０２内に部分的にもしくは完全に埋め込まれてもよく、または、個人１０２から離れているが、受信機が比較的弱い電磁信号を容易に検出することができるように、個人１０２に近接して配置されてもよい。

【0143】

一態様では、受信機１０６は、摂取可能な識別子が個人１０２によって摂取された後に摂取可能な識別子１０４を感知および検出するために、パッチ内に配置され、個人１０２の腹部、または個人１０２の下半身のどこかに付着されてもよい。別の態様では、受信機１０８は、パッチ内に配置され、個人１０２の胸部、胸、または上半身部分に付着されてもよい。さらに別の態様では、受信機１１６は、パッチまたはネックレス上に配置され、個人１０２の首もしくは胸部、または頭部上もしくはその近位の他の場所の近くまたは周りに装着されてもよい。別の態様では、受信機１１０は、たとえば、アームバンド内に配置され、肩の近くで個人１０２の上腕の周りに装着されてもよい。別の態様では、受信機１１２は、腕時計内に配置され、個人１０２の手首の周りに装着されてもよい。さらに別の態様では、受信機１５２は、アームバンド内に配置され、個人１０２の手首の周りに装着されてもよい。さらに別の態様では、受信機１５０は、ベルト内に配置され、個人１０２のウエストの周りに装着されてもよい。別の態様では、受信機１１４は、足首バンド内に配置され、個人１０２の足首、または個人１０２の脚の他の場所の周りに装着されてもよい。様々な他の態様では、受信機は、個人１０２の上または近位のどこにでも配置されてもよい。別の態様では、受信機１１８は、身体から離れて、しかし個人１０２の近位に配置されてもよい。たとえば、受信機１１８は、個人１０２によって着用された衣服１２２のポケット１２０の内側に配置されてもよい。

【0144】

個人１０２の身体に直接結合される受信機１０６、１０８、１１６は、受信機１０６、１０８、１１６の皮膚接触面に塗布された接着剤によって取り付けられてもよい。個人の腕または手首の周りに配置される受信機１１０、１１２、１５２は、受信機１１０、１１２、１５２を所定の位置に保持するためのバンドまたはストラップを含んでもよい。一態様では、受信機１１２は、腕時計と同様のフォームファクタを有してもよい。受信機１１８は、個人１０２によって着用される衣服１２２のポケット１２０内に緩く配置されてもよい。受信機１５０は、ベルトのようにウエストの周りに着用されてもよい。

【0145】

摂取可能な識別子を感知および検出するためのシステムの現在の実装形態では、電磁信号によって搬送される情報のプライバシーを維持するために、個人１０２の身体を超えた場の伝播を制限するために、低エネルギー電磁信号が必要とされる場合がある。

【0146】

様々な態様では、個人１０２の身体の外部のソースからの電磁波から受信機を遮蔽するために、受信機インダクタ・アンテナの上に電磁シールドまたは「缶」が配置され得る。いくつかの態様では、シールドは、個人の身体からの電磁場を受信機インダクタ・アンテナに集束させるための放物型反射器として成形されてもよい。他の態様では、電磁信号のより不均一な受信を提供するために、２つのインダクタが摂取可能な識別子上で互いに対して垂直または直交の向きに配置され得る。インダクタ・アンテナに加えて、ダイポール・アンテナまたはパッチ・アンテナのような他の形態のアンテナが受信機技法において用いられてもよい。

【0147】

図２は、本開示の一態様による、摂取可能な識別子１０４を飲み込んだ個人１０２を示す。摂取可能な識別子１０４が胃１３２内に典型的に見られる電解液に浸されると、内部の部分的バッテリが活性化され、摂取可能な識別子１０４の電気回路に通電する。図示のように、摂取可能な識別子１０４は、個人１０２の身体１３０内に電磁場１３６を送信している。摂取可能な識別子１０４は、電磁場１３６の周波数を設定するために共振回路内にインダクタを含む。電磁場１３６は、身体１３４全体に伝播し、身体１３０の表面上を伝播し、そこで身体１３０の腹部近くに位置する受信機１０６によって検出され得る。受信機１０６は、電磁場１３４を検出するためのインダクタ・アンテナを備える。摂取可能な識別子１０４は、摂取可能な識別子１０４内にプログラムされた情報を用いて電磁場１３４を符号化するための回路を含む。

【0148】

図３は、本開示の一態様による、図１および図２に関連して論じた摂取可能な識別子１０４のような摂取可能な識別子によって生成された電磁場を検出するための受信機１０６を示す。受信機１０６は、摂取可能な識別子から受信された符号化電磁信号を処理するために、共振回路１４０と受信機電子機器１４２とを備える。共振回路１４０は、動作周波数において共振するために、インダクタ・アンテナ１４４と同調キャパシタ１４６とを備えてもよい。

【0149】

摂取可能な識別子による送信

【0150】

図４Ａおよび図４Ｂは、本開示の一態様による、電気絶縁要素２０８を備える摂取可能な識別子２００の様々な図を示す。電気絶縁要素２０８は、集積回路２０２の外縁を越えて延在する。図４Ｂは、図４Ａに示す識別子２００の平面図である。図４Ａに示すように、集積回路２０２は、第１の材料からなる上部電極２０４と、第２の材料からなる下部電極２０６とを備え、第１および第２の材料は、異種であり、異なる電気化学的ポテンシャルを有する。図４Ｂに示すように、電気絶縁要素２０８は、円板形状を有する。図４Ａおよび図４Ｂを参照し、上部および下部電極２０４、２０５および集積回路２０２は、円板形状の電気絶縁要素２０８の中心または中心付近に配置される。電気絶縁要素２０８の端部から集積回路２０２および電極２０４、２０６の周囲までの距離は、様々であってもよく、特定の態様では、約５．０ｍｍ以上のような約１．０ｍｍ以上を含み、約１０ｍｍ以上を含む、約０．０５ｍｍ以上、たとえば、約０．１ｍｍ以上であってもよく、距離は、特定の態様では、約１００ｍｍを越えなくてもよい。集積回路２０２上で利用可能な表面積に対してより大きい利用可能な表面積を利用して、電気絶縁要素２０８上にインダクタまたは誘導要素が配置されてもよい。

【0151】

図４Ａ〜図４Ｂに示す例では、上部および下部電極２０４、２０６は、平面構成を有する。しかしながら、他の態様では、電極２０４、２０６は、任意の都合のよい形状、たとえば、正方形、円板など、平面またはその他の形状を有してもよい。円板形状の電気絶縁要素２０８は、平面円板構造を有し、電気絶縁要素２０８の端部は、平面上部および下部電極２０４、２０６および集積回路２０２の端部を越えて延在する。図示の例では、電気絶縁要素２０８の半径は、たとえば、約１０ｍｍ以上のような約１ｍｍ以上だけ上部および下部電極２０４、２０６の半径よりも大きい。

【0152】

任意の所与の例では、電気絶縁要素２０８は、電極２０４、２０６、または集積回路２０２の端部を越えて延在してもしなくてもよいことに留意されたい。たとえば、図４Ａ〜図４Ｂに示すように、電気絶縁要素２０８は、上部および下部電極２０４、２０６ならびに集積回路の端部を越えて延在する。しかしながら、他の例では、電気絶縁要素２０８は、両方の電極２０４、２０６または集積回路２０２を越えて延在しないように、電極の一方、たとえば、下部電極２０６の端部に見合った端部を画定してもよく、電気絶縁要素２０８は、上部電極２０４の端部を越えるが、下部電極２０６の端部を越えない端部を含んでもよい。

【0153】

図５〜図９は、本開示の様々な態様による、摂取可能な識別子システム２１０、２２０、２６０の様々な態様を示す。図５〜図９に示す摂取可能な識別子システム２１０、２２０、２６０は、インダクタ４０１に結合された固体半導体スイッチ４００を備える。固体半導体スイッチ４００は、電子制御デバイス２１８（図５、図７、図８）、２２８（図６）の制御下でインダクタ４０１への電力（ＡＣまたはＤＣ電流）を切り替える。図５〜図８は、簡略化したブロック図回路であり、例示の目的のみを意図したものであることが理解されよう。したがって、固体半導体スイッチ４００および／またはインダクタ４０１は、追加の回路またはサブ回路を含んでもよい。

【0154】

図５および図７を参照し、摂取可能な識別子システム２１０は、制御デバイス２１８の枠組み２１２に適用された第１の材料２１４（金属１）と第２の材料２１６（金属２）とを含む。制御デバイス２１８の出力は、電磁場を生成するためにインダクタ４０１を通る電流を制御する固体半導体スイッチ４００に結合される。この構成は、イオン溶液に曝露されたときに第１の材料２１４（金属１）および第２の材料２１６（金属２）によって作成されるバッテリを提供する。したがって、システム２１０が導電性液体と接触および／または部分的に接触すると、例として図７に示すように、第１の異種材料２１４と第２の異種材料２１６との間の導電性液体を通して電流経路２３０、２５０が形成される。バッテリは、制御デバイス２１８を駆動し、制御デバイス２１８は、インダクタ４０１に切り替えられる電流を制御することによって発振周波数を作成する。振動電流は、スイッチ４００が閉じられているときにインダクタ４０１を通って流れ、ＲＦ電磁信号を生成する。ＲＦ電磁信号は、個人の身体を通って伝播され、電磁信号検出機構を有する外部または内部の受信機デバイスによって検出され得る。ブロードキャストが十分に高いエネルギーにおいて提供される場合、患者によって装着されているポケットベルのようなデバイスが、錠剤が摂取されたときはいつでも検出することになる。

【0155】

図５を参照して、第１および第２の異種材料２１４、２１６（金属１および金属２）は、その両端に配置される。摂取可能な識別子システム２１０は、上述したように、患者が医薬製品を服用するときを決定するために、任意の医薬製品に関連して使用され得る。上記で示したように、本開示の範囲は、システム２１０とともに使用される環境および製品によって限定されない。たとえば、システム２１０は、カプセル内に配置されてもよく、カプセルは、導電性液体内に配置される。カプセルは、次いで、ある期間にわたって溶解し、システム２１０を導電性液体中に放出する。次いで、一態様では、カプセルは、システム２１０を含み、製品を含まない。そのようなカプセルは、次いで、導電性液体が存在する任意の環境で、任意の製品とともに使用されてもよい。たとえば、カプセルは、ジェット燃料、塩水、トマトソース、モータオイル、または任意の同様な製品で満たされた容器中に落とされてもよい。加えて、システム２１０を含むカプセルは、製品を服用したときのようなイベントの発生を記録するために、任意の医薬製品が摂取されるのと同時に摂取されてもよい。

【0156】

医薬製品と組み合わされた図５に示すシステム２１０の特定の例では、製品または錠剤が摂取されると、システム２１０は、活性化される。一態様では、システム２１０は、本明細書で説明する受信機を用いて検出可能な固有の電磁信号を生成するために制御デバイス４００によってインダクタ４０１に駆動される電流を制御することによって電磁信号を生成し、それによって、医薬製品が服用されたことを表す。枠組み２１２は、システム２１０のためのシャーシであり、複数の構成要素が枠組み２１２に取り付けられ、その上に配置され、または固定される。システム２１０のこの態様では、第１の可消化材料２１４が枠組み２１２に物理的に関連付けられる。第１の材料２１４は、枠組みの上に化学的に堆積されてもよく、その上に蒸着されてもよく、そこに固定されてもよく、またはその上に構築されてもよく、それらのすべては、本明細書では枠組み２１２に対する「堆積」と呼ばれる場合がある。第１の材料２１４は、枠組み２１２の一方の側面に堆積される。第１の材料２１４として使用され得る対象の材料は、限定はしないが、ＣｕまたはＣｕＣｌを含む。第１の材料２１４は、他のプロトコルの中でもとりわけ、物理蒸着、電着、またはプラズマ蒸着によって堆積される。第１の材料２１４は、約５〜約１００μｍの厚さのような、約０．０５〜約５００μｍの厚さであってもよい。形状は、シャドーマスク堆積、またはフォトリソグラフィおよびエッチングによって制御される。加えて、材料を堆積させるために１つの領域のみが示されているが、システム２１０の各々は、必要に応じて、材料２１４が堆積されてもよい２つ以上の電気的に固有の領域を含んでもよい。

【0157】

図５に示すように反対側である異なる側面において、第１および第２の材料２１４、２１６が異種であるように、別の第２の可消化材料２１６が堆積される。図示されていないが、選択された異なる側面は、第１の材料２１４のために選択された側面の隣の側面であってもよい。本開示の範囲は、選択された側面によって限定されず、「異なる側面」という用語は、第１の選択された側面とは異なる複数の側面のいずれかを意味することができる。さらに、システムの形状が正方形として示されいるとしても、形状は、任意の幾何学的に適切な形状であってもよい。第１および第２の異種材料２１４、２１６は、システム２１０が体液のような導電性液体と接触しているときに、それらが電位差を生じるように選択される。材料２１６のための対象の材料は、限定はしないが、Ｍｇ、Ｚｎ、または他の電気陰性金属を含む。第１の材料２１４に関して上記で示したように、第２の材料２１６は、枠組みの上に化学的に堆積されてもよく、その上に蒸着されてもよく、そこに固定されてもよく、またはその上に構築されてもよい。また、第２の材料２１６（ならびに、必要に応じて第１の材料２１４）を枠組み２１２に接着するのを助けるために、接着層が必要である場合がある。材料２１６のための典型的な接着層は、Ｔｉ、ＴｉＷ、Ｃｒ、または同様の材料である。陽極材料および接着層は、物理蒸着、電着、またはプラズマ堆積によって堆積されてもよい。第２の材料２１６は、約５〜約１００μｍの厚さのような、約０．０５〜約５００μｍの厚さであってもよい。しかしながら、本開示の範囲は、どの材料の厚さによっても、材料を枠組み２１２に堆積または固定するために使用されるプロセスのタイプによっても限定されない。

【0158】

したがって、システム２１０が導電性液体と接触しているとき、一例が図７に示されている電流経路が、第１の材料２１４と第２の材料２１６との間の導電性液体を通して形成される。制御デバイス２１８は、枠組み２１２に固定され、第１および第２の材料２１４、２１６に電気的に結合される。制御デバイス２１８は、第１の材料２１４と第２の材料２１６との間のコンダクタンスを制御および変更することが可能な電子回路、たとえば、制御ロジック、ならびに、システム２１０および／またはシステム２１０が取り付けられたもしくは結合された製品に対応する固有の識別子を提供するために符号化された固有の電磁信号を生成するためにインダクタ４０１を通る電流を駆動するための電子回路を含む。

【0159】

第１の材料２１４と第２の材料２１６との間に作成された電位は、制御デバイス２１８とインダクタ４０１とを含むシステム２１０を動作させるための電力を提供する。一態様では、システム２１０は、直流（ＤＣ）モードで動作する。代替態様では、システム２１０は、交流（ＡＣ）モードと同様に、電流の方向が周期的に反転されるように電流の方向を制御する。システムが導電性流体または電解質に達し、流体または電解質成分が生理的流体、たとえば、胃酸によって提供される所で、第１の材料２１４と第２の材料２１６との間の電流の経路は、システム２１０の外部で完成され、システム２１０を通る電流経路は、制御デバイス２１８によって制御される。電流経路の完成は、電流が流れることを可能にし、次に、図示しない受信機が、電流の存在を検出し、システム２１０が活性化され、所望のイベントが発生しているか、または発生したことを認識することができる。

【0160】

一態様では、２つの材料２１４、２１６は、バッテリのような直流（ＤＣ）電源に必要とされる２つの電極と機能が類似している。導電性液体は、電源を完成するために必要とされる電解質として作用する。説明した完成された電源は、システム２１０の第１および第２の材料２１４、２１６と身体の周囲流体との間の物理化学的反応によって規定される。完成された電源は、胃液、血液、または他の体液およびいくつかの組織のようなイオン性または導電性溶液中の逆電解を活用する電源とみなされてもよい。加えて、環境は、身体以外のなにかであってもよく、液体は、任意の導電性液体であってもよい。たとえば、導電性液体は、塩水または金属系塗料であってもよい。

【0161】

特定の態様では、２つの材料２１４、２１６は、追加の材料層によって周囲環境から遮蔽され得る。したがって、シールドが溶解し、２つの異種材料が標的部位に曝露されると、電位が生成される。

【0162】

依然として図５を参照すると、第１および第２の材料２１４、２１６は、制御デバイス２１８を活性化するために電位を提供する。制御デバイス２１８が活性化または起動されると、制御デバイス２１８は、固有の電磁信号を生成するために、インダクタ４０１を通る電流コンダクタンスを固有の方法で変更することができる。インダクタ４０１を通る電流の流れを変更することによって、制御デバイス２１８は、インダクタ４０１を通る電流の大きさ、位相、または方向を制御するように構成される。これは、患者の身体の内部、外部、部分的に内部、または部分的に外部に配置され得る受信機（図示せず）によって検出および測定され得る固有の電磁署名を生成する。

【0163】

加えて、電気絶縁要素２１５、２１７が第１の材料２１４と第２の材料２１６との間に配置されてもよく、枠組み２１２に関連付けられてもよく、たとえば、それに固定されてもよい。電気絶縁要素２１５、２１７の様々な形状および構成は、本開示の範囲内であると考えられる。たとえば、システム２１０は、電気絶縁要素２１５、２１７によって完全にまたは部分的に囲まれてもよく、電気絶縁要素２１５、２１７は、システム２１０の中心軸に沿って、または中心軸に対して中心を外れて配置されてもよい。したがって、本明細書で特許請求される本開示の範囲は、非導電性膜２１５、２１７の形状またはサイズによって限定されない。さらに、他の態様では、第１および第２の異種材料２１４、２１６は、第１の材料２１４と第２の材料２１６との間の任意の画定された領域内に配置された１つの膜によって分離されてもよい。

【0164】

様々な態様では、インダクタ４０１は、所定の数の巻線を含んでもよく、枠組み２１２または制御デバイス２１８を有する集積回路であってもよい。インダクタ４０１の巻線は、枠組み２１２もしくは制御デバイス２１８のいずれかの基板上に形成されてもよく、または、摂取可能な識別子２１０上に配置された第１の材料２１４と第２の材料２１６との間に挟まれた電気絶縁要素２１５、２１７上に印刷されてもよい。他の態様では、インダクタ４０１は、電気絶縁要素２１５、２１７または集積制御デバイス２１８のいずれかの上に導電性可消化材料を使用して印刷されてもよい。別の態様では、摂取可能な識別子制御デバイス２１８に結合された別個の集積回路としてインダクタ巻線が追加されてもよい。

【0165】

摂取可能な識別子２１０によって生成された伝導電流は、たとえば、シングルエンド型インダクタ４２０およびドライバ回路５００の配置を示す図２１、図２１Ａ、ならびにプッシュプルＨブリッジインダクタ５０４およびドライバ回路の配置５０２を示す図２２、図２２Ａに示すように、スイッチまたはスイッチングマトリックスを経てスイッチ４００によってインダクタ４０１を経由されてもよい。図５に戻って参照し、システム２１０は、たとえば、約１００ｋＨｚ〜約１ＭＨｚのような様々な周波数において動作するように構成されてもよく、それは、送信機インダクタおよび受信機インダクタ・アンテナのサイズを縮小する機会を提供する場合がある。上限周波数は、個人１０２の身体（図１）が電磁エネルギーを吸収し始める閾値によって検出されてもよい。そのような上限周波数閾値は、制限なしに、約４００ＭＨｚ。

【0166】

図６は、電子制御デバイス２２８の枠組み２２２に適用された第１の材料２２４（金属１）と第２の材料２２６（金属２）とを含む摂取可能な識別子２２０を示す。制御デバイス２２８の出力は、電磁場を生成するようにインダクタ４０１を通って流れる電流を制御する固体半導体スイッチ４００に結合される。この構成は、イオン性溶液に曝露されると第１の材料２２４（金属１）および第２の材料２２６（金属２）によって作成されるバッテリを提供する。バッテリは、インダクタ４０１に切り替えられる電流を制御することによって発振周波数を作成する制御デバイス２２８を駆動する。振動電流は、スイッチ４００が閉じられているときにインダクタ４０１を通って流れ、ＲＦ電磁信号を生成する。ＲＦ電磁信号は、個人の身体を通って伝播され、電磁信号検出機構を有する外部または内部の受信機デバイスによって検出され得る。ブロードキャストが十分に高いエネルギーにおいて提供される場合、患者によって装着されているポケットベルのようなデバイスが、錠剤が摂取されたときはいつでも検出することになる。

【0167】

図６に示すシステム２２０の枠組み２２２は、図５に示すシステム２１０の枠組み２１２と同様である。システム２２０のこの態様では、消化可能または溶解可能な材料２２４が枠組み２２２の一方の側面の一部の上に堆積される。枠組み２２２の同じ側面の異なる部分において、２つの材料２２４、２２６が異種であるように、別の消化可能または溶解可能な材料２２６が堆積される。より具体的には、第１および第２の材料２２４、２２６は、それらが体液のような導電性液体と接触しているときに電位差を生じるように選択される。

【0168】

制御デバイス２２８は、枠組み２２２に固定され、異種材料２２４、２２６に電気的に結合される。制御デバイス２２８は、材料２２４と材料２２６との間のコンダクタンス経路の一部を制御することができる電子回路を含む。異種材料２２４、２２６は、非導電性（電気絶縁性）要素２２９によって分離される。電気絶縁性要素２２９の様々な例が、２０１０年４月２７日に出願された「ＨＩＧＨＬＹ ＲＥＬＩＡＢＬＥ ＩＮＧＥＳＴＩＢＬＥ ＥＶＥＮＴ ＭＡＲＫＥＲＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＵＳＩＮＧ ＳＡＭＥ」と題する米国特許第８，５４５，４０２号および２００８年９月２５日に出願された「ＩＮ−ＢＯＤＹ ＤＥＶＩＣＥ ＷＩＴＨ ＶＩＲＴＵＡＬ ＤＩＰＯＬＥ ＳＩＧＮＡＬ ＡＭＰＬＩＦＩＣＡＴＩＯＮ」と題する米国特許第８，９６１，４１２号において開示されており、各々の開示全体は、参照により本明細書に組み込まれる。

【0169】

制御デバイス２２８が活性化または起動されると、制御デバイス２２８は、異種材料２２４、２２６間のコンダクタンスを変更することができる。したがって、制御デバイス２２８は、システム２２０を囲む導電性液を通る電流の大きさを制御することができる。システム２１０に関して上記で示したように、システム２２０の活性化をマークするために、システム２２０に関連付けられた固有の電流署名が受信機（図示せず）によって検出され得る。電流経路の「長さ」を増加させるために、電気絶縁性膜２２９のサイズが変更される。電流経路が長いほど、受信機が電流を検出しやすくなる。

【0170】

様々な態様では、以下により詳細に説明するように、システム２２０は、電磁場を発生させるために送信インダクタ４０１を備えてもよい。インダクタ４０１は、所定の数の巻線を含んでもよく、摂取可能な識別子２１０の制御デバイス２２８と一体化されてもよい。別の態様では、インダクタ巻線は、電極２２４、２２６間に挟まれた電気絶縁性膜２２９上に印刷されてもよい。インダクタ４０１は、電気絶縁性膜２２９上に導電性可消化材料を使用して印刷されてもよく、または制御デバイス２２８と一体化されてもよい。別の態様では、インダクタ巻線は、摂取可能な識別子制御デバイス２２８に結合された別個の集積回路として追加されてもよい。摂取可能な識別子２２０によって生成された伝導電流は、電流がシステム２２０のバッテリ回路に経路指定される前に、スイッチ４００によってインダクタ４０１を経由されてもよい。システム２２０は、たとえば、約１００ｋＨｚ〜約１ＭＨｚのような様々な周波数において動作するように構成されてもよく、それは、送信機インダクタ４０１および受信機インダクタ・アンテナのサイズを縮小する機会を提供する場合がある。上限周波数は、個人１０２の身体（図１）が電磁エネルギーを吸収し始める閾値によって検出されてもよい。そのような上限周波数閾値は、制限なしに、約４００ＭＨｚ。

【0171】

図７は、本開示の一態様による、活性化状態にあり、導電性液体と接触している図５に示すシステム２１０を示す。システム２１０は、接地接点２３２を介して接地される。システム２１０は、図９に関してより詳細に説明されるセンサ構成要素２５４も含む。イオン経路または電流経路２３０は、システム２１０と接触している導電性流体を介して第１の材料２１４と第２の材料２１６との間に確立される。第１の異種材料２１４と第２の異種材料２１６との間に作成される電位は、第１および第２の異種材料２１４、２１６と導電性流体との間の化学反応によって作成される。

【0172】

図７Ａは、本開示の一態様による、第１の材料２１４の表面の分解図を示す。第１の材料２１４の表面は、平坦ではなく、むしろ、図示のように不規則な表面２３４を有する。不規則な表面２３４は、材料の表面積、したがって、導電性流体と接触する面積を増加させる。図７に示す第２の材料２１６も不規則な表面を有してもよいことが理解されよう。

【0173】

一態様では、第１の材料２１４の表面において、質量が導電性流体に放出されるように、第１の材料２１４と周囲の導電性流体との間に化学反応が存在する。本明細書で使用される「質量」という用語は、物質を形成する陽子および中性子を指す。一例は、材料がＣｕＣｌである瞬間を含み、導電性流体と接触しているとき、ＣｕＣｌは、Ｃｕ（固体）および溶液中のＣｌになる。導電性流体へのイオンの流れは、イオン経路２３０によって示される。同様に、第２の材料２１６と周囲の導電性流体と間に化学反応が存在し、イオンが第２の材料２１６によって捕捉される。第２の材料２１４におけるイオンの放出、および第２の材料２１６によるイオンの捕捉は、まとめてイオン交換と呼ばれる。イオン交換の速度、したがって、イオン放出速度または流れは、制御デバイス２１８によって制御される。制御デバイス２１８は、コンダクタンスを変更することによってイオンの流れの速度を増加または減少させることができ、それは、第１および第２の異種材料２１４、２１６間のインピーダンスを変更する。イオン交換を制御することによって、システム２１０は、イオン交換プロセスにおいて情報を符号化することができる。したがって、システム２１０は、イオン交換において情報を符号化するためにイオン放出を使用する。

【0174】

制御デバイス２１８は、周波数が変調され、振幅が一定である場合と同様に、一定のイオン交換速度または電流の流れの大きさの持続時間を、速度または大きさをほぼ一定に保ちながら変化させることができる。また、制御デバイス２１８は、持続時間をほぼ一定に保ちながらイオン交換速度または電流の流れの大きさのレベルを変更することができる。したがって、持続時間の変化と速度または振幅の変更の様々な組合せを使用し、制御デバイス２１８は、電流の流れまたはイオン交換において情報を符号化する。たとえば、制御デバイス２１８は、限定はしないが、以下の技法、すなわち、二位相偏移変調（ＰＳＫ）、周波数変調、振幅変調、オンオフ変調、およびオンオフ変調を伴うＰＳＫのうちのいずれかを使用してもよい。

【0175】

上記で示したように、図５および図６のシステム２１０、２２０のような本明細書で開示される様々な態様は、それぞれ、システム２１０の制御デバイス２１８またはシステム２２０の制御デバイス２２８の一部として電子構成要素を含む。存在し得る構成要素は、限定はしないが、論理および／またはメモリ要素、集積回路、インダクタ、抵抗器、様々なパラメータを測定するためのセンサ、インダクタ４００、共振回路、ならびにインダクタおよび／または共振回路を駆動するためのドライバ回路を含む。各構成要素は、枠組みおよび／または別の構成要素に固定されてもよい。支持体の表面上の構成要素は、任意の都合のよい構成で展開されてもよい。２つ以上の構成要素が固体支持体の表面上に存在する場合、相互接続部が設けられてもよい。

【0176】

ここで図８を参照すると、システム２６０は、本開示の一態様による、実行されている特定のタイプの感知機能に従って選択される第３の材料２１９に接続されたｐＨセンサ構成要素２５６を含む。ｐＨセンサ構成要素２５６は、制御デバイス２１８に接続もされる。第３の材料２１９は、非導電性バリア２３５によって第１の材料２１４から電気的に絶縁される。一態様では、第３の材料２１９は、プラチナである。動作中、ｐＨセンサ構成要素２５６は、第１の異種材料２１４と第２の異種材料２１６と間の電位差を使用する。ｐＨセンサ構成要素２５６は、第１の材料２１４と第３の材料２１９との間の電位差を測定し、後の比較のためにその値を記録する。ｐＨセンサ構成要素２５６はまた、第３の材料２１９と第２の材料２１６との間の電位差を測定し、後の比較のためにその値を記録する。ｐＨセンサ構成要素２５６は、電位値を使用して周囲の環境のｐＨレベルを計算する。ｐＨセンサ構成要素２５６は、その情報を制御デバイス２１８に提供する。制御デバイス２１８は、スイッチ４００に結合され、電磁場を発生させるためにインダクタ４０１を通る電流の流れを制御する。一態様では、電磁場は、イオン移動においてｐＨレベルに関連する情報を符号化してもよく、それは、受信機（図示せず）によって検出され得る。したがって、システム２６０は、ｐＨレベルに関連する情報を決定し、環境の外部のソースに提供することができる。

【0177】

図９は、本開示の一態様による、制御デバイス２１８のブロック図表現を示す。制御デバイス２１８は、制御構成要素２４２と、カウンタまたはクロック２４４と、メモリ２４６とを含む。加えて、制御デバイス２１８は、センサ構成要素２５２、ならびに図７で最初に参照されていたセンサ構成要素２５４を含むように示されている。制御構成要素２４２は、第１の材料２１４に電気的に結合された入力２４８と、第２の材料２１６に電気的に結合された出力２５０とを有する。制御構成要素２４２、クロック２４４、メモリ２４６、およびセンサ構成要素２５２／２５４は、電力入力（いくつかは図示せず）も有する。これらの構成要素の各々のための電力は、システム２１０（図１および図７）が導電性流体に接触しているときに、第１および第２の材料２１４、２１６と導電性流体との間の化学反応によって生じる電位によって供給される。制御構成要素２４２は、システム２１０の全体のインピーダンスを変更する論理を通してコンダクタンスを制御する。制御構成要素２４２は、クロック２４４に電気的に結合される。クロック２４４は、制御構成要素２４２にクロックサイクルを提供する。制御構成要素２４２のプログラムされた特性に基づいて、設定された数のクロックサイクルが経過すると、制御構成要素２４２は、電磁場において情報を符号化するために、インダクタ４０１（図５、図７、図８）を通る電流の流れを制御するために、スイッチ４００（図５、図７、図８）のコンダクタンスを変更する。このサイクルは、繰り返され、それによって、制御デバイス２１８は、固有の電流署名特性を生成する。制御デバイス２１８は、メモリ２４６にも電気的に結合される。クロック２４４とメモリ２４６の両方は、第１の材料２１４と第２の材料２１６との間に作成される電位によって給電される。

【0178】

制御構成要素２４２は、第１および第２のセンサ構成要素２５２、２５４にも電気的に結合され、それらと通信する。図示の態様では、第１のセンサ構成要素２５２は、制御デバイス２１８の一部であり、第２のセンサ構成要素２５４は、別個の構成要素である。代替の態様では、第１および第２のセンサ構成要素２５２、２５４のいずれか一方は、他方なしで使用され得、本開示の範囲は、センサ構成要素２５２または２５４の構造的または機能的位置によって限定されない。代替的には、システム２１０の任意の構成要素は、特許請求された本開示の範囲を限定することなく、機能的または構造的に移動、結合、または再配置されてもよい。したがって、以下の構成要素、すなわち、制御構成要素２４２、クロック２４４、メモリ２４６、およびセンサ構成要素２５２または２５４のすべての機能を実行するように設計された単一の構造、たとえば、プロセッサを有することが可能である。一方、電気的にリンクされ通信することができる独立した構造内にこれらの機能的構成要素の各々を配置することも本開示の範囲内である。

【0179】

再び図９を参照すると、センサ構成要素２５２、２５４は、以下のセンサ、すなわち、温度、圧力、ｐＨレベル、および導電率のうちのいずれかを含むことができる。陽極および陰極の測定を独立して可能にするための参照電極として追加のノードが構成されてもよい。一態様では、センサ構成要素２５２、２５４は、環境から情報を収集し、アナログ情報を制御構成要素２４２に通信する。制御構成要素は、次いで、アナログ情報をデジタル情報に変換し、デジタル情報は、電磁場において符号化される。別の態様では、センサ構成要素２５２、２５４は、環境から情報を収集し、アナログ情報をデジタル情報に変換し、次いで、デジタル情報を制御構成要素２４２に通信する。図９に示す態様では、センサ構成要素２５４は、第１および第２の異種材料２１４、２１６ならびに制御デバイス２１８に電気的に結合されているように示されている。別の態様では、図９に示すように、センサ構成要素２５４は、センサ構成要素２５４への電力供給源と、センサ構成要素２５４と制御デバイス２１８との間の通信チャネルの両方として作用する異なる接続点において制御デバイス２１８に電気的に結合される。

【0180】

上記で示したように、制御デバイス２１８は、予め規定された電磁符号化信号を出力するように予めプログラムされ得る。別の態様では、システムは、システムが活性化されたときにプログラミング情報を受信することができる受信機システムを含むことができる。図示されていない別の態様では、スイッチ２４４およびメモリ２４６は、１つのデバイスに組み合わされ得る。

【0181】

上記の構成要素に加えて、システム２１０（図５および図７）はまた、１つまたは他の電気または電子構成要素を含んでもよい。対象の電気または電子構成要素は、限定はしないが、たとえば、集積回路の形態の追加の論理および／またはメモリ要素と、電力調整要素、たとえば、バッテリ、燃料電池、またはキャパシタと、センサ、刺激装置などと、たとえば、アンテナ、電極、インダクタなどの形態の信号伝送要素と、受動要素、たとえば、インダクタ、抵抗器などとを含む。

【0182】

図１０は、本開示の一態様による、インダクタ４０２を備える第１の構成要素４０３を示す。第１の構成要素４０３は、集積回路４０４の上部に陰極層（図示せず）を有する集積回路４０４に関連して構成される。集積回路４０４の構成要素は、たとえば、図１２および図１３に示す摂取可能な識別子２７０のような摂取可能な識別子と関連付けられる。図１０に戻ると、集積回路４０４の構成要素は、第１の側面上の陰極（図示せず）と第２の側面上の陽極（図示せず）とを有して、たとえば、一辺が１００マイクロメートル〜５ミリメートル、たとえば、１ミリメートルのような、一辺が１０マイクロメートルと１０ミリメートルとの間である。インダクタ４０２は、金属のパターン化された層を集積回路４０４上に堆積、エッチング、または印刷することによって形成されてもよい。インダクタ４０２は、多巻き渦巻きパターン化設計を画定する金属の密なパターンを含んでもよい。金属層は、単一の渦巻きスリットカットのようなスリットカットをその中に有する。他の態様では、インダクタ４０２は、制限なしに、ソレノイド、またはフェライトを有するソレノイドであってもよい。インダクタ４０２は、インダクタ４０２の内部で振動する電気信号を生成するための、ドライバ回路に結合された共振回路の構成要素である。

【0183】

図１１は、本開示の一態様による、インダクタ４０８を備える第２の構成要素４０６を示す。第２の構成要素４０６は、集積回路（集積回路または可撓性電極）に関連して構成される。集積回路４１０は、第１の側面上の陰極（図示せず）と第２の側面上の陽極（図示せず）とを有して、たとえば、一辺が１００マイクロメートル〜５ミリメートル、たとえば、１ミリメートルのような、一辺が１０マイクロメートルと１０ミリメートルとの間である。集積回路４１０は、電流を変調することによって導電性伝達が生成される非導電性膜４１２に埋め込まれる。インダクタ４０８は、集積回路４１０の周囲に沿って通り、すなわち、それに関連付けられる。インダクタ４０８は、たとえば、多巻き／多層コイルを含む。一態様では、インダクタ４０８は、比較的小さい。様々な態様では、範囲を拡張するために、インダクタ４０８の上に絶縁層（図示せず）が導入される。たとえば、絶縁層は、インダクタ４０８の上に数百ミクロンのプラスチックを含む。

【0184】

図１０および図１１を参照し、様々な態様では、インダクタ４０２、４０８は、ライフサイクルファルマ情報科学システムに関連する任意のパターンおよび／または位置に従って構成されてもよい。パターンは、たとえば、渦巻き、短い不規則な曲線、曲線、多重ターン、直線、湾曲状、単層、多層、ならびに他の設計および設計の組合せを含む。

【0185】

図１２は、本開示の一態様による、インダクタ４２０を含む摂取可能な識別子２７０を示す。図１２では、摂取可能な識別子２７０は、集積回路２７２と非導電性膜２７４（たとえば、スカート、電気絶縁要素）とを含む。集積回路２７２は、導電性通信構成要素とインダクタ４２０の両方を含む。

【0186】

図１３は、図１２に示す摂取可能な識別子２７０の側面断面図である。摂取可能な識別子２７０集積回路２７２（本明細書では識別子とも呼ばれる）ならびに上部および下部電極２７６、２７８、ここで、上部および下部電極２７６、２７８は、異種材料から製造され、胃液との接触時に、回路内の１つまたは複数の機能ブロックに検出可能な信号を放出させるように電流が集積回路２７２を通って流れるように構成される。摂取可能な識別子２７０は、先に論じたように、非導電性膜２７４（本明細書ではときには「スカート」または電気絶縁要素と呼ばれる）を含む。摂取可能な識別子２７０は、図示のように、電極２７６のうちの１つの上に形成されたインダクタ４２０要素を含む。

【0187】

摂取可能な識別子２７０は、インダクタ４２０構成要素によって生成された電磁場を受信するように構成された受信機と併せて使用されてもよい。取り付け可能な医療デバイスの一例は、身体に恒久的に関連付けられた（体内に埋め込まれるなど）、または身体の外部の部分に着脱可能な送信機／受信機である。摂取可能な識別子２７０は、送信および／または受信デバイスと通信可能に関連付けられ得る。送信／受信デバイスは、体内デバイスと、身体に着脱可能または恒久的に取り付け可能な外部デバイスと、遠隔デバイス、すなわち、身体と物理的に関連付けられていないが、摂取可能なイベント・マーカと通信することができるデバイスとを含む。対象の受信機について、たとえば、図３、図４７、図４９、および図５０〜図５５に関連して以下で詳細に論じる。

【0188】

通信対応錠剤およびパッケージングを含むデバイスおよびシステムの様々な態様は、摂取可能な識別子２７０およびその任意の薬品（存在する場合）の識別を可能にする。以下で使用される「錠剤」は、任意の通信対応薬品を表す。摂取可能な識別子２７０のパッケージングは、たとえば、（錠剤または限られた数の錠剤もしくはカプセルのような）個々の摂取可能な識別子を収容することができる「ブリスター」パックを含む。摂取可能な識別子２７０のパッケージングは、薬品に関連する容器、箱、ラッピング、ＩＶバッグなどをさらに含む。

【0189】

様々な態様では、通信構成要素は、錠剤に対して主権であり得る。他の態様では、通信構成要素は、分散され得、たとえば、パッケージング、ならびに錠剤またはカプセルのような摂取可能な構成要素に物理的に関連付けられ得る。

【0190】

摂取可能な識別子２７０が患者の環境に到達すると、摂取可能な識別子２７０に関連する情報は、様々な目的に使用され得る。たとえば、摂取可能な識別子２７０は、摂取可能な識別子の容器を開けようとする人が実際に処方されている人であることを保証するために、摂取可能な識別子２７０の容器および受信機と相互運用してもよい。さらなる通信活動は、たとえば、適切な投薬量および時間、または他のイベントおよび／もしくは条件を仮定して、薬品が禁忌であるかどうかを決定するために、摂取可能な識別子２７０に関連する投薬情報が１つまたは複数のソースから受信された患者情報と比較される情報制御システムを含む。

【0191】

患者の摂取後、摂取可能な識別子２７０によって記憶された情報は、通信構成要素のうちの１つまたは複数から回復されてもよい。たとえば、通信機能は、たとえば、受信機を使用して、電磁場通信構成要素を介して摂取後に実行され得る。データは、摂取可能な識別子２７０内に記憶され、各トランザクションにおいてセキュアデジタル署名を用いて再プログラムされ得る。

【0192】

摂取可能な識別子２７０の患者排除が行われたとき、様々な態様は、たとえば、患者もしくは薬品に関連するデータ、または身体を通る通過時間を決定するために、センサのようなデバイスとの通信を可能にする。代替的には、様々な態様では、データは、排除後のプライバシーの懸念を保護するために消去される（または、データに関連する様々な構成要素／サブ構成要素が破壊されるか、またはシステムから分離される）。

【0193】

図１〜図１３に関連して一般的なレベルで電磁的な摂取可能な識別子感知および検出システムを説明したが、本開示はここで、（１）低インピーダンスインダクタを備える摂取可能な識別子インパルス回路およびドライバ回路と、（２）組み合わされた摂取可能な識別子およびインダクタ共振回路と、（３）インパルス通信システムおよびプロトコルと、（４）摂取可能な識別子によって送信された電磁信号を受信するための様々な受信機構成とを含む、電磁的な摂取可能な識別子感知および検出システムの特定の実装形態に向かう。

【0194】

図１４〜図１８は、本開示の様々な態様による、電磁的な摂取可能な識別子感知および検出システムの様々な構成を示す。図１４〜図１８に示す摂取可能な識別子の各々は、本開示の様々な態様による、電磁的な摂取可能な識別子感知および検出システムの送信構成要素として用いられ得る。

【0195】

図１４は、本開示の一態様による、図４Ａおよび図４Ｂに示す摂取可能な識別子２００の一態様を示す。摂取可能な識別子２００は、集積回路２０２と、集積回路２０２上に設けられた異種材料２０４と２０６（図４Ａ）との間に配置された非導電性膜２０８とを備える。本明細書で説明するように、異種材料２０４、２０６は、摂取可能な識別子２００が導電性流体中に浸されているとき、電力を提供するための電位を生成する。一態様では、図１４に示す摂取可能な識別子２００は、図５〜図９に関連して説明した方法で構成されてもよい。言い換えれば、摂取可能な識別子２００は、図１および図２に示す個人の身体の中で符号化信号を生成することによって、本明細書で説明するように電磁場に基づく感知および検出システムにおいて用いられ得る。

【0196】

図１５は、本開示の一態様による、図１２〜図１３に示す摂取可能な識別子２７０の一態様を示す。摂取可能な識別子２７０は、集積回路２７２と、非導電性膜２７４と、集積回路２７２上に設けられたインダクタ４２０とを備える。本明細書で説明するように、異種材料２７４、２７６（図１３）は、摂取可能な識別子２７０が導電性流体中に浸されているとき、集積回路２７２に給電するための電位を生成する。一態様では、摂取可能な識別子２７２は、図１２〜図１３に関連して説明した方法で構成されてもよい。

【0197】

図１５に戻って参照すると、インダクタ４２０は、制限なしに、たとえば、図１０および図１１に示すようにパターン化されてもよい。インダクタ４２０は、共振回路の構成要素であり、集積回路２７２のドライバ回路構成要素によって駆動される。駆動された共振回路は、個人の外部の受信機によって検出され得る電磁信号を生成する。

【0198】

一態様では、摂取可能な識別子２７０は、一般に、半導体製造プロセスにおいて形成された単一のＳｉ材料片からなる。したがって、集積回路２７２を製作するために使用される半導体製造プロセスで用いられる金属は、摂取可能な識別子２７０およびインダクタ４２０を制作するために用いられ得る。したがって、インダクタ４２０とキャパシタとを備える共振回路は、半導体製造プロセス中に集積回路２７２上に形成され得る。

【0199】

インダクタ４２０は、様々な技法を使用して摂取可能な識別子２７０の集積回路２７２上に形成され得る。一態様では、インダクタ４２０は、（１）集積回路２７２の底部から集積回路２７２の上部までの渦巻きとして形成され得、ここで、異なる層は、ビアを介して相互接続される。別の態様では、インダクタ４２０は、（２）集積回路２７２の外側部分から内側部分までの集積回路２７２の１つの側面上の第１の金属層として形成され得、第２の金属層が第１の金属層の上部に形成される。インダクタ４２０は、４つの積層されたインダクタ層と、インダクタ４２０を駆動するための８つの異なるノードとを備えてもよい。別の態様では、インダクタ４２０は、（３）信号中の任意の寄生的劣化を整合させるために中央タップを有する２つの別々のインダクタとして形成され得る。

【0200】

図１６は、本開示の一態様による、集積回路２８２と、別個の基板４４０上に形成された別個のインダクタ４３０構成要素とを備える摂取可能な識別子２８０を示す。したがって、摂取可能な識別子２８０は、後で相互接続される２つの別々の基板として２つの別々のプロセスにおいて製造され得る。一態様では、摂取可能な識別子２８０は、集積回路２８２と、集積受動デバイス（ＩＰＤ）構成要素４５０と、オプションで非導電性膜２８８とを備える。ＩＰＤ構成要素４５０は、集積回路２８２と一体化された受動デバイスである。集積回路２８２は、導電性流体と接触しているときに電位を生成するようにその上に設けられた異種材料を備え、図４Ａ〜図４Ｂおよび図５〜図９に関連して説明したように、電位は、集積回路２８２を起動する。非導電性膜２８８は、異種材料間の電流の流れの経路を拡張するために異種材料間に挟まれてもよい。ＩＰＤ構成要素４５０上のインダクタ４３０は、別個の基板４４０上に形成され、集積回路２８２の出力に電気的に結合される。

【0201】

集積回路２８２は、単一のＳｉウェハ基板２８４上に第１の相補型金属酸化膜半導体（ＣＭＯＳ）プロセスを使用して製造されてもよい。インダクタ４２０およびキャパシタは、ＩＰＤ構成要素４５０を製造するために第２のウェハ基板４４０上に第２のプロセスを使用して製造されてもよい。ＩＰＤ構成要素４５０は、第２の集積回路（ＩＣ）ダイ基板４４０上にインダクタ４３０を構築するための高品質金属を用いることができる。摂取可能な識別子２８０の集積回路２８２部分、およびＩＰＤ構成要素４５０は、次いで、必要ならば、堆積、穿孔などのような追加のプロセスを用いて一緒に積層され得る。プロセスは、２つの別々のウェハ基板２８４、４４０から単一の半導体（たとえば、Ｓｉ）をもたらす。２つの別々の半導体基板２８４、４４０は、たとえば、分子結合のような様々な技法を使用して化合または結合され得る。オプションの非導電性膜２８８が用いられる場合、集積回路２８２は、非導電性膜２８８（たとえば、スカート）上に配置され得る。別の態様では、インダクタ４３０を実装するために再分配層（ＲＤＬ）が用いられてもよい。別の態様では、インダクタは、半導体基板ではなくガラス基板上に形成されてもよい。

【0202】

図１７は、本開示の一態様による、非導電性膜２９４上に形成されたインダクタ４６０を備える摂取可能な識別子２９０を示す。摂取可能な識別子２９０は、集積回路２９２と、非導電性膜２９４と、非導電性膜２９４上に形成されたインダクタ４６０とを備える。集積回路２９２は、図４Ａ〜図４Ｂおよび図５〜図９に関連して説明したように、導電性流体と接触しているときに電位を生成し、流体中に伝導電流を生成するために、その上に形成された異種材料を備える。非導電性膜２９４は、電流の流れの経路を拡張するために異種材料間に挟まれる。インダクタ４６０は、堆積、印刷などのような様々なプロセスを使用して非導電性膜２９４上に製造されてもよい。インダクタ４６０は、集積回路２９２に電気的に結合される。

【0203】

図１８は、本開示の一態様による、異種材料２７４、２７６が集積回路２７２上に堆積された後に異種材料２７４、２７６（図１３）の一方または両方の上に形成されたインダクタ４７０を備える摂取可能な識別子２９５を示す。共振回路のキャパシタ部分は、半導体製造プロセス中またはその後のいずれかに形成され得る。一態様では、別々の半導体ウェハは、互いに結合され、Ｓｉビアプロセスを介して摂取可能な識別子の異種材料（たとえば、ＭｇおよびＣｕＣｌ）に接続され、銅（Ｃｕ）金属を充填され得る。プロセスは、ダイの片側または両側に対して実行され、次いで、個々の構成要素を製造するために個別化される。

【0204】

図１９は、本開示の一態様による、インダクタ４２０とシングルエンド型インダクタ・ドライバ回路５００とを備える摂取可能な識別子２７０の概略図である。シングルエンド型ドライバ回路５００は、インダクタ４２０を駆動するように構成される。ドライバ回路５００は、導電性流体中に浸された、図１２〜図１３に関連して本明細書で先に論じたように異種材料２７４、２７６によって形成された部分的バッテリ５０１によって給電される。制御デバイス４２２は、インダクタ４２０と直列に接続されたスイッチＳＷを制御する。スイッチＳＷは、入力端子４２４と、出力端子４２６と、制御端子４２８とを備える。制御デバイス４２２は、スイッチＳＷの動作を制御するためにスイッチＳＷの制御端子４２８に結合される。たとえば、制御デバイス４２２は、インダクタ４２０を通るＲＦ振動電流を生成するためにスイッチＳＷを開閉するように構成され得、それは、ＲＦ電磁信号を生成する。スイッチＳＷは、符号化ＲＦ電磁信号を生成するために、予め定義された方法で開閉され得る。ＲＦ電磁信号は、身体組織を介して送信され得る。ＲＦ電磁信号は、磁気信号検出機構を有する外部または内部受信機デバイスによって検出され得る。

【0205】

図２０は、本開示の一態様による、インダクタ４２０とプッシュプルＨブリッジ５０４型インダクタ・ドライバ回路５０２とを備える摂取可能な識別子２７１の概略図である。プッシュプル・ブリッジ５０４型インダクタ・ドライバ回路５０２は、インダクタ４２０を駆動するように構成される。ドライバ回路５０２は、導電性流体中に浸された、図１２〜図１３に関連して本明細書で先に論じたように異種材料２７４、２７６によって形成された部分的バッテリ５０１によって給電される。インダクタ４２０は、フローティング構成における少なくとも４つのスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を備えるＨブリッジ５０４の２つのノード間に接続される。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の各々は、入力端子と、出力端子と、制御端子とを備える。制御デバイス４３０は、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のコンダクタンスを制御するために、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の各々の制御端子に結合される。たとえば、制御デバイスは、インダクタ４２０を通る振動電流を生成するために、予め定義された方法でスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を開閉するように構成され、それは、符号化ＲＦ磁気信号を生成する。一態様では、Ｈブリッジ５０４内のスイッチのうちの２つＳＷ１、ＳＷ２は、インダクタ４２０を介して電流（ｉ）_１を伝導させるために一度に閉じられ、他の２つのスイッチＳＷ３、ＳＷ４は、開いたままである。次いで、Ｈブリッジ５０４内のスイッチのうちの２つＳＷ３、ＳＷ４は、インダクタ４２０を介して電流（ｉ）_２を伝導させるために一度に閉じられ、他の２つのスイッチＳＷ１、ＳＷ２は、開いたままである。スイッチの対（ＳＷ１、ＳＷ２）および（ＳＷ３、ＳＷ４）は、インダクタ４２０を介して電流（ｉ）_１および（ｉ）_２を交互に伝導させるために、部分的バッテリ５０１の正端子と戻り端子との間でインダクタ４２０を交互に接続する。

【0206】

制御デバイス４３０は、半サイクルの間スイッチのうちの２つをインダクタ４２０と直列に接続するようにスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を動作させる。したがって、制御デバイス４３０は、バッテリ５０１に対して一定の負荷をかけながら、信号を２倍にするために、インダクタ４２０をサイクルごとに２回駆動する。たとえば、一態様では、制御デバイスは、第１の位相φ_１においてスイッチのうちの２つＳＷ１、ＳＷ２を動作させ、第２の位相φ_２において他の２つのスイッチＳＷ３、ＳＷ４を動作させ、ここで、第１の位相φ_１は、第２の位相φ_２と１８０°位相がずれている。したがって、サイクルの第１の半分の間、インダクタ４２０を通る第１の電流（ｉ）_１を生成するために、スイッチＳＷ１、ＳＷ２は閉じられ、スイッチＳＷ３、ＳＷ４は開かれる。サイクルの第２の半分の間、第１の電流（ｉ）_１と反対方向にインダクタ４２０を通る第２の電流（ｉ）_２とを生成するために、スイッチＳＷ３、ＳＷ４は閉じられ、スイッチＳＷ１、ＳＷ２は開かれる。１サイクルにおいて、インダクタ４２０は、出力信号を２倍にするためにｉ_１およびｉ_２によって駆動される。したがって、スイッチの対ＳＷ１、ＳＷ４およびＳＷ２、ＳＷ３が制御デバイスによってオンおよびオフに循環されると、インダクタ４２０を通る符号化振動電流が生成され、それは次に、身体組織を介して送信され得るＲＦ電磁信号を生成する。ＲＦ電磁信号は、電磁信号検出機構を有する外部または内部受信機デバイスによって検出され得る。

【0207】

図２１は、本開示の一態様による、インダクタ４２０とシングルエンド型インダクタ・ドライバ回路４２２とを備える摂取可能な識別子２７０の概略図である。シングルエンド型ドライバ回路４２２は、インダクタ４２０を駆動するように構成される。ドライバ回路４２２は、図１２〜図１３に関連して先に論じたように、導電性流体中に浸された異種材料２７４、２７６を電気的に結合することによって形成された部分的バッテリによって給電される。図２１に示すように、摂取可能な識別子２７０のバッテリ部分は、制御デバイス５０６に印加される電力がインダクタ４２０に印加される電力から絶縁されるように分割される。スイッチＳＷは、入力端子５０７と、出力端子５０９と、制御端子５１１とを備える。制御デバイス５０６は、スイッチＳＷのコンダクタンスを制御するためにスイッチＳＷの制御端子５１１に結合されたシングルエンド型ドライバ回路４２２に結合される。制御デバイス５０６の制御の下で、シングルエンド型ドライバ回路４２２は、インダクタ４２０と直列に接続されたスイッチＳＷを動作させる。スイッチＳＷは、インダクタ４２０を通る符号化振動電流を生成するために制御デバイス５０６によって開閉され、それは、ＲＦ電磁信号を生成する。ＲＦ電磁信号は、ほとんどまたはまったく減衰せずに、身体組織を介して送信され得る。ＲＦ磁気信号は、磁気信号検出機構を有する外部または内部受信機デバイスによって検出され得る。

【0208】

図２１Ａは、本開示の一態様による、インダクタ４２０とシングルエンド型インダクタ・ドライバ回路４２２とを備える摂取可能な識別子２７０Ａの概略図であり、ここで、第１の金属層２７４は２つの領域に分割され、第２の金属層２７６は２つの領域に分割される。

【0209】

図２２は、本開示の一態様による、インダクタ４２０とプッシュプルＨブリッジ５０４型インジケータドライバ回路５０２とを備える摂取可能な識別子２７１の概略図である。プッシュプル・ブリッジ５０４型インジケータドライバ回路４３０は、インダクタ４２０を駆動するように構成される。ドライバ回路４３０は、図１２〜図１３に関連して先に論じたように、導電性流体中に浸された異種材料２７４、２７６によって形成された部分的バッテリによって給電される。図２２に示すように、摂取可能な識別子２７０のバッテリ部分は、制御デバイス５０６に印加される電力がインダクタ４２０に印加される電力から絶縁されるように分割される。インダクタ４２０は、フローティング構成における少なくとも４つのスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を備えるＨブリッジ５０４の２つのノード間に接続される。一態様では、Ｈブリッジ５０４内のスイッチのうちの２つは、電流がインダクタ４２０を通って流れることを可能にするために一度に閉じられ、同時に他の２つのスイッチは、開いたままであり、インダクタ４２０をバッテリの正端子と戻り端子との間で交互に接続する。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の各々は、入力端子と、出力端子と、制御端子とを備える。制御デバイス５０６は、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のコンダクタンスを制御するためにスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の制御端子に結合されるプッシュプル・ブリッジ５０４型インダクタ・ドライバ回路５０２に結合される。

【0210】

制御デバイス５０６の制御の下で、プッシュプル・ブリッジ５０４型インダクタ・ドライバ回路４３０は、半サイクルの間スイッチのうちの２つをインダクタ４２０と直列に接続するようにスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を動作させる。したがって、インダクタ４２０は、バッテリ５０１に対して一定の負荷をかけながら信号を２倍にするために、サイクルごとに２回駆動される。たとえば、一態様では、ドライバ回路４３０は、第１の位相φ_１においてスイッチのうちの２つＳＷ１、ＳＷ２を動作させ、第２の位相φ_２において他の２つのスイッチＳＷ３、ＳＷ４を動作させ、ここで、第１の位相φ_１は、第２の位相φ_２と１８０°位相がずれている。したがって、サイクルの第１の半分の間、インダクタ４２０を通る第１の電流（ｉ）_１を生成するために、スイッチＳＷ１およびＳＷ２は閉じられ、スイッチＳＷ３およびＳＷ４は開かれる。サイクルの第２の半分の間、第１の電流（ｉ）_１と反対方向にインダクタ４２０を通る第２の電流（ｉ）_２とを生成するために、スイッチＳＷ３およびＳＷ４は閉じられ、スイッチＳＷ１およびＳＷ２は開かれる。したがって、１サイクルにおいて、インダクタ４２０は、出力信号を２倍にするためにｉ_１およびｉ_２によって駆動される。したがって、スイッチの対（ＳＷ１、ＳＷ４）および（ＳＷ２、ＳＷ３）が制御デバイス４３０によってオンおよびオフに循環されると、インダクタ４２０を通る符号化振動電流が生成され、それは次に、ほとんどまたはまったく減衰せずに身体組織を介して送信され得るＲＦ電磁信号を生成する。ＲＦ電磁信号は、電磁信号検出機構を有する外部または内部受信機デバイスによって検出され得る。

【0211】

図１９〜図２２に関連して説明したスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、たとえば、トランジスタ、電界効果トランジスタ（ＦＥＴ）、金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ、およびそれらの任意の適切な等価物を含む、半導体スイッチング素子のような固体電子スイッチング素子として実装されてもよい。

【0212】

図２２Ａは、本開示の一態様による、インダクタ４２０とプッシュプルＨブリッジ型インダクタ・ドライバ回路４３０とを備える摂取可能な識別子２７１Ａの概略図であり、ここで、第１の金属層２７４は２つの領域に分割され、第２の金属層２７６は２つの領域に分割される。

【0213】

図２３は、本開示の一態様による、摂取可能な識別子集積回路内の誘導性素子として用いられ得る、絶縁性下部構造５１４上に形成された誘導性素子５０８またはインダクタ構造を示す。たとえば、半導体基板５１２の上に形成された平面型インダクタ５０８。図２３に示すように、そのような平面型インダクタ構造５０８は、典型的には、基板上の絶縁層５１４を介して半導体基板５１２の上に形成された導電性金属５１０のリボンまたは渦巻きを含む渦巻き構造を有する。図２３に示す従来の正方形形状のインダクタのインダクタンス値は、以下の式（１）として表され得る。

【0214】

【数1】

【0215】

ここで、Ｌは、インダクタンス（ｎＨ）であり、ｄは、渦巻き形状のインダクタ金属化層５１０の最も外側の寸法の長さ（ｍｍ）であり、ｐは、渦巻き形状のインダクタ金属化層５１０の幅（ｍｍ）であり、ｑは、渦巻き形状の金属化層５１０の２つの隣接する領域間の間隔（ｍｍ）であり、ｒは、ｐ／ｑの比、すなわち、（ｐ／ｑ）である。ここで、ｐ＝ｑであり、上記の式は、以下の式（２）に単純化される。

【0216】

【数2】

【0217】

たとえば、ｐ＝ｑ＝０．０５ｍｍおよびｄ＝０．５ｍｍの場合、インダクタンスＬは、上記の式（１）または式（２）から約２ｎＨとして計算される。

【0218】

上記で説明した平面インダクタ５０８の構造は、複雑な相互接続の必要性とともにチップから離れて位置する回路要素の数を減らすことによって、回路の集積度を高める。しかしながら、近年、半導体集積回路デバイスのサイズおよび製造コストを低減するために、能動構成要素（たとえば、トランジスタ）だけでなく、受動構成要素（たとえば、インダクタおよびキャパシタ）もますます小型化されることが要求されている。したがって、上記の平面型インダクタについて、渦巻き形状の導体層５１０のサイズを低減することによって、小型化要求に対処する試みがなされてきた。すなわち、幅ｐおよび間隔ｑのサイズを低減することによって。

【0219】

たとえば、ｐ＝０．００６ｍｍ、ｑ＝０．００６ｍｍ、およびｄ＝０．１５ｍｍの場合、インダクタンスＬは、上記の式（１）から約２．５ｎＨであると計算される。この寸法を有する渦巻き形状の金属化層または導体層５１０がＧａＡｓ基板上に形成されている場合、コンダクタ層５１０の線間容量Ｃは、約０．０６ｐＦに等しい。この値は、渦巻き形状の導体層５１０の２つの隣接する領域を同一平面上のストリップラインとして近似することによって得られる。この場の共振周波数ｆｏは、１２．５ＧＨｚにほぼ等しく、ここでｆｏは、以下の式（３）として定義される。

【0220】

【数3】

【0221】

渦巻き形状のインダクタ金属化または導体層５１０の平面サイズを、たとえば、その元のサイズの７０％に縮小するために、上記のパラメータがｐ＝０．００２４ｍｍおよびｑ＝０．００１ｍｍとして設計されている場合、インダクタンスＬは、約２．５ｎＨに維持され得る。しかしながら、導体５１０の線間容量Ｃは、約０．２８ｐＦまで増加し、結果として、共振周波数ｆｏは、元のサイズの場合よりも約６．５ＧＨｚだけ低い約６．０ＧＨｚまで低下する。したがって、図２３に示すインダクタ５０８では、渦巻き形状の導体層５１０の隣接する領域の間隔ｑが小型化のために縮小されると、線間容量Ｃは、増加し、共振周波数ｆｏは、減少し、したがって、最大動作可能周波数は、低下する。

【0222】

図２４は、本開示の一態様による、摂取可能な識別子集積回路内の誘導性素子として用いられ得る、絶縁下部構造５２６、５２８上に形成された多層誘導性素子５２０またはインダクタ構造を示す。多層インダクタ構成の一例が図２４に示されている。図２４に見られるように、多層インダクタ構造５２０は、それぞれ渦巻きインダクタ部５２２、５２４を構成する第１および第２のレベルの金属化を用いて製造される。各インダクタ部５２２、５２４は、対応する絶縁層５２６、５２８上に形成され、中央に位置する導電性ビア５３０によって端部と端部とで接続される。図２３に示す平面構造５０８と比較すると、図２４の多層配置は、単位面積あたりのインダクタンスの大幅な増加、ならびに寸法ｄの減少を提供する。

【0223】

図２５〜図２７は、本開示の一態様による、２層２ポートインダクタ６００構成を示す。図２５に示す２層２ポートインダクタ６００構成は、半導体集積回路６０１の２つの対応する絶縁層６０８、６１０上に形成された２つのインダクタ部６０２、６０４を備え、中央に位置する導電性ビア６０６によって端部と端部とで接続される。インダクタ６００を他の回路要素に接続するための２つのポートＡ１（ポート１）、Ａ２（ポート２）は、半導体集積回路６０１の上部層６０３上に配置される。第２のインダクタ部６０４の第２のポートＡ２は、第２の中心を外れて位置する導電性ビア６０７によって半導体集積回路６０１の上部層６０３に接続される。図２５〜図２７は、２層２ポートインダクタ６００を示しているが、本開示は、１つまたは複数の導電性ビアによって、直列、並列、またはそれらの任意の適切な組合せで相互接続された半導体集積回路の対応する複数ｎの絶縁層上に形成されたｎのインダクタ部を備えるｎ層ｎポートインダクタを企図し、ここで、ｎは、２よりも大きい任意の整数である。半導体集積回路の対応する絶縁層６２２、６２４、６２６、６２８上に形成され、中央に位置する導電性ビアによって端部と端部とで相互接続されたインダクタ部６１４、６１６、６１８、６２０を備える４層２ポートインダクタを開示する図２８〜図３０に、２つ以上の層を有する多層インダクタの例が示されている。

【0224】

図２６は、本開示の一態様による、図２５に示す２層２ポートインダクタ６００の図である。２層２ポートインダクタ６００は、説明を明確にするために２つの別々のインダクタ部６０２、６０４として示されている。第１のインダクタ部６０２は、第１の絶縁層６０８上に形成され、第２のインダクタ部６０４は、半導体集積回路６０１の第２の絶縁層６１０上に形成される。第１および第２のインダクタ部６０２、６０４は、破線で示す導電性ビア６０６を介して直列に接続される。２つのポートＡ１（ポート１）、Ａ２（ポート２）との接続が、半導体集積回路６０１の上部層６０３上に設けられる。第２のポートＡ２との接続は、導電性ビア６０７を介して設けられる。

【0225】

図２７は、本開示の一態様による、図２５および図２６に示す２層２ポートインダクタ６００の概略図である。第１のインダクタ部６０２は、Ｌ１として指定され、第２のインダクタ部６０４は、Ｌ２として指定される。インダクタ部Ｌ１、Ｌ２の端部Ｂ１、Ｂ２は、導電性ビア６０６を介して直列に接続される。インダクタ６００は、２つのポートＡ１（ポート１）、Ａ２（ポート２）を介して回路要素に結合されてもよい。インダクタ部６０２、６０４（Ｌ１、Ｌ２）は、半導体集積回路６０１の隣接する絶縁層６０８、６１０上のコイルとして形成されるので、１つのインダクタ部６０２を流れる電流（ｉ）は、相互インダクタンスを介して、隣接するインダクタ部６０４内に電圧を誘起する。図２７に示すように、電流（ｉ）は、第１および第２のインダクタ部６０２、６０４を通って同じ方向に流れる。

【0226】

図２８〜図３０は、本開示の一態様による、４層２ポートインダクタ６１２構成を示す。図２８に示す４層２ポートインダクタ６１２構成は、本開示の一態様による、半導体集積回路６１１の４つの対応する絶縁層６２２、６２４、６２６、６２８上に形成され、導電性ビア６３０、６３２、６３４、６３５を介して端部と端部とで接続された４つのインダクタ部６１４、６１６、６１８、６２０を備える。半導体集積回路６１１の上部層６１３上に、インダクタ６１２を他の回路要素に接続するための２つのポートＡ１（ポート１）、Ａ４（ポート２）が設けられる。第２のポートＡ４は、第４のインダクタ部６２０に結合され、導電性ビア６３４によって半導体集積回路６１１の上部層６１３に接続される。

【0227】

図２９は、本開示の一態様による、図２８に示す４層２ポートインダクタ６１２の図である。４層２ポートインダクタ６１２は、説明を明確にするために４つの別々のインダクタ部６１４、６１６、６１８、６２０として示されている。インダクタ部６１４、６１６、６１８、６２０の各々は、別々の絶縁層６２２、６２４、６２６、６２８上に形成され、導電性ビア６３０、６３２、６３４、６３５を介して直列に接続される。Ａ４（ポート２）と半導体集積回路６１１の上部層６１３との間の接続が、導電性ビア６３５を介して設けられる。ポートＡ１（ポート１）およびＡ２（ポート２）との接続が、半導体集積回路６１１の上部層６１３上に設けられる。

【0228】

図３０は、本開示の一態様による、図２８および図２９に示す４層２ポートインダクタ６１２の概略図である。第１のインダクタ部６１４は、Ｌ１として指定され、第２のインダクタ部６１６は、Ｌ２として指定され、第２のインダクタ部６１８は、Ｌ３として指定され、第４のインダクタ部６２０は、Ｌ４として指定される。インダクタ部Ｌ１〜Ｌ４は、導電性ビア６３０、６３２、６３４を介して直列に端部と端部とで接続される。インダクタ６１２は、２つのポートＡ１（ポート１）、Ａ４（ポート２）を介して回路要素に結合されてもよい。インダクタ部６１４、６１６、６１８、６２０（Ｌ１〜Ｌ４）は、半導体集積回路６１１の隣接する層６２２、６２４、６２６、６２８上にコイルとして形成されるので、１つのインダクタ部６１４を流れる電流（ｉ）は、相互インダクタンスを介して、隣接するインダクタ部６０４などにおいて電圧を誘起する。図３０に示すように、電流（ｉ）は、第１、第２、第３、および第４のインダクタ部６１４、６１６、６１８、６２０（Ｌ１〜Ｌ４）を通って同じ方向に流れる。

【0229】

図３１〜図３３は、本開示の一態様による、ｎ層ｎポートインダクタ６３０構成を示す。図３１に示すｎ層ｎポートインダクタ６３０構成は、本開示の一態様による、半導体集積回路６３１のｎの対応する絶縁層６４０、６４２、６４４、６４６上に形成されたｎのインダクタ部６３３、６３６、６３７、６３８を備える。ｎの別々の対応する絶縁層６４０、６４２、６４４、６４６上に形成されたｎのインダクタ部６３３、６３６、６３７、６３８の各々は、その上のものの鏡像である。図３１に示すように、ｎのインダクタ部６３３、６３６、６３７、６３８は、相互接続されず、むしろ、ｎの個別のインダクタ部６３３、６３６、６３７、６３８として配置される。ｎのインダクタ部６３３、６３６、６３７、６３８は、２ｎポートＡ１（ポート１）、Ｂ１（ポート２）、Ａ２（ポート３）、Ｂ２（ポート４）、Ａ３（ポート５）、Ｂ３（ポート６）、Ａｎ（ポート（２ｎ−１））、Ｂｎ（ポート２ｎ）によって任意の適切な方法で互いにかつ他の回路と相互接続されてもよい。

【0230】

図３２は、本開示の一態様による、図３１に示すｎ層ｎポートインダクタ６３０の図である。ｎ層ｎポートインダクタ６３０は、説明を明確にするために、ｎの別々のインダクタ部６３３、６３６、６３７、６３８として示されている。第１のインダクタ部６３３は、第１の絶縁層６４０上に形成され、第２のインダクタ部６３６は、第２の絶縁層６４２上に形成され、第３のインダクタ部６３７は、第３の絶縁層６４４上に形成され、第ｎのインダクタ部６３８は、第ｎの絶縁層６４６上に形成される。インダクタ部の各々は、その上のコイルの鏡像であるコイルを画定する。ｎのインダクタ部６３３、６３６、６３７、６３８は、接続されておらず、むしろ、個別に形成される。ｎのポート対（Ａ１（ポート１）、Ｂ１（ポート２））、（Ａ２（ポート３）、Ｂ２（ポート４））、（Ａ３（ポート５）、Ｂ３（ポート６））、（Ａｎ（ポート（２ｎ−１））、Ｂｎ（ポート２ｎ））は、個々のインダクタ部６３０を任意の所定の構成で回路に接続するためにｎの別々の絶縁層上に設けられてもよい。

【0231】

図３３は、本開示の一態様による、図３１および図３０に示すｎ層ｎポートインダクタ６３０の概略図である。第１のインダクタ部６３３は、Ｌ１として指定され、第２のインダクタ部６３６は、Ｌ２として指定され、第３のインダクタ部６３７は、Ｌ３として指定され、第ｎのインダクタ部６３８は、Ｌｎとして指定される。図３３に示すように、インダクタ部Ｌ１〜Ｌｎは、相互接続されず、ｎのポート対（Ａ１（ポート１）、Ｂ１（ポート２））、（Ａ２（ポート３）、Ｂ２（ポート４））、（Ａ３（ポート５）、Ｂ３（ポート６））、（Ａｎ（ポート（２ｎ−１））、Ｂｎ（ポート２ｎ））を介して任意の所定の構成で回路要素に個別に結合され得る。インダクタ部６３３、６３６、６３７、６３８（Ｌ１〜Ｌｎ）は、半導体集積回路６３１の絶縁層６４０、６４２、６４４、６４６に隣接する個々のコイルとして形成されているので、１つのインダクタ部６３３を流れる電流は、相互インダクタンスを介して、隣接するインダクタ部６３６などにおいて電圧を誘起する。

【0232】

図３４〜図３６は、本開示の一態様による、中央タップ接続６５３構成を有する２層３ポートインダクタ６５０を示す。図３４に示す中央タップ接続６５３構成を有する２層３ポートインダクタ６５０は、半導体集積回路６５１の２つの対応する絶縁層６５８、６６０上に形成され、導電性ビア６５３、６５６、６５７、６６８を介して端部と端部とで接続された４つのインダクタ部６５２、６６２、６６４、６５４を備える。インダクタ６５０を他の回路要素に接続するための３つのポートＡ１（ポート１）、Ａ４（ポート２）、Ａ２／Ａ３（ポート３）が、半導体集積回路６５１の上部層６５５上に配置される。従来の対称型の中央タップ付きコイルがコイルあたり２つの層を必要とするのに対して、この幾何学的形状は、２つの金属層による対称型コイルの２つの層の構成を可能にする。したがって、本幾何学的形状は、同じダイ面積においてより多くのターンを提供する。

【0233】

図３５は、本開示の一態様による、図３４に示す中央タップ接続６５３を有する２層３ポートインダクタ６５０の図である。中央タップ接続６５３を有する２層３ポートインダクタ６５０は、説明を明確にするために、４つの別々のインダクタ部６５２、６６２、６６４、６５４として示されている。第１および第２のインダクタ部６５２、６６２は、第１の絶縁層６５８上に形成され、第３および第４のインダクタ部６６４、６５４は、第２の絶縁層６６０上に形成される。第２のインダクタ部６５４は、第１のインダクタ部６５２の鏡像である。第１、第２、第３、および第４のインダクタ部６５２、６６２、６６４、６５４は、破線で示す導電性ビア６５３、６５６、６５７、６６８を介して直列に接続される。半導体集積回路６５１の上部層６５５上に３つのポートＡ１（ポート１）、Ａ４（ポート２）、Ａ２／Ａ３（ポート３）への接続部が設けられてもよい。

【0234】

図３６は、本開示の一態様による、図３４および図３５に示すインダクタ６５０の概略図である。概略図では、２層２ポートインダクタ６５０の第１のインダクタ部６５２は、Ｌ１として参照され、第２のインダクタ部６５４は、Ｌ２として参照され、第３のインダクタ６６４は、Ｌ３として参照され、第４のインダクタ部６５４は、Ｌ４として参照される。インダクタＬ１、Ｌ２、Ｌ３、Ｌ４は、接続部６５６、６５７、６６８を介して直列に接続される。インダクタＬ１、Ｌ２、Ｌ３、Ｌ４は、半導体集積回路６５１の隣接する層６５８、６６０上にコイル６５２、６５４として形成されるので、１つのコイル６５２を流れる電流は、相互インダクタンスを介して、隣接するコイル６５４内に電圧を誘起する。図示のように、電流（ｉ）は、インダクタＬ１、Ｌ２、Ｌ３、Ｌ４の各々を通って同じ方向に流れる。

【0235】

図３７は、本開示の一態様による、共振（振動）インダクタ・ドライバ回路７００の概略図である。インダクタ・ドライバ回路７００は、自己発振挙動を提供する負性抵抗（−Ｒ）として現出する交差結合ＭＯＳＦＥＴトランジスタ７０２、７０４を使用して負性抵抗（−Ｒ）を追加する。第１のＭＯＳＦＥＴトランジスタ７０６のゲートは、第２のＭＯＳＦＥＴトランジスタ７０４のドレイン７０８に結合される。同様に、第２のＭＯＳＦＥＴトランジスタ７０４のゲート７１０は、第１のＭＯＳＦＥＴトランジスタ７０２のドレイン７１２に結合される。インダクタＬは、本明細書で説明するインダクタ部と同様のインダクタ部７１４を備える。電源電圧Ｖ_ＤＤがインダクタＬに結合され、基板７１６は、Ｖ_ＳＳに結合される。インダクタＬは、インダクタＬを、交差結合ＭＯＳＦＥＴトランジスタ７０２、７０４のような他の回路要素に接続するための２つのポートＰ１およびＰ２を備える。図３７の例では、インダクタＬは、第１および第２のＭＯＳＦＥＴトランジスタ７０２、７０４のドレイン７１２、７０８にわたって結合され、ここで、インダクタＬのポート１（Ｐ１）は、第１のＭＯＳＦＥＴトランジスタ７０２のドレイン７１２に結合され、インダクタＬのポート２（Ｐ２）は、第２のＭＯＳＦＥＴトランジスタ７０４のドレイン７０８に結合される。インダクタ・ドライバ回路７００の振動周波数を設定するために、第１および第２のＭＯＳＦＥＴトランジスタ７０２、７０４のドレイン７１２、７０８にわたってキャパシタＣが結合される。代替的には、インダクタＬの寄生容量は、発振周波数を設定するために使用されてもよい。交差結合ＭＯＳＦＥＴトランジスタ７０２、７０４は、インダクタＬの内部で振動する電流を提供する。これは、サイクル中にインダクタＬ内に発動されるエネルギーと比較して、パワーサイクル中の電力損失として定義される妥当なＱを提供する。十分に高いＱは、より効率的なシステムを作るために、インダクタＬ内に蓄積された適切なエネルギーを提供し、より高い電流を提供する。図３７に示されたもの以外の他のタイプの負性抵抗回路が用いられてもよいことが理解されよう。

【0236】

図３８は、本開示の一態様による、インパルス・インダクタ・ドライバ回路７２０のブロック図である。インダクタ・ドライバ回路７２０は、半導体集積回路の個々の層上に設けられたインダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４を介して信号をプッシュするために用いられる。インダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４を発振器に結合するのではなく、時間とともに指数関数的に減衰する電流のインパルスが作成される。電荷がキャパシタ内に蓄積され、放電され得る。図３８に示すように、インパルス・インダクタ・ドライバ回路７２０は、コイル放電回路７２６に結合されたパルス生成器回路７２４に結合されたバッテリ倍電圧部７２２を備える。図３８に示す例では、パルス生成器回路７２４は、４つのインダクタ放電回路７２６、７２８、７３０、７３２に結合される。しかしながら、本開示の範囲から逸脱することなく、ｎまでのインダクタ放電回路がパルス生成器回路７２４に結合され得ることが理解されよう。本明細書で論じるように、インダクタ・ドライバ回路７２０は、キャパシタに電荷をポンピングし、次いで、デューティサイクルに対して非常に短い放電サイクルにわたってキャパシタをインダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４に放電する。

【0237】

インダクタ放電回路７２６、７２８、７３０、７３２は、パルス生成器回路７２４に並列に結合される。この「チャージポンプ」構成では、インダクタ放電回路７２６、７２８、７３０、７３２構造は、４倍の電圧を提供するためにそれらを積層するのではなく、４倍の電流を提供するために並列分岐７３４、７３６、７３８、７４０において提供される。Ｎ層のインダクタがＮのキャパシタを提供するように構成され得る。インダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４は、交流（ＡＣ）ではなく単相になるように接続され得る。本明細書で説明するように、各インダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４は、インダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４を対応するインダクタ放電回路７２６、７２８、７３０、７３２に結合するための２つのポートＰ１およびＰ２を含む。

【0238】

図３９は、本開示の一態様による、図３８に示すインパルス・インダクタ・ドライバ回路７２０の概略図である。インダクタ・ドライバ回路７２０は、半導体集積回路の個々の層上に設けられたインダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４を介して信号をプッシュするために用いられる。バッテリ倍電圧回路回路７２２は、インダクタ放電回路７２６、７２８、７３０、７３２の各々に印加されるバッテリ電圧Ｖ_ＢＡＴを４倍にする。パルス生成器回路７２４は、対応するインダクタ部Ｌ１、Ｌ２、Ｌ３、Ｌ４を駆動するインダクタ放電回路７２６、７２８、７３０、７３２の各々にインパルスを印加する。バッテリ倍電圧回路７２２、パルス生成器回路７２４、およびインダクタ放電回路７２６、７２８、７３０、７３２の詳細な説明は、図４０〜図４３に関連して提供される。

【0239】

図４０は、本開示の一態様による、図３８および図３９に示すバッテリ倍電圧回路７２２のブロック図である。バッテリ倍電圧回路７２２は、第１の倍電圧回路７４４の入力に結合されたバッテリ電圧７４２Ｖ_ＢＡＴを含み、第１の倍電圧回路７４４の出力２＊Ｖ_ＢＡＴは、第２の倍電圧回路７４６の入力に結合される。第２の倍電圧回路７４６の出力４＊Ｖ_ＢＡＴは、パルス生成器回路７２４およびインダクタ放電回路７２６、７２８、７３０、７３２に印加される。

【0240】

乗算器７４４、７４６は、（たとえば、バッテリからの）電源電圧が回路によって必要とされる電圧よりも低い場合に用いられてもよい。ＭＯＳＦＥＴ回路は、一般に、多くの集積回路において標準的な論理ブロックである。この理由のため、ダイオードは、しばしばこのタイプのトランジスタによって置き換えられるが、ダイオード、ダイオード配線ＭＯＳＦＥＴと呼ばれる配置として機能するように配線される。キャパシタＣ１、Ｃ２、Ｃ３は、バッテリの出力電圧Ｖ_ＢＡＴ、第１の倍電圧回路７４４ ２＊Ｖ_ＢＡＴ、および第２の倍電圧回路７４６ ４Ｖ_ＢＡＴを安定させる。

【0241】

一態様では、各倍電圧回路７４４、７４６は、クロック発振器回路７４８、７５０によって供給されるクロックパルス列によって駆動される各キャパシタの下部プレートを有するダイオード／キャパシタのカスケードを備える充電ポンプまたは乗算器を備えてもよい。回路は、クロック列がスイッチング信号を提供してシステムバッテリ７４２からＤＣ入力Ｖ_ＢＡＴを取る。乗算器は、通常、交互のセルが逆位相のクロックパルスから駆動されることを必要とする。

【0242】

図４１は、本開示の一態様による、図４０に示す倍電圧回路７４４（７４６）段の概略図である。交差結合スイッチドキャパシタ回路は、それが１ボルト未満に放電したときに電力を供給し続ける。倍電圧回路７４４（７４６）は、スイッチドキャパシタ段７５２とクロック段７５４とを備える。クロック段７５４は、クロック発振器回路７４８（７５０）からクロック入力ＣＬＫにおいてパルス列を受信し、逆位相φ１およびφ２のクロックパルスを生成する。クロックφ１がローのとき、トランジスタＱ１およびＱ４がオンにされ、トランジスタＱ２およびＱ３がオフにされ、キャパシタＣ４上の電圧が出力Ｖｏｕｔに印加される。同時に、クロックφ２は、ハイであり、トランジスタＱ６およびＱ７をオフにし、トランジスタＱ５およびＱ８をオンにし、結果としてキャパシタＣ５がＶｉｎまで充電される。クロックφ２がローになると、キャパシタＣ５にわたる電圧は、Ｖｉｎの２倍（２Ｖｉｎ）にプッシュされ、トランジスタＱ６およびＱ７がオンにされ、トランジスタＱ５およびＱ８がオフにされ、Ｖｏｕｔ＝２Ｖｉｎとなるように２Ｖｉｎが出力に印加される。次の半サイクルでは、クロックφ１がハイであり、クロックφ２がローであるように役割が逆転され、キャパシタＣ４をＶｉｎに充電するように、トランジスタＱ１およびＱ４がオフにされ、トランジスタＱ２およびＱ３がオンにされる。同時に、Ｃ５における電圧２Ｖｉｎが出力に印加されるように、トランジスタＱ６およびＱ７がオフにされ、トランジスタＱ５およびＱ８がオンにされる。クロックφ１がローになると、キャパシタＣ４にわたる電圧は、Ｖｉｎの２倍（２Ｖｉｎ）にプッシュされ、トランジスタＱ１およびＱ４がオンにされ、トランジスタＱ２およびＱ３がオフにされ、Ｖｏｕｔ＝２Ｖｉｎとなるように２Ｖｉｎが出力に印加される。したがって、出力Ｖｏｕｔには、回路の各側から交互に２Ｖｉｎが供給される。

【0243】

図４１に記載の倍電圧回路７４４（７４６）段の実装形態は、ダイオード配線のＭＯＳＦＥＴとそれらの関連する閾値電圧問題が存在しないので、低損失を提供する。回路７４４（７４６）は、両方とも位相がずれたクロックφ１、φ２から出力を供給する２つの倍電圧回路が事実上存在するので、リップル周波数が２倍にされるという利点も有する。

【0244】

図４２は、本開示の一態様による、図３８および図３９に示すパルス生成器回路７２４の概略図である。パルス生成器回路７２４は、第１および第２のシュミットトリガ７５８、７６０と、第２の「遅延された」シュミットトリガ７６０の入力における遅延時定数τを設定するためのＲ１およびＣ６を備えるＲＣ回路と、インバータ７６２と、ＮＯＲ論理ゲート７６４とを備える。電子機器では、シュミットトリガ７５８、７６０は、比較器または差動増幅器の非反転入力に正のフィードバックを適用することによって実現されるヒステリシスを有する比較器回路である。それは、アナログ入力信号をデジタル出力信号に変換する能動回路である。回路は、入力が変化をトリガするために十分に変化するまでその値を保持するので、「トリガ」と名付けられる。非反転構成では、入力が選択された閾値よりも高いとき、出力は、ハイである。入力が異なる（より低い）選択された閾値よりも低いとき、出力は、ローであり、入力が２つのレベルの間であるとき、出力は、その値を保持する。この二重閾値動作は、ヒステリシスと呼ばれ、シュミットトリガ７５８、７６０がメモリを所有し、双安定マルチバイブレータ（ラッチまたはフリップフロップ）として機能できることを意味する。２種類の回路の間には密接な関係が存在し、シュミットトリガは、ラッチに変換され得、ラッチは、シュミットトリガに変換され得る。

【0245】

第１の発振器７５６は、第１のシュミットトリガ７５８の入力７６６に、そして同時にＲ１、Ｃ６回路の抵抗器Ｒ１の入力にクロック列を提供する。したがって、第２のシュミットトリガ７６０の入力７７０において現れるクロック信号は、Ｒ１、Ｃ６回路によって設定されるτだけ遅延される。したがって、第１および第２のシュミットトリガ７５８、７６０が同様の内部伝播遅延特性を有すると仮定すると、第２の「遅延された」シュミットトリガ７６０の出力７７４は、第１のシュミットトリガ７５８の出力７７２から時定数τ＝Ｒ１＊Ｃ６秒だけ遅延される。第１の「遅延されない」シュミットトリガ７５８の出力７７２は、インバータ７６２によって反転され、インバータ７６２の出力７７６は、ＮＯＲゲート７６４の入力Ａに印加される。第２の「遅延された」シュミットトリガ７６０の出力７７４は、ＮＯＲゲート７６４の入力Ｂに印加される。ＮＯＲゲート７６４の出力７７８は、インダクタ放電回路７２６、７２８、７３０、７３２（図３８、図３９）の１つの入力に印加される一連のインパルスである。第２の発振器７８０は、インダクタ放電回路７２６、７２８、７３０、７３２（図３８、図３９）の別の入力に印加されるクロック列７８２を提供する。

【0246】

図４３は、本開示の一態様による、図３８、および図３９に示すインダクタ放電回路７２６の簡略化した概略図である。本明細書で説明するように、インダクタ放電回路７２６は、パルス生成器回路７２４（図４２）に結合される。この「チャージポンプ」構成では、インダクタ放電回路７２６は、Ｎ層のインダクタのうちの１つに適用される。インダクタ部Ｌ１は、単相モードで接続される。本明細書で説明するように、インダクタ部Ｌ１は、インダクタ部Ｌ１をインダクタ放電回路７２６の対応する回路構造に結合するための２つのポートＰ１およびＰ２を含む。

【0247】

インダクタ放電回路７２６は、キャパシタ充電回路７９０と、結合回路７９２と、インダクタ部Ｌ１充電および放電回路７９４、７９６とを備える。インダクタ放電回路７２６は、ＮＯＲゲート７６４（図４２）の出力７７８から一連のインパルスを受信する。一連のインパルスは、第１のインバータ７８４に印加される。第１のインバータ７８４の出力７９８は、キャパシタ充電回路７９０のトランジスタＱ１０のゲート、結合回路７９２のトランジスタＱ１２のゲート、および第２のインバータ７８６の入力に印加される。第２のインバータ７８６の出力７９１は、キャパシタ充電回路７９０のトランジスタＱ９のゲート、および結合回路７９２のトランジスタＱ１１のゲートに印加される。第１のインバータへの入力がローであるとき、キャパシタＣ６を充電するように、トランジスタＱ９およびＱ１０は、オンにされ、トランジスタＱ１１およびＱ１２は、オフにされる。第１のインバータへの入力がハイであるとき、トランジスタＱ９およびＱ１０は、オフにされ、トランジスタＱ１１およびＱ１２は、オンにされ、キャパシタＣ６における電圧を放電回路７９４、７９６の入力７９７に印加する。

【0248】

第２の発振器７８０は、第３のインバータ７８８に印加されるクロック列７８２を提供する。第３のインバータ７８８の出力７９３は、トランジスタＱ１３およびＱ１４のゲート、ならびに第４のインバータ７９０の入力に印加される。第４のインバータ７９０の出力７９５は、トランジスタＱ１３、Ｑ１６およびトランジスタＱ１４、Ｑ１５が交互にオンオフされるように、トランジスタＱ１５およびＱ１６のゲートに印加される。たとえば、第３のインバータ７８８の入力がハイであるとき、トランジスタＱ１３およびＱ１６は、オンにされ、トランジスタＱ１４およびＱ１５は、オフにされる。したがって、インダクタ部Ｌ１のポートＰ１は、トランジスタＱ１３を介して入力７９７におけるキャパシタ電圧に結合され、インダクタ部Ｌ１のポート２は、トランジスタＱ１６を介してＶ_ＳＳに結合される。第３のインバータ７８８への入力がローになると、役割は、トランジスタＱ１４およびＱ１５がオンにされ、トランジスタＱ１３およびＱ１６がオフにされるように逆転される。したがって、インダクタ部Ｌ１のポートＰ２は、トランジスタＱ１５を介して入力７９７におけるキャパシタ電圧に結合され、インダクタ部Ｌ１のポートＰ２は、トランジスタＱ１４を介してＶ_ＳＳに結合される。一連のインパルスがＮＯＲゲート７６４（図４２）の出力７７８から到着し、クロック列７８２が第２の発振器７８０（図４２）から到着すると、キャパシタ部Ｌ１は、電磁信号を生成するために交互に充電および放電される。

【0249】

したがって、インダクタ放電回路７２６は、電荷をキャパシタＣ６にポンピングし、次いで、送信プロトコルを提供するために、デューティサイクルに対して非常に短い放電サイクルにわたってキャパシタＣ６をインダクタ部Ｌ１に放電する。他のインダクタ放電回路７２８、７３０、７３２の動作は、インダクタ放電回路７２６と同様であり、開示の簡潔さおよび明確さのためにここでは繰り返されない。

【0250】

インパルス通信プロトコル

【0251】

いくつかの態様では、摂取可能な識別子（たとえば、摂取可能な識別子１０４）からの信号を送信するため、ならびに受信機（たとえば、受信機１０６、１０８、１１０、１１２、１１４、１１６、１１８、１５０、１５２のいずれか）によって受信され、検出され、復号されるためのインパルス通信プロトコルが定義される。典型的には、本開示の摂取可能な識別子は、きわめて小さく安価なシステムである。それらのコストおよび／またはサイズは、発振器を既知の周波数に正確に調整するために回路に水晶を追加するなどして、よりよい信号品質を作成するために典型的に使用される構成要素の包含を制限する。これは、受信機が、接種可能な受信機の実際の周波数を最初に±５〜１０％の範囲内で知ることを可能にする傾向がある。さらに、摂取可能な識別子のバイオガルバニバッテリ電圧および電流出力は、送信シーケンスを通して変化する傾向がある。限定されたサイズのため、信号の振幅は、任意の雑音に比べて非常に弱い傾向がある。送信機（摂取可能な識別子）側の非常に限定されたリソースのため、ちょうど単方向通信プロトコルに頼ることが望ましい場合があり、それは、どのような肯定応答、同期の確認、または任意の応答メッセージも受信機から送信され摂取可能な識別子において受信されることを必然的に防止する。さらに、各々が、それらのそれぞれのバッテリ寿命が尽きる前に単一の受信機がピックアップする必要がある同様の（そしておそらく変化する）信号を送信する、複数の摂取可能な識別子がユーザにおいて同時にアクティブであってもよい。本明細書におけるシステム制約は、受信機が、最初に不正確な信号周波数、おそらく変化する電圧および電流出力、元々低い信号対雑音比を有する信号、いかなる相互通信もない識別、ならびにこれらの送信シーケンスの複合を考慮するように構成されなければならないという点で、信号を適切に通信するための負担が受信機にあることを強く示唆する。

【0252】

本開示の態様は、摂取可能な識別子内のインダクタによって生成された一連の電磁パルスを利用するインパルス通信プロトコルを開示することによって、これらの問題のうちの少なくともいくつかに対処する。これらの電磁パルスは、本明細書で以下に定義されるプロトコルの変形のうちの１つに従って送信されてもよく、同じプロトコルに従って受信機によって対応して受信され、検出され、復号されてもよい。これらのインパルス通信プロトコルの様々な例は、本明細書では「スパイク」プロトコルと呼ばれることもある。

【0253】

一般に、スパイク・プロトコルは、バッテリからの電荷を蓄積し、それを非常に短い期間でインダクタを介して放出し、したがって、連続波から得られるものよりも短い持続時間の間、より高い振幅の信号を生成する、摂取可能な識別子のインパルスシステムによって開始されてもよい。これを生じさせるために、制御回路は、パルス間のギャップを規定する。それに対応して、受信機は、スパイク間の時間を無視して、スパイクが存在すべき場所でのみ信号を探すことによってこれを利用する。たとえば、１０００μｓの期間中にそれぞれ１μｓの持続時間の１０のスパイクが存在する場合、信号エネルギーのすべては、１％の時間に圧縮される。検出器（たとえば、受信機）がパルス間のデータを無視する場合、その期間中に存在する雑音の１％のみが実際に信号エネルギーと競合している。比較すると、典型的な「共振システム」では、信号エネルギーは、１０００μｓ全体に一様に分布し、その期間における雑音のすべては、信号エネルギーと競合する。したがって、スパイク・プロトコルは、信号対雑音比を、この例では１００倍改善することができる。ＳＮＲの改善は、デューティサイクルに反比例する。

【0254】

加えて、スパイク・プロトコルは、信号間の干渉なしに、同時に摂取される複数の摂取可能な識別子の検出を可能にし得る。これは、２つの信号が正確に同じ送信周波数と位相とを有していない限り、一致する信号のパルスがパルス間のギャップにおいて現れ、したがって、無視されるので、成し遂げられる。

【0255】

図４４は、本開示の一態様による、図３８〜図４３に示すインパルス・インダクタ・ドライバ回路７２０によって生成され得るスパイク・プロトコルの一例によるタイミングおよび極性図８００である。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。インパルス関数８０２は、所定の期間（約１３０μｓ）または時間フレームにわたって異なる極性の一連のインパルス８０４、８０６を含む。インパルス関数８０２は、本明細書で論じるように、摂取可能な識別子に関連する情報を符号化する。正のインパルス８０４は、正の極性（＋１Ｖ）または振幅を有し、負のインパルス８０６は、負の極性（−１Ｖ）または振幅を有する。インパルス関数８０２は、インパルス・インダクタ回路７２０によって生成され、送信アンテナとして機能するインダクタによって送信される。インパルスまたはスパイク・プロトコルは、二相性または単相性であってもよい。

【0256】

本明細書で説明するように、送信プロトコルは、図３８〜図４３におけるインパルス・インダクタ・ドライバ回路７２０に関連して論じたように、キャパシタＣ（たとえば、図４３のＣ６）を充電し、次いで、デューティサイクルに対して非常に短い放電サイクルにわたってキャパシタをインダクタ部Ｌ（たとえば、図４３のＬ１）に放電することによって実施される。インパルス・プロトコルは、たとえば、１２８の位置における一連の＋／−またはオン／オフシーケンスである。すべてのエネルギーは、約１３のインパルスに入れられ、雑音は、１２８のパルスに分散され、それは、この例のビット数あたりの雑音を改善する。したがって、スパイク・プロトコルは、本明細書では「スパース・インパルス」コードとも呼ばれることがある。インパルス・プロトコルの例について以下に説明する。

【0257】

したがって、一態様では、「スパース・インパルス」コードは、以下のように実装され得る。

【0258】

gaps = [3 3 3 3 3 3 3 3 3 3 3 3 79];

【0259】

impulseNoGapsMask = [1 -1 1 -1 -1 1 1 -1 -1 -1 -1 -1 -1];

【0260】

impulses = []; % load in impulse pattern

【0261】

for i = 1:13

【0262】

a = impulseNoGapsMask(i);

【0263】

g = zeros(1,gaps(i));

【0264】

impulses = [impulses g a]; % variable duty cycle

【0265】

End

【0266】

code = [0 1 0 0 1 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1];

【0267】

コードは、データパケットであり、それは、１２のゼロ（シンク）と［１０１０］（プリアンブル）によって先行される。シンボルの定義は、このように機能する、「インパルス」（ｉｍｐｕｌｓｅＮｏＧａｐｓＭａｓｋによって決定される極性での、コイルを介するキャパシタの放電）がいくつかの無インパルス（ゼロ）によって先行され、その数は、「ギャップ」から来る。

【0268】

したがって、「インパルス」「１」は、以下の１２８チップシーケンスが続く１２８のゼロになる。
0 0 0 1 0 0 0 -1 0 0 0 1 0 0 0 -1
0 0 0 -1 0 0 0 1 0 0 0 1 0 0 0 -1
0 0 0 -1 0 0 0 -1 0 0 0 -1 0 0 0 -1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1

【0269】

この定義では、１２８の「サブチップ」が単一のチップを構成し、ここで、サブチップは、ａ＋１スパイク、ａ−１スパイク、または無スパイクのいずれかとして定義される。６４のチップがシンボルを構成する。この定義では、シンボルとビットとの間に１：１の対応が存在する。この場合のゼロは、１２８のゼロが後に続く以下のシーケンスである。
0 0 0 -1 0 0 0 1 0 0 0 -1 0 0 0 1
0 0 0 1 0 0 0 -1 0 0 0 -1 0 0 0 1
0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

【0270】

このシーケンスでは、各チップは、１μｓであり、したがって、各シンボルは、１２８μｓであり、各ビットは、６４＊１２８＝８１９２μｓである。

【0271】

一態様では、「非常にスパースなインパルス」コードが用いられてもよい。「非常にスパースなインパルス」コードは、インパルス間のギャップがインパルスの幅の約９９８倍であることである。これは、チャージポンプがキャパシタを放電する前にキャパシタに対する最大電圧を高めるためのより多くの時間を摂取可能な識別子に与えることになる。おそらくこの態様は、ビット間の遷移中を除いて、インパルス間のギャップ長を変えない。

【0272】

一態様では、パルスは、非常に短くてもよい。送信周波数は、たとえば、約１２．５ｋＨｚから約２０ｋＨｚまでの範囲、または約２４ｋＨｚよりも高く、約１０ＭＨｚ程度の高さの周波数において生じることができる。インパルスは、決定論的ではないが、それらは、約６ｋＨｚの繰り返し率で１２８を超えるパルスを繰り返す。バッテリの準備は、ランダムであり、バッテリのインピーダンス（Ｚ）および電圧（Ｖ_ＢＡＴ）は、変動する可能性がある。パルス幅および繰り返し率は、バッテリの現状に基づいて調整され得る。これらのタイプのプロトコルは、インターネット・オブ・シングスタイプの回路において適合され得る。

【0273】

図４５は、本開示の一態様による、図４４に示すインパルス通信プロトコルのスパース・インパルス・テンプレートおよび自己畳み込みの図８０８である。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）である。テンプレート・インパルス関数（実線で示す）は、図４４に示すインパルス関数８０２を表す。テンプレート・インパルス関数８１０の自己畳み込みは、自己畳み込み関数８１２（破線で示す）を生成する。自己畳み込み関数８１２は、インパルス関数８０２の自己相関である。インパルス関数８０２の自己相関または自己畳み込みは、インパルス関数８０２の異なる時点におけるそれ自体との相互相関である。一般的に言えば、それは、観察間の時間差の関数としての観察間の類似性である。自己畳み込み関数８１２は、雑音によって覆い隠された周期的信号の存在のような繰り返しパターンを見つけるため、または、その高調波周波数によって暗示される信号中の欠けている基本周波数を識別するための数学的ツールである。それは、送信またはブロードキャスト周波数を識別するために受信機によって使用され得る。したがって、空間を介して送信されたインパルス関数８０２は、受信機の受信アンテナによって検出される。受信機は、インパルス関数８０２の送信周波数を識別するための機能を実施するための信号処理回路を含む。受信機は、テンプレート・インパルス関数８１０ならびにテンプレート・インパルス関数８１０の自己畳み込み関数８１２（または自己相関）を用いることによって送信周波数を決定するように構成される。

【0274】

図４６は、本開示の一態様による、図４４に示すインパルス関数８０２の送信周波数を識別するために用いられ得る可変テンプレート図８１４である。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。テンプレート図８１４は、インパルス関数８０２を送信するために使用される最低（テンプレート８１６）ブロードキャスト周波数から最高（テンプレート８２２）ブロードキャスト周波数までに対する可変テンプレート８１６、８１８、８２０、８２２を示す。

【0275】

いくつかの態様によれば、スパイク・プロトコルの１つの定義は、本明細書では「ゼロ」チップおよび「１」チップと呼ばれるスパースパルスの２つのシーケンスを利用する。図６２を参照すると、プロット１８００は、パルスの「ゼロ」チップシーケンスの例を示し、プロット１８１０は、パルスの「１」チップシーケンスの例を示す。ゼロは１とは異なり、一方から他方へ位相のシフトが存在することに留意されたい。示されたチップ定義について、利用可能な演算は、チップの自己相関および相互相関、０×０、１×１、０×１、１×０、（０＋１）×（０＋１）を計算することを含む。この方式では、（０×１）相関および（１×０）相関は、開始フレームの整列を決定するためにチップのすべてを組み合わせない他のプロトコルほど重要ではないことに留意されたい。このプロトコルは、開始点を決定するために利用可能なデータのすべてを使用するので、組み合わされた畳み込み（０＋１）×（０＋１）のみが重要である。理想的には、この畳み込みは、正確な整列において最大値を有し、それ以外の場所ではゼロを有する。チップ定義のこの特定のセットは、それを達成しないが、「サイドローブ」が比較的小さく、最大のサイドローブが反対の極性であり、都合よくピークの近くに位置する畳み込みを提供する。これらのサイドローブは、「最良の推測」整列を確立するのを助けることもできる。

【0276】

図６３は、テンプレートと相関付けられた結合（０＋１）データのプロット１８２０を示し、周波数と整列の両方がどのように見出されるのかを示し、最高ピークが両方を決定する。これは、比較的高いＳＮＲの場合である。これらの２つのチップ定義は、データパケット内に等しい数のゼロおよび１が存在する場合にのみ結合された畳み込みを生成することにも留意すべきである。これは、チップ定義がそれらの中に等しい数のアップスパイクおよびダウンスパイクを持たないためである。

【0277】

このスパイク・プロトコルを復号するために、デコーダモジュール（たとえば、受信機内の処理）は、復号するために単一のパケットを探す。２つのパケットの周波数と開始時間の両方が未知である。いくつかの態様によれば、（登録パケットがフレーム内のどこにあるのかが未知であるので、完全なパケットが得られることを保証するので）１．５倍の最大パケットサイズのウィンドウを調べ、次いで、ウィンドウを０．５倍のパケット距離だけ増加させることによってこれを行う。これらの３分の１の各々からのデータは、再利用され得るので、各フレームは、実際にデータの３分の１を分析し、前の分析からのデータの２／３を維持する。

【0278】

いくつかの態様では、摂取可能な識別子からのアナログデータは、デジタル化され、最大パケット長（最低送信頻度）に等しいデータのフレームに記憶される。これらのフレームのうちの２つは、一度に分析され、各フレームからの分析情報は、記憶され、次のフレームが追加されるときに再使用される。

【0279】

パケットを復号するために、これらのパルス間の正確なタイミングと、通信の開始点も見つける必要がある。したがって、インパルス・パターンは、パルス間の想定されるタイミングが正確であり、想定される開始点が正確である場合、対応する相関積が、どちらかがオフである場合と比較して、少しの量でも非常に大きくなるように設計される。したがって、図５６に戻って参照すると、プロット１２００は、様々なインパルス・タイミング変動に対する最良の推測開始点についての相関積（自己相関）を示す。広い範囲のインパルス・タイミング変動（０〜１０００μｓは、公称値からの変動であり、実際には±５００μｓ）に留意されたい。

【0280】

ここから、計算的に効率的な方法でこれらのインパルス・タイミング変動の各々についての「最良の推定開始点」を見つけるために、第１のステップは、各インパルス・タイミング仮定について、公称数のサンプル点の公称（すなわち、予め定義された基準量）フレームの「伸張または圧搾」プロセスを実行することである。インパルス間の時間が公称値未満である場合、たとえば、１３スパイクの各セットにサンプリングされた点は、スパイク間の公称タイミングを表す数のサンプル点に「伸張される」必要がある。一方、スパイク間の時間が公称よりも大きい場合、１３のスパイクのすべてを収集ために必要なサンプル数は、公称値よりも大きく、データは、公称数のサンプル点に「圧搾される」必要がある。この「伸張および圧搾」は、通信パケットの開始点が依然として未知であるが、「伸張／圧搾」されたデータ中に保存されるように行われるべきである。この伸張および圧搾動作を実行するより詳細な例は、第２の例示的なスパイク・プロトコル定義において以下で定義される。

【0281】

次に、通信パケットは、たとえば、４０ビット長であってもよく、各ビットは、たとえば、シンボルあたり６４の同一のチップによって表されてもよく、各チップは、たとえば、１３スパイクによって表されてもよい。したがって、この定義は、４０＊６４＝２５６０「フレーム」よりもいくらか多い必要があり、ここで、各フレームは、１３スパイク（およびそれらの間のギャップ）を表す。この時点でパケットが開始する場所がわからないので、フレーム数よりも多くが取得されるべきである。どれくらいより多くかは、より高いレベルのプロトコル、パケット間のどれくらいの時間か？に多少依存する。典型的には、復号プロセスがパケットの始まりを探し始めるときにこれらのギャップが空白として現れるように、少なくとも２ビット幅のパケット間のギャップが望ましい。

【0282】

プロセスの次のステップは、２５６０（この例では）フレームのすべてを取り、それらを積み重ね、それらを足し合わせることである（２５６０フレームの各々の第１のデータ点は、合計フレームの第１のデータ点を作るために足し合わされ、各フレームの第２のデータ点は、合計フレームの第２のデータ点を作るために足し合わされる、などである）。これは、前に簡単に言及した「積層および加算」動作の例である。この積層および加算動作は、スパイクを強化し、雑音を平均化する。

【0283】

したがって、２５６０×１３＝３３２８０スパイクのすべては、公称サイズのデータの１フレームによって表される。このフレームでは、開始点は、ここで、フレーム内で、各シンボルの始まりに対して、同時に、シンボル間の時間の最良の推定に対して決定される必要がある。したがって、「ゼロ」および「１」に関するシンボルの選択は、２つの重要な役割を果たす。信号を復号するときについて、「１」と「ゼロ」とを最適に区別できることが役立つ。これは、既存のプロトコルと類似している。ここで新しいのは、送信全体のすべての１と０を表す２６のスパイクが単一のフレームに結合されたとき、それらがフレーム内の開始点およびスパイク間の実際の時間（すなわち、送信の周波数）の最適な識別を可能にするテンプレートを生成すべきことである。図５７は、「１」および「ゼロ」に関するシンボルのそのようなセクションの例を示す。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。インパルス関数１３０２は、所定の期間または時間フレームにわたる異なる極性の一連のインパルス１３０４、１３０６を含む。インパルス関数１３０２は、本明細書で論じるように、摂取可能な識別子に関連する情報を符号化する。正のインパルス１３０４は、正の極性（＋０．５Ｖ）または振幅を有し、負のインパルス１３０６は、負の極性（−０．５Ｖ）または振幅を有する。インパルス関数１３０２は、インパルス・インダクタ回路７２０によって生成され、送信アンテナとして機能するインダクタによって送信される。インパルス・プロトコルは、二相性または単相性であってもよい。

【0284】

インパルス関数１３０２の第１のパターンまたは一連のインパルスは、論理０を表し、第２のパターンまたは一連のインパルスは、論理１を表す。インパルスのうちの２つ１３０８、１３１０は、論理０および論理１に共通であるので、他のインパルス１３０４、１３０６の振幅の２倍である。受信機側では、ブロードキャスト周波数は、未知であり、インパルス間の時間も未知である。受信機は、最初にブロードキャスト周波数を識別し、次いで、１０００の点にわたって相関させることによってビット（論理１および０）を識別する。受信機は、次いで、インパルス関数１３０２のような受信された一連のインパルスを比較し、パケットの周波数および開始点の一致が存在するまで、テンプレートを伸張および圧搾する。したがって、受信機は、特定のインパルス関数１３０２または一連のインパルスを探し、正しいオフセットにおいて多くの点（たとえば、１０００の点）にわたって相関させる。論理１および０は、直交し、わずかに重複しており、それは、受信機がインパルスの周波数および極性を識別することを可能にする。

【0285】

「１」に関するシンボルと「０」に関するシンボルの両方が、各々、第４および第５の時間スロットにおいてスパイクを有するので、これらのスパイクの振幅は、一方または他方にのみ存在する残りのスパイクの振幅の２倍である。これらの「二重ピーク」は、したがって、受信されたような信号のパリティを確立することを可能にする。

【0286】

次のステップは、データの送信に基づいて別のプロットを生成するための畳み込み演算を実行することである。図５９に示すように、合計フレームデータを結合スパイク・テンプレートに畳み込むと、完全な整合が存在し、「サイドローブ」が振幅においてはるかにより低いときに、最も高いピークを見つける。図５９は、メインローブに対するサイドローブの相対振幅を示すための、合計フレームテンプレートの無雑音自己畳み込みのグラフ表現である。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。受信機によって受信されたインパルス関数１５０２は、所定の期間または時間フレームにわたる異なる極性の一連のインパルス１５０２を含む。インパルス関数１５０２は、本明細書で論じるように、摂取可能な識別子に関連する情報を符号化する。正のインパルス１４０４は、正の極性（＋０．５Ｖ）または振幅を有し、負のインパルス１４０６は、負の極性（−０．５Ｖ）または振幅を有する。インパルス関数１５０２は、インパルス・インダクタ回路７２０によって生成され、送信アンテナとして機能するインダクタによって送信される。インパルス・プロトコルは、二相性または単相性であってもよい。基準インパルス１５０４は、インパルス関数１５０２の一連のインパルスよりもはるかに高い振幅を有する。図５８は、雑音の最大振幅が各スパイクの最大振幅の１０００倍高い雑音が存在するときの最良の推定周波数に関する合計フレームのグラフ表現である。これは、本開示の一態様による、受信機回路９００（図４７）、９３０（図４９）、９５０（図５０）、９６０（図５１）、９７０（図５２）、９９０（図５３）、１０１０（図５４）、１１００（図５５）によって生成されてもよい。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。受信機によって受信されたインパルス関数１４０２は、所定の期間または時間フレームにわたる異なる極性の一連のインパルス１４０４、１４０６を含む。インパルス関数１４０２は、本明細書で論じるように、摂取可能な識別子に関連する情報を符号化する。正のインパルス１４０４は、正の極性（＋０．５Ｖ）または振幅を有し、負のインパルス１４０６は、負の極性（−０．５Ｖ）または振幅を有する。インパルス関数１４０２は、インパルス・インダクタ回路７２０によって生成され、送信アンテナとして機能するインダクタによって送信される。インパルス・プロトコルは、二相性または単相性であってもよい。

【0287】

インパルス関数１４０２の第１のパターンまたは一連のインパルスは、論理０を表し、第２のパターンまたは一連のインパルスは、論理１を表す。インパルス１４１０は、論理０および論理１に共通であり、新しいパケットに対する基準インパルスであるので、他のインパルス１４０４、１４０６の振幅の２倍である。受信機側では、ブロードキャスト周波数は、未知であり、インパルス間の時間も未知である。受信機は、最初にブロードキャスト周波数を識別し、次いで、１０００の点にわたって相関させることによってビット（論理１および０）を識別する。受信機は、次いで、インパルス関数１４０２のような受信された一連のインパルスを比較し、パケットの周波数および開始点の一致が存在するまで、テンプレートを伸張および圧搾する。したがって、受信機は、特定のインパルス関数１４０２または一連のインパルスを探し、正しいオフセットにおいて多くの点（たとえば、１０００の点）にわたって相関させる。論理１および０は、直交し、わずかに重複しており、それは、受信機がインパルスの周波数および極性を識別することを可能にする。

【0288】

この合計フレームが合計フレームテンプレートを用いて畳み込まれると、結果は、図５６に示す最大ピークであった。垂直軸は、電圧（ｍＶ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。本明細書で説明するように、送信プロトコルは、図３８〜図４３におけるインパルス・インダクタ・ドライバ回路７２０に関連して論じたように、キャパシタＣ（たとえば、図４３のＣ６）を充電し、次いで、デューティサイクルに対して非常に短い放電サイクルにわたってキャパシタをインダクタ部Ｌ（たとえば、図４３のＬ１）に放電することによって実施される。インパルス・プロトコルは、たとえば、１２８の位置における一連の＋／−またはオン／オフシーケンスである。すべてのエネルギーは、複数のインパルスに入れられ、雑音は、より多数のパルスにわたって分散され、それは、ビット数あたりの雑音を改善する。したがって、スパイク・プロトコルは、本明細書では「スパース・インパルス」コードと呼ばれる。

【0289】

図５６に戻ると、周波数がこの探索の分解能の範囲内に見つけられたことは、明らかである。フレーム内の、およびデータストリーム内のデータパケットの周波数および開始点をよりよく解決するために、探索プロセスは、最も高い相関積との組合せを常に保ちながら、発見されたピークの周囲でより細かい粒度で繰り返されてもよい。雑音ありの例に関するこの結果は、図６１に示されている。

【0290】

（パケットのおよびフレーム内の）周波数および開始点がわかると、この例では、ビットあたり６４のスライスがそれぞれ最初に合計され、次いで、各ビット長フレームが、「ゼロ」テンプレートおよび「１」テンプレートを用いて適切な開始点において畳み込まれる。（このプロトコルについて、結合されたスライスでは、約１μｓの幅のスパイクが４μｓごとに存在するので、これらのテンプレートは、＞７５％ゼロであり、それは、スパイク間の雑音が解釈に干渉するのを防ぐことに再び留意されたい。）２つのうちのより高い値は、ビットを宣言する。

【0291】

図６０は、図５６、図５８、および図６１に示したのと同じデータを使用して、各ビット長フレームの出力とパケットの対応するビット・パターンとを示す。本開示の一態様による、受信機回路９００（図４７）、９３０（図４９）、９５０（図５０）、９６０（図５１）、９７０（図５２）、９９０（図５３）、１０１０（図５４）、１１００（図５５）によって受信される４０ビットパケット１６００が示されている。垂直軸は、電圧（Ｖ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。信号振幅と比較して高いレベルのノイズにもかかわらず、データは、明確にかつ容易に読み取られる。

【0292】

図６１は、本開示の一態様による、受信機回路９００（図４７）、９３０（図４９）、９５０（図５０）、９６０（図５１）、９７０（図５２）、９９０（図５３）、１０１０（図５４）、１１００（図５５）によって受信されるパケット１７００の細かいスペクトルである。垂直軸は、電圧（ｍＶ）を表し、水平軸は、「インパルス・タイミング」時間（μｓ）を表す。

【0293】

別の態様では、第２のスパイク・プロトコル定義が本明細書で提示される。前のプロトコルと比較して、この第２のプロトコル定義は、送信機がキャパシタを充電するために利用できる時間を２倍にし、送信されるスパイクの振幅を本質的に２倍にする。第２に、この第２のプロトコルは、「サイドローブ」がすべてゼロまたは−１のいずれかになるように、周波数を見つけるために使用される疑似ランダムコードを改善する。第３に、このコードは、パケットがすべてゼロ、すべて１、またはその間のどこにあっても、等しくよく機能するように設計される。その他の点で、この第２のプロトコル定義は、前の変形例と同様に機能する。

【0294】

この第２の例示的なスパイク・プロトコル定義では、「ゼロ」および「１」チップを形成するように特定の方法で組み合わされ得る２つの「サブチップ」「Ａ」および「Ｂ」が定義される。これが例示的な定義である。

【0295】

サブチップの定義：
The "A" subchip is {1 0 -1 0 -1 0 1 0 1 0 -1 0 1 0 -1 0 1 0 1 0 1 0 1}
The "B" subchip is {0 -1 0 -1 0 -1 0 -1 0 -1 0 1 0 -1 0 1 0 -1 0 -1 0 1 0}
The "zero" chip is {A B}
The "one" chip is {B A}
When decoding, the "stacking" length is len(A) = len(B)

【0296】

前述のシーケンスは、それらの組み合わされたとき、すなわち、
A + B = {1 -1 -1 -1 -1 -1 1 -1 1 -1 -1 1 1 -1 -1 1 1 -1 1 -1 1 1 1}
のとき、

【0297】

｛Ａ＋Ｂ｝×｛Ａ＋Ｂ｝が、２３単位の高さの中心ピークとすべての他のサイドローブ＝−１とを有する（自己相関）パターンを生成するように選択された（図６８参照）。異なる長さの他のコードが同様に使用されてもよく、態様は、そのように限定されない。たとえば、１９単位の長さにおいて、コードは、｛１ −１ −１ −１ −１ １ −１ １ −１ １ １ １ １ −１ −１ １ −１ −１ １｝である。一般に、２つのサブチップ定義は、それらの合計の自己相関がサブチップの長さに等しい中心ピークを有するパターンを生成し、サイドローブが１に等しくない限り、異なるパターンを有する場合がある。

【0298】

さらに、この定義では：
40 bit packet = 24 bits data preceded by a 16-bit preamble:
preamble = [1 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1];

【0299】

加えて、一列の７０のチップは、ビットと同一のシンボルを作る。（他のプロトコルでは、シンボルは、ビットと１対１の関係を持たない。）シンボルあたりのチップ数を増加させることは、より多くの時間を使い果たす（パケットがより長い）が、送信クロックが安定している場合、各シンボルへのより多くの電力と、したがってより低いビットエラーレートとが存在する。

【0300】

さらに、この定義では：
12 + 11 = 23 spikes per chip
2 x 4 = 8 μs between spikes (except when transitioning from bit=1 to bit=0). When the subchip frames are stacked up, there will be 4 μs between 23 spikes.
23 x 2 x 4 = 184 us/chip
70 chips / bit
"A" sub-chip spikes are on 8 μs spacing starting at t = 0;
"B" sub-chip spikes are on 8 μs spacing starting at t = 4 μs;
12.88 ms / bit
40 bits / packet, data payload = 24 bits
515.2 ms / packet

【0301】

図６４は、プロット１８３０における「Ａ」サブチップのグラフ表現と、プロット１８４０における「Ｂ」サブチップのグラフ表現とを示す。ｘ軸は、サンプル数であり、スパイク間の８μｓとサンプリングレート＝１０ＭＳＰＳとを仮定する。

【0302】

図６５を参照すると、第２のスパイク・プロトコルの前述の例示的な定義に基づいて、上記の説明に従ってＡとＢを組み合わせることは、プロット１８５０に示すように「ゼロ」チップ＝［Ａ Ｂ］と、プロット１８６０に示すように「１」チップ＝［Ｂ Ａ］とを生じさせる。

【0303】

「ゼロ」ビットを作るために、７０の「ゼロ」チップが順番にブロードキャストされ、「１」ビットを作るために、７０の「１」チップが順番にブロードキャストされる。このようにして、パケット全体がブロードキャストされる。摂取可能な識別子のいくつかの現在の仕様によれば、名目上、各ビットを送信するために１２．８８ｍｓかかり、パケットを送信するために５１５．２ｍｓかかる。より低い、たとえば、５％低い送信周波数では、パケットを送信するために５４１ｍｓかかる場合があるが、より高い、たとえば、５％高い周波数では、４８９ｍｓのみかかる。

【0304】

信号を復号するとき、１つのパケットを確実に捕捉するのに十分なデータがフレーム内に記憶されるが、パケット間の雑音が信号を圧倒するほどではない。特に、パケットが互いに同期されている場合、パケット間に少数の空ビットのギャップで十分である場合がある。

【0305】

データは、次いで、サブクリップと等しい長さのセグメントに「スライス」される。しかしながら、送信周波数は、正確にはわからないので、サブチップの正確な長さもわからない。スライスあたりのサンプルまたはサブサンプルの数を決定する周波数の範囲は、想定される送信周波数に依存する。したがって、公称周波数では、サブチップあたり１８４０サンプル＝スライスあたり１８４０サンプルが存在する場合がある。わずかにより低い周波数では、スライスあたり１８４０．１サンプルが存在する場合があり、それは、１０スライスごとに、追加のサンプルがスライスに「圧搾」されていることを意味する。わずかにより高い周波数では、スライスあたり１８３９．９９サンプルが存在する場合があり、それは、１００スライスごとに、サンプルが「伸張」されていることを意味する。適切な伸張および圧搾によって、すべての周波数に対して等しい長さのスライスが得られる。これらのスライスは、次いで、各スライスを作成するためにどれくらい多くのサンプルおよびサブサンプルが使用されたのかを心配することなく、等しく扱われ得る。この動作は、伸張−圧搾スライス化プロセスである。伸張−圧搾を効率的に達成するために、各周波数に関するフレーム内の各スライスに関する開始点を記述するポインタのアレイを記憶するテンプレートが作られる。テンプレートという用語は、比較されるべき基準として機能するパルス（またはポインタ、スライスなど）の特定のかつ所定のパターンを指す。代替的には、実装の制約に応じて、各テンプレートを連続的に生成するためのアルゴリズムを使用してもよい。

【0306】

スライスは、次いで、積み重ねられ、合計される。各スライスは、この例では、１８４０サンプルであるので、すべてのスライスのすべての第１のサンプルが結合されたスライスの第１のサンプルに加算されるまで、第１のスライスの第１のサンプルが第２のスライスの第１のサンプルに加算され、次いで、第３のスライスの第１のサンプルがその合計に加算される、などである。このようにして、結合されたスライスの１８４０サンプルのすべてが生成され、各々がすべてのスライスの各々においてすべての同じ数のサンプルの合計である。

【0307】

雑音なしでは、この結合されたスライスは、図６６に示すプロットのように見える場合がある。この結合されたスライスは、ＳＮＲ＝５０００を有する場合がある。

【0308】

「Ａ」サブチップおよび「Ｂ」サブチップを合計することは、パケットの正確な周波数および開始点を見つけるために復号において使用される「テンプレート」を生成する。テンプレートは、図６７に示されている。２３のスパイク間の間隔は、４０サンプルまたは４μｓであることに留意されたい。常に等しい数のＡチップおよびＢチップが存在するので、合計の振幅は、常に名目上等しい（実際には、雑音がこれらの振幅を変化させることになる）。

【0309】

次のステップは、各想定周波数に関する最良一致開始点を見つけるために結合スライスを結合スライスのテンプレートと畳み込むことである。最良一致結合スライス（上記で示した結合スライスと一致する）に関する典型的な低雑音畳み込みが図６８に示されている。このプロットは、テンプレート畳み込み合計対スライス番号を示す。

【0310】

テンプレートが最良適合結合スライスと整列するとき、振幅は２３であることに留意されたい。スライスが４μｓに相当するだけずらされたとき、振幅は、−１である。すべての他の不整合では、振幅は、ゼロである。想定周波数ごとに２つの値、ピークの振幅およびサンプル数が保持される。この相関スコアの絶対値が他のものと比較されることに留意されたい。最良適合スコアが負である場合、連続計算においてデータ・セット内の各データ点に−１が乗算される。

【0311】

各想定周波数に関する最大畳み込み値が計算され、記憶される。これらの値対想定周波数のプロットが「スペクトル」である。このＳＮＲ＝５０００の例に関するスペクトルが図６９に示される：（最良畳み込み合計対「周波数」）。

【0312】

この例は、周波数が５０１である公称値に近いことを示す。ピークが１により近い場合、周波数は、公称よりも低く（たとえば、公称長さ−１）、ピークが１０００により近い場合、周波数は、公称よりも上である（たとえば、公称長さ＋１）。最も高いピークから、２つのこと、すなわち、実際のブロードキャスト周波数と（図６８における前のグラフから）結合スライス内の開始インデックスとを学ぶ。

【0313】

次のステップは、この周波数およびこの開始インデックスに対するポインタを生成する（またはメモリから引き出す）ことである。ポインタは、各々が各スライスに関する開始点およびテンプレートを表す数字のリストである。

【0314】

ポインタおよびテンプレートは、次いで、各スライスに関する２つのサブチップスコア、すなわち、「Ａ」サブチップスコアおよび「Ｂ」サブチップスコアを生成するために使用される。

【0315】

非常に低い雑音の場合に関する各スライスに関する「Ａ」サブチップスコアが図７０に示されている（Ｘ軸：スライス番号、Ｙ軸：相関値）。この例では非常に小さい雑音が存在するので、パケットの初めと終わりは、非常に見やすいことに留意されたい。パケットの初めにズームインすると、Ａチップスコアが図７１に示されている（Ｘ軸：スライス番号、Ｙ軸：「Ａテンプレート」値との相関）。

【0316】

Ａサブチップ相関値とＢサブチップ相関値の両方を一緒にプロットしたものが図７２に示されている。Ａサブチップスコアが高いとき、Ｂサブチップスコアが低いこと、またはその逆のことは容易にわかる。この例では、ＡサブチップスコアがＢサブチップスコアよりも大きいことに留意されたい。これは、ＢサブチップよりもＡサブチップ内に１つ多いスパイクが存在し、（積み重ねられたとき）奇数である「結合」チップを生成し、したがって、上記の図６８の最良適合結合スライスに示すように、すべて−１のサイドローブを可能にするためである。

【0317】

次のステップは、サブチップスコアを使用して、各スライスに関する「ゼロ」チップスコアおよび「１」チップスコアを生成することである。いくつかの態様によれば、これが式である。
for subChipNum = 1:chipsPerFrame
chipScores(subChipNum,1) = subChipScores(subChipNum,1)+subChipScores(subChipNum+1,2);
chipScores(subChipNum,2) = subChipScores(subChipNum,2)+subChipScores(subChipNum+1,1);
end
chipScores(:,3) = chipScores(:,2)-chipScores(:,1); % Use for decoding
chipScores(:,4) = chipScores(:,2)+chipScores(:,1); % Use for finding the packet start & finish

【0318】

したがって、「ゼロ」チップは、Ａ（ｎ）サブチップ＋Ｂ（ｎ＋１）サブチップの合計であり、「１」チップは、Ｂ（ｎ）サブチップ＋Ａ（ｎ＋１）サブチップの合計である。ゼロチップスコアと１チップスコアとの間の差は、復号のために使用され、２つの合計は、パケット開始点を見つけるために使用されることに留意されたい。

【0319】

図７３は、スライス番号の関数としての「ゼロ」チップ値のプロットを示す。

【0320】

図７４は、スライス番号の関数としてのゼロチップスコアと１チップスコアの両方のプロットを示す。再び、一方のチップスコアが高いとき、他方は低いことに留意されたい。位置合わせ、すなわち、パケットの正確な開始点を決定することは、ここでは需要であり、１スライスずれている場合、ゼロチップのすべてが１になり、逆もまた同様である。この問題は、既知のビットシーケンス、「プリアンブル」でパケットを開始することによって対処される。

【0321】

復号における次のステップは、スライス番号２ごとに「ビットスコア」を計算することであり、一方は、サブチップの各ビット長についてすべてのゼロサブチップを合計し、他方は、１サブチップの各ビット長についてすべての１サブチップを合計する。このステップをどのように実施するのかについての例として、このためのＭＡＴＬＡＢコードが以下に示されている。
bitLengthScores(1:chipsPerFrame-subChipsPerBit,1:2) = 0.0;
for chipNum = 1:chipsPerFrame - subChipsPerBit
for thisChipNum = chipNum:2:chipNum+subChipsPerBit-1
bitLengthScores(chipNum,1)=bitLengthScores(chipNum,1)+chipScores(thisChipNum,3);
bitLengthScores(chipNum,2)=bitLengthScores(chipNum,2)+chipScores(thisChipNum,4);
end
end

【0322】

２つのビット長スコアが生成され、１つはチップスコアの差を使用し、第２のものはチップスコアの合計に基づくことに留意されたい。後者は、パケットエンベロープになる。確かに、本明細書で使用されるフレームは、分析されているデータのセグメントを表し、それは、パケットを含むべきである。したがって、フレーム内で、パケットは、雑音によって囲まれることになる。

【0323】

図７５は、ビット長スコア対スライス番号のプロットを示す。第２のビット長スコアがパケットを復号するために使用されるビット長スコアのエンベロープを表していても、ビット長スコアは、各スライス番号で反転する。正確な開始点は、有効なビットを有するスライスにクレジットを与えながら、正確なプリアンブルを生成する開始点に報酬を与えるアルゴリズムを使用して見つけられる。したがって、第１のビット長スコア（プリアンブル・ビットに関する）および第２のビット長スコア（データパケット・ビットに関する）の組合せが、パケットの最良推定を見つけるために使用される。

【0324】

この計算を行うためにスライスを探索するための例示的なＭＡＴＬＡＢコードが以下に示されている。
preamble = params.preamble*2-1;
bestSC(1:2) = 0.0;
thisPacket(1:40,1:3) = 0.0;
bestPacket(1:40,1:2) = 0.0;
for chipNum = 1:chipsPerFrame - subChipsPerPacket
for i = 1:40
thisPacket(i,1) = bitLengthScores(chipNum+(i-1)*subChipsPerBit,1);
thisPacket(i,3) = bitLengthScores(chipNum+(i-1)*subChipsPerBit,2);
if thisPacket(i,1)>0
thisPacket(i,2)=1;
else
thisPacket(i,2)=0;
end
end
thisPreamble = thisPacket(1:16,1).*preamble';
thisScore = 0.0;
factor = 1.0;
for preambleNum = 1:16
if thisPreamble(preambleNum) > 0
factor = factor*1.01;
else
factor = 1.0;
end
thisScore = thisScore+factor*thisPreamble(preambleNum);
end
thisScore = thisScore+sum(thisPacket(17:40,3));
if thisScore > bestSC(2)
bestSC(1:2) = [chipNum thisScore];
bestPacket(:,1:2) = thisPacket(:,1:2);
end
end
bestPacket(:,1) = bestPacket(:,1)/max(bestPacket(:,1));

【0325】

この時点で、パケットの最良推定が決定されている。プリアンブルは、それが正しいかどうかを見るためにチェックされる。それが正しい場合、データペイロードは、記録され、正しいとみなされる。信号のＳＮＲ（下記参照）に応じて、同じまたは類似の周波数における特定の数のデータパケットが決定され、それらが一致する場合、データパケットは、正しいとみなされる。代替的には、ＳＮＲが特定の数未満である場合、いくつかのこれらのビット長スコアは、単一のデータパケットのよりよい推定を生じるために隣接するデータパケットを組み合わせるメタビット長スコアを生成するために組み合わされてもよい。

【0326】

図７６は、低雑音パケットのプロットを示す。２本の線が示され、より深くなる線は、ビット長スコアであり、より浅い線は、解釈されたようなビット値である。ここで、これらの同じパラメータが様々な量の雑音の存在下でどのように見えるかがわかる。以下のすべての例では、ＳＮＲは、Ｖｍａｘ／Ｖ ｎｏｉｓｅ ｒｍｓであるように測定され、ここで、Ｖｍａｘは、スパイク振幅であり、Ｖ ｎｏｉｓｅ ｒｍｓ＝ｓｑｒｔ（ｍｅａｎ（ｎｏｉｓｅ．＊ｎｏｉｓｅ））（ＭＡＴＬＡＢ表記）である。これが、これを示す適切なＭＡＴＬＡＢコードである。
noise = 2.0*rand(1,length(signal))-1.0;
noiseRMS = sqrt(mean(noise.*noise));
vMax = 000.0192;
inData = 1.0*signal*vMax/max(signal);
log_vMaxOverVn = 10.0*log(vMax/noiseRMS)
simData = inData + noise;

【0327】

図７７は、異なる信号対雑音比における最良適合結合スライスの４つのプロットを示す。プロット１９００は、ＳＮＲ＝５ｄＢに関する最良適合結合スライスを示す。プロット１９１０は、ＳＮＲ＝−１５ｄＢに関する最良適合結合スライスを示す。プロット１９２０は、ＳＮＲ＝−２４ｄＢに関する最良適合結合スライスを示す。プロット１９３０は、ＳＮＲ＝−３４ｄＢに関する最良適合結合スライスを示す。

【0328】

次の重要なパラメータは、結合合計内の最良推定開始点を決定するために「最良適合合計」をテンプレートに畳み込むことによって生成される。

【0329】

図７８は、様々なＳＮＲに関する「テンプレート」と畳み込まれた「最良適合合計」である「ｂｅｓｔＴｈｉｓＳｕｍｓ」の様々なプロットを示す。各々の場合、プロットは、「最良推定」、すなわち、最大ピークを生成した周波数のものである。プロット２０００は、ＳＮＲ＝５ｄＢに関する「ｂｅｓｔＴｈｉｓＳｕｍｓ」のこの畳み込みを示す。各周波数は、ピークを生成し、最も高いピークが正しい周波数である（各周波数に関するピークのプロットに関する「スペクトル」を参照）。ピーク（最も高い全体的なピーク）の位置は、開始インデックスを示す。したがって、フレームがスライスに分割されるとき、この開始インデックスは、各スライスに関するサブチップスコアを生成するために、ＡサブチップテンプレートとＢサブチップテンプレートとを相関させるために使用される。ピークの位置が各スライス内の各サブチップの開始点の位置合わせを決定すると言うこともできる。

【0330】

プロット２０１０は、ＳＮＲ＝−１５ｄＢに関する「ｂｅｓｔＴｈｉｓＳｕｍｓ」を示す。プロット２０２０は、ＳＮＲ＝−２４ｄＢに関する「ｂｅｓｔＴｈｉｓＳｕｍｓ」を示す。プロット２０１０は、ＳＮＲ＝−３４ｄＢに関する「ｂｅｓｔＴｈｉｓＳｕｍｓ」を示す。（スパイクのピーク振幅が背景雑音のピーク振幅の約２％であるデータ・セットを表す）−３４ｄＢの場合であっても、相関値は、依然として簡単に見つかることに留意されたい。この場合、正しいピーク（約３０００）は、次に最も近いピーク（約１０００）の約３倍である。

【0331】

各周波数に関する最良のｂｅｓｔＴｈｉｓＳｕｍｓ値をプロットすることは、「スペクトル」、すなわち、最良適合相関対周波数番号に似たものを生成する。図７９は、異なるＳＮＲにおける様々なスペクトルプロットを示す。プロット２１００は、ＳＮＲ＝５ｄＢに関するスペクトルを示す。プロット２１１０は、ＳＮＲ＝−１５ｄＢに関するスペクトルを示す。プロット２１２０は、ＳＮＲ＝−２４ｄＢに関するスペクトルを示す。−２４ｄＢでは、スパイク振幅は、ピーク雑音振幅の約５％である。次の最良のピークに対する最良の相関ピークの比は、約７である。プロット２１３０は、ＳＮＲ＝−３４ｄＢに関するスペクトルを示す。この信号は、このレベルの雑音においても非常に高い精度で復号される。

【0332】

再び、単一のパケットの検出精度が著しくスリップし始める時点で、ピークは、次の最も大きいピークのものの約３倍である。この比が４または５未満に低下すると、復号精度を改善するために、スペクトルレベル（ピーク対雑音比が約５より優れているかどうかを見るため）とビット長スコアレベルの両方においてパケットを結合し始めることが有益である場合がある。

【0333】

これらの様々なレベルのＳＮＲにおいてパケットをうまく復号するために使用されるビット長スコアは、図８０に示されている。プロット２２００は、ＳＮＲ＝５ｄＢに関するビットスコアを示す。プロット２２１０は、ＳＮＲ＝−１５ｄＢに関するビットスコアを示す。プロット２２２０は、ＳＮＲ＝−２４ｄＢに関するビットスコアを示す。プロット２２３０は、ＳＮＲ＝−３４ｄＢに関するビットスコアを示す。プロット２２３０は、最大雑音振幅のスパイク振幅＝１．９５％に対応するＳＮＲ＝−３３．９ｄＢのところで、うまく復号された。パケットを結合するか、またはチップあたりより多くのサブチップを使用することによって、背景雑音と比較してより小さい振幅スパイクからなる信号が見つけられ、復号され得る。

【0334】

スパイク・プロトコルの第３の例示的な定義では、ちょうど２つのサブチップを利用するのではなく、Ｎの直交チップが非常の多数の方法で組み合わされるために利用されてもよく、ここでＮは、各チップ自体において予め定義されているユニットの数である。この場合、Ｎ＝２３であるが、他のサイズが使用されてもよい（たとえば、Ｎ＝１９または１７）。この例では、第１の先に説明したプロトコルと比較して、この第３の定義は、（摂取センサのような電流が限られた充電システムを仮定すれば）送信機が放電の間にキャパシタを充電するのに利用可能な時間を２３倍に増やし、送信スパイクの振幅を大幅に増加させる。第２に、このプロトコル定義は、「サイドローブ」がすべてゼロまたは−１のいずれかになる（第２のプロトコルと同じ）ように周波数を見つけるために使用される疑似ランダムコードを改善する。第３に、すべてのパケットは、同じ２３の固有のシンボルからなるが、これらの２３のシンボルの出現の順序は、情報を決定する。（第１のスパイク・プロトコルは、適切に機能するためにパケット内のゼロおよび１の等しい数を必要とした。）その他の点で、プロトコルは、前の改訂と同じように機能する。

【0335】

この第３の例示的なプロトコル定義に関するチップ定義がここで定義される。
% "A" sub-chip spikes are on 92 μs spacing starting at t = 0;
% "B" sub-chip spikes are on 92 μs spacing starting at t = 4 μs;
% "C" sub-chip spikes are on 92 μs spacing starting at t = 8 μs;
% ...
% "W" sub-chip spikes are on 92 μs spacing starting at t = 88 μs;
% 240 chips / symbol (e.g., 240 “A” chips in a row makes an “A” symbol)
% 44.16 ms / symbol
% 23 symbols / packet, data payload = 2
% 270.5 ms / packet


The "A" chip is {1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "B" chip is {0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "C" chip is {0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "D" chip is {0 0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "E" chip is {0 0 0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "F" chip is {0 0 0 0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "G" chip is {0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "H" chip is {0 0 0 0 0 0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "I" chip is {0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "J" chip is {0 0 0 0 0 0 0 0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0 0}
The "K" chip is {0 0 0 0 0 0 0 0 0 0 -1 0 0 0 0 0 0 0 0 0 0 0 0}
The "L" chip is {0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0}
The "M" chip is {0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0}
The "N" chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 -1 0 0 0 0 0 0 0 0 0}
The "O” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1 0 0 0 0 0 0 0 0}
The "P” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0}
The "Q” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0}
The "R” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1 0 0 0 0 0}
The "S” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1 0 0 0 0}
The "T” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0}
The "U” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0}
The "V” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1 0}
The "W” chip is {0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1}

When decoding, the "stacking" length is length(A) = length(B) = … = length(W)

【0336】

上記のシーケンスは、２３のシンボルが組み合わされた（２４０のＡチップがＡシンボルを作り、２４０のＢチップがＢシンボルを作る、など）、すなわち、
{A + B + C + … + W} = {1 -1 -1 -1 -1 -1 1 -1 1 -1 -1 1 1 -1 -1 1 1 -1 1 -1 1 1 1}
のとき、｛ｓｕｍ（Ａ：Ｗ）｝×｛ｓｕｍ（Ａ：Ｗ）｝が２３単位の高さの中心ピークとすべての他のサイドローブ＝−１とを有するパターンを生成するように選択された（図６８参照）。異なる長さの他のコードの多くが同様に使用される。たとえば、１９単位の長さにおいて、コードは、{1 -1 -1 -1 -1 1 -1 1 -1 1 1 1 1 -1 -1 1 -1 -1 1}である。

【0337】

このプロトコルの固有の特徴の１つは、パケットが正確に２３のシンボル、Ａ〜Ｗからなることである。各シンボルは、いくつかの連番の関連チップで構成される。この状況では、シンボルあたり２４０チップが、持続時間が前のプロトコルと同様のパケットを生成する。シンボルあたりより多くのチップを使用することは、チップが合計されるときに各シンボルの振幅を増大し、より多くの雑音を平均化し、その平均の大きさを減少させる。情報は、シンボルが現れる順序で含まれる。したがって、約１０^２１の固有のコードに等しい２３！（２３の階乗）、約７０ビットの情報が存在する。これらの「ビット」は、パケットのプリアンブル、アドレス、およびデータ、または他の目的のために使用される。たとえば、
preamble = A F K P T
ID: 000 = BC DE GH IJ LM NO QR SU VW
ID: 001 = BC DE GH IJ LM NO QR SU WV
ID: 010 = BC DE GH IJ LM NO QR SV UW
ID: 011 = BC DE GH IJ LM NO QR SV WU
ID: 100 = BC DE GH IJ LM NO QR SW UV
ID: 101 = BC DE GH IJ LM NO QR SW VU

【0338】

以下は、サブチップ、チップ、シンボル、およびビットのこのプロトコルに関する定義である。

【0339】

チップあたり２３のサブチップが存在する（テンプレート内のスパイクの数と同じ）。各サブチップは、スパイクが発生するのに間に合うように等間隔の位置にあり、スパイクは、＋１または−１のいずれかであり得る。

【0340】

シンボルあたり２４０のチップが存在する（同様に、より多いか、またはより少なくてもよい）。

【0341】

パケットあたり２３の固有のシンボルが存在する。

【0342】

シンボルとビットとの間の関係は、もう少し複雑であり、あるとしても各々の場合にどれくらい多くのシンボルが、プリアンブル、アドレス、およびデータフィルドのために使用されるのかに依存する。

【0343】

たとえば、上記のプリアンブルおよびアドレス＝バイナリ（１０１）を配信するために、パケットは、単純化され：
Packet = {A F K P T B C D E G H I J L M N O Q R S W V U}

【0344】

シンボルあたりのチップ数を増加させることは、より多くの時間を使い果たす（パケットがより長い）が、送信クロックが安定している場合、各シンボルへのより多くの電力と、したがってより低いビットエラーレートとが存在する。ここで、スパイク・スライス・アルゴリズムが後にパケット内の周波数変動にどのように対処することができるかについて論じる。

【0345】

図８１は、最初の４つの「Ａ」チップを示す。スパイク間の９２μｓ、サンプリングレート＝１０ＭＳＰＳを仮定して、ｘ軸は、サンプル＃である。

【0346】

図８２は、シンボルあたり２４０チップを仮定して、送信されるような信号のプロットを示す。図８２では、信号は、スパイクがはるかにより広いだけで、２３ビットテンプレート・パターンと同様に見えることに留意されたい。これは、２３ビットテンプレート・パターンの各「ビット」が２４０の同一のスパイク、すなわち、すべて＋１またはすべて−１のいずれかであるためである。

【0347】

「Ａ」シンボルを作るために、２４０の「Ａ」チップが順番にブロードキャストされ、「Ｂ」シンボルを作るために、２４０の「Ｂ」チップが順番にブロードキャストされる。このようにして、パケット全体がブロードキャストされる。名目上、各シンボルを送信するために４４．１６ｍｓかかり、パケットを送信するために５４１ｍｓかかる。より低い、たとえば、５％低い送信周波数では、パケットを送信するために５６８ｍｓかかる場合があるが、より高い、たとえば、５％高い周波数では、５１４ｍｓのみかかる。

【0348】

信号を復号するとき、１つのパケットを確実に捕捉するのに十分なデータがフレーム内に記憶されるが、パケット間の雑音が信号を圧倒するほどではない。特に、パケットが互いに同期されている場合、パケット間に少数の空ビットのギャップで十分である場合がある。

【0349】

データは、次いで、サブクリップと等しい長さのセグメントに「スライス」される。しかしながら、送信周波数は、正確にはわからないので、サブチップの正確な長さもわからない。スライスあたりのサンプルまたはサブサンプルの＃を決定する周波数の範囲は、想定される送信周波数に依存する。したがって、公称周波数では、チップあたり９２０サンプル＝スライスあたり９２０サンプルが存在する場合がある。わずかにより低い周波数では、スライスあたり９２０．１サンプルが存在する場合があり、それは、１０スライスごとに、追加のサンプルがスライスに「圧搾」されていることを意味する。わずかにより高い周波数では、スライスあたり９１９．９９サンプルが存在する場合があり、それは、１００スライスごとに、サンプルが「伸張」されていることを意味する。適切な伸張および圧搾によって、すべての周波数に対して等しい長さのスライスが得られる。これらのスライスは、次いで、各スライスを作成するためにどれくらい多くのサンプルおよびサブサンプルが使用されたのかを心配することなく、等しく扱われ得る。この動作は、伸張−圧搾スライス化プロセスである。伸張−圧搾を効率的に達成するために、各周波数に関するフレーム内の各スライスに関する開始点を記述するポインタのアレイを記憶するテンプレートが作られる。

【0350】

スライスは、次いで、積み重ねられ、合計される。各スライスは、この例では、９２０サンプルであるので、すべてのスライスのすべての第１のサンプルが結合されたスライスの第１のサンプルに加算されるまで、第１のスライスの第１のサンプルが第２のスライスの第１のサンプルに加算され、次いで、第３のスライスの第１のサンプルがその合計に加算される、などである。このようにして、結合されたスライスの９２０サンプルのすべてが生成され、各々がすべてのスライスの各々においてすべての同じ数のサンプルの合計である。

【0351】

雑音なしでは、この結合されたスライスは、ＳＮＲ＝５０００を有する結合スライスを示す図６６に示すプロットのように見える場合がある。プロトコル３の結合スライスは、プロトコル２の結合スライスとまったく同じに見える。実際、パケットの持続時間が同じであり、パケットによって送信されたエネルギー量が同じであった場合、２つの結合スライスは、実際に同一である。違いは、プロトコル３では、２３＊４μｓ＝９２μｓのチャージポンピングが各スパイク間で発生するのに対し、プロトコル２では、２＊４μｓ＝８μｓのチャージポンピングが各スパイク間で発生することである。したがって、プロトコル３における各スパイクの振幅は、プロトコル２における各スパイクの振幅のざっと１０倍である。ここで、各システムのアナログフロントエンドが「理想的」であり、各システムにおけるアナログ−デジタル・コンバータも「理想的」であった場合、固定された結合スライスにおける合計利用可能エネルギーおよびスパイク数では、プロトコル２およびプロトコル３からの結合スライスに違いがあるべきではない。しかし、世界は、理想的ではなく、２４０のスパイクが２３の時間内の場所の各々について合計されるとき、スパイクの検出可能なセットが観察されるように、スパイクの振幅の１０倍の増加が、スパイクの間にＡＤＣの最下位ビットが十分に頻繁にフリップすることを意味する場合がありそうである。加えて、スパイク間に９２μｓを有することは、この事実を利用してこれらの９２μｓスパイク間の雑音を除去するスパイク・スライス・アルゴリズムの使用を促進する。これは、先に説明したプロトコル２で可能な７５％の減少と比較して、雑音の寄与をほぼ９９％増加させる。この変形例について後にもう少し検討する。

【0352】

「Ａ」から「Ｗ」のチップのすべてを合計することは、パケットの正しい周波数と開始点とを見つけるために復号において使用される「テンプレート」を生成する。これは、プロトコル２で使用したのと同じテンプレートである（図６７参照）。

【0353】

２３のスパイク間の間隔は、４０サンプルまたは４μｓであることに留意されたい。常に等しい数のＡチップおよびＢチップが存在するので、合計の振幅は、常に名目上等しい（実際には、雑音がこれらの振幅を変化させることになる）。

【0354】

次のステップは、各想定周波数に関する最良一致開始点を見つけるために結合スライスを結合スライスのテンプレートと畳み込むことである。最良一致結合スライス（上記で示した結合スライスと一致する）に関する典型的な低雑音畳み込みが再び図６８に示されている。

【0355】

テンプレートが最良適合結合スライスと整列するとき、振幅は２３であることに留意されたい。スライスが４μｓに相当するだけずらされたとき、振幅は、−１である。すべての他の不整合では、振幅は、ゼロである。想定周波数ごとに２つの値、ピークの振幅およびサンプル数が保持される。この相関スコアの絶対値が他のものと比較されることに留意されたい。最良適合スコアが負である場合、連続計算においてデータ・セット内の各データ点に−１が乗算される。このプロセスは、プロトコル２のものと同一である。

【0356】

各想定周波数に関する最大畳み込み値が計算される。これらの値対想定周波数のプロットが「スペクトル」である。この例ではＳＮＲ＝５０００のスペクトルのプロットについて、再び図６９を参照されたい。

【0357】

この例は、周波数が５０１である公称値に近いことを示す。ピークが１により近い場合、周波数は、公称よりも低く、ピークが１０００により近い場合、周波数は、公称よりも上である。最も高いピークから、２つのこと、すなわち、実際のブロードキャスト周波数と（前のグラフから）結合スライス内の開始インデックスとを学ぶ。

【0358】

次のステップは、この周波数およびこの開始インデックスに対するポインタを生成する（またはメモリから引き出す）ことである。ポインタは、各々が各スライスに関する開始点およびテンプレートを表す数字のリストである。

【0359】

ポインタおよびテンプレートは、次いで、各スライスに関する２３のサブチップスコア、すなわち、「Ａ」サブチップスコア〜「Ｗ」サブチップスコアを生成するために使用される。各チップスコアは、そのチップに関するテンプレートと畳み込まれたそのスライスの相関合計である。したがって、「Ａ」チップに関するテンプレートは、サンプル番号１の時点での単一のスパイクである（たとえば．．．）。Ｂチップに関するテンプレートは、サンプル番号４１における（すなわち、１秒あたり１０^６サンプルを仮定してｔ＝４μｓにおける）単一のスパイク（すなわち、放電されたキャパシタからコイルを介して低雑音システムにおいて受信される予測信号）である。

【0360】

非常に低い雑音の場合に関する各スライスに関する「Ａ」サブチップスコアが図８３に示されている。Ｘ軸は、スライス番号を表し、Ｙ軸は、相関値を表す。この例では非常に小さい雑音が存在するので、Ａチップはすべて、パケットの初めに発生することを理解することは容易であることに留意されたい。

【0361】

図８４は、非常に低い雑音の場合に関する各スライスに関するＦチップスコアを示す。同様に、パケット内の第２のシンボルとして、各スライスに関するＦチップスコアは、パケット内の第２のシンボルが発生すると予測されるときに高い。

【0362】

図８５は、Ａ〜Ｗのすべてのチップスコア対スライス番号のプロットを示す。低雑音の場合、各シンボルの値は、それらが存在しないときはいつでも約ゼロであることを理解することは容易である。これは、チップのすべてが同じ位置合わせ、または開始点を共有し、したがって、その位置合わせを考えると、各シンボルが他のシンボルと直交するためである。したがって、他のプロトコルとの主な違いは、パケットエネルギーのすべてが周波数とスライス内位置合わせ点とを見つけるために使用されることである。任意の所与のスライス内位置合わせ点について、シンボルのすべては、互いに直交する。しかし、たとえば、１４０ビットの情報を望む場合、２３シンボルのパケットを異なる順列で単純に繰り返すことが意味をなす場合がある。これは、もちろんうまくいき、パケットエネルギーのすべては、周波数を見つけるために使用されることになるが、ここでは、そのパケットのエネルギー量に対して、シンボルあたりのエネルギーは、半分になる。同じ目的を達成するためのよりよい手法は、同様の自己相関パターンを有する２５シンボルシステムを見つけることである。２５シンボルのパケットは、８４ビットをもたらすことができた。この場合、シンボルエネルギー／パケットエネルギーは、８％のみ減少する。したがって、各チップスコアは、各々が単一のスライスに関するシンボルに対する相関合計である２３の数を有する。

【0363】

最終的に、スライスごとにこれらのチップスコアのうちの１つのみが、最良推定パケットの計算において使用されることになる。これは、約１μｓの期間における信号がその１μｓの間に発生する雑音とともに収集されることを意味する。しかしながら、各スライスの他の９１μｓにおいて発生する雑音は、完全に除外される。しかしながら、代替実施形態は、各スライスに関する２３のチップスコアのすべてを平均し、各チップスコアから他のチップスコアの平均を減算することであってもよい。しかしながら、この代替実施形態は、スライスあたり２２マイクロ秒以上において雑音を収集し使用することになる。おそらく、これが利点になる可能性がある特定の状況が存在する。

【0364】

いずれにせよ、次のステップは、チップスコアを使用して、各スライスに関するシンボル長スコアを生成することである。再び、各スライスについて、各々がそのスライスおよび次の２３９のスライスのチップスコアの合計を表す２３のシンボルスコアが存在する。これが式である。
for chipNum = 1:symbolsPerFrame - chipsPerSymbol
for thisChipNum = chipNum:chipNum+chipsPerSymbol
for symbolNum = 1:23
symbolLengthScores(chipNum,symbolNum) = symbolLengthScores(chipNum,symbolNum)...
+chipScores(thisChipNum,symbolNum);
end
end
end

【0365】

図８６は、シンボル長スコアの各々対スライス番号のプロットを示す。この時点で、次のステップは、各スライスに関するパケット長スコアを決定することである。これを行うために、各スライスに関する最大シンボル長スコアをそのシンボルであるように宣言することによって開始する。雑音がほとんど存在しないとき、これは、簡単であり、シンボルのうちの１つは、非常に大きいスコアを有し、他のものは、非常に小さいスコアを有する。次いで、パケットを定義する適切な２３の時点からのこれらの最大シンボル長スコアを合計し、各スライスに関する「パケットスコア」を決定する。最大のパケットスコアについて候補スライスのすべてを処理するとき、２３の選択されたシンボルが一意であるかどうか、すなわち、各シンボルが１回だけ「最大」であるかどうかも確かめなければならない。最大パケットスコアについてスライスを探索するとき、第１のカットにおいて最大でないものの大部分を無視することができる。最大パケットスコアを有するスライスが（雑音のために）２３の固有のシンボルを識別しない場合、２３の固有のシンボルを有する最良推定パケットを見つけるためにエラー訂正アルゴリズムが使用される。

【0366】

そのようなアルゴリズムを実行する１つの方法が、例示的なＭＡＴＬＡＢコードにおいて以下に示されている。
symbolLen = length(allSymbolScores);
packetSums(1:symbolLen,1:2) = 0.0;
[convolutionSums, symbolNums] = sort(allSymbolScores,1,'descend');
[thisBestSum, thisBestSymbol] = max(convolutionSums(1,1:23)); %Find the highest correlation value and locationamong all 23 x 23
while thisBestSum > 0.0
thisLocation = round(symbolNums(1,thisBestSymbol));
if packetSums(thisLocation,1) < 1
packetSums(thisLocation,1:2) = [thisBestSymbol thisBestSum]; % Store thisBestSymbol in the thisLocation symbol location and its correlation score
convolutionSums(1:symbolLen,thisBestSymbol) = 0.0; % Zero out the rest o fthe thisBestSymbol correlation scores
else
% IN this case, the packet location is already filled, but this symbol has not been declared.
% Eliminate the found location for this symbol and shift the
% values for the other locations for this symbol up.
convolutionSums(1:symbolLen-1,thisBestSymbol) = convolutionSums(2:symbolLen,thisBestSymbol);
symbolNums(1:symbolLen-1,thisBestSymbol) = symbolNums(2:symbolLen,thisBestSymbol);
end
[thisBestSum, thisBestSymbol] = max(convolutionSums(1,1:23)); %Find the highest correlation value and locationamong all 23 x 23
End

【0367】

最初に、２３のパケット位置の各々に関する２３のシンボルスコアが行列内に格納される。その行列は、次いで、各位置に関する最高のシンボル長スコアが見つかるようにソートされる。すべての位置に関する高いシンボル長スコアが見つかり、そのシンボルは、その位置に対して宣言される。そのシンボルは、次いで、他の２２の位置に関する競争から除去される。残りの２２の位置の中で次に最も高いシンボル長スコアが次いで見つけられ、その位置に関するシンボルが宣言され、そのシンボルは、すべての他の位置に関する競争から除去される。上記のアルゴリズムは、この手順を成し遂げる１つの方法であるが、エラーを訂正する他のより効率的な方法が存在する可能性がある。たとえば、プリアンブルが存在する場合、この情報は、最良推定パケットと、推定の精度の推定値とを見つけるために使用されてもよい。最終的に、エラー訂正が必要とされる場合、そのスライス番号に関するパケットスコアは、より低くなる。それでも、それは、依然として最高の全体的なパケットスコアである可能性がある。

【0368】

このようにして、パケットの最良推定が決定された。信号のＳＮＲに応じて、同じまたは類似の周波数における特定の数のデータパケットが決定され、それらの一致する場合、データパケットは、正しいとみなされる。代替的には、ＳＮＲが特定の数未満である場合、これらのビット長スコアのうちのいくつかは、単一のデータパケットのよりよい推定をもたらすために隣接データパケットを組み合わせるメタシンボル長スコアを生成するために組み合わされてもよい。

【0369】

図８７は、低雑音（−５．５ｄＢ）パケットを示すプロットである。２本の線が示され、１０をわずかに下回る値を有する徐々に変化するオレンジ色の線２２７０は、その位置における正規化ビット長スコアであり、１から２３までの範囲の値を有する急激に変化する（青色）線２２８０は、解釈されたようなシンボル値である。

【0370】

ここで、様々な量の雑音の存在下で、これらの同じパラメータがどのように見えるかが決定され得る。すべての以下の例では、ＳＮＲは、Ｖｍａｘ／Ｖ ｎｏｉｓｅ ｒｍｓであるように測定され、ここで、Ｖｍａｘは、スパイク振幅であり、Ｖ ｎｏｉｓｅ ｒｍｓ＝ｓｑｒｔ（ｍｅａｎ（ｎｏｉｓｅ．＊ｎｏｉｓｅ））（ＭＡＴＬＡＢ表記）である。これが関連するＭＡＴＬＡＢコードである。
noise = 2.0*rand(1,length(signal))-1.0;
noiseRMS = sqrt(mean(noise.*noise));
vMax = 000.0192;
inData = 1.0*signal*vMax/max(signal);
log_vMaxOverVn = 10.0*log(vMax/noiseRMS)
simData = inData + noise;

【0371】

いくつかの態様では（そして先に言及したように）、シンボル長伸張／圧搾プロセスに対する重要な変形例が利用される。このプロセスでは、データフレームは、重なり合うシンボル長スライスに分割される。代替的には、データフレームは、シンボル長の１．５倍に等しい長さのスライスに分割され、これらのスライスは、０．５倍のシンボル長において増分する。この場合、計算を減らすために、連続するスライス計算においてサブスライスが使用されてもよい。この変形例は、単一のシンボルのエネルギーのすべてが単一のスライス内に含まれることを保証する。このプロセスは、正しい周波数を見つけるときにはあまり効果がない可能性があるが、信号をデコードするときに役立つ可能性がある。どちらにしても、これらのスライスの各々は、次いで、公称長さ（この例では、９２０サンプル長）の結合スライスに伸張または圧搾される。正しい周波数の低雑音の例が図８８に示されている。ここでは、シンボル長スライスの第１の結合スライスが示されている。

【0372】

１つのピークのみが現れることに留意されたい。これは、第１のスライスが第１のシンボルの一部のみを捕捉し、第２のシンボルを捕捉しないためである。第２のスライスは、数パーセントだけ第１のスライスと重複する。この場合、割合は、５０％である。これの目的は、これらのスライスのうちの１つがシンボル情報の大部分を捕捉し、ピークが検出され得ることを確実にすることである。

【0373】

シンボル長スライスの第２の結合スライス合計が図８９に示されている。第１のスライスに現れた同じピーク（インデックス＝４００付近）が第２のスライスでも現れることに留意されたい。加えて、次のシンボルの一部（インデックス＝２００付近）も見られる。

【0374】

図９０は、ノイズの存在下での同じ第１のスライスおよび第２のスライス合計の２つのプロットを、それぞれ、プロット２２７０および２２８０において示す。プロット２２７０は、ＳＮＲ＝７ｄＢでシンボル長スライスの第１のスライスを示す。これは、異なるデータのセットであり、ピークは、この結合スライスの異なるインデックスにおいて現れることに留意されたい。同様に、プロット２２８０は、ＳＮＲ＝７ｄＢでシンボル長スライスの第２のスライスを示す。この結合スライスでは２つのピークが背景雑音の上に見えることに留意されたい。

【0375】

これらのシンボル長フレームの各々において１つのみまたは多くても２つのピークが示されると予想されるので、テンプレートは、図９１に示す単一のピークのものである。図９１は、シンボル長スライスに使用されるテンプレートを示す。このテンプレートが図９０の２つのプロットに示されている結合スライスと畳み込まれたとき、結果は、図９２に示されているようである。図９２は、プロット２２７０に示す結合スライスと図９１に示すテンプレートとの畳み込みを示す。それは、図６８における結果と類似している。

【0376】

図９３は、プロット２２８０に示す結合スライスと図９１に示すテンプレートとの畳み込みを示す。それは、図６８における結果と類似している。

【0377】

この圧搾／伸張スライスの変形例では、２つのピークが見られると予想される。これら２つのピークは、理想的に集められる唯一の情報であり、残りは無視することができ、それは単なる雑音である。このようにして、信号がないところで雑音を除去することによって、システムの雑音に対する全体的な信号が改善され得る。実際、後の計算でこれらのピーク値のうちの１つのみを使用することによって、送信中に存在する雑音の約９８％が分析から除外される。そして、各シンボル長スライスについて：

【0378】

１．５倍のシンボル長のデータが、公称長さのスライス（この場合、９２０データ点）に圧搾／伸張される（１．５倍は、各ピークのすべてが１つの結合スライス内にあることを保証するために使用される）。

【0379】

結合スライスは、単一のピークからなるテンプレートと畳み込まれる。

【0380】

各々から少なくとも３５μｓ離れている畳み込みから生じる上部の２つのピークは、それらのインデックスとともにメモリ内に記憶される（インデックスおよび大きさは、両方とも保持される）。２つのピークの各々の絶対値の合計は、スペクトル（周波数）と呼ばれる変数に追加される。したがって、シンボル長スライスの各々における上部２つのピークの大きさ（絶対値）の各々は、正しい周波数を見つけるためにすべての他の周波数と比較される値を作るために互いに加算される。これらのスペクトル値は、同じ雑音の場合について図９４に示すように、周波数の関数としてプロットされてもよい。図９４は、スペクトル、すなわち、周波数の関数としてのシンボル長スライスの各々に関する２つのピークの大きさの合計を示す。それは、図６９と類似している。

【0381】

図６９と比較すると、このスペクトルのピークは、はるかにより広く滑らかである。これは、一度に１つのシンボルのみが解析されているので、フィルタリングがより広い帯域幅を有するためである。（滑らかさの一部は、ここでは大きさのみがプロットされ、以前のスペクトルのプロットはデータ・セットのパリティを含んでいたという事実によるものである。）それは、２３スパイク・テンプレートによる全フレーム伸張／圧搾分析の特異性を欠いている。一方、大量の雑音が分析から除外されている。２３スパイク・テンプレートでは、各スパイクは、４μｓの間隔で約１μｓの幅である。スパイク間では、テンプレート値は、ゼロである。したがって、各畳み込みにおいて、雑音の７５％、テンプレート内のスパイク間の空間は、除去される。しかしながら、シンボル長伸張／圧搾手法では、テンプレートは、幅１μｓの単一のスパイクであり、２回使用される。この場合、２μｓのノイズが含まれ、９０μｓまたは９８％の雑音が除去される。

【0382】

雑音レベルがさらにより高いときにこれが周波数を見つけることにどのように役立つのかを見るために、フレーム長伸張／圧搾分析とシンボル長伸張／圧搾分析の両方に関するスペクトルが図９５に示されている。

【0383】

図９５のプロット２３００は、周波数の関数としてフレーム長スライスに関するスペクトルを示す。ＳＮＲ＝−１０．６である。それは、図６９におけるプロットを生成するために使用されたのと同じアルゴリズムを使用して計算された。

【0384】

図９５のプロット２３１０は、周波数の関数としてシンボル長スライスに関するスペクトルを示す。ＳＮＲ＝−１０．６である。それは、図９４におけるプロットを生成するために使用されたのと同じアルゴリズムを使用して計算された。

【0385】

上記の比較において、正解（インデックス＝５０１）が生成されることに留意されたい。しかしながら、プロット２３３０内のピークがより滑らかな曲線であり、信号が存在する確実性がより高いことは明らかである。

【0386】

雑音のより多い実行からの結果が図９６に示されている。プロット２３２０は、周波数の関数としてフレーム長スライスに関するスペクトルを示す。ＳＮＲ＝−１３．５ｄＢである。それは、図６９のプロットを生成するために使用されたのと同じアルゴリズムを使用して計算された。

【0387】

プロット２３３０は、周波数の関数としてシンボル長スライスに関するスペクトルを示す。ＳＮＲ＝−１３．５ｄＢであるが、シンボルあたり１２０チップのみである。それは、図９４のプロットを生成するために使用されたのと同じアルゴリズムを使用して計算された。

【0388】

フレーム長の場合、正解（５０１）は、インデックス６００および５２０に近いピークの後、第３に現れることに留意されたい。したがって、このパケットは、正常に復号されなかった。しかしながら、プロット２３３０内のシンボル長シンボル長スライスに基づくスペクトルは、正確に正しい周波数を見出した。

【0389】

図９７を参照すると、プロット２３４０において、周波数の関数としてフレーム長スライスに関するスペクトルが示されている。ＳＮＲ＝−１７．５ｄＢであるが、シンボルあたり１２０チップのみである。それは、図６９のプロットを生成するために使用されたのと同じアルゴリズムを使用して計算された。

【0390】

プロット２３５０は、周波数の関数としてシンボル長スライスに関するスペクトルを示す。ＳＮＲ＝−１７．５ｄＢであるが、シンボルあたり１２０チップのみである。それは、図９４のプロットを生成するために使用されたものと同じアルゴリズムを使用して計算された。

【0391】

ＳＮＲがさらに減少したとき、プロット２３４０におけるフレーム長スライスに基づくスペクトルは、正しい周波数を識別することに近づかなかった。一方、プロット２３５０におけるシンボル長スライスに基づくスペクトルは、周波数をターゲット５０１の代わりに５０５単位であると推定し、パケットを正常に復号することに十分に近い。

【0392】

これがより詳細なレベルでどのように機能するかを見るために、プロット２２８０（図９０参照）におけるのと同じ第２のスライス、同じデータ・セットであるが、１０単位より高い周波数におけるものが図９８のプロット２３６０において示されている。プロット２３６０において、シンボル長スライスの第２のスライスが示されており、ＳＮＲ＝７ｄＢであるが、周波数は、５０１の代わりに５１１単位である。スパイクに含まれる情報の大部分が保持されることに留意されたい。ピークは、わずかにより低いだけである。

【0393】

プロット２３７０において、シンボル長スライスの第２のスライスが示されており、ＳＮＲ＝７ｄＢであるが、周波数は、５０１の代わりに５２１単位である。これに基づいて、スパイクをより多くのインデックスにわたって分散させることによって、ピークの大きさがどのように減少するかが容易にわかり得る。これは、探索周波数が１０単位だけずれているときはほとんど目立たないが、２０単位だけずれているときはより明白になる。

【0394】

図９９を参照すると、プロット２３８０において、シンボル長スライスの第２のスライスが示されており、ＳＮＲ＝７ｄＢであるが、周波数は、５０１の代わりに５５１単位である。

【0395】

プロット２３９０において、シンボル長スライスの第２のスライスが示されており、ＳＮＲ＝７ｄＢであるが、周波数は、５０１の代わりに５７１単位である。周波数が７０単位だけずれているとき、ピークの大きさは、周波数が正確に正しかったときにそれらがそうであったものの約半分であることに留意されたい。

【0396】

ここで、２３！のコードを生成するために２３のシンボルすべてがパケット内にランダムに配置されることを許可する代わりに、２つの有効なシンボル間の間隔が常に同じになるように、最初の３つのシンボルが固定され、他のシンボルが各々対にされることが代わりに主張された場合、上記で示した単一シンボル幅のスライスの利点の大部分を保持しながら、２シンボル幅のスライスが劇的により具体的になることに留意すべきである。

【0397】

この変形例にはいくつかの利点が存在する。たとえば、シンボル長スライスの概念は、それ自体リアルタイム実行に適合させ、多数のデータ点が消費され、より少数の点に変換され、それらのより少数の点は、パケットを見つけ、その周波数を見つけ、その情報を復号するために後に使用され得、それは、そもそもスライスの主な目的である。

【0398】

この場合、パケット長は、（約５００ｍｓであったプロトコル２とは対照的に）２５０ｍｓであった。より長いパケット長は、より長いシンボルを意味し、それは、各シンボルにより多くのエネルギーを投入し、したがって、復号するのがより容易である。２５０ｍｓにおいて、各シンボルは、１２０（シンボルあたりのチップ）＊９２０（チップあたりのサンプル）＝シンボルあたり１１０４００サンプルであった。プロトコル２では、数は、シンボルあたり２２０８００サンプルであった（いずれの場合も公称サンプル数であり、送信されるサンプルの正確な数は、公称よりも１％、５％、さらには１０％より多いまたは少ない場合がある）。想定される場合、公称周波数範囲の±１％のずれ、たとえば、１０００周波数バケットが使用されてもよい。各スライスについて、２２０８００サンプルが、１０００×４のデータ点を有するスライスに変換され得る。より正確には、上位３または上位４のピークが各スライスについて保存され、保存される情報を４０００点から、たとえば、８０００点に増加させてもよい。それにもかかわらず、２２００００サンプルが８０００点ほどに変換され、かなり有意な圧縮率である。

【0399】

第２は、もちろん、最終分析から雑音の９８％を除去することによるもので、信号および周波数の検出は、約６ｄＢだけ改善され得、それは、重要な利点である。これらの２つのシンボル間の既知の分離を伴う２シンボル幅のスライスのようなさらなる変形例は、さらなる利点をもたらす場合がある。

【0400】

第３に、この変形例は、人工信号が存在し、ランダム雑音が存在しないことを明確に示すスペクトル・パターンを生成することである。これは、単一のパケットが、信号がそこにあることを決定するのに十分であるが、それを正確に復号するには十分でない情報を生成するとき、同じ情報を担持する連続したパケットを見つけ、次いで結合し、スライス・レベルでこれらのパケットを結合することを可能にする。実際的な観点から、２つのデータ・セット間の相関を使用して各々が５００万サンプルを表す２つのパケットを結合することは、非常に多数の乗算および加算を必要とし、各々が雑音によって支配される２つの信号を比較するので、おそらく機能しない。一方、スライス化処理は、各スライスにおける雑音の９８％を除去し、あるパケットからの５０スライスを別のパケットからの５０スライスと比較することは、最小限の計算を必要として、それらを適切に整列させる非常に大きなチャンスをもたらす。

【0401】

第４に、シンボル長スライスは、パケット・ブロードキャスト中に発生する送信クロックの変動（ドリフト）を調整するのに有用であり得る。ドリフトを調整するとき、シンボル長スライスは、ちょうどシンボル長時間の間安定しているクロックを必要とする。パケット全体にわたるドリフトが（この例では）２μｓを超えない限り、シンボルは、それらの直交性を保持する。

【0402】

第３のスパイク・プロトコル定義からの例示的なデータ結果

【0403】

プロトコル３においてデータを分析するために使用されるアルゴリズムは、先に説明したものの変形である。最大の違いは、周波数を見つけるために１．５倍のシンボル長スライスに大きく依存することである。強力な結果を生成することが示されているこの解決策では、このアルゴリズム（本明細書ではプロトコル３シンボル・スライサまたはＰ３ＳＳと呼ばれる）は、その広く行儀のよいスペクトルを利用して、信号の周波数をすばやく走査するために粗い周波数モードで使用される。次いで、最良推定周波数を見つけるために、Ｐ３ＳＳを使用する細かい探索が使用される。高雑音環境では、この手法は、追加の雑音除去（７５％の雑音除去から９８％の雑音除去）のため、フレーム長結合スライス手法を使用するよりも優れている。

【0404】

注目すべきことに、シンボル・スライスが作成された（２４０のスライスから結合された）後、（少なくとも３５μｓ離れた）上位２つのピークのインデックスおよびピーク値のみが保持される。これらは、その周波数の各シンボル長（または１．５＊ｓｙｍｂｏｌＬｅｎｇｔｈ）スライスの他の上位２つの大きさに追加される。各スライスに関するこれらの上位２つの大きさの合計は、「スペクトル」への周波数の寄与になる。すべての他の情報、サンプリングされ畳み込まれたデータの他の９０μｓにおいて現れるすべての雑音は、破棄される。検出器から９インチの距離における粗周波数探索に関する結果として生じるスペクトルが図１００に示されている。

【0405】

図１００は、検出器から９インチにおけるセンサ・エミュレータに関する粗周波数スペクトルのプロットを示す。このプロットにおけるｘ軸は、中央で９２０のスライスあたりの公称サンプル数を表す。Ｘ＝０において、スライスあたり９１９サンプルが存在し、Ｘ＝２００において、スライスあたり９２１サンプルが存在する。示されている分解能は、スライスあたり０．０１サンプルである。したがって、より高い送信周波数は、左にある。ピークは、明らかに１１２に位置し、それは、スライスあたり９１９＋（１１２−１）＊０．０１＝９２０．１１になる。

【0406】

この時点で、データのフレームは、パケットと、推定パケット位置の両側に１つと半分ずつある３つの追加のシンボルとのみを含むようにトリミングされた。これは、後続の分析からより多くの雑音を除去する。

【0407】

中心周波数としてのこの新しい値と、スライスあたり０．００２サンプルの分解能とを使用して、Ｐ３ＳＳ分析が再び実行された。得られた精細スペクトルが図１０１に示されている。

【0408】

図１０１は、検出器から９インチにおけるセンサ・エミュレータに関する精細周波数スペクトルのプロットを示す。精細スペクトルから、ピークが６単位において見つかり、最終長がスライスあたり９２０．１０６サンプルであったことがわかる。より精細な分解能が中心周波数の両側の２つの粗い点に拡張されたことに留意されたい。

【0409】

これを最終周波数として使用し、全パケット長結合スライスが、正確な位置合わせを見つけるために使用された。図１０２は、Ｐ３ＳＳを使用して見つけられた中心周波数を使用して結合されたスライスを示す。たとえば、図１０２において、受信機から９インチの距離における摂取センサに関する重要な出力が示されている。図１０２は、ソースから９インチにおける検出器からの結合フレーム長スライスのプロットを示す。図１０２では、マッチング・テンプレートは、より高いスパイク（青色の線）２４００において示され、結合スライス・データは、わずかにより短いスパイク（赤色の線）２４１０において示されている。それらは、反対のパリティを有し、この情報は、到来データのパリティをテンプレートに対応するように調整するために使用される。

【0410】

テンプレートは、結合スライスと相関されており、図１０３に示す「ｂｅｓｔＳｕｍｓ」プロットをもたらす。図１０３は、ソースから９インチにおいて収集されたデータを使用してＢｅｓｔＳｕｍｓを示すプロットである。

【0411】

この位置合わせインデックスとＰ３ＳＳからの精細周波数とを使用して、シンボルが計算され、最終的なパケットが図１０４に示されている。図１０４は、ソースから９インチにおいて収集されたデータを使用してパケット・シンボルおよび強度を示すプロットである。

【0412】

同じプロセスは、２４インチにおいて使用され、以下の結果が得られた。

【0413】

図１０５は、検出器から２４インチにおけるセンサ・エミュレータに関する粗周波数スペクトルを示すプロットである。

【0414】

中心周波数として９２０．１１の粗周波数を使用し、Ｐ３ＳＳ２の（調整された粗周波数を用いるＰ３ＳＳの第２の変形例）が実行され、図１０６に示すようにより精細なスペクトルを見出した。図１０６は、検出器から２４インチにおけるセンサ・エミュレータに関する精細周波数スペクトルＰ３ＳＳ２を示す。

【0415】

このときのＰ３ＳＳ２は、スライスあたり０．００４サンプル点のスライス長だけずれており、復号は、不正確であった。全フレーム・スライス技法を用いて精細探索を繰り返すことは、図１０７に示すように以下のスペクトルを生成した。図１０７は、検出器から２４インチにおけるセンサ・エミュレータに関する精細全フレーム周波数スペクトルを示す。

【0416】

全フレームスペクトルは、最良スライス長９２０．１０４のよりよい推定を与え、これは、パケットの正常な復号をもたらした。中間セットは、図１０８に示されている。図１０８は、ソースから２４インチで受信された信号に関する最良適合テンプレートとともに、最良結合全フレーム・スライスのプロットを示す。再び、より高いスパイクは、テンプレートを表し、より短いスパイクは、全フレーム・スライスからである。

【0417】

図１０９は、ソースから２４インチで収集されたデータに関するｂｅｓｔＳｕｍｓ（テンプレートと結合スライスとの畳み込みの結果）結果を示すプロットである。図１０９からのインデックスを使用し、シンボルは、正常に復号された。得られたシンボル、および、それらと一緒になった畳み込み合計は、図１１０に示されている。

【0418】

図１１０は、ソースから２４インチで収集されたデータに関するシンボル値およびパケット結果を示すプロットである。これらの結果は、摂取センサ通信のためのスパイク・ワープ通信プロトコルの有用性を示す。

【0419】

図１１１は、ソースから２４インチで収集されたデータを使用したＢｅｓｔＳｕｍｓを示すプロットである。

【0420】

インパルス・プロトコルを利用する例示的な受信機

【0421】

インパルス「スパース・インパルス」関数の生成および送信について説明したが、説明は、ここで、インパルス検出器ドライバ回路７２０によって送信された信号を受信および復号するための様々な受信機回路に向かう。したがって、図４７は、本開示の一態様による、摂取可能な識別子によって生成された電磁場を検出するための電圧モード受信機９００を示す。電圧モード受信機９００は、共振回路９０２と、低雑音増幅器９０８（ＬＮＡ）と、摂取可能な識別子から送信された受信された符号化電磁信号を処理するための回路および構成要素を備える受信機プロセッサ９１０とを備える。共振回路９０２は、動作周波数ｆ_ｏで共振するための受信インダクタ・アンテナ９０４と同調キャパシタ９０６とを備える。受信インダクタ９０４は、インダクタ９０４との経路のフォーム・ファクタにおいて電磁信号を受信する。

【0422】

図４４〜図４６において、信号は、一定数のデータ点に伸張または圧搾されるので、水平軸は、必ずしも時間を表すとは限らないことが理解されよう。信号が公称周波数である場合、対応するデータ点は、時間に対応するが、単位は、おそらくマイクロ秒ではなく、むしろ、単位は、チップの持続時間がなんであれ拡大縮小され、それは、実装形態に応じて変化し得る。

【0423】

受信インダクタ９０４からのインパルス応答が図４８にグラフで示されている。周波数（ｆ）にわたる受信信号は、電圧の形態でキャパシタ９０６にわたって現れる。応答曲線９２２は、動作周波数ｆ_ｏにおいて最も高い振幅またはエネルギーを有する。図４７に戻って参照すると、同調キャパシタ９０６にわたる電圧ｖ信号は、ＬＮＡ９０８の入力に印加される。ＬＮＡ９０８の出力は、受信機プロセッサ９１０に印加され、受信機プロセッサ９１０は、摂取可能な識別子によって送信されたデータ９１２を再生するために、受信信号を処理および復号する。

【0424】

図４９は、本開示の一態様による、摂取可能な識別子によって生成された電磁場を検出するための電圧モード受信機９３０を示す。受信機９３０は、共振回路９３２と、低雑音増幅器９３８（ＬＮＡ）と、狭帯域共振器または水晶フィルタ９４４と、摂取可能な識別子によって送信された受信された符号化電磁信号を処理するための構成要素を備える受信機プロセッサ９４０とを備える。共振回路９３２は、動作周波数ｆ_ｏで共振するための受信インダクタ・アンテナ９３４と同調キャパシタ９３６とを備える。インダクタ９３４は、インダクタ９３４との経路のフォーム・ファクタにおいて電磁信号を受信する。

【0425】

受信インダクタ９３４からのインパルス応答が図４９にグラフで示されている。周波数（ｆ）にわたる受信信号は、電圧の形態でキャパシタ９３６にわたって現れる。応答曲線は、動作周波数ｆ_ｏにおいて最も高い振幅またはエネルギーを有する。同調キャパシタ９３６にわたる電圧ｖ信号は、ＬＮＡ９３８に印加される。ＬＮＡ９３８の出力は、受信機プロセッサ９４０に結合された共振器または水晶フィルタ９４４に印加される。受信機プロセッサ９４０は、摂取可能な識別子によって送信されたデータ９４２を再生するために、受信信号を処理および復号する。

【0426】

共振器または水晶フィルタ９４４は、フィルタ９４４の選択性を設定するために１つまたは複数の結合された共振器または水晶を備えてもよい。用いられ得る他のタイプのフィルタは、制限なしに、集中インダクタ／キャパシタ（ＬＣ）フィルタ、平面フィルタ、同軸フィルタ、空胴フィルタ、誘電体フィルタ、電気音響フィルタ、および／または導波路フィルタを含む。

【0427】

受信機プロセッサ９１０、９４０は、到来パルスをフィルタリングするためにアナログまたはデジタル帯域通過フィルタを備えてもよい。各パルスの電圧は、パルスが非常に短い場合、時間で積分されてもよい。送信周波数は、たとえば、約１２．５ｋＨｚ〜約２０ｋＨｚ、または約２４ｋＨｚを超え約１０ＭＨｚまでの範囲内の周波数において発生することができる。インパルスは、決定論的ではないが、それらは、約６ｋＨｚの繰り返し率で１２８パルスにわたって繰り返す。バッテリの準備は、ランダムであり、バッテリのインピーダンス（Ｚ）および電圧（Ｖ_ＢＡＴ）は、変動する可能性がある。パルス幅および繰り返し率は、バッテリの現状に基づいて調整され得る。これらのタイプのプロトコルは、インターネット・オブ・シングスタイプの回路において適合され得る。

【0428】

図４７および図４９に関連して論じた受信機プロセッサ９１０、９４０は、送信周波数を識別するために、スパース・インパルス・テンプレートおよび畳み込み技法を使用して、摂取可能な識別子によって送信された受信された符号化電磁アナログ信号を処理するように構成される。一態様では、受信機プロセッサ９１０、９４０は、増幅器回路９０８、９３８からアナログ・スパース・インパルスを受信するために、フロントエンドにおいてアナログ−デジタル・コンバータ（ＡＤＣ）を備えてもよい。ＡＤＣは、アナログ電圧の形態における受信された一連のスパース・インパルスをデジタル化し、電圧の振幅を表すデジタル数を出力する。ＡＤＣのデジタル数出力は、次いで、たとえば、スパース・インパルス信号の送信周波数を決定し、摂取可能な識別子によって送信されたデータ９１２、９４２を抽出または再生するために符号化スパース・インパルス信号を復号するために最適化されたデジタル信号プロセッサ（ＤＳＰ）のようなプロセッサに印加される。ＤＳＰは、スパース・インパルス・アナログ信号を連続的に測定、フィルタリング、および／または圧縮し、アルゴリズムを実行するのによく適している。代替的には、汎用マイクロプロセッサも、デジタル信号処理アルゴリズムをうまく実行するように構成され得る。それにもかかわらず、専用ＤＳＰは、通常、よりよい電力効率を有し、したがって、それらは、電力消費制約のためにモバイル電話のような携帯用デバイスにより適している。ＤＳＰは、しばしば、複数のデータおよび／または命令を同時にフェッチすることができる特別なメモリ・アーキテクチャを使用する。ＤＳＰおよび汎用マイクロプロセッサが用いられ得るが、ＰＬＤ、ＰＧＡ、ＦＰＧＡ、ＡＳＩＣ、および他の回路のような専用回路または再構成可能回路が、受信機機能を実行するために、単独で、またはＤＳＰおよび汎用マイクロプロセッサと組み合わせて用いられてもよい。

【0429】

図４７〜図４９に関連して説明した電圧モード受信機回路９００、９３０に加えて、摂取可能な識別子によって送信された電磁アナログ信号を受信および復号するために、複数の他の受信機回路が用いられてもよい。図５０は、本開示の一態様による、電流モード受信機９５０を示す。電流モード受信機９５０は、低出力インピーダンスを提供するトランスインピーダンス増幅器９５４（ＴＩＡ）に結合された受信インダクタ９５２を備える。ＴＩＡ９５４は、増幅器９５６に結合され、その出力は、受信機プロセッサ９１０、９４０（図４７、図４９）によく似た受信機プロセッサ９５８に結合される。ＴＩＡ９５４は、インダクタのインピーダンスがフロートするか、またはＴＩＡ９５４を介して結合され、その上から、パルスがＴＩＡ９５４の出力から再構成され得、ＴＩＡ９５４のいかなる寄生キャパシタンスとも無関係であるように、受信パルスの形状を保存するのに有益である。

【0430】

図５１は、本開示の一態様による、別の受信機回路９６０を示す。受信機９６０は、第１の増幅器９６４に結合された受信インダクタ９６２を備える。第１の増幅器９６４の出力は、第２の増幅器９６６に結合される。第２の増幅器９６６の出力は、受信機プロセッサ９６７に結合される。図５１に示す例では、受信機プロセッサ９６７は、スパース・インパルス信号の送信周波数を決定し、摂取可能な識別子によって送信されたデータを抽出または再生するために符号化スパース・インパルス信号を復号するためのＡＤＣ９６８およびＤＳＰ６９を備える。ＤＳＰは、スパース・インパルス・アナログ信号をフィルタリングし、様々なアルゴリズムを実行するように実装することもできる。

【0431】

図５２は、本開示の一態様による、互いに対して直交して離間された受信インダクタ９７２、９７４、９７６と、対応する受信機９７８、９８０、９８２とを備える受信機構成９７０を示す。受信機インダクタ９７２、９７４、９７６は、全体的に細長いフォーム・ファクタを有する。受信機インダクタ９７２、９７４、９７６および対応する受信機９７８、９８０、９８２は、送信機の向きへの依存性を軽減するために、Ｘ、Ｙ、Ｚ軸に沿って配置される。受信機９７８、９８０、９８２の出力はマルチプレクサ９８４に結合される。マルチプレクサ９８４の出力は、ＡＤＣ９８８とＤＳＰ９８９とを備える受信機プロセッサ９８６に結合される。

【0432】

図５３は、本開示の一態様による、直交して離間された受信インダクタ９９２、９９４、９９６と、対応する受信機９９８、１０００、１００２とを備える受信機構成９９０を示す。受信インダクタのうちの２つ９９２、９９４は、全体的に細長いフォーム・ファクタを有し、受信インダクタのうちの１つ９９６は、全体的に平坦なフォーム・ファクタを有する。受信インダクタ９９２、９９４、９９６および対応する受信機９９８、１０００、１００２は、送信機の向きへの依存性を軽減するために、Ｘ、Ｙ、Ｚ軸に沿って配置される。受信機９９８、１０００、１００２の出力はマルチプレクサ１００４に結合される。マルチプレクサ１００４の出力は、ＡＤＣ１００８とＤＳＰ１００９とを備える受信機プロセッサ１００６に結合される。

【0433】

図５４は、本開示の一態様による、複数の受信機インダクタＬ１〜Ｌｎと、複数の受信機増幅器ＲＸ_１〜ＲＸ_ｎとを備える受信機構成１０１０を示す。受信機インダクタＬ１〜Ｌｎは、対応する受信機ＲＸ_１〜ＲＸ_ｎの入力に結合される。受信機増幅器ＲＸ_１〜ＲＸ_ｎの出力は、マルチプレクサ１０１２に結合される。マルチプレクサ１０１２の出力は、受信機プロセッサ１０１４に結合される。先に論じたように、受信機プロセッサ１０１４は、ＡＤＣ１０１６と、ＡＤＣ１０１６に結合されたＤＳＰ１０１８とを備える。複数の受信機インダクタＬ１〜Ｌｎおよび対応する複数の受信機増幅器ＲＸ_１〜ＲＸ_ｎは、とりわけ、信号対雑音比（ＳＮＲ）、方向依存性を改善する。

【0434】

図５５は、本開示の一態様による、受信機回路１１００を示す。図５５に示す受信機回路１１００は、受信機プロセッサ回路１１０３に結合されたフロントエンド・アナログ回路１１０１を備える。フロントエンド・アナログ回路１１０１は、受信機増幅器１１０２、１１０４、１１０６に結合された受信機インダクタ１１０８、１１１０、１１１２を備える。図３８および図３９に示すインパルス・ドライバ回路７２０または図４３に示すインパルス・ドライバ回路７２６のようなインパルス・ドライバ回路によって送信された信号は、送信機の向きへの依存性を軽減するためにＸ、Ｙ、Ｚ軸に沿って配置された受信機インダクタ１１０８、１１１０、１１１２によって受信され、対応する受信機増幅器１１０２、１１０４、１１０６によって増幅される。図５５に示すように、３つの受信機インダクタ１１０８、１１１０、１１１２が、３つの対応する受信機増幅器１１０２、１１０４、１１０６に結合される。３つの受信機増幅器１１０２、１１０４、１１０６の出力は、マルチプレクサ１１２０によって多重化される。様々な態様では、受信機プロセッサ１１００は、システム実装の詳細に応じて、１つの受信機インダクタ１１０８、２つの受信機インダクタ１１０８、１１１０、または３つよりも多くのインダクタ１１０８、１１１０、１１１２から信号を受信してもよい。

【0435】

マルチプレクサ１１２０は、１つまたは複数の帯域通過フィルタに電気的に結合される。図５５に示すように、マルチプレクサ１１２０は、インパルス関数を送信するために使用されるブロードキャスト周波数をフィルリングするために、高帯域通過フィルタ１１３０および低帯域通過フィルタ１１４０に電気的に結合される。本明細書に列挙されたものの間の周波数帯域をカバーするために、追加の帯域通過フィルタおよび増幅器がマルチプレクサ１１２０に結合されてもよい。高周波数および低周波数の信号チェーンは、所望のレベルまたは範囲をカバーするためにプログラム可能な利得を提供する。この特定の態様では、高帯域通過フィルタ１１３０は、帯域外の周波数から雑音をフィルタリングしながら、約５００ｋＨｚ〜約１５００ｋＨｚの帯域内の周波数を通過させる。この高周波数帯域は、変化してもよく、たとえば、約８００ｋＨｚ〜約１２００ｋＨｚの範囲、および、いくつかの態様では、約１０００ｋＨｚの周波数を含んでもよい。通過周波数は、次いで、高周波数信号チェーンに電気的に結合された高電力プロセッサ１１８０（ＤＳＰとして示される）への入力のためにアナログ−デジタル・コンバータ１１３４（ＡＤＣ）によってデジタル信号に変換される前に、増幅器１１３２によって増幅される。

【0436】

帯域外周波数をフィルタリングしながら約５０ｋＨｚ〜約１５０ｋＨｚの範囲内のより低い周波数を通過させる低帯域通過フィルタ１１４０が示されている。周波数帯域は、変化してもよく、たとえば、約８０ｋＨｚ〜約１２０ｋＨｚの範囲、および、いくつかの態様では、約１００ｋＨｚの周波数を含んでもよい。通過周波数信号は、増幅器１１４２によって増幅される。第２のマルチプレクサ１１６０に電気的に結合された加速度計１１５０も示されている。マルチプレクサ１１６０は、加速度計からの信号を増幅器１１４２からの増幅された信号と多重化する。多重化された信号は、次いで、低電力プロセッサ１１７０にも電気的に結合されたＡＤＣ１１６４によってデジタル信号に変換される。

【0437】

一態様では、オプションで、加速度計１１５０は、マルチプレクサ１１６０によって増幅器１１４２の出力と多重化されてもよい。加速度計１１５０の代わりに、（Ａｎａｌｏｇ Ｄｅｖｉｃｅｓによって製造されたもののような）デジタル加速度計が実装されてもよい。デジタル加速度計を使用することによって、様々な利点が達成され得る。たとえば、デジタル加速度計の信号は、すでにデジタル・フォーマットの信号を生成するので、デジタル加速度計１１５０は、ＡＤＣ１１６４をバイパスし、低電力マイクロコントローラ１１７０に電気的に結合することができ、その場合、マルチプレクサ１１６０は、もはや必要とされない。また、デジタル信号は、動きを検出するときにそれ自体をオンにし、さらに電力を節約するように構成されてもよい。加えて、連続的な歩数計測が実施されてもよい。デジタル加速度計は、低電力プロセッサ１１７０に送られるデータの流れを制御するのを助けるためにＦＩＦＯバッファを含んでもよい。たとえば、データは、満杯になるまでＦＩＦＯ内にバッファリングされてもよく、満杯になった時点で、プロセッサは、休止状態から目覚めてデータを受信するようにトリガされてもよい。

【0438】

低電力プロセッサ１１７０は、たとえば、Ｔｅｘａｓ ＩｎｓｔｒｕｍｅｎｔｓからのＭＳＰ４３０マイクロコントローラであってもよい。受信機１１００の低電力プロセッサ１１７０は、休止状態を保ち、それは、前述のように、最小限の電流引き込み、たとえば、約１０μＡ以下、または約１μＡ以下を必要とする。

【0439】

高電力プロセッサ１１８０は、たとえば、Ｔｅｘａｓ ＩｎｓｔｒｕｍｅｎｔｓからのＶＣ５５０９デジタル信号プロセスであってもよい。高電力プロセッサ１１８０は、活性状態中に信号処理動作を実行する。これらの動作は、前述のように、休止状態よりも大量の電流、たとえば、５０μＡ以上のような３０μＡ以上の電流を必要とし、たとえば、生理学的データなどを受信、取得、および／または処理するときに、導電的に送信された信号を走査し、導電的に送信された信号を処理するような動作を含んでもよい。

【0440】

受信機１１００は、データ信号を処理するためのハードウェア・アクセラレータ構成要素を含んでもよい。ハードウェア・アクセラレータ構成要素は、たとえば、ＤＳＰの代わりに実装されてもよい。より特殊化された計算ユニットであるため、それは、より汎用のＤＳＰと比較してより少ないトランジスタ（より少ないコストおよび電力）で信号処理アルゴリズムの態様を実行する。ハードウェアのブロックは、重要な特定の機能の性能を「加速させる」ために使用されてもよい。ハードウェア・アクセラレータのためのいくつかのアーキテクチャは、マイクロコードまたは超長命令語（ＶＬＩＷ）アセンブリ言語を介して「プログラム可能」であってもよい。使用の過程で、それらの関数は、関数ライブラリへの読み出しによってアクセスされてもよい。

【0441】

ハードウェア・アクセラレータ（ＨＷＡ）構成要素は、処理されるべき入力信号と入力信号を処理するための命令とを受信するためのＨＷＡ入力ブロックと、受信された命令に従って入力信号を処理し、結果として得られた出力信号を生成するためのＨＷＡ処理ブロックとを備える。結果として得られた出力信号は、ＨＷＡ出力ブロックによって必要に応じて送信されてもよい。

【0442】

高電力プロセッサ１１８０に電気的に結合されたフラッシュ・メモリ１１９０も図５５に示されている。一態様では、フラッシュ・メモリ１１９０は、低電力プロセッサ１１７０に電気的に結合されてもよく、それは、よりよい電力効率を提供することができる。

【0443】

ワイヤレス通信要素１１９５は、高電力プロセッサ１１８０に電気的に結合されて示されており、たとえば、ＢＬＵＥＴＯＯＴＨ（登録商標）ワイヤレス通信トランシーバを含んでもよい。一態様では、ワイヤレス通信要素１１９５は、高電力プロセッサ１１８０に電気的に結合される。別の態様では、ワイヤレス通信要素１１９５は、高電力プロセッサ１１８０および低電力プロセッサ１１７０に電気的に結合される。さらに、ワイヤレス通信要素１１９５は、たとえば、マイクロプロセッサによって受信機の他の構成要素と独立にオンおよびオフにされ得るように、それ自体の電源を有するように実装されてもよい。

【0444】

参照により本明細書に組み込まれるように言われる任意の特許、刊行物、または他の開示材料は、全体または一部において、組み込まれた材料が本開示に記載の既存の定義、声明、または他の開示材料と矛盾しない範囲でのみ本明細書に組み込まれることが理解されるべきである。そのようなものとして、そして必要な範囲で、本明細書に明示的に記載されている開示は、参照により本明細書に組み込まれるいかなる矛盾する材料にも優先する。参照により本明細書に組み込まれるように言われるが、本明細書に記載の既存の定義、声明、または他の開示材料と矛盾する任意の材料、またはその一部は、その組み込まれた材料と既存の開示材料との間に矛盾が生じない範囲でのみ組み込まれることになる。

【0445】

上記の説明では様々な詳細が述べられてきたが、摂取可能なイベント・マーカの電磁的感知および検出の様々な態様は、これらの特定の詳細なしで実施されてもよいことが理解されよう。たとえば、簡潔さと明瞭さのために、選択された態様は、詳細ではなくブロック図形式で示されている。本明細書で提供される詳細な説明のいくつかの部分は、コンピュータ・メモリ内に記憶されたデータに作用する命令に関して提示される場合がある。そのような説明および表現は、当業者によって、彼らの仕事の本質を他の当業者に説明および伝達するために使用される。一般に、アルゴリズムは、所望の結果をもたらす自己矛盾のない一連のステップを指し、ここで、「ステップ」は、必ずしも必要ではないが、記憶、転送、結合、比較、またはその他の操作が可能な電気信号または磁気信号の形態を取り得る物理量の操作を指す。これらの信号をビット、値、要素、シンボル、文字、用語、数字などと呼ぶことが一般的な用法である。これらおよび類似の用語は、適切な物理量と関連付けられてもよく、これらの量に適用される単なる便利なラベルである。

【0446】

前述の検討から明らかなように他に具体的に述べられていない限り、前述の説明全体を通して、「処理する」または「演算する」または「計算する」または「決定する」または「表示する」などのような用語を使用する検討は、コンピュータ・システムのレジスタおよびメモリ内の物理（電子）量として表されるデータを、コンピュータ・システム・メモリもしくはレジスタもしくは他のそのような情報記憶デバイス、情報送信デバイス、または表示デバイス内の物理量として同様に表される他のデータに操作および変換する、コンピュータ・システムまたは同様の電子コンピューティング・デバイスの動作および処理を指すことが理解される。

【0447】

「一態様」、「態様」、「一態様」、または「態様」への任意の言及が態様に関連して説明した特定の特徴、構造、または特性が少なくとも１つの態様に含まれることを意味することは、特記に値する。したがって、本明細書を通して様々な箇所における「一態様において」、「態様において」、「一態様において」、または「態様において」という句の出現は、必ずしもすべてが同じ態様を指しているとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の態様において任意の適切な方法で組み合わされてもよい。

【0448】

様々な態様が本明細書で説明されているが、それらの態様に対する多くの修正、変形、置換、変更、および等価物が実施されてもよく、当業者に見出されるであろう。また、特定の構成要素について材料が開示されている場合、他の材料が使用されてもよい。したがって、前述の説明および添付の特許請求の範囲は、開示された態様の範囲内に入るようなすべてのそのような修正形態および変形形態をカバーするように意図されていることが理解されるべきである。以下の特許請求の範囲は、すべてのそのような修正形態および変形形態をカバーすることが意図されている。

【0449】

本明細書に記載の様々な態様のいくつかまたはすべては、一般に、本明細書に記載の技術による摂取可能な識別子の電磁的感知および検出のための技術を備えてもよい。一般的な意味で、当業者は、広い範囲のハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せによって個々におよび／または集合的に実施され得る本明細書に記載の様々な態様が、様々なタイプの「電気回路」から構成されているとみなされ得ることを認識するであろう。したがって、本明細書で使用されるとき、「電気回路」は、限定はしないが、少なくとも１つの個別電気回路、少なくとも１つの集積回路を有する電気回路、少なくとも１つの特定用途向け集積回路を有する電気回路、コンピュータ・プログラムによって構成される汎用コンピューティング・デバイス（たとえば、本明細書に記載のプロセスおよび／もしくはデバイスを少なくとも部分的に実行するコンピュータ・プログラムによって構成される汎用コンピュータ、または本明細書に記載のプロセスおよび／もしくはデバイスを少なくとも部分的に実行するコンピュータ・プログラムによって構成されるマイクロプロセッサ）を形成する電気回路、メモリ・デバイス（たとえば、ランダム・アクセス・メモリの形態）を形成する電気回路、および／または通信デバイス（たとえば、モデム、通信スイッチ、または光−電気機器）を形成する電気回路を含む。当業者は、本明細書に記載の主題がアナログもしくはデジタル方式またはそれらの組合せにおいて実施され得ることを認識するであろう。

【0450】

前述の詳細な説明は、ブロック図、フローチャート、および／または例の使用を介してデバイスおよび／またはプロセスの様々な態様を述べてきた。そのようなブロック図、フローチャート、および／または例が１つまたは複数の機能および／または動作を含む限り、そのようなブロック図、フローチャート、および／または例内の各機能および／または動作は、広い範囲のハードウェア、ソフトウェア、ファームウェア、または事実上任意のそれらの組合せによって個々におよび／または集合的に実装され得ることが当業者によって理解されよう。一態様では、本明細書に記載の主題のいくつかの部分は、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、または他の集積形式を介して実装されてもよい。

【0451】

しかしながら、当業者は、本明細書に記載の態様のうちのいくつかの態様が、全体または一部において、集積回路において、１つもしくは複数のコンピュータ上で動作する１つもしくは複数のコンピュータ・プログラムとして（たとえば、１つまたは複数のコンピュータ・システム上で動作する１つまたは複数のプログラムとして）、１つもしくは複数のプロセッサ上で動作する１つもしくは複数のプログラムとして（たとえば、１つまたは複数のマイクロプロセッサ上で動作する１つまたは複数のプログラムとして）、ファームウェアとして、または事実上任意のそれらの組合せとして等しく実装され得ること、ならびに、回路を設計すること、および／またはソフトウェアおよび もしくはファームウェアのためのコードを書くことが、本開示に照らして十分に当業者のスキルの範囲内であろうことを認識するであろう。加えて、当業者は、本開示に記載の主題のメカニズムが様々な形態におけるプログラム製品として配布され得ること、および、本開示に記載の主題の例示的な態様が、実際に配布を実行するために使用される信号担持媒体の特定のタイプにかかわらず適用されることを認識するであろう。信号担持媒体の例は、限定はしないが、以下、すなわち、フロッピー・ディスク、ハード・ディスク・ドライブ、コンパクト・ディスク（ＣＤ）、デジタル・ビデオ・ディスク（ＤＶＤ）、デジタル・テープ、コンピュータ・メモリなどの記録可能型媒体と、デジタルおよび／またはアナログ通信媒体（たとえば、光ファイバ・ケーブル、導波路、有線通信リンク、ワイヤレス通信リンク（たとえば、送信機、受信機、送信ロジック、受信ロジックなど）など）のような伝送型媒体とを含む。

【0452】

当業者は、本明細書に記載の構成要素（たとえば、動作）、デバイス、オブジェクト、およびそれらに付随する検討が概念を明確にするための例として使用されること、ならびに様々な構成変更が企図されることを認識するであろう。したがって、本明細書で使用されるとき、記載された特定の見本および付随する検討は、それらのより一般的なクラスの代表であることが意図される。一般に、任意の特定の見本の使用は、そのクラスの代表であることが意図され、特定の構成要素（たとえば、動作）、デバイス、およびオブジェクトの非含有は、限定的に解釈されるべきではない。

【0453】

本明細書における実質的に任意の複数形および／または単数形の用語の使用に関して、当業者は、文脈および／または用途に適切であるように、複数形から単数形に変えるおよび／または単数形から複数形に変えることができる。様々な単数形／複数形の置換が、明確にするために本明細書に明示的に記載されていない。

【0454】

本明細書に記載の主題は、時には、異なる他の構成要素内に含まれる異なる構成要素、または異なる他の構成要素と接続された異なる構成要素を示す。そのように描写されたアーキテクチャが単なる例示であること、および、実際に同じ機能を達成する多くの他のアーキテクチャが実装されてもよいことが理解されるべきである。概念的な意味では、同じ機能を達成するための構成要素の任意の配置は、所望の機能が達成されるように効果的に「関連付けられる」。したがって、特定の機能を達成するために本明細書で組み合わされる任意の２つの構成要素は、アーキテクチャまたは中間の構成要素にかかわらず所望の機能が達成されるように、互いに「関係付けられている」とみなされ得る。同様に、そのように関連付けられた任意の２つの構成要素はまた、所望の機能を達成するために互いに「動作可能に接続」または「動作可能に結合」されているとみなされ得、そのように関連付けられることが可能な任意の２つの構成要素はまた、所望の機能を達成するために互いに「動作可能に結合可能」であるとみなされ得る。動作可能に結合可能な具体的な例は、限定はしないが、物理的に嵌合可能および／もしくは物理的に相互作用する構成要素、ならびに／またはワイヤレスで相互作用可能および／もしくはワイヤレスで相互作用する構成要素、ならびに／または論理的に相互作用するおよび／もしくは論理的に相互作用可能な構成要素を含む。

【0455】

いくつかの態様は、「結合された」および「接続された」という表現をそれらの派生語とともに使用して説明される場合がある。これらの用語は、互いに同義語として意図されていないことが理解されるべきである。たとえば、いくつかの態様は、２つ以上の要素が互いに直接物理的または電気的に接触していることを示すために「接続された」という用語を使用して説明される場合がある。別の例では、いくつかの態様は、２つ以上の要素が直接物理的または電気的に接触していることを示すために「結合された」という用語を使用して説明される場合がある。しかしながら、「結合された」という用語はまた、２つ以上の要素が互いに直接接触していないが、依然として互いに協働または相互作用することを意味する場合がある。

【0456】

いくつかの事例では、１つまたは複数の構成要素は、本明細書では、「構成された」、「構成可能」、「動作可能／動作する」、「適用された／適用可能」、「可能」、「適合可能／適合された」などと呼ばれる場合がある。当業者は、「構成された」が、一般に、文脈が別段に要求しない限り、活性状態の構成要素および／または不活性状態の構成要素および／またはスタンバイ状態の構成要素を包含することができることを認識するであろう。

【0457】

本明細書に記載の本主題の特定の態様について示し説明したが、本明細書の教示に基づいて、本明細書に記載の主題およびそのより広い態様から逸脱することなく変更および修正がなされてもよく、したがって、添付の特許請求の範囲は、本明細書に記載の主題の真の要旨および範囲内にあるようにすべてのそのような変更および修正をそれらの範囲内に包含するものであることが当業者には明らかであろう。一般に、本明細書で、特に添付の特許請求の範囲（たとえば、添付の特許請求の範囲の本文）で使用される用語は、一般に、「オープン」用語として意図されることが当業者によって理解されよう（たとえば、「含んでいる」という用語は、「限定はしないが含んでいる」として解釈されるべきであり、「有している」という用語は、「少なくとも有している」として解釈されるべきであり、「含む」という用語は、「限定はしないが含む」として解釈されるべきである、などである）。特定の数の導入された請求項の列挙が意図されている場合、そのような意図は、請求項において明示的に列挙され、そのような列挙がない場合、そのような意図は、存在しないことが当業者によってさらに理解されよう。たとえば、理解を助けるように、以下の添付の特許請求の範囲は、請求項の列挙を導入するために「少なくとも１つ」および「１つまたは複数」という導入句の使用を含む場合がある。しかしながら、そのような句の使用は、同じ請求項が「１つまたは複数」または「少なくとも１つ」という導入句および「ａ」または「ａｎ」という不定冠詞（たとえば、「ａ」および／または「ａｎ」は、典型的には、「少なくとも１つ」または「１つまたは複数」を意味すると解釈されるべきである）を含む場合でも、「ａ」または「ａｎ」という不定冠詞による請求項の列挙の導入が、そのように導入された請求項の列挙を含む任意の特定の請求項をそのような列挙を１つのみ含む請求項に限定することを意味すると解釈されるべきではなく、請求項の列挙を導入するために使用される定冠詞の使用にも同じことが当てはまる。

【0458】

加えて、特定の数の導入された請求項の列挙が明示的に列挙されているとしても、当業者は、そのような列挙が、典型的には、少なくとも列挙された数を意味すると解釈されるべきである（たとえば、他の修飾語のない「２つの列挙」の裸の列挙は、典型的には、少なくとも２つの列挙、または２つ以上の列挙を意味する）と認識するであろう。さらに、「Ａ、Ｂ、およびＣなどのうちの少なくとも１つ」に類似した規定が使用されるそれらの例では、一般に、そのような構造は、当業者が規定を理解するという意味で意図される（たとえば、「Ａ、Ｂ、およびＣのうちの少なくとも１つを有するシステム」は、限定はしないが、Ａを単独で、Ｂを単独で、Ｃを単独で、ＡおよびＢを一緒に、ＡおよびＣを一緒に、ＢおよびＣを一緒に、ならびに／またはＡ、Ｂ、およびＣを一緒になどを含む）。「Ａ、Ｂ、またはＣなどのうちの少なくとも１つ」に類似した規定が使用されるそれらの例では、一般に、そのような構造は、当業者が規定を理解するという意味で意図される（たとえば、「Ａ、Ｂ、またはＣのうちの少なくとも１つを有するシステム」は、限定はしないが、Ａを単独で、Ｂを単独で、Ｃを単独で、ＡおよびＢを一緒に、ＡおよびＣを一緒に、ＢおよびＣを一緒に、ならびに／またはＡ、Ｂ、およびＣを一緒になどを含む）。典型的には、明細書本文、特許請求の範囲、または図面にかかわらず、２つ以上の代替用語を表す離接的な単語および／または句は、文脈が別段に指示しない限り、用語のうちの１つ、用語のいずれか、または両方の用語を含む可能性を企図すると理解されるべきであることが、当業者によってさらに理解されよう。たとえば、「ＡまたはＢ」という句は、典型的には、「Ａ」または「Ｂ」または「ＡおよびＢ」の可能性を含むと理解されることになる。

【0459】

添付の特許請求の範囲に関して、当業者は、その中に列挙された動作が一般に任意の順序で実行されてもよいことを理解するであろう。また、様々な動作フローが配列において提示されているが、様々な動作は、例示されたもの以外の順序で実行されてもよく、または同時に実行されてもよいことが理解されるべきである。そのような代替の順序付けの例は、文脈が別途指示しない限り、重複、インターリーブ、中断、並べ替え、増分、準備、補足、同時、逆、または他の変形順序付けを含んでもよい。さらに、「応答する」、「関連する」、または他の過去形形容詞のような用語は、一般に、文脈が別途指示しない限り、そのような変形を排除することを意図していない。

【0460】

特定の場合、システムまたは方法の使用は、構成要素が領域の外側に配置されていても領域内で起こり得る。たとえば、分散コンピューティングの文脈では、分散コンピューティングシステムの使用は、システムの一部（たとえば、領域の外側に配置されたリレー、サーバ、プロセッサ、信号担持媒体、送信コンピュータ、受信コンピュータなど）が領域の外側に配置されている場合があっても、領域内で生じ得る。

【0461】

システムまたは方法の構成要素が領域の外側に配置および／または使用されていても、システムまたは方法の販売は、同様に領域内で起こり得る。さらに、ある領域における方法を実行するためのシステムの少なくとも一部の実装は、別の領域におけるシステムの使用を排除しない。

【0462】

様々な態様が本明細書で説明されているが、それらの態様に対する多くの修正、変形、置換、変更、および等価物が実施されてもよく、当業者に見出されるであろう。また、特定の構成要素について材料が開示されている場合、他の材料が使用されてもよい。したがって、前述の説明および添付の特許請求の範囲は、開示された態様の範囲内に入るようなすべてのそのような修正形態および変形形態をカバーするように意図されていることが理解されるべきである。以下の特許請求の範囲は、すべてのそのような修正形態および変形形態をカバーすることが意図されている。

【0463】

要約すると、本明細書に記載の概念を用いることから生じる多数の利点について説明した。１つまたは複数の態様の前述の説明は、例示および説明の目的のために提示されている。それは、網羅的であること、または開示された正確な形態への限定であることを意図していない。上記の教示に照らして、修正または変形が可能である。１つまたは複数の態様は、それによって当業者が、様々な態様を、企図される特定の用途に適したように様々な修正を伴って利用することを可能にするために、原理および実際的な用途を説明するために選択および説明された。本明細書とともに提出される特許請求の範囲が全体の範囲を定義することを意図している。

【0464】

本明細書に記載の主題の様々な態様は、以下の番号付けされた節に記載されている。

【0465】

１．電子デバイスであって、制御デバイスと、前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、前記制御デバイスに結合された部分的電源であって、前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、前記部分的電源は、前記制御デバイスに電気的に結合された第１の材料と、前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、を備える、前記部分的電源と、前記ドライバ回路に結合されたインダクタと、を備え、前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、電子デバイス。

【0466】

２．前記ドライバ回路は、シングルエンド型ドライバ回路を備える、節１に記載の電子デバイス。

【0467】

３・前記ドライバ回路は、プッシュプルＨブリッジ型ドライバ回路を備える、節１に記載の電子デバイス。

【0468】

４．前記ドライバ回路は、交差結合トランジスタと、前記交差結合トランジスタのドレイン間に結合されたキャパシタと、を備え、前記インダクタは、前記交差結合トランジスタのドレイン間に結合される、節１に記載の電子デバイス。

【0469】

５．前記電子デバイスは、さらに、バッテリ倍電圧回路と、前記バッテリ倍電圧回路に結合されたパルス生成器回路と、前記パルス生成器回路に結合されたインダクタ放電回路と、を備える、節１に記載の電子デバイス。

【0470】

６．前記バッテリ倍電圧回路は、第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、クロック段と、を備え、前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、節５に記載の電子デバイス。

【0471】

７．前記パルス生成器回路は、第１および第２のトリガ回路と、遅延した前記第２のトリガ回路の入力において遅延時定数τを設定する抵抗器Ｒ及びキャパシタＣを備えるＲＣタイミング回路と、遅延していない前記第１のトリガ回路の出力に結合されたインバータと、前記インバータの出力に結合された第１の入力と、前記第２のトリガ回路の出力に結合された第２の入力と、インダクタ・トリガ回路に結合された出力と、を有する論理ゲートと、前記第１のトリガ回路の前記入力に結合され、前記ＲＣタイミング回路に結合された第１の発振器と、前記インダクタ・トリガ回路に結合された第２の発振器と、を備える、節５に記載の電子回路。

【0472】

８．前記インダクタ放電回路は、キャパシタ充電回路と、結合回路と、前記インダクタを充電および放電するための充電回路および放電回路と、を備える、節５に記載の電子デバイス。

【0473】

９．前記ドライバ回路は、インパルス通信プロトコルを実装するように構成される、節１に記載の電子デバイス。

【0474】

１０．前記第１および第２の材料が前記導電性流体と接触している結果として前記電位差を提供するように、前記第１および第２の材料が選択される、節１に記載の電子デバイス。

【0475】

１１．前記電子デバイスは、さらに、第１および第２の端子と、制御端子と、を備える電子スイッチを備え、前記制御端子は、前記ドライバ回路に動作可能に結合され、前記第１の端子は、前記インダクタに結合され、前記第２の端子は、前記第２の材料に結合され、前記インダクタは、前記第１の材料と前記電子スイッチの前記第１の端子との間に結合され、前記ドライバ回路は、前記電流が前記インダクタを通って発生されるように、前記第１の材料と前記第２の材料との間の前記電子スイッチのコンダクタンスを変えるように構成される、節１に記載の電子デバイス。

【0476】

１２．前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、節１に記載の電子デバイス。

【0477】

１３．前記少なくとも２つの誘導性素子は、前記別々の絶縁下部構造間に形成されたビアを介して結合される、節１２に記載の電子デバイス。

【0478】

１４．受信機回路であって、共振回路と、前記共振回路に結合された低雑音電圧増幅器と、前記低雑音電圧増幅器の出力に結合された受信機プロセッサ回路と、を備え、前記受信機プロセッサは、インパルス通信信号を表すアナログ信号を受信し、前記アナログ信号をデジタル信号に変換し、前記インパルス通信信号として送信されたデータを再生するために前記デジタル信号を復号するように構成される、受信機回路。

【0479】

１５．前記受信機は、さらに、前記低雑音増幅器と前記受信機プロセッサ回路との間に結合された狭帯域共振器を備える、節１４に記載の受信機回路。

【0480】

１６．受信機回路であって、受信インダクタと、前記受信コイルに結合されたトランスインピーダンス増幅器と、前記トランスインピーダンス増幅器の出力に結合された増幅器と、前記増幅器の出力に結合された受信機プロセッサ回路と、を備え、前記受信機プロセッサは、インパルス通信信号を表すアナログ信号を受信し、前記アナログ信号をデジタル信号に変換し、前記インパルス通信信号として送信されたデータを再生するために前記デジタル信号を復号するように構成される、受信機回路。

【0481】

１７．前記受信機プロセッサは、アナログ−デジタル・コンバータ（ＡＤＣ）と、前記ＡＤＣの出力に結合されたデジタル信号プロセッサと、を備える、節１６に記載の受信機回路。

【0482】

１８．前記受信機は、互いに直交して離間された少なくとも３つの受信インダクタと、対応する直交して離間されたインダクタに結合された少なくとも３つの増幅器と、前記少なくとも３つの増幅器の受信機出力へのマルチプレクサと、前記マルチプレクサの出力に結合されたアナログ−デジタル・コンバータ（ＡＤＣ）と、前記ＡＤＣの出力に結合されたデジタル信号プロセッサと、を備える、節１６に記載の受信機。

【0483】

１９．前記３つのインダクタのうちの少なくとも１つは、全体的に細長いフォーム・ファクタを有する、節１８に記載の受信機。

【0484】

２０．前記３つのインダクタのうちの少なくとも１つは、全体的に平坦なフォーム・ファクタを有する、節１８に記載の受信機。

【0485】

２１．前記受信機は、前記マルチプレクサの出力に結合された複数の帯域通過フィルタであって、各帯域通過フィルタが異なる周波数帯に同調された前記複数の帯域通過フィルタと、前記対応する複数の帯域通過フィルタに結合された複数の増幅器と、前記帯域通過フィルタの出力に結合された入力を有し、前記デジタル信号プロセッサに結合された出力を有する複数のアナログ−デジタル・コンバータ（ＡＤＣ）と、を備える、節１６に記載の受信機。

【0486】

２２．前記受信機は、さらに、ワイヤレス通信要素を備える、節２１に記載の受信機。

【0487】

２３．前記受信機は、複数の受信インダクタと、複数のインダクタに結合された複数の対応する増幅器と、前記複数の増幅器の受信機出力を受信するマルチプレクサと、前記マルチプレクサの出力に結合されたアナログ−デジタル・コンバータ（ＡＤＣ）と、前記ＡＤＣの出力に結合されたデジタル信号プロセッサと、を備える、節１６に記載の受信機。

【0488】

前記複数の受信インダクタは、円形パターンに配置される、節２３に記載の受信機回路。
以下の項目は、国際出願時の特許請求の範囲に記載の要素である。
（項目１）
電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路であって、交差結合トランジスタと、前記交差結合トランジスタのドレイン間に結合されたキャパシタと、を備える前記ドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタと、
を備え、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタは、前記交差結合トランジスタの前記ドレインの間に結合され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、電子デバイス。
（項目２）
前記ドライバ回路は、シングルエンド型ドライバ回路を備える、項目１に記載の電子デバイス。
（項目３）
前記ドライバ回路は、プッシュプルＨブリッジ型ドライバ回路を備える、項目１に記載の電子デバイス。
（項目４）
前記電子デバイスは、さらに、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、
を備える、項目１に記載の電子デバイス。
（項目５）
前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、項目４に記載の電子デバイス。
（項目６）
前記パルス生成器回路は、
遅延していないトリガ回路と、
遅延したトリガ回路と、
インダクタ・トリガ回路と、
前記遅延したトリガ回路の入力において遅延時定数τを設定する抵抗器Ｒ及びキャパシタＣを備えるＲＣタイミング回路と、
前記遅延していないトリガ回路の出力に結合されたインバータと、
前記インバータの出力に結合された第１の入力と、前記遅延したトリガ回路の出力に結合された第２の入力と、インダクタ・トリガ回路に結合された出力と、を有する論理ゲートと、
前記遅延していないトリガ回路の前記入力に結合され、前記ＲＣタイミング回路に結合された第１の発振器と、
前記インダクタ・トリガ回路に結合された第２の発振器と、
を備える、項目４に記載の電子デバイス。
（項目７）
前記インダクタ放電回路は、
キャパシタ充電回路と、
結合回路と、
前記インダクタを充電および放電するための充電回路および放電回路と、
を備える、項目４に記載の電子デバイス。
（項目８）
前記ドライバ回路は、インパルス通信プロトコルを実装するように構成される、項目１に記載の電子デバイス。
（項目９）
前記第１および第２の材料が前記導電性流体と接触している結果として前記電位差を提供するように、前記第１および第２の材料が選択される、項目１に記載の電子デバイス。
（項目１０）
前記電子デバイスは、さらに、
第１および第２の端子と、制御端子と、を備える電子スイッチを備え、
前記制御端子は、前記ドライバ回路に動作可能に結合され、
前記第１の端子は、前記インダクタに結合され、
前記第２の端子は、前記第２の材料に結合され、
前記インダクタは、前記第１の材料と前記電子スイッチの前記第１の端子との間に結合され、
前記ドライバ回路は、さらに、前記電流が前記インダクタを通って発生されるように、前記第１の材料と前記第２の材料との間の前記電子スイッチのコンダクタンスを変えるように構成される、項目１に記載の電子デバイス。
（項目１１）
前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、項目１に記載の電子デバイス。
（項目１２）
前記少なくとも２つの誘導性素子は、前記別々の絶縁下部構造間に形成されたビアを介して結合される、項目１１に記載の電子デバイス。
（項目１３）
電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタであって、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、前記インダクタと、
電子スイッチと、
を備え、
前記電子スイッチは、第１および第２の端子と、制御端子と、を備え、
前記制御端子は、前記ドライバ回路に動作可能に結合され、
前記第１の端子は、前記インダクタに結合され、
前記第２の端子は、前記第２の材料に結合され、
前記インダクタは、前記第１の材料と前記電子スイッチの前記第１の端子との間に結合され、
前記ドライバ回路は、さらに、前記電流が前記インダクタを通って発生されるように、前記第１の材料と前記第２の材料との間の前記電子スイッチのコンダクタンスを変えるように構成される、電子デバイス。
（項目１４）
前記電子デバイスは、さらに、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、
を備える、項目１３に記載の電子デバイス。
（項目１５）
前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、項目１４に記載の電子デバイス。
（項目１６）
電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタと、
を備え、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更され、
前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、電子デバイス。
（項目１７）
前記少なくとも２つの誘導性素子は、前記別々の絶縁下部構造間に形成された表面領域を介して結合される、項目１６に記載の電子デバイス。
（項目１８）
前記電子デバイスは、さらに、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、
を備える、項目１６に記載の電子デバイス。
（項目１９）
前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、項目１８に記載の電子デバイス。
（項目２０）
電子デバイスであって、
制御デバイスと、
前記制御デバイスに結合され、コンダクタンスを変更するように構成されたドライバ回路と、
前記制御デバイスに結合された部分的電源であって、
前記部分的電源は、導電性流体と接触している結果として前記制御デバイスおよび前記ドライバ回路に電位差を提供するように構成され、
前記部分的電源は、
前記制御デバイスに電気的に結合された第１の材料と、
前記制御デバイスに電気的に結合され、前記第１の材料から電気的に絶縁された第２の材料と、
を備える、前記部分的電源と、
前記ドライバ回路に結合されたインダクタであって、
前記ドライバ回路は、前記インダクタを流れる電流を発生するように構成され、
前記インダクタを流れる前記電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される、前記インダクタと、
前記部分的電源に結合された倍電圧回路と、
前記倍電圧回路に結合されたパルス生成器回路と、
前記パルス生成器回路に結合されたインダクタ放電回路と、を備える、電子デバイス。
（項目２１）
前記倍電圧回路は、
第１および第２のスイッチドキャパシタを備えるスイッチドキャパシタ段であって、入力電圧を受け取り、前記入力電圧の２倍の大きさを有する出力電圧を出力する前記スイッチドキャパシタ段と、
クロック段と、
を備え、
前記クロック段は、パルス列を受信し、反対の位相のクロックパルスを生成し、
前記反対の位相のクロックパルスは、前記第１および第２のキャパシタを、前記入力電圧の２倍に等しい電圧に交互に充電させる、項目２０に記載の電子デバイス。
（項目２２）
前記パルス生成器回路は、
遅延していないトリガ回路と、
遅延したトリガ回路と、
インダクタ・トリガ回路と、
前記遅延したトリガ回路の入力において遅延時定数τを設定する抵抗器Ｒ及びキャパシタＣを備えるＲＣタイミング回路と、
前記遅延していないトリガ回路の出力に結合されたインバータと、
前記インバータの出力に結合された第１の入力と、前記遅延したトリガ回路の出力に結合された第２の入力と、インダクタ・トリガ回路に結合された出力と、を有する論理ゲートと、
前記遅延していないトリガ回路の前記入力に結合され、前記ＲＣタイミング回路に結合された第１の発振器と、
前記インダクタ・トリガ回路に結合された第５の発振器と、
を備える、項目２０に記載の電子デバイス。
（項目２３）
前記インダクタ放電回路は、
キャパシタ充電回路と、
結合回路と、
前記インダクタを充電および放電するための充電回路および放電回路と、
を備える、項目２０に記載の電子デバイス。
（項目２４）
前記インダクタは、半導体集積回路の別々の絶縁下部構造上に形成された少なくとも２つの誘導性素子を備える、項目２０に記載の電子デバイス。

【要約】

制御デバイスと、制御デバイスに結合されたドライバ回路とを有する電子デバイスが提供される。ドライバ回路はコンダクタンスを変えるように構成される。部分的電源が制御デバイスに結合され、部分的電源が導電性流体と接触している結果として制御デバイスおよびドライバ回路に電位差を提供するように構成される。部分的電源は、制御デバイスに電気的に結合された第１の材料と、制御デバイスに電気的に結合され、第１の材料から電気的に絶縁された第２の材料とを含む。インダクタがドライバ回路に結合される。ドライバ回路は、インダクタを流れる電流を発生するように構成される。インダクタを流れる発生された電流の大きさは、受信機によって遠隔検出可能な符号化信号を生成するように変更される。受信および復号するための受信機も開示される。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図7A】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図21A】

【図22】

【図22A】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】

【図67】

【図68】

【図69】

【図70】

【図71】

【図72】

【図73】

【図74】

【図75】

【図76】

【図77】

【図78】

【図79】

【図80】

【図81】

【図82】

【図83】

【図84】

【図85】

【図86】

【図87】

【図88】

【図89】

【図90】

【図91】

【図92】

【図93】

【図94】

【図95】

【図96】

【図97】

【図98】

【図99】

【図100】

【図101】

【図102】

【図103】

【図104】

【図105】

【図106】

【図107】

【図108】

【図109】

【図110】

【図111】