知財求人 - 知財ポータルサイト「IP Force」
特許6554325絶縁同期整流型ＤＣ／ＤＣコンバータおよびそのフィードバック回路、その同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6554325
(24)【登録日】2019年7月12日
(45)【発行日】2019年7月31日
(54)【発明の名称】絶縁同期整流型ＤＣ／ＤＣコンバータおよびそのフィードバック回路、その同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
(51)【国際特許分類】
H02M 3/28 20060101AFI20190722BHJP
【ＦＩ】
H02M3/28 C
H02M3/28 H
【請求項の数】23
【全頁数】26
(21)【出願番号】特願2015-108898(P2015-108898)
(22)【出願日】2015年5月28日
(65)【公開番号】特開2016-36242(P2016-36242A)
(43)【公開日】2016年3月17日
【審査請求日】2018年4月20日
(31)【優先権主張番号】特願2014-158075(P2014-158075)
(32)【優先日】2014年8月1日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】菊池 弘基
(72)【発明者】
【氏名】清水 亮
【審査官】
麻生 哲朗
(56)【参考文献】
【文献】
米国特許出願公開第２００５／０２４８９６４（ＵＳ，Ａ１）
【文献】
特開２０１４−１３８４５８（ＪＰ，Ａ）
【文献】
特開平１１−０９８８３４（ＪＰ，Ａ）
【文献】
特開２００８−０９８８８９（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ ３／２８
(57)【特許請求の範囲】
【請求項1】
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置されるフィードバック回路であって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
一端が前記フォトカプラ接続端子と接続されるダイオードと、
前記フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの他端と接続される第１出力トランジスタと、を含み、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
そのベース／ゲートに前記異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの前記他端と接続される第２出力トランジスタを含み、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化されることを特徴とするフィードバック回路。
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
一端が前記フォトカプラ接続端子と接続されるダイオードと、
前記フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの他端と接続される第１出力トランジスタと、を含み、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
そのベース／ゲートに前記異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの前記他端と接続される第２出力トランジスタを含み、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化されることを特徴とするフィードバック回路。
【請求項2】
前記ＤＣ／ＤＣコンバータの２次側に流れる電流に応じた電流検出信号とその上限レベルの誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込む過電流保護回路をさらに備えることを特徴とする請求項１に記載のフィードバック回路。
【請求項3】
前記過電流保護回路は、前記エラーアンプと同様の構成を有することを特徴とする請求項２に記載のフィードバック回路。
【請求項4】
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態の少なくとも一方を検出可能に構成されることを特徴とする請求項１から３のいずれかに記載のフィードバック回路。
【請求項5】
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される請求項１から４のいずれかに記載のフィードバック回路と、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される請求項１から４のいずれかに記載のフィードバック回路と、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項6】
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、前記ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラであって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
一端が前記フォトカプラ接続端子と接続されるダイオードと、
前記フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの他端と接続される第１出力トランジスタと、を含み、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
そのベース／ゲートに前記異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの前記他端と接続される第２出力トランジスタを含み、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子に作用する保護回路と、
を備え、
単一のモジュールにパッケージ化されることを特徴とする同期整流コントローラ。
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
一端が前記フォトカプラ接続端子と接続されるダイオードと、
前記フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの他端と接続される第１出力トランジスタと、を含み、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
そのベース／ゲートに前記異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記ダイオードの前記他端と接続される第２出力トランジスタを含み、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子に作用する保護回路と、
を備え、
単一のモジュールにパッケージ化されることを特徴とする同期整流コントローラ。
【請求項7】
前記ＤＣ／ＤＣコンバータの２次側に流れる電流に応じた電流検出信号とその上限レベルの誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込む過電流保護回路をさらに備えることを特徴とする請求項６に記載の同期整流コントローラ。
【請求項8】
前記過電流保護回路は、前記エラーアンプと同様の構成を有することを特徴とする請求項７に記載の同期整流コントローラ。
【請求項9】
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態の少なくとも一方を検出可能に構成されることを特徴とする請求項６から８のいずれかに記載の同期整流コントローラ。
【請求項10】
前記異常検出回路および前記エラーアンプのセットと前記駆動回路とは、電源プレーンが独立しており、またそれらのグランドプレーンが独立していることを特徴とする請求項６から９のいずれかに記載の同期整流コントローラ。
【請求項11】
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、前記ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラであって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子に作用する保護回路と、
を備え、
単一のモジュールにパッケージ化され、
前記異常検出回路および前記エラーアンプのセットと前記駆動回路とは、電源プレーンが独立しており、またそれらのグランドプレーンが独立しており、
前記同期整流トランジスタは、前記２次巻線の高電位側に挿入されるものであり、
前記トランスは、その２次側に設けられた補助巻線をさらに有し、
前記ＤＣ／ＤＣコンバータは、前記補助巻線を利用して前記同期整流トランジスタと前記２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、
前記駆動回路の前記グランドプレーンには、前記ラインの電位が供給され、前記駆動回路の前記電源プレーンには、前記外部電源電圧が供給されることを特徴とする同期整流コントローラ。
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子に作用する保護回路と、
を備え、
単一のモジュールにパッケージ化され、
前記異常検出回路および前記エラーアンプのセットと前記駆動回路とは、電源プレーンが独立しており、またそれらのグランドプレーンが独立しており、
前記同期整流トランジスタは、前記２次巻線の高電位側に挿入されるものであり、
前記トランスは、その２次側に設けられた補助巻線をさらに有し、
前記ＤＣ／ＤＣコンバータは、前記補助巻線を利用して前記同期整流トランジスタと前記２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、
前記駆動回路の前記グランドプレーンには、前記ラインの電位が供給され、前記駆動回路の前記電源プレーンには、前記外部電源電圧が供給されることを特徴とする同期整流コントローラ。
【請求項12】
前記エラーアンプおよび前記異常検出回路の共通の前記電源プレーンには、前記フォトカプラ接続端子の電圧から生成された内部電源電圧が供給され、前記エラーアンプおよび前記異常検出回路の共通の前記グランドプレーンには前記ＤＣ／ＤＣコンバータの２次側の接地電位が供給されることを特徴とする請求項１１に記載の同期整流コントローラ。
【請求項13】
１次巻線および２次巻線を有するトランスと、
前記トランスの前記１次巻線と接続されるスイッチングトランジスタと、
前記トランスの前記２次巻線と接続される同期整流トランジスタと、
出力キャパシタと、
フォトカプラと、
前記同期整流トランジスタをスイッチングするとともに、前記出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、前記フォトカプラの入力側に供給する請求項６から１２のいずれかに記載の同期整流コントローラと、
前記フォトカプラの出力側と接続され、前記同期整流コントローラが生成した前記電流に応じたフィードバック信号に応じて、前記スイッチングトランジスタを駆動する１次側コントローラと、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
前記トランスの前記１次巻線と接続されるスイッチングトランジスタと、
前記トランスの前記２次巻線と接続される同期整流トランジスタと、
出力キャパシタと、
フォトカプラと、
前記同期整流トランジスタをスイッチングするとともに、前記出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、前記フォトカプラの入力側に供給する請求項６から１２のいずれかに記載の同期整流コントローラと、
前記フォトカプラの出力側と接続され、前記同期整流コントローラが生成した前記電流に応じたフィードバック信号に応じて、前記スイッチングトランジスタを駆動する１次側コントローラと、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項14】
フライバック型であることを特徴とする請求項５または１３に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項15】
フォワード型であることを特徴とする請求項５または１３に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項16】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１４または１５に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１４または１５に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項17】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項１４または１５に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項１４または１５に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項18】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項１４または１５に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項１４または１５に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【請求項19】
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置されるフィードバック回路であって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化され、
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態を検出可能に構成され、
前記異常検出回路は、
前記過電圧状態を検出する第１検出回路と、
前記過熱状態を検出する第２検出回路と、
所定時間より長い期間にわたり前記過電圧状態と前記過熱状態の少なくとも一方が発生すると、前記異常検出信号をアサートするタイマー回路と、
を含むことを特徴とするフィードバック回路。
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化され、
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態を検出可能に構成され、
前記異常検出回路は、
前記過電圧状態を検出する第１検出回路と、
前記過熱状態を検出する第２検出回路と、
所定時間より長い期間にわたり前記過電圧状態と前記過熱状態の少なくとも一方が発生すると、前記異常検出信号をアサートするタイマー回路と、
を含むことを特徴とするフィードバック回路。
【請求項20】
前記タイマー回路は、
その出力が前記異常検出信号であるフリップフロップと、
前記所定時間より長い期間にわたり前記過電圧状態と前記過熱状態の少なくとも一方が発生すると、前記フリップフロップにトリガを与えるタイマーと、
を含むことを特徴とする請求項１９に記載のフィードバック回路。
その出力が前記異常検出信号であるフリップフロップと、
前記所定時間より長い期間にわたり前記過電圧状態と前記過熱状態の少なくとも一方が発生すると、前記フリップフロップにトリガを与えるタイマーと、
を含むことを特徴とする請求項１９に記載のフィードバック回路。
【請求項21】
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置されるフィードバック回路であって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化され、
前記フィードバック回路、前記同期整流コントローラおよび前記同期整流トランジスタは、ひとつのモジュールにパッケージ化され、
前記ひとつのモジュールは、ゲートに所定のバイアス電圧を受け、一端が前記同期整流トランジスタのドレインと接続され、他端の電圧が前記同期整流トランジスタのゲート信号の生成に使用されるＦＥＴ（Field Effect Transistor）を含むことを特徴とするフィードバック回路。
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化され、
前記フィードバック回路、前記同期整流コントローラおよび前記同期整流トランジスタは、ひとつのモジュールにパッケージ化され、
前記ひとつのモジュールは、ゲートに所定のバイアス電圧を受け、一端が前記同期整流トランジスタのドレインと接続され、他端の電圧が前記同期整流トランジスタのゲート信号の生成に使用されるＦＥＴ（Field Effect Transistor）を含むことを特徴とするフィードバック回路。
【請求項22】
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置されるフィードバック回路であって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
前記フィードバック回路、前記同期整流コントローラおよび前記同期整流トランジスタは、ひとつのモジュールにパッケージ化され、
前記ひとつのモジュールは、前記同期整流トランジスタのドレインと共通に接続される２個のドレインピンを含むことを特徴とするフィードバック回路。
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
前記フィードバック回路、前記同期整流コントローラおよび前記同期整流トランジスタは、ひとつのモジュールにパッケージ化され、
前記ひとつのモジュールは、前記同期整流トランジスタのドレインと共通に接続される２個のドレインピンを含むことを特徴とするフィードバック回路。
【請求項23】
前記ひとつのモジュールは、
前記同期整流トランジスタの最大オン時間を規定するため第１ピンと、
前記フォトカプラ接続端子である第２ピンと、
電源電圧を受ける第３ピンと、
前記同期整流トランジスタのソースと接続される第４ピンと、
前記電圧検出信号を受ける第５ピンと、
外部のグランドと接続される第６ピンと、
をさらに有し、
前記第１ピンから前記第４ピンはパッケージの１辺に沿って設けられ、前記第５ピンおよび前記第６ピンおよび前記２個のドレインピンは、前記パッケージの別の辺に沿って設けられることを特徴とする請求項２２に記載のフィードバック回路。
前記同期整流トランジスタの最大オン時間を規定するため第１ピンと、
前記フォトカプラ接続端子である第２ピンと、
電源電圧を受ける第３ピンと、
前記同期整流トランジスタのソースと接続される第４ピンと、
前記電圧検出信号を受ける第５ピンと、
外部のグランドと接続される第６ピンと、
をさらに有し、
前記第１ピンから前記第４ピンはパッケージの１辺に沿って設けられ、前記第５ピンおよび前記第６ピンおよび前記２個のドレインピンは、前記パッケージの別の辺に沿って設けられることを特徴とする請求項２２に記載のフィードバック回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【0002】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいは電子機器の外部の電源アダプタ（ＡＣアダプタ）にＡＣ／ＤＣコンバータが内蔵される場合もある。
【0003】
図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。
【0004】
商用交流電圧ＶＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、商用交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧ＶＩＮに変換される。
【0005】
絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧ＶＩＮを受け、それを降圧して、目標値に安定化された出力電圧ＶＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。
【0006】
ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、シャントレギュレータ２０６、出力回路２１０およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、を含む。出力回路２１０のトポロジーは、一般的なフライバックコンバータのそれであるため、説明を省略する。
【0007】
スイッチングトランジスタＭ１がスイッチングすることにより、入力電圧ＶＩＮが降圧され、出力電圧ＶＯＵＴが生成される。そしてコントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、出力電圧ＶＯＵＴを目標値に安定化させる。
【0008】
ＤＣ／ＤＣコンバータ２００ｒの出力電圧ＶＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。シャントレギュレータ２０６は、分圧された電圧（電圧検出信号）ＶＳと所定の基準電圧ＶＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流ＩＥＲＲを、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。
【0009】
フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流ＩＥＲＲに応じたフィードバック電流ＩＦＢが流れる。このフィードバック電流ＩＦＢが、抵抗およびキャパシタにより平滑化され、コントローラ２０２のフィードバック（ＦＢ）端子に入力される。コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）ＶＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開２０１０−０７４９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
絶縁型ＤＣ／ＤＣコンバータでは、１次側のみでなく２次側においても、過電圧状態、温度異常、過電流状態などの異常が発生しうるところ、図１の構成ではそれを検出することができず、２次側に関しては回路保護機能が存在しない。
【0012】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、２次側の異常を検出し、異常発生時には回路を保護可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【0013】
本発明のある態様は、絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置されるフィードバック回路に関する。絶縁同期整流型ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フィードバック用フォトカプラと、フィードバック用フォトカプラの出力側と接続され、フィードバック用フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する同期整流コントローラと、フィードバック用フォトカプラの入力側と接続されるフィードバック回路と、を備える。フィードバック回路は、フォトカプラの入力側と接続されるフォトカプラ接続端子と、ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流をフォトカプラ接続端子を介してフォトカプラの入力側から引き込むエラーアンプと、ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、フォトカプラ接続端子と接続され、異常検出信号がアサートされると、エラーアンプによるフィードバックが無効となり、スイッチングトランジスタのオン時間が減少するように、フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、を備え、単一のモジュールにパッケージ化される。
【0014】
この態様によれば、エラーアンプを有するフィードバック回路に、異常検出回路をあわせて集積化したことにより、ＤＣ／ＤＣコンバータの２次側における異常状態を検出することができる。そして異常が検出された場合には、保護回路により、エラーアンプによる電圧フィードバックを無効化して、スイッチングトランジスタのデューティ比を低下させることで、２次側に供給される電力を低下させ、回路を保護することができる。また、ディスクリート素子で構成されるシャントレギュレータに代えて、半導体基板に集積化されたエラーアンプを用いることで、消費電力を低減できる。
【0015】
エラーアンプは、電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、そのベース／ゲートに差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインがフォトカプラ接続端子と接続される出力トランジスタと、を含んでもよい。保護回路は、そのベース／ゲートに異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインがフォトカプラ接続端子と接続される出力トランジスタを含んでもよい。
【0016】
ある態様のフィードバック回路は、ＤＣ／ＤＣコンバータの２次側に流れる電流に応じた電流検出信号とその上限レベルの誤差を増幅し、誤差に応じた電流をフォトカプラ接続端子を介してフォトカプラの入力側から引き込む過電流保護回路をさらに備えてもよい。これにより、電圧フィードバック経路を利用して過電流保護を実現できる。
【0017】
過電流保護回路は、エラーアンプと同様の構成を有してもよい。これにより垂下特性を実現できる。
【0018】
異常検出回路は、ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態の少なくとも一方を検出可能に構成されてもよい。
【0019】
ある態様のフィードバック回路は、出力トランジスタのコレクタ／ドレインと、フォトカプラ接続端子の間に設けられたダイオードと、フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、をさらに備えてもよい。これによれば、フィードバックの状態や異常検出の有無にかかわらず、フォトカプラ接続端子の電圧を、ダイオードのツェナー電圧より高くクランプできるため、内部電源電圧を安定化できる。
【0020】
本発明の別の態様は、絶縁同期整流ＤＣ／ＤＣコンバータに関する。絶縁同期整流ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フィードバック用フォトカプラと、フィードバック用フォトカプラの出力側と接続され、フィードバック用フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する同期整流コントローラと、フィードバック用フォトカプラの入力側と接続される上述のいずれかのフィードバック回路と、を備えてもよい。
【0021】
本発明の別の態様は、絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラに関する。絶縁同期整流型ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、を備える。同期整流コントローラは、同期整流トランジスタをスイッチングする駆動回路と、フォトカプラの入力側と接続されるフォトカプラ接続端子と、ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流をフォトカプラ接続端子を介してフォトカプラの入力側から引き込むエラーアンプと、ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、フォトカプラ接続端子と接続され、異常検出信号がアサートされると、エラーアンプによるフィードバックが無効となり、スイッチングトランジスタのオン時間が減少するように、フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、を備え、単一のモジュールにパッケージ化される。
【0022】
この態様によると、同期整流コントローラに、エラーアンプおよび異常検出回路をあわせて集積化したことにより、ＤＣ／ＤＣコンバータの２次側における異常状態を検出することができる。そして異常が検出された場合には、保護回路により、エラーアンプによる電圧フィードバックを無効化して、スイッチングトランジスタのデューティ比を低下させることで、２次側に供給される電力を低下させ、回路を保護することができる。また、ディスクリート素子で構成されるシャントレギュレータに代えて、半導体基板に集積化されたエラーアンプを用いることで、消費電力を低減できる。
【0023】
異常検出回路およびエラーアンプのセットと駆動回路とは、電源プレーンが独立しており、またそれらのグランドプレーンが独立していてもよい。これにより、同期整流トランジスタを、トランスの２次巻線の高電位側（出力端子側）に配置することができる。
【0024】
同期整流トランジスタは、２次巻線の高電位側に挿入されるものであり、トランスは、その２次側に設けられた補助巻線をさらに有してもよい。ＤＣ／ＤＣコンバータは、補助巻線を利用して同期整流トランジスタと２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、駆動回路のグランドプレーンには、ラインの電位が供給され、駆動回路の電源プレーンには、外部電源電圧が供給されてもよい。
【0025】
エラーアンプおよび異常検出回路の共通の電源プレーンには、フォトカプラ接続端子の電圧から生成された内部電源電圧が供給され、エラーアンプおよび異常検出回路の共通のグランドプレーンにはＤＣ／ＤＣコンバータの２次側の接地電位が供給されてもよい。
【0026】
本発明の別の態様は、絶縁同期整流ＤＣ／ＤＣコンバータに関する。絶縁同期整流ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、出力キャパシタと、フォトカプラと、同期整流トランジスタをスイッチングするとともに、出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、フォトカプラの入力側に供給する上述のいずれかの同期整流コントローラと、フォトカプラの出力側と接続され、同期整流コントローラが生成した電流に応じたフィードバック信号に応じて、スイッチングトランジスタを駆動する１次側コントローラと、を備えてもよい。
【0027】
本発明のさらに別の態様もまた、絶縁同期整流型ＤＣ／ＤＣコンバータである。この絶縁同期整流型ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタをスイッチングする駆動回路と、ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流をフォトカプラの入力側から引き込むエラーアンプと、ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、異常検出信号がアサートされると、エラーアンプによるフィードバックが無効となり、スイッチングトランジスタのオン時間が減少するように、フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、を備える。
【0028】
ＤＣ／ＤＣコンバータは、フライバック型であってもよいし、フォワード型であってもよい。
【0029】
本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【0030】
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【0031】
本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。
【0032】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0033】
本発明のある態様によれば、絶縁同期整流型ＤＣ／ＤＣコンバータにおいて２次側の異常を検出し、異常発生時には回路を保護できる。
【図面の簡単な説明】
【0034】
【図1】本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。
【図2】第１の実施の形態に係るＡＣ／ＤＣコンバータの回路図である。
【図5】第２の実施の形態に係るＡＣ／ＤＣコンバータの回路図である。
【図6】第３の実施の形態に係るＡＣ／ＤＣコンバータの回路図である。
【図8】第３の実施の形態に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータのブロック図である。
【図11】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【発明を実施するための形態】
【0035】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0036】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【0037】
（第１の実施の形態）図２は、第１の実施の形態に係るＡＣ／ＤＣコンバータ１００の回路図である。ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、絶縁型のＤＣ／ＤＣコンバータ２００を備える。
【0038】
絶縁型のＤＣ／ＤＣコンバータ２００は、１次側コントローラ２０２、フォトカプラ２０４、出力回路２１０、同期整流コントローラ３００、フィードバックＩＣ（集積回路）４００を備える。出力回路２１０は、フライバック同期整流型のトポロジーを有し、トランスＴ１、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、出力キャパシタＣ１を備える。本実施の形態において同期整流トランジスタＭ２は、トランスＴ１の２次巻線Ｗ２よりも高電位側（出力端子Ｐ２側）に挿入されている。
【0039】
トランスＴ１の補助巻線Ｗ４、ダイオードＤ４、キャパシタＣ４は、同期整流トランジスタＭ２のソースを基準として、外部電源電圧ＶＣＣ１を生成する。同期整流コントローラ３００は、ＤＣ／ＤＣコンバータ２００の２次側に配置され、同期整流トランジスタＭ２をスイッチングする。外部電源電圧ＶＣＣ１は、同期整流コントローラ３００の電源（ＶＣＣ）端子に供給される。同期整流コントローラ３００の接地（ＧＮＤ）端子は、同期整流トランジスタＭ２のソースと接続される。同期整流コントローラ３００のＶＤ端子には、同期整流トランジスタＭ２のドレイン電圧ＶＤが入力される。ＯＵＴ端子には同期整流トランジスタＭ２のゲートが接続される。なお同期整流トランジスタＭ２は、同期整流コントローラ３００に内蔵されてもよい。
【0040】
同期整流コントローラ３００による同期整流トランジスタＭ２の制御方式は特に限定されないが、たとえば同期整流コントローラ３００は、少なくとも同期整流トランジスタＭ２の両端間電圧、つまりドレインソース間電圧ＶＤＳにもとづいてパルス信号を生成し、パルス信号にもとづいて同期整流トランジスタＭ２をスイッチングしてもよい。
【0041】
具体的には同期整流コントローラ３００は、駆動回路およびパルス発生器（図２に不図示、図５のパルス発生器３０４、ドライバ３０６）を含む。パルス発生器は、ドレインソース間電圧ＶＤＳと、２つの負のしきい値電圧ＶＴＨ１、ＶＴＨ２にもとづいてパルス信号を生成することができる。２つのしきい値は、ＶＴＨ１＜ＶＴＨ２＜０となるよう定められる。たとえばＶＴＨ１＝−５０ｍＶ、ＶＴＨ２＝−１０ｍＶである。パルス発生器は、ドレインソース電圧ＶＤＳが負の第１しきい値ＶＴＨ１より低くなると、パルス信号を、同期整流トランジスタＭ２のオンを指示するレベル（オンレベル、たとえばハイレベル）とし、その後、ドレインソース間電圧ＶＤＳがＶＴＨ２より高くなると、同期整流トランジスタＭ２のオフを指示するレベル（オフレベル、たとえばローレベル）とする。駆動回路は、パルス発生器が生成したパルス信号にもとづいて同期整流トランジスタＭ２を駆動する。
【0042】
フィードバックＩＣ４００は、ＤＣ／ＤＣコンバータ２００の２次側に配置され、出力電圧ＶＯＵＴに応じたフィードバック信号を生成し、フォトカプラ２０４を介してコントローラ２０２に供給する。フィードバックＩＣ４００は、エラーアンプ４１０、異常検出回路４２０を備え、ひとつのモジュールにパッケージ化される。
【0043】
フィードバックＩＣ４００のＶＯ端子には、出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳが入力される。ＧＮＤ端子は、トランスＴ１の２次側の接地ラインと接続される。フォトカプラ接続端子（ＰＣ）端子には、フォトカプラ２０４の入力側の発光素子（発光ダイオード）のカソードが接続される。
【0044】
エラーアンプ４１０は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳとその目標電圧ＶＲＥＦの誤差を増幅し、誤差に応じた電流ＩＥＲＲを、ＰＣ端子を介してフォトカプラ２０４から引き込む（シンク）。エラーアンプ４１０は、オープンコレクタあるいはオープンドレイン形式の出力段を有しており、出力段のトランジスタ４１２のコレクタ（あるいはドレイン）はＰＣ端子と接続される。差動アンプ４１４は、電圧検出信号ＶＳと基準電圧ＶＲＥＦの誤差に応じて、トランジスタ４１２のベース電流あるいはゲート電圧を制御する。本実施の形態では、トランジスタ４１２のコレクタとＰＣ端子の間のダイオードＤ２は、回路保護あるいは電圧のレベルシフトを目的として挿入されるが、別の実施の形態において省略してもよい。
【0045】
異常検出回路４２０は、ＤＣ／ＤＣコンバータ２００の２次側の異常を検出する。異常は、過電流状態、過電圧状態、温度異常状態などが例示されるが、特に限定されない。また各異常を検出する方法も限定されない。たとえば過電流異常は、同期整流トランジスタＭ２の両端間の電圧をしきい値電圧と比較することにより検出したり、あるいは、同期整流トランジスタＭ２と直列にセンス抵抗を挿入し、センス抵抗の電圧降下をしきい値電圧と比較することにより検出できる。過電圧状態は、ＤＣ／ＤＣコンバータ２００の出力ラインや任意のノードの電位を監視し、しきい値電圧と比較することにより検出できる。温度異常状態は、サーミスタなどを利用して検出することができる。異常検出回路４２０は、何らかの異常を検出すると、その出力（異常検出信号Ｓ４）をアサート（たとえばハイレベル）する。
【0046】
保護回路４３０は、異常検出回路４２０からの異常検出信号Ｓ４を受ける。保護回路４３０は、異常検出信号Ｓ４がアサートされると、つまり何らかの異常が検出されると、エラーアンプ４１０の出力を無効化する。
【0047】
たとえば保護回路４３０は、異常が検出されると、ＰＣ端子の電位を実際の出力電圧ＶＯＵＴとは無関係な電圧レベルにセットする。この電圧レベルは、コントローラ２０２が生成するスイッチングトランジスタＭ１を制御するためのスイッチングパルスのデューティ比がゼロあるいは非常に小さくなるように設定される。別の観点から言えば、保護回路４３０は、異常が検出されると、ＰＣ端子を介してフォトカプラ２０４の発光ダイオードから引き込む電流ＩＥＲＲを出力電圧ＶＯＵＴとは無関係な電流量まで増大させる。この電流量は、コントローラ２０２が生成するスイッチングトランジスタＭ１を制御するためのスイッチングパルスのデューティ比がゼロあるいは非常に小さくなるように設定される。
【0048】
保護回路４３０は、エラーアンプ４１０の出力トランジスタ４１２と並列に設けられた保護トランジスタ４３２を含む。異常検出信号Ｓ４がアサート（ハイレベル）されると、保護トランジスタ４３２がフルオンする。これにより、エラーアンプ４１０の出力が接地付近にクランプされ、エラーアンプ４１０を介したフィードバックが完全に無効化される。別の観点からいえば、トランジスタ４３２に流れる電流が出力トランジスタ４１２に流れる電流よりも支配的となって、エラーアンプ４１０を介したフィードバックが無効化される。何の異常も発生せずに異常検出信号Ｓ４がネゲート（ローレベル）される間、保護トランジスタ４３２はオフであり、フィードバックには影響を与えない。
【0049】
以上がＤＣ／ＤＣコンバータ２００の基本構成である。続いてその動作を説明する。
【0050】
電圧検出信号ＶＳが基準電圧ＶＲＥＦより高くなると出力トランジスタ４１２が引き込む電流ＩＥＲＲは増大し、フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）の電流ＩＦＢも増大する。このときフィードバック電圧ＶＦＢは低下し、したがってスイッチングトランジスタＭ１のデューティ比（オン時間）は低下し、電圧検出信号ＶＳが基準電圧ＶＲＥＦに近づく方向（低下）にフィードバックがかかる。反対に電圧検出信号ＶＳが基準電圧ＶＲＥＦより低くなると出力トランジスタ４１２が引き込む電流ＩＥＲＲは減少し、受光素子の電流ＩＦＢも減少する。このときフィードバック電圧ＶＦＢは増大し、したがってスイッチングトランジスタＭ１のデューティ比が増大し、電圧検出信号ＶＳが基準電圧ＶＲＥＦに近づく方向（上昇）にフィードバックがかかる。このようにしてＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴはその目標レベルに安定化される。
【0051】
ＤＣ／ＤＣコンバータ２００によれば、以下の効果を得ることができる。
【0052】
このＤＣ／ＤＣコンバータ２００によれば、エラーアンプ４１０を有するフィードバックＩＣ４００に、異常検出回路４２０をあわせて集積化したことにより、ＤＣ／ＤＣコンバータ２００の２次側における異常状態を検出することができる。
【0053】
ここで同期整流トランジスタＭ２は、そのバックゲートとドレイン間に寄生ダイオード（ボディダイオード）を有する。したがって、異常発生時に同期整流トランジスタＭ２をオフしただけでは、ＤＣ／ＤＣコンバータ２００はダイオード整流方式で動作し続けることとなり、回路保護にはならない。そこで異常が検出された場合には、保護回路４３０により、エラーアンプ４１０による電圧フィードバックを無効化して、スイッチングトランジスタＭ１のデューティ比を低下させることで、２次側に供給される電力を低下させ、回路を保護することができる。
【0054】
加えてＤＣ／ＤＣコンバータ２００では、エラーアンプ４１０と異常検出回路４２０を同一のモジュールに集積化したことにより、図１のディスクリート素子で構成されるシャントレギュレータ２０６に比べて、エラーアンプ４１０の消費電流を大幅に低減できる。
【0055】
具体的には、図１のＤＣ／ＤＣコンバータ２００ｒにおいて、市販されるシャントレギュレータ２０６を用いた場合、その消費電流は７００μＡ程度であり、その内訳は、１５０μＡがフォトカプラ２０４の入力側の発光素子に流れる電流であり、残りの５５０μＡがシャントレギュレータ２０６の動作電流ＩＤＤであるものとする。動作電流ＩＤＤは発光素子およびそれと並列な抵抗を介して供給され、損失となっている。
【0056】
これに対して、図２のエラーアンプ４１０は、その出力電流ＩＥＲＲが１５０μＡとシャントレギュレータ２０６と同じであったとしても、そのときの動作電流ＩＤＤを５０μＡ程度まで低減することができ、ＤＣ／ＤＣコンバータ２００の、特に軽負荷状態における効率を改善できる。
【0057】
ここで同期整流コントローラ３００の電源（ＶＣＣ）端子は、たとえばＤＣ／ＤＣコンバータ２００の出力ラインと接続され、同期整流コントローラ３００は出力電圧ＶＯＵＴを電源電圧（たとえば２４Ｖ）として動作する。そうすると、エラーアンプ４１０の消費電力は、２４×２００μＡ＝４．８ｍＷとなる。一方、同じ条件での図１のシャントレギュレータ２０６の消費電力は、２４Ｖ×７００μＡ＝１６．８ｍＷとなるため、図２のＤＣ／ＤＣコンバータ２００によれば、１０ｍＷ以上も消費電力を低減できる。
【0058】
加えて同期整流コントローラ３００によれば、以下の効果を得られる。軽負荷時において、効率を高めるためにＤＣ／ＤＣコンバータ２００を間欠動作（ＰＦＭモードとも称される）させる場合がある。図３（ａ）は、ＰＦＭモードにおける図２のＤＣ／ＤＣコンバータ２００の動作波形図である。図３（ｂ）には、比較のために図１のＤＣ／ＤＣコンバータ２００ｒの動作波形図を示す。
【0059】
ＰＦＭモードでは１次側のスイッチングトランジスタＭ１をある時間ＴＯＮ、オンした後に、オフする。そして出力電圧ＶＯＵＴが基準レベル付近のしきい値に低下すると、スイッチングトランジスタＭ１を再度ターンオンする。
【0060】
スイッチングトランジスタＭ１のオフ時間ＴＯＦＦは、出力キャパシタＣ１の容量Ｃ、出力電圧ＶＯＵＴのリップルΔＶ、出力キャパシタＣ１からの放電電流Ｉを用いて以下の式で与えられる。ＴＯＦＦ＝Ｃ・ΔＶ／Ｉ
またＤＣ／ＤＣコンバータのスイッチング周期ｔは、以下の式で与えられる。
ｔ＝（ＴＯＮ＋ＴＯＦＦ）＝ＴＯＮ＋Ｃ・ΔＶ／Ｉ
【0061】
ここでＩは出力キャパシタＣ１からの放電電流であり、軽負荷時にはシャントレギュレータ２０６あるいはエラーアンプ４１０の消費電流と等しい。いま出力キャパシタＣ１の容量を１００μＦ、リップルΔＶ＝１００ｍＶ、ＴＯＮ≒０とすれば、図１のＤＣ／ＤＣコンバータ２００ｒのスイッチング周期ｔ１、図２のＤＣ／ＤＣコンバータ２００のスイッチング周期ｔ２はそれぞれ以下で与えられる。ｔ１≒１００μＡ×１００ｍＶ／７００μＡ＝１４．２８ｍｓ
ｔ２≒１００μＡ×１００ｍＶ／２００μＡ＝５０ｍｓ
【0062】
つまり図２のＤＣ／ＤＣコンバータ２００によれば、図１のＤＣ／ＤＣコンバータ２００ｒに比べて軽負荷時における１次側のスイッチング周波数を１／３以下に減らすことができる。これによりコントローラ２０２がスイッチングトランジスタＭ１のゲートを充放電するのに使用されるスイッチング損失を１／３以下に減らすことができる。
【0063】
図４は、図２のフィードバックＩＣ４００の具体的な回路図である。異常検出回路４２０は、ＯＶＰ（Over Voltage Protection）コンパレータ４２２、温度保護コンパレータ４２４、ＯＲゲート４２６、タイマ４２８、フリップフロップ４２９を含む。ＯＶＰ端子には、出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳ’が入力される。ＶＳ'は、抵抗ペアＲ３、Ｒ４により出力電圧ＶＯＵＴを分圧することにより生成される。ＯＶＰコンパレータ４２２は、ＯＶＰ端子の電圧ＶＳ'を、所定のしきい値と比較し、過電圧状態を検出するとその出力をアサートする。
【0064】
ＮＴＣ端子には、負温度係数（Negative Temperature Coefficient）を有するサーミスタ２２０が接続される。サーミスタ２２０は、発熱素子たとえば同期整流トランジスタＭ２の近傍に配置される。温度保護コンパレータ４２４は、サーミスタ２２０に生ずる電圧を所定のしきい値と比較し、過電圧状態を検出するとその出力をアサートする。ＯＲゲート４２６は、ＯＶＰコンパレータ４２２、温度保護コンパレータ４２４それぞれの出力の論理和を生成する。タイマ４２８は、ＯＲゲート４２６の出力がアサートされた時間が、所定の判定時間以上持続すると、つまり何からの異常状態が判定時間以上持続すると、フリップフロップ４２９にトリガを与える。トリガが与えられたフリップフロップ４２９の出力はハイレベルに遷移し、トランジスタ４３２がオンとなる。
【0065】
なお異常検出回路４２０の構成は、図４のそれには限定されない。異常検出回路４２０は、ＯＶＰコンパレータ４２２、温度保護コンパレータ４２４の一方のみを備えてもよいし、そのほかの異常検出手段を備えてもよい。また、保護の形式は、タイマーラッチ型に限られず、自動復帰方式などその他の方式であってもよい。
【0066】
図４のフィードバックＩＣ４００は、エラーアンプ４１０、異常検出回路４２０、保護回路４３０に加えて、過電流保護回路４４０および内部レギュレータ４５０を備える。内部レギュレータ４５０はＰＣ端子の電圧ＶＰＣを受け、それを安定化して得られる内部電源電圧ＶＣＣ２をフィードバックＩＣ４００内の各回路に供給する。本実施の形態において、ダイオードＤ２は、ＰＣ端子の電圧をトランジスタ４３２、４１２、４４２の状態にかかわらず、ツェナー電圧Ｖｚを下限としてクランプする機能を果たし、これにより所定レベルの内部電源電圧ＶＣＣ２が確実に生成されて、フィードバックＩＣ４００の安定動作が保証される。
【0067】
過電流保護回路４４０は、エラーアンプ４１０と同様の構成を有し、具体的には差動アンプ４４４および出力トランジスタ４４２を含む。２次巻線Ｗ２および同期整流トランジスタＭ２を含む電流経路上には、センス抵抗Ｒｓ２が挿入される。センス抵抗Ｒｓ２の一端は接地され、その他端はフィードバックＩＣ４００の電流検出（ＩＳ）端子に入力される。センス抵抗Ｒｓ２には、同期整流トランジスタＭ２に流れる２次側電流に比例した電圧降下が生ずる。差動アンプ４４４は、センス抵抗Ｒｓ２の電圧降下（電流検出信号）ＶＩＳと、所定の基準電圧ＶＯＣＰ２の誤差を増幅し、トランジスタ４４２のベース電流あるいはゲート電圧を制御する。
【0068】
非過電流状態では、電流検出信号ＶＩＳはしきい値ＶＯＣＰより低く、したがってトランジスタ４４２のベース電流は小さく、出力トランジスタ４４２のコレクタ電流も小さい。つまり過電流保護回路４４０が、エラーアンプ４１０によるフィードバックループに本質的な影響を及ぼさない。過電流状態において電流検出信号ＶＩＳがしきい値ＶＯＣＰを超えて増大すると、トランジスタ４４２のベース電流が増大する。これによりコントローラ２０２に帰還されるフィードバック電圧ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングのデューティ比が低下し、負荷に供給される電力が低下し、過電流保護がかかる。過電流保護回路４４０により、ＤＣ／ＤＣコンバータ２００の出力電流対出力電圧特性（Ｉ−Ｖ特性）に、垂下特性を持たせることができる。
【0069】
（第１の実施の形態の変形例）同期整流トランジスタＭ２は、２次巻線Ｗ２よりも接地側に設けられてもよい。この場合、同期整流コントローラ３００の電源電圧は、出力電圧ＶＯＵＴからとればよく、その接地電圧は、ＤＣ／ＤＣコンバータ２００の接地電圧とすればよい。また同期整流トランジスタＭ２は同期整流コントローラ３００に内蔵されてもよい。
【0070】
（第２の実施の形態）図５は、第２の実施の形態に係るＡＣ／ＤＣコンバータ１００ａの回路図である。この実施の形態は、同期整流コントローラ３００ａに、図４のフィードバックＩＣ４００が集積化される。
【0071】
同期整流コントローラ３００ａは、駆動回路３０２、エラーアンプ４１０、過電流保護回路４４０、異常検出回路４２０、保護回路４３０を備える。
【0072】
同期整流トランジスタＭ２は、２次巻線Ｗ２よりも低電位側（接地側）に挿入されており、同期整流コントローラ３００ａの電源端子には、ＤＣ／ＤＣコンバータ２００ａの出力電圧ＶＯＵＴが供給される。同期整流コントローラ３００ａの接地端子は、ＤＣ／ＤＣコンバータ２００ａの接地ラインと接続される。
【0073】
第２の実施の形態によれば、同期整流コントローラ３００ａに、エラーアンプ４１０および異常検出回路４２０をあわせて集積化したことにより、第１の実施の形態と同様の効果を得ることができる。
【0074】
（第２の実施の形態の変形例）同期整流トランジスタＭ２は同期整流コントローラ３００ａに内蔵されてもよい。
【0076】
同期整流コントローラ３００ｂは、駆動回路３０２ｂ、エラーアンプ４１０、異常検出回路４２０、保護回路４３０、内部レギュレータ４５０を備える。同期整流コントローラ３００ｂは、過電流保護回路４４０をさらに備えてもよい。それぞれの基本構成および動作は上述した通りである。
【0077】
本実施の形態では、駆動回路３０２ｂと、その他の回路ブロックは、電源プレーンが独立であり、またグランドプレーンも独立に構成される。たとえば駆動回路３０２ｄは第１の半導体チップ（ダイ）に集積化され、ダイオードＤ２、エラーアンプ４１０、異常検出回路４２０、保護回路４３０、過電流保護回路４４０、内部レギュレータ４５０を、第２の半導体チップに集積化され、それらが単一のモジュールにパッケージ化されている。なおプロセスデザインルールが、同一ダイ内に、独立した（アイソレートされた）２個の電源プレーン、２個のグランドプレーンを許容する場合、すべてを単一のチップに集積化してもよい。
【0078】
駆動回路３０２ｂのグランドプレーンは、ＧＮＤ１端子を介して、同期整流トランジスタＭ２のソースと接続される。ＶＤ端子は、同期整流トランジスタＭ２のドレインと接続される。
【0079】
一方、エラーアンプ４１０や異常検出回路４２０、保護回路４３０等のグランドプレーンは、ＧＮＤ２端子を介して、２次側のグランドと接続される。またそれらの電源プレーンには、駆動回路３０２ｂとは別の内部電源電圧ＶＣＣ２が供給される。内部電源電圧ＶＣＣ２は、ＰＣ端子の電圧ＶＰＣにもとづいて内部レギュレータ４５０が生成してもよい。
【0080】
この構成によれば、第２の実施の形態と同様の効果を得ることができる。
【0081】
またこの実施の形態では、駆動回路３０２ｂと、その他の回路ブロックのグランドプレーン、電源プレーンそれぞれを独立させた。これにより、同期整流トランジスタＭ２をハイサイド側に挿入するアプリケーションにおいても、駆動回路３０２ｂにより、同期整流トランジスタＭ２をそのソース電圧をグランドプレーンとして駆動しつつ、フィードバック制御および異常保護、過電流保護が可能となる。
【0082】
図７は、図６の同期整流コントローラ３００ｂの具体的な構成例を示す回路図である。トランスＴ１の１次側には、スイッチングトランジスタＭ１と直列にセンス抵抗Ｒｓ１が設けられる。コントローラ２０２は、センス抵抗Ｒｓ１の電圧降下にもとづいて１次側電流をモニタする。１次側電流は、電流モード制御に利用され、あるいは過電流保護に利用される。コントローラ２０２の構成は特に限定されず、ピーク電流モード、平均電流モード、オフ時間固定モードなどのパルス変調器を含んでもよい。
【0083】
同期整流コントローラ３００ｂについて説明する。同期整流コントローラ３００ｂは３つの半導体チップ（ダイ）ＳＣ３、ＳＣ４、ＳＣ５を含む。半導体チップＳＣ３は、高耐圧プロセスで製造され、ゲートに所定のバイアス電圧ＶＧが印加されたＦＥＴであるトランジスタＭ１０を含み、同期整流トランジスタＭ２のドレイン電圧ＶＤをクランプする。トランジスタＭ１０によりクランプされたドレイン電圧ＶＤ’は、セットコンパレータ３３２、リセットコンパレータ３３４に入力される。半導体チップＳＣ４は図６の駆動回路３０２ｂに対応し、パルス発生器３０４およびドライバ３０６を含む。
【0084】
駆動回路３０２は、パルス発生器３０４、ドライバ３０６に加えて、ＵＶＬＯ回路３２０、内部レギュレータ３２２、ドライバ用レギュレータ３２４を含む。ＵＶＬＯ（低電圧ロックアウト）回路３２０は、ＶＣＣ端子の電圧がしきい値（３Ｖ）より低くなると、駆動回路３０２を停止する。内部レギュレータ３２２は、ＶＣＣ端子の電圧をレギュレートし、その他の回路に供給する。ドライバ用レギュレータ３２４は、ＶＣＣ端子の電圧をレギュレートし、ドライバ３０６の電源電圧を生成する。
【0085】
パルス発生器３０４は、ブランキング回路３３０、セットコンパレータ３３２、リセットコンパレータ３３４、ＡＮＤゲート３３６、ＯＲゲート３３８、フリップフロップ３４０、ブランキング回路３４２を含む。
【0086】
同期整流トランジスタＭ２のドレイン端子と、セットコンパレータ３３２、リセットコンパレータ３３４の入力端子（−）の間には、図示しない高耐圧クランプ回路が挿入される。セットコンパレータ３３２は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳを第１しきい値電圧ＶＴＨ１（＝−５０ｍＶ）と比較する。ＶＤＳ＜ＶＴＨ１となりセットコンパレータ３３２の出力（セットパルス）がアサート（ハイレベル）されると、フリップフロップ３４０の出力（パルス信号）Ｓ１がオンレベル（ハイレベル）に遷移する。
【0087】
リセットコンパレータ３３４は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳを第２しきい値電圧ＶＴＨ２（＝−１０ｍＶ）と比較する。ＶＤＳ＞ＶＴＨ２となりリセットコンパレータ３３４の出力（リセットパルス）がネゲート（ローレベル）されると、フリップフロップ３４０がリセットされ、その出力Ｓ１がオフレベル（ローレベル）に遷移する。
【0088】
ブランキング回路３３０、ブランキング回路３４２はそれぞれ、同期整流トランジスタＭ２のドレイン電圧ＶＤがノイズにより変動する期間、セットコンパレータ３３２からのセットパルス、リセットコンパレータ３３４からのリセットパルスをマスクするために利用される。それぞれのブランキング（マスク）時間は、Ｔ＿ＢＬＡＮＫ１端子、Ｔ＿ＢＬＡＮＫ２端子に外付けされる抵抗Ｒ１１、Ｒ１２により設定可能である。ＡＮＤゲート３３６は、セットパルスとブランキング回路３３０の出力の論理積をとることにより、セットパルスをマスクする。同様に、ＯＲゲート３３８は、リセットパルスとブランキング回路３４２の出力の論理和をとることにより、リセットパルスをマスクする。
【0089】
半導体チップＳＣ５には、エラーアンプ４１０、異常検出回路４２０、保護回路４３０、内部レギュレータ４５０、ＵＶＬＯ回路４６０を備える。ＵＶＬＯ回路４６０は、ＰＣ端子（ＳＨ＿ＯＵＴピン）の電圧を所定のしきい値電圧（１．４Ｖ）と比較し、低電圧状態において半導体チップＳＣ５上の回路を停止する。また内部レギュレータ４５０は、ＰＣ端子の電圧を受け、それを安定化して得られる内部電源電圧ＶＣＣ２をエラーアンプ４１０ｅおよび異常検出回路４２０に供給する。本実施の形態において、ダイオードＤ２は、ＰＣ端子の電圧をトランジスタ３１２の状態にかかわらず、ツェナー電圧Ｖｚを下限としてクランプする機能を果たし、これにより所定レベルの内部電源電圧ＶＣＣ２が確実に生成されて半導体チップＳＣ５内の安定動作が保証される。
【0090】
（第３の実施の形態）図８は、第３の実施の形態に係る同期整流コントローラ３００ｃを備えるＤＣ／ＤＣコンバータ２００ｃのブロック図である。この実施の形態に係る同期整流コントローラ３００ｃは、第２の実施の形態（図５）のＤＣ／ＤＣコンバータ２００ａの同期整流トランジスタＭ２を、同期整流コントローラ３００と同一のモジュールに内蔵した構成となっている。そのほかは図５の同様である。
【0091】
異常検出回路４２０ｃは、同期整流トランジスタＭ２の温度を監視し、過熱状態を検出する機能を備える。図４に示すように、同期整流トランジスタＭ２が外付けされる場合、同じく外付けされるサーミスタ２２０を用いて同期整流トランジスタＭ２の温度を監視し、過熱異常が検出される。一方、図８のように同期整流トランジスタＭ２を同期整流コントローラ３００ｃに内蔵する場合、外付けのサーミスタを用いる必要はなく、半導体基板上に温度検出回路を形成すればよい。
【0092】
図９（ａ）、（ｂ）は、図８の異常検出回路４２０ｃの構成例を示す回路図である。図９（ａ）、（ｂ）には、過熱異常を検出する部分のみが示される。異常検出回路４２０ｃは、温度検出回路４２３と、温度保護コンパレータ４２４を備える。温度検出回路４２３は、温度に依存する検出電圧Ｓ１１を生成する。温度保護コンパレータ４２４は、検出電圧Ｓ１を所定のしきい値電圧ＶＴＳＤと比較し、温度が所定のしきい値を超えると、保護信号Ｓ１２をアサートする。温度検出回路４２３は、温度検出素子であるダイオードの順方向電圧Ｖｆの温度依存性を利用して温度を検出する。
【0093】
図９（ａ）の温度検出回路４２３ａは、ダイオード１２と、ダイオード１２に定電流Ｉｃを供給する電流源１４と、を備え、ダイオード１２の順方向電圧（電圧降下）Ｖｆを検出電圧Ｓ１１として出力する。出力Ｖｆは、以下の式（１）で与えられる。ダイオードは、バイポーラトランジスタのベースエミッタ接合を利用して構成してもよく、この場合ＶｆはＶｂｅと読み替えればよいが、それらは等価である。Ｖｆ＝ＶＴ×ｌｎ（Ｉｃ／ＩＳ） …（１）
ＶＴ＝ｋＴ／ｑ
Ｔは温度、ｋはボルツマン定数、ｑは電子素量、ＩＳは飽和電流である。ＩＳもまた温度依存性を有することに留意されたい。図９（ａ）の温度検出回路は、負の温度特性（ＣＴＡＴ：Complimentary To Absolute Temperature）を有する。
【0094】
図９（ｂ）の温度検出回路４２３ｂは、ダイオード２２、２４と、ダイオード２２、２４に定電流Ｉｃ１、Ｉｃ２を供給する電流源２６、２８と、アンプ３０とを備える。ダイオード２４に流れる電流密度は、ダイオード２２に流れる電流密度の１／ｎ倍となっている。たとえばＩｃ１＝Ｉｃ２として、ダイオード２４のサイズが、ダイオード２２のサイズのｎ倍とされる。あるいは、ダイオード２２と２４のサイズを等しくし、Ｉｃ１＝ｎ×Ｉｃ２としてもよい。
【0095】
温度検出回路４２３ｂは、２つのダイオード２２、２４の順方向電圧Ｖｆ１、Ｖｆ２の差分ΔＶｆ（＝Ｖｆ１−Ｖｆ２）を出力する。差分Δｆは、式（２）で与えられ、正の温度特性（ＰＴＡＴ：Proportional to Absolute Temperature）を有する。ΔＶｆ＝Ｖｆ１−Ｖｆ２＝ＶＴ×ｌｎ（ｎ） …（２）
【0097】
図１０は、図８の同期整流コントローラ３００ｃの具体的な構成例を示す回路図である。同期整流コントローラ３００ｃは２つの半導体チップ（ダイ）ＳＣ６、ＳＣ７を含む。半導体チップＳＣ６には同期整流コントローラ３００ｃの構成素子のうち、同期整流トランジスタＭ２および温度検出回路４２３ａ（４２３ｂ）の一部あるいは全部が集積化される。具体的には温度検出回路４２３ａ（４２３ｂ）は、図９（ａ）もしくは図９（ｂ）のようにダイオード１２，２２，２４を用いて構成される。半導体チップＳＣ６には、少なくともダイオード１２，２２，２４が集積化される。
【0098】
図９（ａ）の温度検出回路４２３ａを採用する場合、電流源１４は、好ましくは半導体チップＳＣ６に集積化されるが、半導体チップＳＣ７に集積化してもよい。
【0099】
図９（ｂ）の温度検出回路４２３ｂを採用する場合、電流源２６，２８を半導体チップＳＣ６に集積化し、アンプ３０を半導体チップＳＣ７に集積化してもよい。あるいは、電流源２６，２８、アンプ３０を半導体チップＳＣ６に集積化してもよい。反対に電流源２６，２８、アンプ３０を半導体チップＳＣ７に集積化してもよい。
【0100】
図１０のレイアウトでは、図９（ａ）の温度検出回路４２３が採用され、そのダイオード１２が半導体チップＳＣ６に集積化される。ボンディングワイヤＷ１、Ｗ２は、ダイオード１２のアノード、カソードと接続される。ボンディングワイヤＷ３は、半導体チップＳＣ７に集積化されるドライバ３０６の出力と、半導体チップＳＣ６に集積化される同期整流トランジスタＭ２のゲートの間を結線する。
【0101】
ＴＯＮ＿ＭＡＸ端子には、スイッチングトランジスタＭ１の最大オン時間を設定するための外付けの回路素子（抵抗もしくはキャパシタ）が接続される。ＴＯＮ＿ＭＡＸ端子には、そのほかの機能を割り当ててもよい。
【0102】
同期整流コントローラ３００ｃにおいて高温異常が検出されると、フォトカプラ２０４を介してコントローラ２０２に通知され、スイッチングトランジスタＭ１のスイッチングが停止する。
【0103】
第３の実施の形態の利点は、以下の比較技術との対比により明確となる。比較技術では、温度検出回路４２３のすべてが、同期整流コントローラの主たる半導体チップＳＣ７に集積化される。主たる発熱体は同期整流トランジスタＭ２であるため、先に半導体チップＳＣ７の温度が上昇し、その熱の一部がパッケージを経由して半導体チップＳＣ６に伝搬する。したがって半導体チップＳＣ６に温度検出回路４２３を集積化すると、同期整流トランジスタＭ２の温度を遅れて検出することとなり、またその温度を正確に検出できない。これに対して第３の実施の形態では、温度検出回路４２３の温度検出素子、すなわちダイオード１２（２２，２４）を、同期整流トランジスタＭ２と同一の半導体チップＳＣ７に集積化することにより、遅延無く正確なデバイス温度を検出することができる。
【0104】
続いて、ＤＣ／ＤＣコンバータ２００の用途を説明する。図１１は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【0105】
図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１２（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【0106】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【0107】
（第１変形例）実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスＴ１の２次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成された駆動回路３０２と、エラーアンプ４１０が、単一のパッケージにモジュール化される。あるいは、図２、図４、図５の同期整流コントローラを複数個、利用することで、フォワードコンバータに対応することもできる。またコンバータは疑似共振型であってもよい。
【0108】
（第２変形例）スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。
【0109】
（第３変形例）実施の形態では、保護回路４３０が保護トランジスタ４３２を含む場合を説明したが、保護回路４３０の構成はそれには限定されず、（１）エラーアンプ４１０の出力を無効化し、（２）スイッチングトランジスタＭ１のオン時間（デューティ比）が小さくなるように、コントローラ２０２へのフィードバック電圧ＶＦＢを変化させることができる構成であればよい。たとえば図２において、保護回路４３０は、電源電圧（ハイレベル電圧）と出力トランジスタ４１２の間に挿入されたスイッチ（トランジスタ）を含んでもよい。異常検出信号Ｓ４がアサートされたときに、このスイッチをオンすることでエラーアンプ４１０による電圧フィードバックは無効化され、またスイッチングトランジスタＭ１のオン時間を短くできる。
【0110】
（第４変形例）第１の実施の形態（図２、図４）では異常検出回路４２０および保護回路４３０が、エラーアンプ４１０とともに集積化され、第２の実施の形態、第３の実施の形態（図５〜図７）では同期整流コントローラ３００ａに、異常検出回路４２０および保護回路４３０が集積化される場合を説明したが本発明はそれには限定されない。たとえば同期整流コントローラ３００、エラーアンプ４１０、異常検出回路４２０、保護回路４３０は、別々のＩＣに集積化されてもよい。またエラーアンプ４１０としてシャントレギュレータを利用してもよい。また保護回路４３０のトランジスタは、外付けのディスクリート素子を用いてもよい。
【0111】
（第５変形例）第３の実施の形態において、エラーアンプ４１０が同期整流コントローラ３００ｃに内蔵されることとしたが、この場合に、エラーアンプ４１０は、半導体チップＳＣ６，７とは別の半導体チップに集積化されてもよい。あるいはエラーアンプ４１０は同期整流コントローラ３００とは独立したパッケージに収容されたシャントレギュレータであってもよい。
【0112】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【0113】
１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…コントローラ、２０４…フォトカプラ、２１０…出力回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、３００…同期整流コントローラ、３０２…駆動回路、３０４…パルス発生器、３０６…ドライバ、３２０…ＵＶＬＯ回路、３２２…内部レギュレータ、４１０…エラーアンプ、４１２…出力トランジスタ、４１４…差動アンプ、４２０…異常検出回路、４３０…保護回路、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。