(58)【調査した分野】(Int.Cl.,DB名)
前記抵抗性再成長構造は、窒化アルミニウム(AlN)、窒化インジウムアルミニウム(InAlN)、窒化アルミニウムガリウム(AlGaN)または窒化インジウムガリウムアルミニウム(InGaAlN)を含むことを特徴とする請求項1に記載の装置。
前記誘電材料上に配置され、前記誘電材料を通して、前記ソースに電気的に接続され、また、前記ゲート端子に容量接続されたフィールドプレートをさらに備えることを特徴とする請求項12に記載の装置。
前記抵抗性再成長構造の材料は、窒化アルミニウム(AlN)、窒化インジウムアルミニウム(InAlN)、窒化アルミニウムガリウム(AlGaN)または窒化インジウムガリウムアルミニウム(InGaAlN)を含むことを特徴とする請求項16に記載の方法。
前記バリア層の材料を除去するステップによって、前記抵抗性再成長構造と前記バッファ層間の前記バリア層の厚みが10Å〜50Åとなることを特徴とする請求項15に記載の方法。
前記抵抗性再成長構造の材料を堆積するステップは、前記抵抗性再成長構造の材料を200Å以下の厚みで堆積するステップを備えることを特徴とする請求項15に記載の方法。
前記バリア層の開口部内の前記抵抗性再成長構造上にゲート絶縁体膜の材料を堆積し、前記バリア層の材料に接続されてショットキー接合または金属−絶縁体−半導体(MIS)接合を形成するゲート電極の材料を前記ゲート絶縁体膜上に堆積することによって、前記バリア層内にゲート端子を形成するステップをさらに備えることを特徴とする請求項15に記載の方法。
前記バリア層に接続されたソースとドレインとを形成するステップをさらに備え、前記ソースと前記ドレインは、前記バリア層を通って前記バッファ層内に延在することを特徴とする請求項15に記載の方法。
【発明を実施するための形態】
【0005】
本開示の実施形態によって、再成長構造を用いたIII族窒化物トランジスタの技術および構造が提供される。以下の詳細な説明では、本明細書の一部を成す添付図面を参照する。図面中、同じ符号は同じ部品を示し、本開示の主題が実施され得る実施形態が例示される。他の実施形態を用いることも可能であり、また、構造や論理的な変更が本開示の範囲を逸脱することなく可能であることは理解されるべきである。従って、以下の詳細な説明は限定的な意味合いで捉えられるものではなく、実施形態の範囲は、添付の請求項およびその均等物によって画定されるものである。
【0006】
本開示の目的のために、「AおよびまたはB」は、(A)、(B)または(AおよびB)を意味する。本開示の目的のために、「A、BおよびまたはC」は、(A)、(B)、(C)、(AおよびB)、(AおよびC)、(BおよびC)または(A、BおよびC)を意味する。
【0007】
以下の説明では、「ある実施形態では」または「実施形態では」が使用されるが、これらはそれぞれ、1つまたは複数の同じであっても異なっていてもよい実施形態を指す。また、本開示の実施形態に関して使用される「備える」、「含む」、「有する」などは同意語である。また、「接続された」は、直接接続、間接接続あるいは間接的な伝達を指す。
【0008】
「接続された」とその派生語も本明細書で使用される。この「接続された」は、以下の1つまたは複数を意味する。すなわち、2つ以上の要素が物理的または電気的に直接接触しているか、あるいは、2つ以上の要素が互いに間接的に接触し、さらには互いに協働もしくは相互作用しているか、あるいは、互いに接続しているとされる要素間に、1つまたは複数の他の要素が接続されていることを意味する。
【0009】
種々の実施形態において、「第1の層上に形成、堆積あるいは構成された第2の層」とは、第2の層が第1の層の上部に形成、堆積あるいは構成されていることを意味し、第2の層の少なくとも一部が、第1の層の少なくとも一部に直接接触(例えば、物理的およびまたは電気的に直接接触)しているか、間接接触(例えば、この両層間に1つまたは複数の他の層を有するなど)していることを意味し得る。
【0010】
図1は種々の実施形態による集積回路(IC)デバイス100の概略横断面図である。ICデバイス100は基板102上に形成されてもよい。基板102は一般に、その上に層スタック(あるいは単に「スタック101」)が堆積される支持材を含む。ある実施形態では、基板102は、シリコン(Si)、炭化ケイ素(SiC)、酸化アルミニウム(Al
2O
3)すなわち「サファイア」、窒化ガリウム(GaN)およびまたは窒化アルミニウム(AlN)を含む。他の実施形態では、基板102用として、好適なII〜VI族半導体材料系およびIII〜V族半導体材料系を含む他の材料も使用される。ある実施形態では、その上にバッファ層104の材料がエピタキシャル成長できる任意の材料または材料の任意の組み合わせで基板102を構成してもよい。
【0011】
基板102上に形成されるスタック101は、1つまたは複数のヘテロ接合/ヘテロ構造を形成する異なる材料系で構成されるエピタキシャル堆積層を備えていてもよい。スタック101の層は、その場で(in situ)形成されてもよい。すなわち、スタック101は、基板102を取り出さずにその構成層を形成する(例えばエピタキシャル成長させる)製造装置(例えばチャンバ)内で、基板102上に形成されてもよい。
【0012】
一実施形態では、ICデバイス100のスタック101は、基板102上に形成されたバッファ層104を備える。バッファ層104は、ICデバイス100の基板102と他の構成要素(例えばバリア層106)間に結晶構造転移を与えてもよく、これによって、これら2つの間のバッファ層または絶縁層として作用する。例えば、バッファ層104によって、基板102と他の格子不整合材料(例えばバリア層106)間の応力が緩和され得る。一部の実施形態では、バッファ層104を、トランジスタの可動電荷キャリア用のチャネルとして機能させてもよい。一部の実施形態では、バッファ層104は非ドープであってもよい。バッファ層104を、基板102にエピタキシャルに接続してもよい。他の実施形態では、核形成層(図示せず)を基板102とバッファ層104間に介在させてもよい。一部の実施形態では、バッファ層104を複数の堆積膜あるいは層で構成してもよい。
【0013】
一部の実施形態では、バッファ層104は、例えば窒化ガリウム(GaN)または窒化アルミニウム(AlN)などのIII族窒化物系材料を含んでいてもよい。バッファ層104の厚みは、その下の基板102の表面に実質的に垂直な方向において1〜2μmであってもよい。他の実施形態では、バッファ層104は、他の好適な材料およびまたは厚みを有していてもよい。
【0014】
スタック101は、バッファ層104上に形成されたバリア層106(「供給層」とも呼ぶ)をさらに備えていてもよい。バリア層106とバッファ層104間には、ヘテロ接合が形成されていてもよい。バリア層106のバンドギャップエネルギーは、バッファ層104のそれより大きくてもよい。バリア層106は、可動電荷キャリアを供給するより広いバンドギャップ層であってもよく、バッファ層104は、該可動電荷キャリア用のチャネルまたは経路を提供するより狭いバンドギャップ層であってもよい。一部の実施形態では、バリア層106のバンドギャップエネルギーは、再成長構造110のバンドギャップエネルギー以下であってもよい。
【0015】
バリア層106は、例えばIII族窒化物系材料などの種々の好適な材料系のうちの任意のもので構成されてもよい。バリア層106は、例えばアルミニウム(Al)、インジウム(In)、ガリウム(Ga)およびまたは窒素(N)を含んでいてもよい。一部の実施形態では、単一材料から成る単独層でバリア層106を構成してもよい。一実施形態では、例えば窒化アルミニウムガリウム(Al
xGa
1−xN)(x:アルミニウムとガリウムの相対量を表す0〜1の値)の単独層でバリア層106を構成してもよい。他の実施形態では、複数の堆積膜あるいは層でバリア層106を構成してもよい。例えば、
図2に示すように、ICデバイス200は、バッファ層104上に配置された第1バリア層107と、第1バリア層107上に配置された第2バリア層108とで構成されるバリア層106を備えていてもよい。一部の実施形態では、窒化アルミニウム(AlN)で第1バリア層107を構成し、窒化インジウムアルミニウム(InAlN)、窒化アルミニウムガリウム(AlGaN)または窒化インジウムガリウムアルミニウム(InGaAlN)で第2バリア層108を構成してもよい。他の実施形態では、バリア層106は、他の材料あるいは図示されたものより多くの層を含んでいてもよい。ICデバイス200は、
図1のICデバイス100に関連して説明した実施形態に適合していてもよい。
【0016】
図1に戻り、バッファ層104とバリア層106間の界面(例えばヘテロ接合)に二次元電子ガス(2DEG)を形成して、ソース端子(以後、ソース112)とドレイン端子(以後、ドレイン114)間に電流(例えば可動電荷キャリア)が流れるようにしてもよい。一部の実施形態では、ICデバイス100は、その中に電流を流すために、電源電圧に対して正のゲート電圧を用いるエンハンスメントモード(Eモード)デバイスであってもよい。こうした実施形態では、再成長構造110とバッファ層104間のバリア層106の厚みTは、2DEG形成のための臨界厚みT
0(例えば、臨界厚みT
0未満であれば2DEGは生じ得ない)未満であってもよい。例えば、厚みTは、ゲート端子(以後、「ゲート118」)とバッファ層104間に配置されたチャネルのゲート領域では2DEGの形成を阻止し、一方、該ゲート領域とソース112間および該ゲート領域とドレイン114間のチャネルのアクセス領域では2DEGが形成されるように構成されてもよい。一部の実施形態では、バリア層106の厚みおよびまたはアルミニウム含量は、ショットキー(Schottky)ゲートデバイスかMISゲートデバイスのいずれかであるデバイス100に対しては、該ゲート領域における2DEGをすべて確実に除去するように選択されてもよい。他の実施形態では、ICデバイス100は、その中の電流を低減するために、電源電圧に対して負のゲート電圧を用いるデプレションモード(Dモード)デバイスであってもよい。
【0017】
一部の実施形態では、該ゲート領域におけるバリア層106の厚みTは30Å以下である。例えば、AlGaNの単独層で構成されるバリア層106のゲート領域における厚みTは、20Å以下であってもよい。AlNおよびまたはInAlNで構成されるバリア層106のゲート領域における厚みTは、15Å以下であってもよい。一部の実施形態では、バリア層106の厚みTは10Å〜50Åであってもよい。一部の実施形態では、バリア層106のゲート領域外の領域における厚みは、その下のバッファ層104の表面に実質的に垂直な方向において160Å〜300Åであってもよい。他の実施形態では、バリア層106は、他の好適な材料およびまたは厚みを有していてもよい。
【0018】
種々の実施形態では、ICデバイス100は、図示のように、バリア層106内に配置された再成長構造110をさらに備える。再成長構造110は、バリア層106の材料が除去され、そこに再成長構造110の材料が堆積または再成長され得ることを示すために「再成長」と呼ばれ得る。一部の実施形態では、再成長構造110をゲート118の絶縁層として機能させて、Eモードデバイスを得てもよい。介在するバリア層106(例えばバリア層106の厚みT)によって、バッファ層104とバリア層106間のチャネル界面を保護し、ゲート凹部/形成プロセスの一部として、チャネル界面を露出する従来の凹部プロセスまたは堆積プロセスに付随するトラップまたは他の欠陥を生じることなく、絶縁層(例えば再成長構造110)が形成できるようにしてもよい。
【0019】
一部の実施形態では、図示のように、再成長構造110は、バリア層106(例えば、
図2の第1バリア層107および第2バリア層108)にエピタキシャルに接続してもよい。図示のように、再成長構造110をゲート118とバッファ層104間に配置してもよい。種々の実施形態では、再成長構造110のバンドギャップエネルギーは、バリア層106およびバッファ層104のそれより大きくてもよい。ある実施形態では、再成長構造110のバンドギャップは5eV以上であってもよい。例えば、再成長構造110のバンドギャップエネルギーは5〜6eVであってもよい。再成長構造110のバンドギャップエネルギーは、バリア層106およびまたはバッファ層104のそれより大きくてもよい。一部の実施形態では、再成長構造110は、ゲート118とバッファ層104間に配置されたゲート領域における2DEGの形成を阻止する動作機能を有していてもよい。再成長構造110は、ICデバイス100のチャネルを塞ぐように構成されて、ゲート領域(例えばチャネル)内の面積抵抗率を上昇させてもよい。例えば、AlGaN層を有するウェーハの面積抵抗率は約500Ω/□であってもよい。低温プロセスを用いて、AlGaN層上に100Å厚のGaN層を堆積後では、面積抵抗率は約1500Ω/□であってもよい。
【0020】
再成長構造110は、例えばIII族窒化物系材料などの種々の好適な材料系のうちの任意のもので構成されてもよい。再成長構造110は、例えばアルミニウム(Al)、インジウム(In)、ガリウム(Ga)およびまたは窒素(N)を含んでいてもよい。一部の実施形態では、再成長構造110は、窒素(N)とアルミニウム(Al)またはガリウム(Ga)の内の少なくとも1つとを含んでいてもよい。例えば窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウムガリウム(InGaN)、窒化インジウムアルミニウム(InAlN)、窒化アルミニウムガリウム(AlGaN)または窒化インジウムガリウムアルミニウム(InGaAlN)で、再成長構造110を構成してもよい。ある実施形態では、GaNで再成長構造110を構成し、AlGaNまたはAlN/InAlNでバリア層106を構成(例えば、
図2の第1バリア層107がAlNであり、第2バリア層108がInAlNである)し、GaNでバッファ層104を構成する。
【0021】
種々の実施形態では、高温(HT)プロセスまたは低温(LT)プロセスを用いてIII族窒化物を堆積して、再成長構造110を形成してもよい。高温プロセスは、例えば、600℃を超える温度(例えば700℃〜800℃)で、例えばGaNなどのIII族窒化物を堆積して、低温プロセスで製造される構造より結晶性の(例えば、より単結晶に近くより非晶質でない)構造を形成するプロセスを備えていてもよい。低温プロセスは、例えば、600℃以下の温度で、例えばGaNなどのIII族窒化物をエピタキシャルに堆積して、高温プロセスで製造される構造より非晶質なあるいは多結晶の構造を形成するプロセスを備えていてもよい。例えば、一実施形態では、再成長構造110は、350℃〜500℃の温度でのエピタキシャル堆積で堆積されたGaNを含んでいてもよい。高温プロセスでは、材料をより付随的なトラップを形成をし易くする圧電性の再成長構造110の材料が生成され得るため、高温プロセスを用いて材料を堆積して再成長構造110を形成すると、ICデバイス100における電流崩壊とゲートリークが上昇し得る。低温プロセスでの再成長構造110の形成では、より多結晶または非晶質な格子構造を有する材料が得られ、これによって、トラップ形成が低減されて、ICデバイス100における電流崩壊とゲートリークが軽減できる。一部の実施形態では、再成長構造110は、低温プロセスで形成された実質的に多結晶または非晶質の格子構造を含む。
【0022】
種々の実施形態では、再成長構造110の厚みは200Å以下であってもよい。再成長構造110の厚みは、バリア層106の下位にあるバッファ層104の表面に実質的に垂直な方向において、例えば25Å〜200Åであってもよい。他の実施形態では、再成長構造110の厚みおよび材料は他のものであってもよい。
【0023】
ICデバイス100は、図示のように、バリア層106(例えば、
図2の第1バリア層107および第2バリア層108)内に配置されたゲート118をさらに備えていてもよい。ゲート118は、図示のように、チャネル(例えば、ICデバイス100のオン/オフ状態)を制御するように構成されてもよい。ゲート118をICデバイス100の接続端子として機能させてもよく、図示のように、バリア層106および再成長構造110と物理的に直接接触させてもよい。一部の実施形態では、図示のように、ゲート118を、例えば、バリア層106上に形成された窒化ケイ素(SiN)または別の誘電材料などの誘電体層116上に形成してもよい。
【0024】
ゲート118は、図示のように、バリア層106に接続されたトランク部すなわち底部と、該トランク部から、その上にスタック101が形成された基板102の表面に実質的に平行な逆方向に離れるように延在する頂部と、を有していてもよい。ゲート118のトランク部および頂部のこうした構成をT形フィールドプレートゲートと呼んでもよい。すなわち、一部の実施形態では、ゲート118は、ゲート118とドレイン114間の絶縁破壊電圧を上昇させ得およびまたはその電界を低減させ得る一体型フィールドプレート(例えばゲート118の頂部)を有していてもよい。該一体型フィールドプレートによって、ICデバイス100の高電圧動作が容易になり得る。
【0025】
ゲート118は、ICデバイス100のしきい値電圧に対する電気経路を提供するゲート電極(例えば、
図8のゲート電極118a)と、ゲート電極とバリア層106間およびまたはゲート電極と再成長構造110間に配置され得るゲート誘電体すなわちゲート絶縁体(以後、「ゲート絶縁体膜」と呼ぶ、例えば
図8のゲート絶縁体膜118b)と、を備えていてもよい。金属などの導電性材料でゲート電極を構成してもよい。一部の実施形態では、ニッケル(Ni)、プラチナ(Pt)、イリジウム(Ir)、モリブデン(Mo)、金(Au)およびまたはアルミニウム(Al)で、ゲート電極を構成してもよい。ある実施形態では、バリア層106とのゲートコンタクトを得るために、Ni、Pt、IrまたはMoを含む材料がゲート118のトランク部内に配置され、ゲート118の導電性と低抵抗を確実にするために、Auを含む材料がゲート118の頂部内に配置される。
【0026】
種々の実施形態では、ゲート118は、ICデバイス100のショットキー接合か金属−絶縁体−半導体(MIS)接合を提供するように構成されてもよい。例えば、ゲート絶縁体膜がゲート誘電体であるか、あるいは全く使用されない場合には、ショットキー接合が形成されてもよく、ゲート絶縁体膜がゲート絶縁体である場合には、MIS接合が形成されてもよい。一部の実施形態では、ゲート誘電体は、厚みがゲート絶縁体より小さい薄膜であってもよい。ゲート絶縁体膜は、例えば、窒化ケイ素(SiN)、酸化シリコン(SiO
2)、酸化アルミニウム(Al
2O
3)およびまたは酸化ハフニウム(HfO
2)を含んでいてもよい。他の実施形態では、ゲート絶縁体膜は他の材料を含んでいてもよい。
【0027】
ICデバイス100は、バリア層106上に形成されたソース112とドレイン114を備えていてもよい。ソース112とドレイン114は、図示のように、バリア層106を通ってバッファ層104内に延在していてもよい。種々の実施形態では、ソース112とドレイン114はオーミックコンタクトである。ソース112とドレイン114は、標準の成長コンタクトよりコンタクト抵抗が比較的小さいものであり得る再成長コンタクトであってもよい。
【0028】
金属などの導電性材料で、ソース112とドレイン114を構成してもよい。ある実施形態では、ソース112とドレイン114は、チタン(Ti)、アルミニウム(Al)、モリブデン(Mo)、金(Au)およびまたはシリコン(Si)を含んでいてもよい。他の実施形態では、他の材料が用いられる。
【0029】
ある実施形態では、ドレイン114とゲート118間の距離D1は、ソース112とゲート118間の距離S1より大きい。一部の実施形態では、距離D1は、ドレイン114とゲート118間の最短距離であってもよく、距離S1は、ソース112とゲート118間の最短距離であってもよい。距離S1を距離D1より短くすることによって、ゲート118−ドレイン114間の絶縁破壊電圧を上昇させ得、およびまたはソース112の抵抗を低減させ得る。
【0030】
一部の実施形態では、図示のように、誘電体層122をゲート118およびまたは誘電体層116上に形成してもよい。誘電体層122は、例えば窒化ケイ素(SiN)を含んでいてもよい。他の実施形態では、誘電体層122には他の材料が用いられる。誘電体層122は、ゲート118の頂部を実質的に封入してもよい。一部の実施形態では、誘電体層122をデバイス100の保護層として機能させてもよい。
【0031】
ICデバイス100は、ゲート118とドレイン114間の絶縁破壊電圧を上昇させおよびまたは電界を低減するために、誘電体層122上に形成されたフィールドプレート124をさらに備えていてもよい。導電性材料126を用いて、フィールドプレート124をソース112に電気的に接続してもよい。導電性材料126は、誘電体層122上に電極あるいはトレース状の構造物として堆積された、例えば金(Au)などの金属を含んでいてもよい。他の実施形態では、導電性材料126に他の好適な材料を使用してもよい。
【0032】
フィールドプレート124は、金属などの導電性材料で構成され、ゲート118に関連して説明した材料を含んでいてもよい。フィールドプレート124は、誘電体層122を通してゲート118に容量接続されてもよい。一部の実施形態では、フィールドプレート124とゲート118間の最短距離は1000Å〜2000Åである。フィールドプレート124は、オーバーハング領域が得られるように、図示のように、その一部分がゲート118の上部に直接形成されないようにしてゲート118の上部に形成されてもよい。一部の実施形態では、フィールドプレート124のオーバーハング領域は、ゲート118の頂部端部より距離H1だけ延在する。一部の実施形態では、距離H1は0.2〜1μであってもよい。他の実施形態では、H1は他の値であってもよい。
【0033】
種々の実施形態では、ICデバイス100は高電子移動度トランジスタ(HEMT)であってもよい。一部の実施形態では、ICデバイス100はショットキーデバイスであってもよい。他の実施形態では、MIS電界効果トランジスタ(MISFET)であってもよい。一部の実施形態では、ゲート118は、例えば、Eモードスイッチデバイスのスイッチングを制御するように構成されてもよい。ICデバイス100は、無線周波数(RF)用途、ロジック用途およびまたは電力変換用途に使用されてもよい。例えば、ICデバイス100によって、例えば交流(AC)−直流(DC)変換器、DC−DC変換器、DC−AC変換器などの電力調整用途を含む電力スイッチ用途用の効果的なスイッチデバイスが提供され得る。
【0034】
図3〜8は、種々の製造作業後のデバイス(例えば
図2のデバイス200)を示す。
図3〜8に関連して説明する方法と構成は、
図1〜2に関連して説明した実施形態に適合し得、逆もまたそうである。
【0035】
図3は、種々の実施形態による、基板102上への層スタック(例えばスタック101)形成後のICデバイス300の概略横断面図である。種々の実施形態では、ICデバイス300は、基板102上にバッファ層104を堆積し、バッファ層104上にバリア層106を堆積して作られてもよい。バリア層106は、バッファ層104上に堆積された第1バリア層107と、第1バリア層107上に堆積された第2バリア層108とを備えていてもよい。一部の実施形態では、例えば分子線エピタキシャル法(MBE)、原子層エピタキシャル法(ALE)、化学ビームエピタキシャル法(CBE)およびまたは有機金属化学気相蒸着法(MOCVD)などのエピタキシャル堆積プロセスを用いて、スタック101の層を堆積してもよい。他の実施形態では、他の堆積プロセスを用いてもよい。
【0036】
図4は、種々の実施形態による、ソース112とドレイン114形成後のICデバイス400の概略横断面図である。種々の実施形態では、バリア層106上に(例えば、第2バリア層108上に)、ソース112とドレイン114を形成してもよい。ある実施形態では、ソース112とドレイン114が形成される領域内のバリア層106上に、例えば蒸発プロセスを用いて、1つまたは複数の金属などの材料が堆積される。ソース112とドレイン114形成のための材料は、下記の順序で堆積される金属が含まれ得る。チタン(Ti)、その後アルミニウム(Al)、その後モリブデン(Mo)、その後チタン(Ti)、その後金(Au)。該堆積材料を加熱(例えば、高速熱アニールプロセスを用いて約850℃×で約30秒間)して、この材料を貫通させて、下部のバリア層106(例えば第1バリア層107および第2バリア層108)およびまたはバッファ層104と溶融させてもよい。実施形態では、ソース112とドレイン114はそれぞれ、バリア層106を経由してバッファ層104内に延在する。ソース112およびドレイン114の厚みは1000Å〜2000Åであってもよい。他の実施形態では、ソース112とドレイン114の厚みはこれ以外であってもよい。
【0037】
ソース112とドレイン114を再成長プロセスで形成し、低減された接触抵抗または低減されたオン抵抗を有するオーミックコンタクトを得てもよい。該再成長プロセスでは、ソース112とドレイン114が形成される領域において、バリア層106およびまたはバッファ層104の材料を選択的に除去(例えば、エッチング)してもよい。これらの層が選択的に除去された領域に、高濃度ドープ材料(例えばn++材料)を堆積してもよい。ソース112とドレイン114の高濃度ドープ材料は、バッファ層104またはバリア層106に使用した材料と同様の材料であってもよい。例えば、バッファ層がGaNを含むシステムでは、前記選択的に除去した領域に、シリコン(Si)で高濃度にドープされたGaN系材料を厚みが400Å〜700Åになるまでエピタキシャルに堆積してもよい。分子線エピタキシャル法(MBE)、原子層エピタキシャル法(ALE)、化学ビームエピタキシャル法(CBE)、有機金属化学気相蒸着法(MOCVD)またはこれらの好適な組み合わせによって、前記高濃度ドープ材料をエピタキシャルに堆積できる。他の実施形態では、前記高濃度ドープ材料に対して、他の材料、厚みあるいは堆積法が用いられる。例えばチタン(Ti)およびまたは金(Au)を含む1つまたは複数の金属を、例えばリフトオフプロセスを用いて1000Å〜1500Åの厚みで、該高濃度ドープ材料上に形成/堆積できる。他の実施形態では、該1つまたは複数の金属に対して、他の材料、厚みおよびまたは方法が用いられる。
【0038】
一部の実施形態では、不純物(例えばシリコン)を導入してソース112とドレイン114に高濃度ドープ材料を提供する注入法を用いた注入プロセスによって、ソース112とドレイン114を形成してもよい。注入後、ソース112とドレイン114を高温(例えば1100℃〜1200℃)でアニールしてもよい。前記再成長プロセスでは、前記注入後アニールに伴う高温を好適に避け得る。
【0039】
図5は、種々の実施形態による、誘電体層116の堆積およびパターン化後の集積回路(IC)デバイス500の概略横断面図である。一部の実施形態では、バリア層106上に誘電材料を堆積することにより、誘電体層116を形成してもよい。誘電体層116は例えば、窒化ケイ素(SiN)あるいは他の適切な誘電材料を含むことができ、例えば化学気相蒸着法(CVD)、物理的気相蒸着法(PVD)および(または)原子層蒸着法(ALD)などの任意の適切な堆積プロセスを用いて堆積されてもよい。例えばリソグラフィおよびまたはエッチングプロセスなどの任意の適切なプロセスを用いて誘電体層116をパターン化して、誘電体層116にゲート凹部開口部117を形成してもよい。
【0040】
図6は、種々の実施形態による、バリア層106材料除去後の集積回路(IC)デバイス600の概略横断面図である。種々の実施形態では、バリア層106の材料を除去して、図示のように、ゲート凹部開口部117を形成してもよい。バリア層106に再成長構造(例えば
図7の再成長構造110)がその後形成できるように、また、バリア層106にゲート(例えば
図8のゲート絶縁体膜118bおよびゲート電極118a)が形成できるように、ゲート凹部開口部117を形成してもよい。
【0041】
例えば、ドライ/プラズマまたはウェットエッチングプロセス(例えば時限または選択的エッチングプロセス)を含む任意の適切なプロセスを用いて、バリア層106の材料を除去してもよい。一部の実施形態では、誘電体層116は、バリア層106の材料を除去するエッチングプロセスの間、ハードマスクとして機能し得る。
【0042】
一部の実施形態では、バリア層106の材料を除去して、
図1に関連して説明した、例えば時限エッチングや選択的エッチングなどによって制御され得る厚みTを得てもよい。ある実施形態では、ゲート凹部開口部117の下部境界が第1バリア層107内に配置されるように、第2バリア層108の材料を除去する。すなわち、ゲート凹部開口部117は、第2バリア層108を完全に貫通してもよい。一部の実施形態では、第1バリア層107の材料を図示のように除去してもよい。一部の実施形態では、バッファ層104の材料がゲート凹部開口部117に露出しないように、第1バリア層107の材料を除去してもよい。他の実施形態では、ゲート凹部開口部117の下部境界は、第1バリア層107内には延在(例えば5Åを超えて)せずに、その上部境界に配置されていてもよい。他の実施形態では、ゲート凹部開口部117の下部境界は、第2バリア層108内に配置されていてもよい(例えば、ゲート凹部開口部117によって、第1バリア層107の材料を露出しない)。
【0043】
図7は、種々の実施形態による、再成長構造110形成後の集積回路(IC)デバイス700の概略横断面図である。III族窒化物をゲート凹部開口部(例えば、
図6のゲート凹部開口部117)内にエピタキシャルに堆積することによって、再成長構造110を形成してもよい。例えば、分子線エピタキシャル法(MBE)、原子層エピタキシャル法(ALE)、化学ビームエピタキシャル法(CBE)、有機金属化学気相蒸着法(MOCVD)またはこれらの好適な組み合わせによって、再成長構造110を堆積してもよい。種々の実施形態では、
図1に関連して説明した低温(LT)プロセスを用いて、該堆積プロセスを行ってもよい。例えば、一実施形態では、再成長構造110は、350℃〜500℃の温度でのエピタキシャル堆積によって堆積されたGaNを含んでいてもよい。種々の実施形態では、再成長構造110の厚みは200Å以下であってもよい。再成長構造110の厚みは、バリア層106の下位にあるバッファ層104の表面に実質的に垂直な方向において、例えば25Å〜200Åであってもよい。他の実施形態では、再成長構造110の厚みおよび材料は他のものであってもよい。
【0044】
一部の実施形態では、再成長構造110形成のために堆積される材料を、再成長構造110形成のために用いられる堆積プロセスの間に、誘電体層116上にキャッピング層610として堆積してもよい。一部の実施形態では、顧客に出荷されるICデバイスの最終製品中に誘電体層116およびまたはキャッピング層610が存在し得ないように、ゲート形成前に、それらの内のいずれかまたは両方を除去してもよい。
【0045】
図8は、種々の実施形態による、ゲート(例えば
図1のゲート118)形成後の集積回路(IC)デバイス800の概略横断面図である。該ゲートは、ゲート電極118aと、一部の実施形態では、ゲート絶縁体膜118bと、を備えていてもよい。
【0046】
一部の実施形態では、誘電材料または電気絶縁材料を堆積してゲート絶縁体膜118bを形成してもよい。ゲート誘電体膜118bの材料は、例えば、窒化ケイ素(SiN)、酸化シリコン(SiO
2)、酸化アルミニウム(Al
2O
3)およびまたは酸化ハフニウム(HfO
2)で構成されていてもよい。他の実施形態では、他の方法または材料を用いてゲート誘電体膜118bを形成してもよい。一部の実施形態では、ゲート誘電体膜118を全く使用しなくてもよい。
【0047】
ゲート凹部開口部(例えば
図6のゲート凹部開口部117)内に導電性材料を堆積することによって、ゲート電極118aを形成してもよい。ゲート絶縁体膜118bを用いる実施形態では、その上にゲート電極118aを堆積してもよい。ゲート絶縁体膜118bを用いない実施形態では、図示のように、再成長構造110およびバリア層106の表面上にゲート電極118aを堆積してもよい。例えば蒸発、原子層蒸着法(ALD)およびまたは化学気相蒸着法(CVD)を含む任意の好適な堆積プロセスによって、該導電性材料を堆積してもよい。
【0048】
図9は、種々の実施形態による、集積回路デバイス(例えば、
図1〜2のICデバイス100または200)の製造方法900を示すフロー図である。該方法は、
図1〜8に関連して説明した方法と構成に適合していてもよい。
【0049】
方法900は、902において、基板(例えば、
図1の基板102)上にバッファ層(例えば、
図1のバッファ層104)を形成するステップを備える。バッファ層を形成するステップは、基板上にバッファ層材料をエピタキシャルに堆積するステップを備えていてもよい。一部の実施形態では、該バッファ層を複数の層で構成してもよい。
【0050】
方法900は、904において、バッファ層(例えば、
図1のバッファ層104)上にバリア層(例えば、
図1のバリア層106)を形成するステップをさらに備えていてもよい。バリア層を形成するステップは、バッファ層上にバリア層材料をエピタキシャルに堆積するステップを備えていてもよい。一部の実施形態では、バリア層を複数の層(例えば、
図2の第1バリア層107および第2バリア層108)で構成してもよい。他の実施形態では、単独層の材料を堆積してバリア層を形成してもよい。
【0051】
方法900は、906において、ソース(例えば、
図1のソース112)とドレイン(例えば、
図1のドレイン114)とを形成するステップをさらに備えていてもよい。一部の実施形態では、ソースとドレインはバリア層に接続され、バリア層を通ってバッファ層内に延在していてもよい。
【0052】
方法900は、908において、バリア層内に再成長構造(例えば、
図1の再成長構造110)を形成するステップをさらに備えていてもよい。一部の実施形態では、再成長構造を形成するステップは、バリア層の材料を除去してその中に開口部(例えば、
図6のゲート凹部開口部117)を形成するステップと、該開口部内に再成長構造材料を堆積するステップとを備えていてもよい。一部の実施形態では、エピタキシャル堆積プロセスで該再成長構造を堆積してもよい。一部の実施形態では、再成長構造材料を堆積するステップは、再成長構造材料を200Å以下の厚みで堆積するステップを備える。
【0053】
方法900は、910において、バリア層内にゲート端子(例えば、
図1のゲート118)を形成するステップをさらに備えていてもよい。一部の実施形態では、ゲート端子を形成するステップは、バリア層の開口部内の再成長構造上にゲート絶縁体膜(例えば
図8のゲート絶縁体膜118b)を堆積するステップを備える。一部の実施形態では、ゲート端子を形成するステップは、ゲート絶縁体膜上にゲート電極材料を堆積するステップ、あるいはゲート絶縁体膜を堆積しない実施形態では、バリア層の開口部内の再成長構造上にゲート電極材を堆積するステップを備える。ゲート電極をバリア層の材料に接続してショットキー接合またはMIS接合を形成してもよい。種々の実施形態では、バリア層の材料を除去してその中に開口部を形成するステップは、908におけるバリア層内に再成長構造を形成するステップの一部であってもよく、また、910におけるバリア層内にゲート端子を形成するステップの一部であってもよい。エッチングプロセスでバリア層の材料を除去して開口部を形成してもよい。
【0054】
方法900は、912において、ゲート上に誘電体層(例えば、
図1の誘電体層116およびまたは122)を形成するステップをさらに備えていてもよい。任意の好適な堆積プロセスによって誘電体層を堆積してもよい。種々の実施形態では、誘電体層は、ICデバイスの保護層として機能し得る。
【0055】
方法900は、914において、誘電体層上にフィールドプレートを形成するステップをさらに備えていてもよい。任意の好適な堆積法を用いて導電性材料を前記誘電体層上に堆積することにより、フィールドプレートを形成してもよい。リソグラフィプロセスおよびまたはエッチングプロセスなどのパターン化プロセスを用いて前記堆積した導電性材料部分を選択的に除去して、フィールドプレートを形成できる。他の実施形態では、他の好適な方法を用いてもよい。
【0056】
特許請求された主題の理解に最も有用な順番と方法で、種々の操作が複数の別個の操作として説明される。しかしながら、説明の順番は、これらの操作が必ず順番依存であることを示唆するように解釈されるべきでない。これらの操作は、特に提示の順番に行われなくてもよい。記載の実施形態と異なる順番で、記載された操作を行ってもよい。追加の実施形態では、種々の追加の操作を行ってもよく、およびまたは記載の操作を省略してもよい。
【0057】
本明細書に記載のICデバイス(例えば、
図1、2および8のICデバイス100、200および800)の実施形態およびこうしたICデバイスを備える装置を、他の種々の装置およびシステムに組み込んでもよい。システム例1000のブロック図を
図10に示す。図示のように、システム1000は、一部の実施形態では、無線周波数(RF)電力増幅器(PA)モジュールであり得るPAモジュール1002を備える。システム1000は、図示のように、電力増幅器モジュール1002に接続されたトランシーバ1004を備えていてもよい。電力増幅器モジュール1002は、本明細書に記載のICデバイス(例えば、
図1、2および8のICデバイス100、200および800)を備えていてもよい。
【0058】
電力増幅器モジュール1002は、トランシーバ1004からRF入力信号(RFin)を受信してもよい。電力増幅器モジュール1002は、該RF入力信号(RFin)を増幅してRF出力信号(RFout)を出力してもよい。RF入力信号(RFin)およびRF出力信号(RFout)は、それぞれ
図10のTx−RFinおよびTx−RFoutで示され、共に送信チェーンの一部であり得る。
【0059】
増幅されたRF出力信号(RFout)は、アンテナスイッチモジュール(ASM)1006に与えられてもよく、このモジュールによって、アンテナ構造1008経由で、RF出力信号(RFout)の無線(OTA)送信が実現される。また、ASM1006は、アンテナ構造1008経由でRF信号を受信し、その受信RF信号(Rx)を受信チェーンに沿ってトランシーバ1004に接続し得る。
【0060】
種々の実施形態では、アンテナ構造1008は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、あるいはRF信号のOTA送信/受信に好適な任意の他の形式のアンテナを含む指向性アンテナおよびまたは全方向性アンテナの1つまたは複数を備えていてもよい。
【0061】
システム1000は、電力増幅を含む任意のシステムであってもよい。前記ICデバイス(例えば、
図1、2および8のICデバイス100、200および800)によって、例えば交流(AC)−直流(DC)変換器、DC−DC変換器、DC−AC変換器などの電力調整用途を含む電力スイッチ用途用の効果的なスイッチデバイスが提供され得る。種々の実施形態では、システム1000は、高無線周波数電力と周波数における電力増幅には特に有用であり得る。システム1000は、例えば、陸上および衛星通信、レーダーシステム、および恐らく種々の産業および医学用途におけるいずれか1つまたは複数に対して好適であり得る。より具体的には、種々の実施形態において、システム1000は、レーダー装置、衛星通信装置、携帯電話、携帯電話基地局、ラジオ放送あるいはテレビ増幅器システムから選択された1つであり得る。
【0062】
説明の目的で実施形態を例示し記載したが、同じ目的を実現するように意図された、広範な代替となるおよびまたは均等な実施形態あるいは実施によって、本開示の範囲を逸脱することなくこれらの実施形態を置換できる。本出願は、本明細書で検討した実施形態に対するいかなる適応や変形もカバーするように意図される。従って、本明細書に記載された実施形態は、請求項とその均等物によってのみ限定されることは明らかである。