特許 6555843 アレイ基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6555843

(24)【登録日】2019年7月19日

(45)【発行日】2019年8月7日

(54)【発明の名称】アレイ基板及びその製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20190729BHJP

   H01L 29/786 20060101ALI20190729BHJP

   G02F 1/1368 20060101ALI20190729BHJP

【ＦＩ】

   H01L29/78 612D

   H01L29/78 618B

   H01L29/78 617V

   H01L29/78 618A

   H01L29/78 617T

   H01L29/78 617M

   H01L29/78 616V

   G02F1/1368

【請求項の数】13

【全頁数】11

(21)【出願番号】特願2018-518458(P2018-518458)

(86)(22)【出願日】2015年10月21日

(65)【公表番号】特表2018-533211(P2018-533211A)

(43)【公表日】2018年11月8日

(86)【国際出願番号】CN2015092357

(87)【国際公開番号】WO2017059607

(87)【国際公開日】20170413

【審査請求日】2018年4月9日

(31)【優先権主張番号】201510655501.8

(32)【優先日】2015年10月10日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】516010618

【氏名又は名称】深▲せん▼市華星光電技術有限公司

【氏名又は名称原語表記】ＳＨＥＮＺＨＥＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．， ＬＴＤ．

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際特許業務法人

(72)【発明者】

【氏名】石 龍強

【審査官】 岩本 勉

(56)【参考文献】

【文献】 米国特許出願公開第２０１４／０１７５４４３（ＵＳ，Ａ１）

【文献】 中国特許出願公開第１０３４１３８１１（ＣＮ，Ａ）

【文献】 特開平０８−０３６１９２（ＪＰ，Ａ）

【文献】 特開平０３−２４１７７５（ＪＰ，Ａ）

【文献】 特開平０４−０２６８２５（ＪＰ，Ａ）

【文献】 特開２０１１−１００９９７（ＪＰ，Ａ）

【文献】 特開２０１２−０８４８５９（ＪＰ，Ａ）

【文献】 特開２０１３−１４９９６１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／００８４２６６（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１２／００６１６６５（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１３／０１６１６０９（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１６／０２５４２７９（ＵＳ，Ａ１）

【文献】 中国特許出願公開第１０４１５７６０９（ＣＮ，Ａ）

【文献】 中国特許出願公開第１０３０２１９４４（ＣＮ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／３３６

Ｇ０２Ｆ １／１３６８

(57)【特許請求の範囲】

【請求項1】

アレイ基板の製造方法であって、前記方法は、
基板を提供し、前記基板上に第１金属層を堆積し、第１フォトマスクにより前記第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成するステップと、
前記ゲート及び前記第１導体上にゲート絶縁層を堆積するステップと、
前記ゲート絶縁層上に半導体層を堆積し、第２フォトマスクにより前記半導体層及び前記ゲート絶縁層をパターン化して、前記第１導体を露出する貫通孔を形成するステップと、
前記ゲート及び前記第１導体により前記半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成するステップであって、前記第１チャネル領域は前記ゲートの上方に対応して位置し、前記第２チャネル領域は前記第１導体の上方に対応して位置するステップと、
前記第１チャネル領域及び前記第２チャネル領域上に第２金属層を堆積し、第３フォトマスクにより前記第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成するステップであって、前記ソース、ドレインはそれぞれ前記第１チャネル領域と接触し、前記第２導体は、前記第２チャネル領域と接触し、且つ前記貫通孔を介して前記第１導体と接触するステップと、を含み、
第２フォトマスクにより前記半導体層及び前記ゲート絶縁層をパターン化して、前記第１導体を露出する貫通孔を形成する前記ステップでは、
前記半導体層上に第１フォトレジスト層を塗布し、
第２フォトマスクを介して前記第１フォトレジスト層を前面から露光し現像し、
現像された前記第１フォトレジスト層、半導体層、ゲート絶縁層を湿式エッチングし、
湿式エッチングされた前記第１フォトレジスト層を剥離して、前記半導体層、ゲート絶縁層において、前記第１導体を露出する貫通孔を形成しており、
前記ゲート及び前記第１導体により前記半導体層をパターン化して、第１チャネル領域及び第２チャネル領域を形成する前記ステップでは、
前記半導体層上に第２フォトレジスト層を塗布し、
前記ゲート及び前記第１導体を介して、前記第２フォトレジスト層を背面から露光し現像し、
現像された前記第２フォトレジスト層、半導体層を湿式エッチングし、
湿式エッチングされた前記第２フォトレジスト層を剥離して、前記半導体層において第１チャネル領域及び第２チャネル領域を形成する、ことを特徴とする方法。

【請求項2】

前記ゲート及び前記第１導体上にゲート絶縁層を堆積する前記ステップでは、
前記ゲート及び前記第１導体上において、プラズマ強化化学気相成長法によりゲート絶縁層を堆積しており、
前記ゲート絶縁層上に半導体層を堆積する前記ステップでは、
前記ゲート絶縁層上において、物理的気相成長法により半導体層を堆積する、ことを特徴とする請求項１に記載の方法。

【請求項3】

前記半導体層の材料は、インジウム・ガリウム・亜鉛酸化物である、ことを特徴とする請求項１に記載の方法。

【請求項4】

アレイ基板の製造方法であって、前記方法は、
基板を提供し、前記基板上に第１金属層を堆積し、第１フォトマスクにより前記第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成するステップと、
前記ゲート及び前記第１導体上にゲート絶縁層を堆積するステップと、
前記ゲート絶縁層上に半導体層を堆積し、第２フォトマスクにより前記半導体層及び前記ゲート絶縁層をパターン化して、前記第１導体を露出する貫通孔を形成するステップと、
前記ゲート及び前記第１導体により前記半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成するステップであって、前記第１チャネル領域は前記ゲートの上方に対応して位置し、前記第２チャネル領域は前記第１導体の上方に対応して位置するステップと、
前記第１チャネル領域及び前記第２チャネル領域上に第２金属層を堆積し、第３フォトマスクにより前記第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成するステップであって、前記ソース、ドレインはそれぞれ前記第１チャネル領域と接触し、前記第２導体は、前記第２チャネル領域と接触し、且つ前記貫通孔を介して前記第１導体と接触するステップと、を含む、ことを特徴とする方法。

【請求項5】

前記ゲート及び前記第１導体上にゲート絶縁層を堆積する前記ステップでは、
前記ゲート及び前記第１導体上において、プラズマ強化化学気相成長法によりゲート絶縁層を堆積しており、
前記ゲート絶縁層上に半導体層を堆積する前記ステップでは、
前記ゲート絶縁層上において、物理的気相成長法により半導体層を堆積する、ことを特徴とする請求項４に記載の方法。

【請求項6】

第２フォトマスクにより前記半導体層及び前記ゲート絶縁層をパターン化して、前記第１導体を露出する貫通孔を形成する前記ステップでは、
前記半導体層上に第１フォトレジスト層を塗布し、
第２フォトマスクを介して前記第１フォトレジスト層を前面から露光し現像し、
現像された前記第１フォトレジスト層、半導体層、ゲート絶縁層を湿式エッチングし、
湿式エッチングされた前記第１フォトレジスト層を剥離して、前記半導体層、ゲート絶縁層において、前記第１導体を露出する貫通孔を形成する、ことを特徴とする請求項４に記載の方法。

【請求項7】

前記ゲート及び前記第１導体により前記半導体層をパターン化して、第１チャネル領域及び第２チャネル領域を形成する前記ステップでは、
前記半導体層上に第２フォトレジスト層を塗布し、
前記ゲート及び前記第１導体を介して、前記第２フォトレジスト層を背面から露光し現像し、
現像された前記第２フォトレジスト層、半導体層を湿式エッチングし、
湿式エッチングされた前記第２フォトレジスト層を剥離して、前記半導体層において第１チャネル領域及び第２チャネル領域を形成する、ことを特徴とする請求項４に記載の方法。

【請求項8】

前記半導体層の材料は、インジウム・ガリウム・亜鉛酸化物である、ことを特徴とする請求項４に記載の方法。

【請求項9】

下から上に順に配置された基板、第１金属層、ゲート絶縁層、半導体層及び第２金属層を含むアレイ基板であって、
前記第１金属層は、間隔をおいて配置されたゲート及び第１導体を含み、前記半導体層は、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を含み、前記第２金属層は、間隔をおいて配置されたソース、ドレイン及び第２導体を含み、
前記第１チャネル領域は、前記ゲートの形状に対応した形状を有し、前記ゲートの領域内で前記ゲートの上方に位置し、前記第２チャネル領域は、前記第１導体の形状に対応した形状を有し、前記第１導体の領域内で前記第１導体の上方に位置し、
前記ソース、ドレインはそれぞれ前記第１チャネル領域と接触し、前記第２導体は、前記第２チャネル領域と接触し、且つ貫通孔を介して前記第１導体と接触し、
前記第１チャネル領域および前記第２チャネル領域の各サイズは、それぞれ、前記ゲートおよび前記第１導体のサイズと実質的に同じである、
ことを特徴とするアレイ基板。

【請求項10】

前記第２チャネル領域は、第１チャネル部及び第２チャネル部を含み、前記第１チャネル部及び前記第２チャネル部は、前記貫通孔の両側に配置され、前記第２導体は、前記第１チャネル部、貫通孔及び第２チャネル部を覆う、ことを特徴とする請求項９に記載のアレイ基板。

【請求項11】

前記第１金属層及び第２金属層の材料は銅、アルミニウム又はモリブデンである、ことを特徴とする請求項９に記載のアレイ基板。

【請求項12】

前記ゲート絶縁層の材料は酸化ケイ素又は窒化ケイ素である、ことを特徴とする請求項９に記載のアレイ基板。

【請求項13】

前記半導体層の材料は、インジウム・ガリウム・亜鉛酸化物である、ことを特徴とする請求項９に記載のアレイ基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は液晶の分野に関し、特にアレイ基板及びその製造方法に関する。

【背景技術】

【0002】

アクティブマトリックスディスプレイ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＡＭＬＣＤ）又はアクティブマトリクス有機発光ダイオード（Ａｃｔｉｖｅ−ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＡＭＯＬＥＤ）ディスプレイには、ディスプレイの狭額縁効果を実現するために、アレイ基板行駆動（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ、ＧＯＡ）の技術が一般に使用される。

【0003】

ＧＯＡ技術では、アレイ基板の生産プロセスにおいて、間隔をおいて配置された２つの金属層を設計すると同時に、アレイ基板のゲート絶縁層を跨いで２つの金属層をブリッジする必要があるため、比較的簡単な方法で２つの金属層をブリッジしてアレイ基板の生産効率を向上させることは、解決すべき課題である。また、２つの金属層をブリッジするためには、アレイ基板の生産プロセスにおいて、２つの異なるフォトマスクにより半導体層とゲート絶縁層をそれぞれパターン化する必要があるため、アレイ基板の生産コストが増加する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が主に解決する技術的課題は、１つのフォトマスクを使用して半導体層及びゲート絶縁層をパターン化することで、アレイ基板の生産コストを低減させることができるとともに、比較的簡単な方法でアレイ基板における２つの金属層をブリッジして、アレイ基板の生産効率を向上させることができるアレイ基板及びその製造方法を提供することである。

【課題を解決するための手段】

【0005】

上記技術的課題を解決するために、本発明が採用する１つの技術方案は、アレイ基板の製造方法を提供することである。この方法は、基板を提供し、基板上に第１金属層を堆積し、第１フォトマスクにより第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成するステップと、ゲート及び第１導体上にゲート絶縁層を堆積するステップと、ゲート絶縁層上に半導体層を堆積し、第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップと、ゲート及び第１導体により半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成するステップであって、第１チャネル領域はゲートの上方に対応して位置し、第２チャネル領域は第１導体の上方に対応して位置するステップと、第１チャネル領域及び第２チャネル領域上に第２金属層を堆積し、第３フォトマスクにより第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成するステップであって、ソース、ドレインはそれぞれ第１チャネル領域と接触し、第２導体は、第２チャネル領域と接触し、且つ貫通孔を介して第１導体と接触するステップと、を含む。第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップでは、半導体層上に第１フォトレジスト層を塗布し、第２フォトマスクを介して第１フォトレジスト層を前面から露光し現像し、現像された第１フォトレジスト層、半導体層、ゲート絶縁層を湿式エッチングし、湿式エッチングされた第１フォトレジスト層を剥離して、半導体層、ゲート絶縁層において、第１導体を露出する貫通孔を形成する。ゲート及び第１導体により半導体層をパターン化して、第１チャネル領域及び第２チャネル領域を形成するステップでは、半導体層上に第２フォトレジスト層を塗布し、ゲート及び第１導体を介して、第２フォトレジスト層を背面から露光し現像し、現像された第２フォトレジスト層、半導体層を湿式エッチングし、湿式エッチングされた第２フォトレジスト層を剥離して、半導体層において第１チャネル領域及び第２チャネル領域を形成する。

【0006】

ゲート及び第１導体上にゲート絶縁層を堆積するステップでは、ゲート及び第１導体上において、プラズマ強化化学気相成長法によりゲート絶縁層を堆積する。ゲート絶縁層上に半導体層を堆積するステップでは、ゲート絶縁層上において、物理的気相成長法により半導体層を堆積する。

【0007】

半導体層の材料は、インジウム・ガリウム・亜鉛酸化物である。

【0008】

上記技術的課題を解決するために、本発明が採用する別の技術方案は、アレイ基板の製造方法を提供することである。この方法は、基板を提供し、基板上に第１金属層を堆積し、第１フォトマスクにより第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成するステップと、ゲート及び第１導体上にゲート絶縁層を堆積するステップと、ゲート絶縁層上に半導体層を堆積し、第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップと、ゲート及び第１導体により半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成するステップであって、第１チャネル領域はゲートの上方に対応して位置し、第２チャネル領域は第１導体の上方に対応して位置するステップと、第１チャネル領域及び第２チャネル領域上に第２金属層を堆積し、第３フォトマスクにより第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成するステップであって、ソース、ドレインはそれぞれ第１チャネル領域と接触し、第２導体は、第２チャネル領域と接触し、且つ貫通孔を介して第１導体と接触するステップと、を含む。

【0009】

ゲート及び第１導体上にゲート絶縁層を堆積するステップでは、ゲート及び第１導体上において、プラズマ強化化学気相成長法によりゲート絶縁層を堆積する。ゲート絶縁層上に半導体層を堆積するステップでは、ゲート絶縁層上において、物理的気相成長法により半導体層を堆積する。

【0010】

第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップでは、半導体層上に第１フォトレジスト層を塗布し、第２フォトマスクを介して第１フォトレジスト層を前面から露光し現像し、現像された第１フォトレジスト層、半導体層、ゲート絶縁層を湿式エッチングし、湿式エッチングされた第１フォトレジスト層を剥離して、半導体層、ゲート絶縁層において、第１導体を露出する貫通孔を形成する。

【0011】

ゲート及び第１導体により半導体層をパターン化して、第１チャネル領域及び第２チャネル領域を形成するステップでは、半導体層上に第２フォトレジスト層を塗布し、ゲート及び第１導体を介して、第２フォトレジスト層を背面から露光し現像し、現像された第２フォトレジスト層、半導体層を湿式エッチングし、湿式エッチングされた第２フォトレジスト層を剥離して、半導体層において第１チャネル領域及び第２チャネル領域を形成する。

【0012】

半導体層の材料は、インジウム・ガリウム・亜鉛酸化物である。

【0013】

上記技術的課題を解決するために、本発明が採用する他の技術方案は、アレイ基板を提供することである。このアレイ基板は、下から上に順に配置された基板、第１金属層、ゲート絶縁層、半導体層及び第２金属層を含む。第１金属層は、間隔をおいて配置されたゲート及び第１導体を含む。半導体層は、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を含む。第２金属層は、間隔をおいて配置されたソース、ドレイン及び第２導体を含む。

【0014】

第１チャネル領域は、ゲートの上方に対応して位置し、第２チャネル領域は、第１導体の上方に対応して位置する。
ソース、ドレインはそれぞれ第１チャネル領域と接触する。第２導体は、第２チャネル領域と接触し、且つ貫通孔を介して第１導体と接触する。
前記ゲート絶縁層及び前記半導体層は、１つのフォトマスクによりパターン化される。

【0015】

第２チャネル領域は、第１チャネル部及び第２チャネル部を含む。第１チャネル部及び第２チャネル部は、貫通孔の両側に配置される。第２導体は、第１チャネル部、貫通孔及び第２チャネル部を覆う。

【0016】

第１金属層及び第２金属層の材料は銅、アルミニウム又はモリブデンである。

【0017】

ゲート絶縁層の材料は酸化ケイ素又は窒化ケイ素である。

【0018】

半導体層の材料は、インジウム・ガリウム・亜鉛酸化物である。

【発明の効果】

【0019】

本発明の有益な効果は以下のとおりである。本発明のアレイ基板及びその製造方法は、第１フォトマスクにより第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成するステップと、第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップと、ゲート及び第１導体により半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成するステップと、第３フォトマスクにより第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成するステップと、を含む。第２導体は、貫通孔を介して第１導体と接触する。上記方法により、本発明は１つのフォトマスクを使用して半導体層及びゲート絶縁層をパターン化することで、アレイ基板の生産コストを低減させる一方、本発明は比較的簡単な方法で第１導体及び第２導体をブリッジして、アレイ基板の生産効率を向上させる。

【図面の簡単な説明】

【0020】

【図1】図１は、本発明の実施例に係るアレイ基板の製造方法のフローチャートである。

【図2A-2G】図２Ａ−２Ｇは、図１に示される製造方法の製造プロセス中のアレイ基板の構造模式図である。

【図3】図３は、図１に示される製造方法により製造されたアレイ基板の構造模式図である。

【発明を実施するための形態】

【0021】

明細書及び特許請求の範囲では、特定の構成要素を称するために、ある用語が使用されるが、当業者であれば、メーカーは異なる用語を用いて同じ構成要素を称する可能性があると理解するであろう。本明細書及び特許請求の範囲は、名称の相違を構成要素の区別手段とせずに、構成要素の機能の違いを区別の基準とする。以下、添付の図面及び実施例を参照しながら、本発明を詳細に説明する。

【0022】

図１は、本発明の実施例に係るアレイ基板の製造方法のフローチャートである。図２Ａ〜２Ｇは、図１に示される製造方法の製造プロセス中のアレイ基板の構造模式図である。実質的に同じ結果が得られれば、本発明の方法は図１に示されるフロー順序に限定されないことに留意されたい。図１に示されるように、この方法はステップＳ１０１〜ステップＳ１０５を含む。
ステップＳ１０１では、基板を提供し、基板上に第１金属層を堆積し、第１フォトマスクにより第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成する。

【0023】

ステップＳ１０１では、基板はガラス基板であることが好ましく、第１金属層の材料は銅、アルミニウム又はモリブデンであることが好ましい。
図２Ａを参照する。図２Ａは、基板１０に堆積された第１金属層が第１フォトマスクされて得られたゲート２１及び第１導体２２の断面構造模式図である。

【0024】

ステップＳ１０２では、ゲート及び第１導体上にゲート絶縁層を堆積する。

【0025】

ステップＳ１０２では、ゲート及び第１導体上にゲート絶縁層を堆積するステップは、具体的に、ゲート及び第１導体上において、プラズマ強化化学気相成長法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）により、ゲート絶縁層を堆積することである。好ましくは、ゲート絶縁層の材料は、酸化ケイ素又は窒化ケイ素である。

【0026】

ステップＳ１０３では、ゲート絶縁層上に半導体層を堆積し、第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成する。

【0027】

ステップＳ１０３では、ゲート絶縁層上に半導体層を堆積するステップは、具体的に、ゲート絶縁層上において、物理的気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）により、半導体層を堆積することである。好ましくは、半導体層の材料は、インジウム・ガリウム・亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＧＺＯ）である。

【0028】

第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップでは、半導体層上に第１フォトレジスト層を塗布し、第２フォトマスクを介して第１フォトレジスト層を前面から露光し現像し、現像された第１フォトレジスト層、半導体層、ゲート絶縁層を湿式エッチングし、湿式エッチングされた第１フォトレジスト層を剥離して、半導体層、ゲート絶縁層において、第１導体を露出する貫通孔を形成する。

【0029】

図２Ｂ、２Ｃ、２Ｄを参照する。図２Ｂは、第１フォトレジスト層４１が塗布された基板１０、ゲート２１、第１導体２２、ゲート絶縁層３０、半導体層４０の断面構造模式図である。図２Ｃは、第２フォトマスクを介して第１フォトレジスト層４１を前面から露光し現像した後の基板１０、ゲート２１、第１導体２２、ゲート絶縁層３０、半導体層４０及び第１フォトレジスト層４１の断面構造模式図である。図２Ｄは、湿式エッチングされた第１フォトレジスト層４１を剥離した後の基板１０、ゲート２１、第１導体２２、ゲート絶縁層３０、半導体層４０、及び第１導体２２を露出する貫通孔２３の断面構造模式図である。

【0030】

ステップＳ１０４では、ゲート及び第１導体により半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成する。

【0031】

ステップＳ１０４では、ゲート及び第１導体により半導体層をパターン化して、第１チャネル領域及び第２チャネル領域を形成するステップは、具体的に、半導体層上に第２フォトレジスト層を塗布し、ゲート及び第１導体を介して、第２フォトレジスト層を背面から露光し現像し、現像された第２フォトレジスト層、半導体層を湿式エッチングし、湿式エッチングされた第２フォトレジスト層を剥離して、半導体層において第１チャネル領域及び第２チャネル領域を形成することである。当業者は、ステップＳ１０４において、ゲート及び第１導体が１つのフォトマスクとして利用されて、アレイ基板生産中のフォトマスクの使用が減少し、アレイ基板の生産コストが低減することを理解すべきである。

【0032】

第１チャネル領域は、ゲートの上方に位置し、第２チャネル領域は、第１導体の上方に位置する。

【0033】

図２Ｅ、２Ｆ、２Ｇを参照する。図２Ｅは、第２フォトレジスト層４２が塗布された基板１０、ゲート２１、第１導体２２、ゲート絶縁層３０、半導体層４０の断面構造模式図である。図２Ｆは、ゲート及び第１導体を介して第２フォトレジスト層４２を背面から露光し現像した後の基板１０、ゲート２１、第１導体２２、ゲート絶縁層３０、半導体層４０及び第２フォトレジスト層４２の断面構造模式図である。図２Ｇは、湿式エッチングされた第２フォトレジスト層４２を剥離した後の基板１０、ゲート２１、第１導体２２、ゲート絶縁層３０、第１チャネル領域４３、第２チャネル領域４４の断面構造模式図である。

【0034】

ステップＳ１０５では、第１チャネル領域及び第２チャネル領域上に第２金属層を堆積し、第３フォトマスクにより第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成する。第２導体は、貫通孔を介して第１導体と接触する。

【0035】

ステップＳ１０５では、第１チャネル領域及び第２チャネル領域に第２金属層を堆積するステップは、具体的に、第１チャネル領域及び第２チャネル領域上において、物理的気相成長法により第２金属層を堆積することである。好ましくは、第２金属層の材料は銅、アルミニウム又はモリブデンである。

【0036】

本実施例では、第１金属層の材料は第２金属層の材料と異なる。他の実施例では、第１金属層の材料は第２金属層の材料と同じであってもよい。

【0037】

本実施例では、ソース、ドレインはそれぞれ第１チャネル領域と接触し、第２導体は第２チャネル領域と接触する。他の実施例では、第１チャネル領域のみが存在してもよく、第２導体は直接的に貫通孔を介して第１導体と接触する。

【0038】

図３を参照する。図３は、図１に示される製造方法により製造されたアレイ基板の構造模式図である。図３に示されるように、アレイ基板は、下から上に順に配置された基板１０、第１金属層、ゲート絶縁層３０、半導体層及び第２金属層を含む。

【0039】

第１金属層は、間隔をおいて配置されたゲート２１及び第１導体２２を含む。半導体層は、間隔をおいて配置された第１チャネル領域４３及び第２チャネル領域４４を含む。第２金属層は、間隔をおいて配置されたソース５１、ドレイン５２及び第２導体５３を含む。

【0040】

第１チャネル領域４３は、ゲート２１の上方に対応して位置し、第２チャネル領域４４は、第１導体２２の上方に対応して位置する。ソース５１、ドレイン５２はそれぞれ第１チャネル領域４３と接触する。第２導体５３は、第２チャネル領域４４と接触し、且つ貫通孔を介して第１導体２２と接触する。

【0041】

貫通孔２３は、１つのフォトマスクによりゲート絶縁層３０及び半導体層をパターン化して得られる。

【0042】

即ち、ゲート絶縁層３０及び半導体層は、１つのフォトマスクによりパターン化される。

【0043】

好ましくは、第２チャネル領域４４は、第１チャネル部４４１及び第２チャネル部４４２を含み、第１チャネル部４４１及び第２チャネル部４４２は、貫通孔２３の両側に配置され、第２導体５３は第１チャネル部４４１、貫通孔２３及び第２チャネル部４４２を覆う。

【0044】

好ましくは、第１金属層に位置するゲート２１及び第１導体２２、並びに第２金属層に位置するソース５１、ドレイン５２及び第２導体５３の材料は銅、アルミニウム又はモリブデンである。

【0045】

好ましくは、ゲート絶縁層３０の材料は、酸化ケイ素又は窒化ケイ素である。

【0046】

好ましくは、半導体層に位置する第１チャネル領域４３及び第２チャネル領域４４の材料は、インジウム・ガリウム・亜鉛酸化物である。

【0047】

本発明の有益な効果は以下のとおりである。本発明のアレイ基板及びその製造方法は、第１フォトマスクにより第１金属層をパターン化して、間隔をおいて配置されたゲート及び第１導体を形成するステップと、第２フォトマスクにより半導体層及びゲート絶縁層をパターン化して、第１導体を露出する貫通孔を形成するステップと、ゲート及び第１導体により半導体層をパターン化して、間隔をおいて配置された第１チャネル領域及び第２チャネル領域を形成するステップと、第３フォトマスクにより第２金属層をパターン化して、間隔をおいて配置されたソース、ドレイン及び第２導体を形成するステップと、を含む。第２導体は、貫通孔を介して第１導体と接触する。上記方法により、本発明は１つのフォトマスクを使用して半導体層及びゲート絶縁層をパターン化することができ、アレイ基板の生産コストを低減させる一方、本発明は比較的簡単な方法で第１導体及び第２導体をブリッジして、アレイ基板の生産効率を向上させることができる。

【0048】

以上の説明は本発明に係る実施形態にすぎず、本発明の保護範囲を制限するものではない。本発明の明細書及び添付図面によって作成したすべての同等構造又は同等フローの変更を、直接又は間接的に他の関連する技術分野に実施することは、いずれも同じ理由により本発明の保護範囲内に含まれるべきである。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図3】