(58)【調査した分野】(Int.Cl.,DB名)
通信回線を介して互いに接続された一方の通信装置と他方の通信装置とのうち、前記一方の通信装置との間の電気的特性を、前記一方の通信装置に送信された校正信号と、前記校正信号に応じた反射信号とに基づいて算出する電気的特性算出手段と、
前記電気的特性算出手段による算出結果に応じて、前記一方の通信装置に送信する信号を設定されたパラメータに基づいて変換する信号変換手段に設定される前記パラメータを決定するパラメータ決定手段と、
前記パラメータ決定手段が決定した前記パラメータを前記信号変換手段に設定するパラメータ設定手段と、
前記校正信号と前記反射信号とに基づいて、前記一方の通信装置との間でインピーダンス整合されたか否かを判定する整合判定手段とを備え、
前記パラメータ決定手段は、前記整合判定手段による判定結果と、前記電気的特性算出手段による算出結果とに基づいて、前記パラメータを決定する
ことを特徴とする信号調整用モジュール。
通信回線を介して互いに接続された一方の通信装置と他方の通信装置とのうち、前記一方の通信装置との間の電気的特性を、前記一方の通信装置に送信された校正信号と、前記校正信号に応じた反射信号とに基づいて算出する電気的特性算出ステップと、
前記電気的特性算出ステップにおける算出結果に応じて、前記一方の通信装置に送信する信号を設定されたパラメータに基づいて変換する信号変換手段に設定される前記パラメータを決定するパラメータ決定ステップと、
前記パラメータ決定ステップで決定した前記パラメータを前記信号変換手段に設定するパラメータ設定ステップと、
前記校正信号と前記反射信号とに基づいて、前記一方の通信装置との間でインピーダンス整合されたか否かを判定する整合判定ステップとを含み、
前記パラメータ決定ステップで、前記整合判定ステップによる判定結果と、前記電気的特性算出ステップによる算出結果とに基づいて、前記パラメータを決定する
ことを特徴とする信号調整方法。
【背景技術】
【0002】
アナログ通信回線が接続されたPBX(Private Branch eXchange)または当該PBXに相当する装置(以下、単にPBXという)等の対向装置に一端が接続された通信回線の他端と、内線電話網とが接続された通信装置であるトランクがある。
【0003】
トランクと通信回線を介した対向装置との間でインピーダンス整合してバランシングネットワーク(以下、BNWという)を構成するために、以下の処理が行われる。すなわち、まず、通信回線に用いられるケーブルの種別や線路長等が調査される。そして、調査結果に応じて、トランクに、バランシングネットワークを構成するための補正用パラメータが設定される。ここで、当該補正用パラメータは、予めトランクに登録されている複数の補正用パラメータから、調査結果に応じて選択されて設定される。
【0004】
特許文献1には、通信回路においてバランシングネットワーク調整を行う場合に、オンフック状態になったときに、抵抗値や容量値等の回線パラメータを測定することが記載されている。
【0005】
特許文献2には、入力された試験用の音声信号に応じて算出した指標値に基づいて、予め用意されているインピーダンスからハイブリッド回路のインピーダンスを決定する方法が記載されている。
【0006】
特許文献3には、ハイブリッドPBXと音声品質調査装置との間をインピーダンス整合させる場合に、エコー戻り量を極小化するようにBNWのパラメータを設定するエコーキャンセラが記載されている。
【発明を実施するための形態】
【0017】
実施形態1.
本発明の第1の実施形態の信号調整用システム160について、図面を参照して説明する。
図1は、本発明の第1の実施形態の信号調整用システム160の構成例を示すブロック図である。
図1に示すように、本発明の第1の実施形態の信号調整用システム160は、FPGA(Field Programmable Gate Array)120と、パラメータ設定用回路110とを含む。そして、本発明の第1の実施形態の信号調整用システム160は、例えば、アナログCODEC(Coder−Decoder)130、およびハイブリッド回路140とともに、アナログ局線トランク100に搭載されている。
【0018】
なお、アナログ局線トランク100は、例えば、単数または複数の電子部品が搭載され、電気回路が形成された基板である。また、パラメータ設定用回路110は、例えば、プログラム制御に従って処理を実行するDSP(Digital Signal Processor)等の単数または複数の回路によって実現される。FPGA120は、例えば、プログラム制御に従って処理を実行する単数または複数の回路によって実現されていればよく、FPGAでなくてもよい。また、アナログCODEC130は、プログラム制御に従って処理を実行する単数または複数の回路によって実現されていればよく、アナログCODECでなくてもよい。
【0019】
アナログ局線トランク100には、内線トランク150を介して内線端末300が接続されている。
【0020】
FPGA120には、パラメータ設定用回路110、アナログCODEC130および内線トランク150が接続されている。そして、アナログCODEC130には、ハイブリッド回路140、通信回線220、およびアナログ加入者線交換機400を介して、対向局装置500が接続されている。
【0021】
対向局装置500は、例えば、PBXやPBXに相当する装置である。そして、対向局装置500には、例えば、複数の加入者端末が接続されている。また、ハイブリッド回路140は、いわゆる、2線4線変換回路である。
【0022】
アナログCODEC130は、当該FPGA120が入力したデジタル信号を、FPGA120による設定内容に従ったアナログ信号に変換する。そして、アナログCODEC130は、ハイブリッド回路140に変換後のアナログ信号を入力する。また、アナログCODEC130は、ハイブリッド回路140が入力したアナログ信号をデジタル信号に変換する。そして、アナログCODEC130は、変換後のデジタル信号をFPGA120に入力する。
【0023】
ハイブリッド回路140は、通信回線220を介して接続されたアナログ加入者線交換機400にアナログCODEC130が入力したアナログ信号を送信する。また、ハイブリッド回路140は、アナログ加入者線交換機400が送信したアナログ信号を通信回線220を介して受信する。そして、ハイブリッド回路140は、受信したアナログ信号をアナログCODEC130に入力する。
【0024】
アナログ加入者線交換機400は、ハイブリッド回路140が送信したアナログ信号を通信回線220を介して受信する。そして、アナログ加入者線交換機400は、受信したアナログ信号を対向局装置500に送信する。また、アナログ加入者線交換機400は、対向局装置500が送信したアナログ信号を受信する。なお、アナログ加入者線交換機400が対向局装置500から受信するアナログ信号には、後述する、送信した校正信号に応じた反射信号が含まれる。そして、アナログ加入者線交換機400は、受信したアナログ信号をアナログ局線トランク100に送信する。
【0025】
内線トランク150は、内線端末300とデジタル信号を送受信する。そして、内線トランク150は、内線端末300から受信したデジタル信号をFPGA120に入力する。また、内線トランク150は、接続された内線端末300に、FPGA120が入力したデジタル信号を送信する。
【0026】
したがって、内線端末300と対向局装置500とは、内線トランク150、FPGA120、アナログCODEC130、ハイブリッド回路140、通信回線220、およびアナログ加入者線交換機400を介して、信号を送受信する。
【0027】
また、
図1に示すように、パラメータ設定用回路110は、校正信号送信部111、周波数制御部112、レベル制御部113、BNW環境条件算出部114、および補正用パラメータ算出部115を含む。
【0028】
そして、
図1に示すようにFPGA120は、音声パス制御部121、アナログCODEC制御インタフェース122、および補正用パラメータ設定部123を含む。
【0029】
パラメータ設定用回路110の校正信号送信部111は、デコード後のアナログ信号が所定の周波数スペクトラムを形成するように、周波数制御部112およびレベル制御部113によって調整されたデジタル信号である校正信号を生成して、FPGA120の音声パス制御部121に入力する。なお、周波数制御部112は、例えば、200〜3600Hz等の可聴周波数の範囲内等で、様々な周波数の校正信号をそれぞれ生成するように校正信号送信部111を制御してもよい。また、レベル制御部113は、−3〜55dB等の可聴領域の範囲内等で、様々なレベル(信号強度)の校正信号をそれぞれ生成するように校正信号送信部111を制御してもよい。
【0030】
FPGA120の音声パス制御部121は、アナログCODEC制御インタフェース122を介して、内線端末300によって送信されたデジタル信号、およびパラメータ設定用回路110の校正信号送信部111が入力した校正信号をアナログCODEC130に入力する。
【0031】
また、FPGA120の音声パス制御部121は、アナログCODEC130によって、校正信号に応じた反射信号がアナログCODEC制御インタフェース122に入力された場合に、当該反射信号をパラメータ設定用回路110のBNW環境条件算出部114に送信する。なお、音声パス制御部121は、例えば、校正信号をアナログCODEC130に入力してから所定の時間内にアナログCODEC130によってアナログCODEC制御インタフェース122に入力された信号を反射信号と判断する。
【0032】
BNW環境条件算出部114は、校正信号送信部111が生成した校正信号と、FPGA120の音声パス制御部121が入力した反射信号とに基づいて、評価処理を行う。具体的には、BNW環境条件算出部114は、例えば、可聴周波数帯における所定の各周波数の信号成分のレベル変動や、同レベルにおける周波数変動時の遅延量や減衰量等を算出する。なお、それらの算出には既知の方法が用いられる。そして、BNW環境条件算出部114は、算出結果が所定の収束範囲内であるか否かを判定した結果に基づいて、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためのパラメータがアナログCODEC130に設定されているか否かを判断する評価処理を行う。
【0033】
BNW環境条件算出部114は、算出結果が所定の収束範囲内でないと判定した場合に、算出結果に基づいて、アナログ局線トランク100と対向局装置500との間の環境条件を算出する。
【0034】
図2は、アナログ局線トランク100と対向局装置500との間の環境条件を示す説明図である。アナログ局線トランク100と対向局装置500との間の電気的特性は、
図2に例示したような等価回路で示される。
図2に示す例では、対向局装置500に至る、通信回線220を含む線路の電気的特性が、インダクタL1と抵抗R1とが互いに直列接続された等価回路で示されている。また、
図2に示す例では、アナログ加入者線交換機400および対向局装置500を含むCPE(Customer Premises Equipment:顧客構内設備)の電気的特性が、抵抗R2と、当該抵抗R2に直列接続され、互いに並列接続されたキャパシタC1および抵抗R3とによる等価回路で示されている。
【0035】
そして、BNW環境条件算出部114は、
図2に例示したような等価回路における各構成要素の特性値を既知の方法で算出することによって、アナログ局線トランク100と対向局装置500との間の環境条件を示すことができる。
【0036】
なお、BNW環境条件算出部114は、例えば、算出結果を所定の評価関数に適用して算出した値が所定の値以下であるか否かに基づいて、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためパラメータがアナログCODEC130に設定されたか否かを判断する。
【0037】
BNW環境条件算出部114は、校正信号送信部111が生成した校正信号と、当該校正信号に応じ、FPGA120の音声パス制御部121が入力した反射信号とに基づいて算出した、可聴周波数帯における所定の各周波数の信号成分のレベル変動や、同レベルにおける周波数変動時の遅延量や減衰量等に基づいて、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するための環境条件を算出する。
【0038】
補正用パラメータ算出部115は、BNW環境条件算出部114が算出した環境条件に基づいて、アナログCODEC130に設定するパラメータを決定する。なお、補正用パラメータ算出部115は、例えば、BNW環境条件算出部114が算出した環境条件に基づいて、既知の方法を用いて、TBRL(Terminal Balance Return Loss)や、反射損失(Return Loss)、線形性(Linearity)等の音声品質のパラメータを決定する。
【0039】
FPGA120の補正用パラメータ設定部123は、補正用パラメータ算出部115が決定したパラメータを、アナログCODEC制御インタフェース122を介してアナログCODEC130に設定する。
【0040】
次に、本実施形態におけるFPGA120およびパラメータ設定用回路110の動作について説明する。
図3は、本実施形態において、アナログCODEC130にパラメータを設定する場合のFPGA120およびパラメータ設定用回路110の動作を示すシーケンス図である。
【0041】
図3に示すように、パラメータ設定用回路110(より具体的には校正信号送信部111)は、所定のタイミングで、周波数制御部112およびレベル制御部113の制御に従って校正信号を生成し、生成した校正信号をFPGA120(より具体的には音声パス制御部121)に入力する(ステップS101)。なお、所定のタイミングとは、例えば、所定の時間間隔や、管理者によって指定されたタイミング、通信回線220が敷設されたり対向局装置500等が設置されたりしたタイミング等である。
【0042】
FPGA120(より具体的には音声パス制御部121)は、パラメータ設定用回路110(より具体的には校正信号送信部111)によって校正信号が入力された場合に、入力された校正信号をアナログCODEC制御インタフェース122を介してアナログCODEC130に入力する(ステップS102)。
【0043】
アナログCODEC130は、入力された校正信号をFPGA120による設定内容に従ったアナログ信号の校正信号に変換する(ステップS103)。そして、アナログCODEC130は、ハイブリッド回路140に変換後の校正信号を入力する(ステップS104)。
【0044】
ハイブリッド回路140は、通信回線220を介して接続されたアナログ加入者線交換機400を介して対向局装置500にアナログCODEC130が入力した校正信号を送信する(ステップS105)。なお、対向局装置500は、無音状態に設定されているとする。そして、ハイブリッド回路140は、通信回線220およびアナログ加入者線交換機400を介して、対向局装置500から校正信号に応じた反射信号を受信する(ステップS106)。そして、ハイブリッド回路140は、ステップS106の処理で受信した反射信号をアナログCODEC130に入力する(ステップS107)。
【0045】
アナログCODEC130は、ステップS107の処理で入力された反射信号をデジタル信号に変換する(ステップS108)。そして、アナログCODEC130は、デジタル信号に変換後の反射信号をFPGA120(より具体的にはアナログCODEC制御インタフェース122を介して音声パス制御部121)に入力する(ステップS109)。
【0046】
FPGA120(より具体的には音声パス制御部121)は、パラメータ設定用回路110(より具体的にはBNW環境条件算出部114)に、ステップS109の処理でアナログCODEC130が入力した反射信号を入力する(ステップS110)。
【0047】
パラメータ設定用回路110(より具体的にはBNW環境条件算出部114)は、ステップS101の処理で送信した校正信号とステップS111の処理で入力された反射信号とに基づいて評価処理を行う(ステップS111)。
【0048】
そして、パラメータ設定用回路110(より具体的にはBNW環境条件算出部114)は、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためのパラメータが設定されていると判断した場合に処理を終了し(ステップS112のY)、そうでない場合に(ステップS112のN)、ステップS113の処理に移行する。
【0049】
パラメータ設定用回路110(より具体的にはBNW環境条件算出部114)は、ステップS113の処理で、ステップS101の処理でFPGA120に入力した校正信号と、ステップS111の処理で入力された反射信号とに基づいて、環境条件を算出する(ステップS113)。
【0050】
パラメータ設定用回路110(より具体的には補正用パラメータ算出部115)は、ステップS113の処理で算出された環境条件に基づいて、アナログCODEC130に設定するパラメータを算出する(ステップS114)。
【0051】
そして、パラメータ設定用回路110(より具体的には補正用パラメータ算出部115)は、ステップS114の処理で算出したパラメータを示すパラメータ情報をFPGA120(より具体的には補正用パラメータ設定部123)に入力する(ステップS115)。
【0052】
FPGA120(より具体的には補正用パラメータ設定部123)は、ステップS115の処理で入力されたパラメータ情報が示すパラメータをアナログCODEC制御インタフェース122を介してアナログCODEC130に設定する(ステップS116)。
【0053】
そして、パラメータ設定用回路110は、ステップS101の処理に移行する。
【0054】
本実施形態によれば、アナログ局線トランク100のパラメータ設定用回路110が生成してアナログ信号に変換された校正信号が対向局装置500に送信される。そして、当該校正信号が対向局装置500によって反射された反射信号が、ハイブリッド回路140によって受信されてアナログCODEC130およびFPGA120を介してパラメータ設定用回路110に入力される。パラメータ設定用回路110は、校正信号と反射信号とに基づいて、評価処理を行い、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためのパラメータがアナログCODEC130に設定されているか否かを判断する。そして、パラメータ設定用回路110は、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためのパラメータがアナログCODEC130に設定されていないと判断した場合に、校正信号と反射信号とに基づいて新たなパラメータを算出する。そして、算出されたパラメータは、FPGA120によってアナログCODEC130に設定され、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためのパラメータがアナログCODEC130に設定されたと判断されるまで、処理が繰り返される。
【0055】
したがって、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するための環境条件に応じて、適切なパラメータがアナログCODEC130に設定される。よって、アナログ局線トランク100と対向局装置500との間でより精緻にインピーダンス整合されてBNWが構成され、アナログ通信回線を介して送受信される信号に基づく音声の質の劣化等の問題の発生を良好に抑止することができる。
【0056】
また、本実施形態によれば、アナログCODEC130に設定される、アナログ局線トランク100と対向局装置500との間の環境条件は、校正信号と反射信号とに基づいて算出される。したがって、予め登録されているパラメータから選択する場合に比べて、より適切なパラメータをアナログCODEC130に設定することができる。よって、伝送距離や、配線条件等に制約されることなく、より柔軟に適切なパラメータをアナログCODEC130に設定することができる。したがって、アナログ通信回線を介して送受信される信号に基づく音声の質の劣化等の問題の発生を良好に抑止することができる。
【0057】
さらに、本実施形態によれば、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するためのパラメータを算出してアナログCODEC130に設定する処理が自動的に繰り返される。したがって、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成する管理者の工数を削減することができる。そして、アナログ局線トランク100と対向局装置500との間でインピーダンス整合してBNWを構成するための費用を削減することができる。
【0058】
実施形態2
次に、本発明の第2の実施形態の信号調整用モジュール10について、図面を参照して説明する。
図4は、本発明の第2の実施形態の信号調整用モジュール10の構成例を示すブロック図である。
図4に示すように、本発明の第2の実施形態の信号調整用モジュール10は、電気的特性算出部14、パラメータ決定部15、パラメータ設定部13、および整合判定部16を含む。
【0059】
電気的特性算出部14は、
図1に示す第1の実施形態におけるBNW環境条件算出部114に相当する。パラメータ決定部15は、
図1に示す第1の実施形態における補正用パラメータ算出部115に相当する。パラメータ設定部13は、
図1に示す第1の実施形態における補正用パラメータ設定部123に相当する。整合判定部16は、
図1に示す第1の実施形態におけるBNW環境条件算出部114に相当する。
【0060】
電気的特性算出部14は、通信回線を介して互いに接続された一方の通信装置(
図1に示す対向局装置500に相当)と他方の通信装置(
図1に示す内線端末300に相当)とのうち、一方の通信装置との間の電気的特性を、一方の通信装置に送信された校正信号と、校正信号に応じた反射信号とに基づいて算出する。
【0061】
パラメータ決定部15は、電気的特性算出部14による算出結果に応じて、一方の通信装置に送信する信号を設定されたパラメータに基づいて変換する信号変換手段(
図1に示すアナログCODEC130に相当)に設定されるパラメータを決定する。
【0062】
パラメータ設定部13は、パラメータ決定部15が決定したパラメータを信号変換手段に設定する。
【0063】
整合判定部16は、校正信号と反射信号とに基づいて、一方の通信装置との間でインピーダンス整合されたか否かを判定する。
【0064】
そして、パラメータ決定部15は、整合判定部16による判定結果と、電気的特性算出部14による算出結果とに基づいて、パラメータを決定する。
【0065】
本実施形態によれば、インピーダンス整合するためのパラメータを適切に設定することができる。